[go: up one dir, main page]

KR20070102898A - 회로판 제조 방법 - Google Patents

회로판 제조 방법 Download PDF

Info

Publication number
KR20070102898A
KR20070102898A KR1020060034708A KR20060034708A KR20070102898A KR 20070102898 A KR20070102898 A KR 20070102898A KR 1020060034708 A KR1020060034708 A KR 1020060034708A KR 20060034708 A KR20060034708 A KR 20060034708A KR 20070102898 A KR20070102898 A KR 20070102898A
Authority
KR
South Korea
Prior art keywords
circuit board
substrate
adhesive plate
release material
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020060034708A
Other languages
English (en)
Inventor
웨이-흐시엉 양
옌-칭 장
치아-후아 파이
가이시-시 리
Original Assignee
컴펙 매뉴팩춰링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 컴펙 매뉴팩춰링 컴퍼니 리미티드 filed Critical 컴펙 매뉴팩춰링 컴퍼니 리미티드
Priority to KR1020060034708A priority Critical patent/KR20070102898A/ko
Publication of KR20070102898A publication Critical patent/KR20070102898A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 일종의 회로판 제작방법으로서, 주로 기판상에 이형 효과를 지닌 이형 재료의 접착판을 설치하고, 상기 접착판의 이형 재료상에 반 절단 방식으로 서로 분리되는 중앙 구역 및 가장자리 구역을 잘라내며, 다시 가장자리 구역의 이형재료를 떼어낸 접착판 상에 다층 회로판 본체를 순서대로 쌓아 올리고, 접착판과 다층 회로판 본체가 접합하는 가장자리 구역을 재단으로 제거하여, 다층 회로판 본체와 기판 사이에 접착성이 없어지도록 하며, 후에 다층 회로판 본체와 기판을 분리하는 것인데, 본 발명은 이형 재료를 지닌 접착판을 설치하므로, 이중 금속층을 사용하여 다층 회로판 본체와 기판의 접착 및 분리를 진행할 필요가 없으며, 게다가 기판상에서 아무런 천공작업도 진행할 필요가 없으므로, 재료 및 작업 원가를 낮추고, 제품 제작 후의 양품율을 높일 수 있다.
기판, 접착판, 이형재료 중앙 구역, 이형재료 가장자리 구역, 다층 회로판 본체, 구리 금속층, 유전층

Description

회로판 제조 방법{MANUFACTURE METHOD OF A PRINTED CIRCUIT BOARD}
도 1은 본 발명 제작 방법 흐름의 설명도로서, 도 1A는 기판 상에서 접착판 설치부터 접착판 가장자리 구역을 떼어내는 것까지의 흐름을 표시한 것이고, 도 1B는 접착판상에서 다층 회로판 본체를 쌓아올리는 것부터 다층 회로판 본체와 접착판이 붙은 기판의 분리까지의 흐름을 표시한 것이다.
도 2는 흔히 사용되는 금속층 포지션 설명도
본 발명은 일종의 회로판 제작방법에 관계되며, 특히 원가를 절감하고 제품의 양품율을 높일 수 있는 일종의 회로판 제작방법을 가리킨다.
기존의 전자 제품 체적은 점차 소형화 방향으로 발전하는 추세이므로, 전통적인 경질 인쇄는 부피가 작은 전자 제품 회로 설치의 수요에 완벽하게 맞을 수 없어, 회로판, 혹은 연성회로기판으로 불리는 것이 부피가 작은 전자 제품에 광범위하게 사용되고 있다.
회로판의 바탕이 비교적 유연하므로, 회로 성형에 있어서 반드시 지지용의 기판을 조합해야 하고, 서로 다른 성형 방법에 따라 기판상에 회로판을 순서대로 성형해야 한다.
상술한 회로판 제작 방법은 예를 들어 대만 발명특허 제92136864호 「회로 제조 방법」출원건과 같은 것으로, 그 중에서 경질 코어 기판상에 이중 금속층으로 다층 본체의 설치 및 분리를 진행하는 것을 밝혔는데, 이 특허안은 실제 조작시에 코어 기판에 이중 금속층을 설치해야 하므로 원가의 상승을 야기하고, 또 금속층 사이에 주름이 쉽게 생겨, 다층 본체를 쌓아 올릴 때의 오차가 발생하게 되며, 또한 도 2를 참고하면 되고, 상기 이중 금속층은 위치선정에 있어서, 위치선정 홀의 방식을 이용하여 진행하는데, 위치선정 홀의 설치를 위해서는 또 코어 기판 및 금속층에 위치선정 홀을 뚫어야 하기에 천공 과정을 추가로 두어야 하므로, 원가 상승을 한층 더 유발하고, 그리고 이중 금속층이 위치선정을 진행할 때에, 레이저 투영 위치선정램프를 이용하여 금속층의 위치선정 작업을 진행하지만, 위치선정 효과는 여전히 오차 1mm 이내에 도달할 수가 없으며, 또한 위치선정의 부정확으로 인해, 이 금속층에 여러 층의 본체를 쌓아 올릴 경우, 그 회로에 오차 변위가 매우 쉽게 발생하여 회로판을 폐기해야 되는데, 폐기의 주요 원인은 금속층이 커버할 수 없는 부분에 있으며, 그 윗쪽의 인쇄 회로판은 접착층으로 인하여 아래쪽의 코어 기판과 접합하게 될 것이고, 인쇄회로판 재단을 진행하여 코어 기판과 분리하는 경우, 회로 부분까지 쉽게 잘려나가 폐기할 수 밖에 없게 되며, 게다가 이후 제작 과정에서 윗쪽의 인쇄회로판과 코어 기판의 분리를 순조롭게 하기 위해, 반드시 여분의 구역을 낭비하여 위치선정이 부정확한 문제를 커버해야 하고, 나아가 보드의 이용율 하락 및 재료의 낭비를 야기하게 되어, 원가의 상승을 유발하게 된다.
본 발명자는 상술한 회로판 제작 시에 발생하는 여러 가지 문제점을 감안하고, 적극적으로 연구개발에 착수하여, 상술한 기존의 흔히 사용되는 제작과정상의 결점을 개선할 것으로 기대하면서, 부단한 연구와 노력을 거쳐, 결국 본 발명을 개발해 내었다.
본 발명의 주요 목적은 일종의 원가를 절감하고 제품의 양품율을 높일 수 있는 회로판 제작 방법을 제공하는 데에 있다.
상술한 발명의 목적을 달성하기 위해 본 발명은 다음의 기술 수단을 채택하며, 그 중에 본 발명은 다음 제작과정을 포함한다.
경질 기판을 준비하고,
상기 경질기판 치수와 동일한, 양면에 접착성이 있고 각각 이형 재료(예를 들어 이형지, 이형필름 등)를 붙인 접착판상에서, 반절단 방식으로 접착판의 한 면의 이형재료에서 서로 분리되는 이형재료 중앙 구역 및 가장자리 구역을 잘라내며,
반절단을 거치지 않은 접착판 한 면의 이형재료를 떼어내고, 상기 접착판을 이형재료를 떼어낸 후의 이 면으로 기판의 상.하 두 면에 붙이며,
상기 접착판의 다른 면 이형재료의 이형재료 가장자리 구역을 떼어내, 원래 이형재료 가장자리 구역에 위치하던 점성 부위가 외부에 드러나도록 하고,
접착판이 설치된 기판 상.하면에 다층 회로판 본체를 순서대로 쌓아 올리며,
접착판과 다층 회로판 본체가 접합하는 가장자리 구역 부분을 재단으로 제거해서, 다층 회로판 본체와 기판 사이에 접착성이 없어지도록 하여,
다층 회로판 본체와 기판을 분리한다.
도 1A와 1B를 참고하며, 본 발명 회로판 제작 방법은 다음 제작 과정을 포함한다.
경질 기판(10)을 준비하고,
상기 경질기판(10) 치수와 동일한, 양면에 접착성이 있고 각각 이형 재료를 붙인 접착판(11)상에서, 반절단 방식으로 접착판(11)의 한 면의 이형재료에서 서로 분리되는 이형재료 중앙 구역(12) 및 이형재료 가장자리 구역(13)을 잘라내며,
반절단을 거치지 않은 접착판(11) 한 면의 이형재료를 떼어내고, 상기 접착판(11)을 이형재료를 떼어낸 후의 이 면으로 기판(10)의 상.하 두 면에 붙이며,
상기 접착판(11)의 다른 면 이형재료의 이형재료 가장자리 구역(13)을 떼어내, 원래 이형재료 가장자리 구역(13)에 위치하던 점성 부위가 외부에 드러나도록 하고,
접착판(11)이 설치된 기판(10) 상.하면에 각각 최소한 구리 금속층(21), 유전층(22) 및 구리 금속층(21)을 포함하는 다층 회로판 본체(20)를 순서대로 쌓아 올리며,
접착판(11)과 다층 회로판 본체(20)가 접합하는 가장자리 구역 부분을 재단으로 제거해서, 다층 회로판 본체(20)와 기판(10) 사이에 접착성이 없어지도록 하여,
다층 회로판 본체(20)와 기판(10)을 분리한다.
그리고, 상기 다층 회로판 본체(20) 성형시에 진행하는 포토마스크, 현상, 식각 등의 방법은 일반적으로 기존 회로판 제작 방식과 동일하므로, 자세한 설명을 생략한다.
본 발명은 기판(10)의 상.하면에 반절단 방식으로 이형재료 중앙구역(12) 및 이형재료 가장자리 구역(13)을 지닌 접착판(11)을 형성하므로, 또한 접착판(11)의 이형재료 중앙구역(12)의 격리 및 가장자리 구역의 접착을 이용하기 때문에, 이중 금속층을 사용하여 다층 회로판 본체(20)와 기판(10)의 접착 및 분리를 진행할 필요가 없으며, 게다가 기판(10)상에서 아무런 천공작업도 진행할 필요가 없으므로, 재료 및 작업 원가를 낮추고, 제품 제작 후의 양품율을 높일 수 있다.
접착판(11)과 기판(10)의 접착 효과를 높이기 위해, 접착판(11)과 기판(10) 접착 전에, 기판(10)의 접착면에 우선 표면 처리를 진행함으로써, 기판(10)의 접착면에 접착 효과를 방해하는 이물질을 줄일 수 있으며, 상술한 표면 처리는 용제 청소일 수 있고, 혹은 세정 효과를 지닌 아무 표면처리제로나 혹은 도포, 분사 등을 진행하여 기판(10) 접착면의 이물질을 제거할 수도 있다.
본 발명은 이형 재료를 지닌 접착판으로 설치하므로, 이중 금속층을 사용하여 다층 회로판 본체와 기판의 접착 및 분리를 진행할 필요가 없으며, 게다가 기판상에서 아무런 천공작업도 진행할 필요가 없으므로, 재료 및 작업 원가를 낮추고, 제품 제작 후의 양품율을 높일 수 있다.

Claims (3)

  1. 회로판 제작 방법으로서,.
    경질 기판을 준비하는 단계와;
    상기 경질기판 치수와 동일한, 양면에 접착성이 있고 각각 이형 재료를 붙인 접착판상에서, 반절단 방식으로 접착판의 한 면의 이형재료에서 서로 분리되는 이형재료 중앙 구역 및 이형재료 가장자리 구역을 잘라내는 단계와;
    반절단을 거치지 않은 접착판 한 면의 이형재료를 떼어내고, 상기 접착판을 이형재료를 떼어낸 후의 이 면으로 기판의 상.하 두 면에 붙이는 단계와;
    상기 접착판의 다른 면 이형재료의 이형재료 가장자리 구역을 떼어내, 원래 접착판의 이형재료 가장자리 구역에 위치하던 점성 부위가 외부에 드러나도록 하는 단계와;
    접착판이 설치된 기판 상.하면에 다층 회로판 본체를 순서대로 쌓아 올리는 단계와;
    접착판과 다층 회로판 본체가 접합하는 가장자리 구역 부분을 재단으로 제거해서, 다층 회로판 본체와 기판 사이에 접착성이 없어지도록 하여, 다층 회로판 본체와 기판을 분리하는 단계를 포함하는 것을 특징으로 하는 회로판 제작방법.
  2. 제 1항에 있어서,
    상기 접착판과 기판 접착 전에, 기판의 접착면에 우선적으로 표면처리를 진 행하는 것을 특징으로 하는 회로판 제작 방법.
  3. 제 2항에 있어서,
    상기 표면처리는 용제로 기판의 접착면에서 세정, 도포 혹은 분사를 진행하여 이루어지는 것을 특징으로 하는 회로판 제작 방법.
KR1020060034708A 2006-04-17 2006-04-17 회로판 제조 방법 Ceased KR20070102898A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034708A KR20070102898A (ko) 2006-04-17 2006-04-17 회로판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034708A KR20070102898A (ko) 2006-04-17 2006-04-17 회로판 제조 방법

Publications (1)

Publication Number Publication Date
KR20070102898A true KR20070102898A (ko) 2007-10-22

Family

ID=38817589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034708A Ceased KR20070102898A (ko) 2006-04-17 2006-04-17 회로판 제조 방법

Country Status (1)

Country Link
KR (1) KR20070102898A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044117B1 (ko) * 2009-11-02 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055495B1 (ko) * 2009-04-14 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
CN116744585A (zh) * 2023-08-15 2023-09-12 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055495B1 (ko) * 2009-04-14 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
KR101044117B1 (ko) * 2009-11-02 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
CN116744585A (zh) * 2023-08-15 2023-09-12 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Similar Documents

Publication Publication Date Title
CN103813638B (zh) 用于制造印刷电路板的方法
KR20140033177A (ko) 리지드 플렉시블 인쇄회로기판의 제작 방법 및 리지드 플렉시블 인쇄회로기판
JP2006203155A (ja) リジッドフレキシブルプリント基板の製造方法
CN101287339A (zh) 制作具有断差结构的电路板的方法
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
JP2008140995A (ja) 多層プリント配線板の製造方法
US10187997B2 (en) Method for making contact with a component embedded in a printed circuit board
US12185478B2 (en) Printed circuit board having embedded component
CN105517359B (zh) 一种提升铜基板利用率的制作工艺流程
KR20070102898A (ko) 회로판 제조 방법
JP5302920B2 (ja) 多層配線基板の製造方法
KR101373330B1 (ko) R.t.r 노광 및 슬리팅 공법을 이용한 fpcb의 제조 방법
KR100905574B1 (ko) 인쇄회로기판의 제조방법
CN109788664B (zh) 一种线路基板及其制作方法
KR20050101946A (ko) 감광성 폴리이미드에 의해 성형된 커버레이를 구비한인쇄회로기판의 제조 방법
JP5302927B2 (ja) 多層配線基板の製造方法
JP2000332387A (ja) プリント配線基板の製造方法
KR102092816B1 (ko) 인쇄회로기판의 캐비티 형성 방법
JP5163292B2 (ja) プリント配線板用金属張基板およびプリント配線板ならびにその製造方法
KR20040084447A (ko) 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법
KR100514610B1 (ko) 양면 노출형 연성 인쇄 회로기판 제조 방법
CN100505983C (zh) 电路板的制造方法
JP2011176007A (ja) 多面付け基板シート、半導体パッケージ基板、及びこれらの製造方法
KR20070102897A (ko) 회로판 제조 방법
CN100505984C (zh) 电路板制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060417

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070731

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20071010

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070731

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PG1501 Laying open of application