KR20070063662A - 액정표시장치 및 이의 제조방법 - Google Patents

Abstract

본 발명은 터치 불량을 방지할 수 있는 액정표시장치 및 이의 제조방법에 관한 것으로, 본 발명에 따른 액정표시장치는 본 발명에 따른 액정표시장치는 서로 대향되는 제 1 기판 및 제 2 기판, 상기 제2 기판상의 소정 부위에 형성된 돌기, 상기 돌기와 중심부가 대응되어 형성되며, 상기 돌기에 대한 대응면보다 큰 대응면을 구비하여 상기 제1 기판 상에 형성된 제1 칼럼 스페이서, 상기 돌기와 대응되지 않는 제1 칼럼 스페이서의 대응면에 대응되어 형성되며, 상기 돌기의 주변부를 둘러싸는 위치로 상기 제2 기판에 형성된 요부 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함한다.

칼럼 스페이서, 돌기, 터치불량

Description

액정표시장치 및 이의 제조방법{Liquid Crystal Display Device and Method of manufacturing the same}

도 1은 일반적인 액정표시장치를 나타낸 분해사시도

도 2는 종래기술에 의한 칼럼 스페이서가 구비된 액정 표시 장치를 나타낸 평면도

도 3은 도 2의 I-I' 선상의 구조 단면도이다.

도 4는 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도

도 5a 및 도 5b는 본 발명에 따른 요부가 구비된 액정표시장치의 단면도 및 칼럼 스페이서와 돌기, 요부의 대응관계를 나타낸 평면도

도 6은 본 발명의 제1 실시예에 따른 액정표시 장치의 평면도

도 7은 도 6의 Ⅱ-Ⅱ' 선상의 단면도

도 8a 내지 도 8c는 본 발명에 따른 액정표시장치의 제조방법을 나타내는 공정단면도들

도 9는 본 발명의 제2 실시예에 따른 액정 표시장치의 평면도

*도면의 주요 부분을 나타낸 부호 설명*

30 : 제2 유리기판 31 : 블랙 매트릭스층

34 : 공통 전극 40 : 제 1 기판

41 : 게이트 라인 41a : 게이트 전극

42 : 데이터 라인 42a : 소오스 전극

42b : 드레인 전 43 : 화소 전극

45 : 게이트 절연막 46 : 보호막

47 : 공통 라인 51 : 돌기

52 : 요부 55 : 액정층

50a, 50b: 제1 및 제2 칼럼 스페이서

본 발명은 액정 표시 장치 및 제조방법에 관한 것으로 특히, 터치 불량을 방지할 수 있는 액정 표시 장치 및 제조 방법에 관한 것이다.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치에 대하여 설명하면 다음과 같다.

도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.

액정 표시 장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수 개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수 개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.

그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차 단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.

상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이에 형성되는 전계에 의해 상기 제 1, 제 2 기판(1, 2) 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.

이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 IPS(In-Plane Switching) 모드 액정 표시 장치가 개발되었다.

상기 IPS 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡전계(수평전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.

한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다. 이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다.

볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판 과의 접촉 면적이 작다.

반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.

도 2는 종래기술에 의한 칼럼 스페이서가 구비된 액정 표시 장치를 나타낸 평면도이며, 도 3은 도 2의 I~I' 선상의 구조 단면도이다.

도 2 및 도 3과 같이, 종래의 액정 표시 장치의 어레이 영역은, 화소 영역을 정의하기 위해 게이트 라인(4) 및 데이터 라인(5)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(6)이 형성된다. 그리고, 일정 간격을 갖고 셀갭(cell gap)을 유지하기 위한 칼럼 스페이서(20)가 형성된다. 도 2에서는 3개의 서브픽셀(sub-pixel)마다, 즉, 하나의 픽셀(one pixel, R, G, B 서브픽셀이 하나의 화소를 이룸)마다 하나의 칼럼 스페이서(20)가 배치됨을 도시하였다.

여기서, 상기 칼럼 스페이서(20)는, 도 3에 도시한 바와 같이, 게이트 라인(4) 상측에 상응한 부분에 형성된다. 즉, 제 1 기판(1) 상에 게이트 라인(4)이 형성되고, 상기 게이트 라인(4)을 포함한 기판 전면에 게이트 절연막(15)이 형성되며, 상기 게이트 절연막(15)위에 보호막(16)이 형성된다.

그리고 제 2 기판(2)에는 상기 화소 영역을 제외한 비화소 영역(게이트 라인, 데이터 라인 및 박막 트랜지스터 영역)을 가리기 위한 블랙 매트릭스층(7)과, 상기 블랙 매트릭스층(7)을 포함한 컬러 필터 기판(2) 상에 각 화소 영역별로 차례 로 R, G, B 안료가 대응되어 형성된 컬러 필터층(8) 및 상기 컬러 필터층(8)을 포함한 상기 제2 기판(2) 전면에 형성된 공통 전극(14)이 형성된다.

상기 게이트 라인(4)에 상응하는 부분의 공통 전극(14)위에 칼럼 스페이서(20)가 형성되어 상기 칼럼 스페이서(20)가 상기 게이트 라인(4)상에 위치되도록 두 기판(1, 2)이 합착된다.

그러나, 상기와 같이 칼럼 스페이서가 형성된 액정표시장치에 있어서는 다음과 같은 문제점이 발생한다.

상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다. 이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 터치불량을 방지할 수 있는 액정표시장치 및 제조방법을 제공하는 데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 서로 대향되어 합착된 제 1 기판 및 제 2 기판, 상기 제2 기판상의 소정 부위에 형성된 돌기, 상기 돌기와 중심부가 접촉되도록 상기 제1 기판 상에 형성된 제1 칼럼 스페이서, 상기 돌기의 주변부를 둘러싸는 위치로 상기 제2 기판에 형성된 요부 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함한다.

상기 요부는 상기 돌기의 CD(Critical Dimension)보다 넓고, 상기 돌기에 접촉되는 제1 칼럼 스페이서 표면의 CD보다 넓게 형성된다.

상기 돌기가 형성되지 않은 상기 제1 기판 상에는 제 2 칼럼 스페이서를 더 구비된다.

상기 제1 기판은 상기 제1 기판 상의 소정 부위에 형성된 블랙매트릭스층 및 상기 블랙매트릭스층을 포함한 상기 제1 기판 상에 형성된 컬러필터층을 포함한다.

상기 제1 기판 전면에 형성된 공통전극이 더 구비된다.

상기 제2 기판은 상기 제2 기판 상에 서로 수직으로 교차하여 화소 영역을 정의하는 게이트라인 및 데이타라인, 상기 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터, 상기 게이트 라인과 데이타 라인 사이에의 층간에 개재된 게이트 절연막, 상기 화소영역에 형성된 화소전극 및 상기 데이타라인과 화소전극 사이 층간에 개재된 보호막을 포함한다.

상기 제2 기판에는 상기 화소전극과 서로 교번하여 형성되는 공통전극이 더 구비된다.

상기 요부는 상기 게이트 절연막과 상기 보호막이 제거되어 형성된다.

상기 요부는 상기 보호막이 제거되어 형성된다.

상기 박막 트랜지스터는 상기 게이트 라인에서 돌출된 게이트 전극, 상기 데이터 라인에서 돌출된 소오스 전극, 상기 소오스 전극과 이격되어 상기 소오스 전극과 동일층에 형성된 드레인 전극 및 상기 게이트 전극 상부에 상기 소오스 전극/드레인 전극과 부분적으로 오버랩하여 형성된 반도체층을 포함한다.

상기 돌기는 하부에는 상기 반도체층과 동일층의 반도체층 패턴, 상부에는 상기 소오스/드레인 전극과 동일층의 금속층 패턴이 적층된 이중층으로 형성된다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 서로 대향하는 제1, 제2 기판을 준비하는 단계, 상기 제1 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계, 상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상측의 게이트 절연막 및 상기 제1 칼럼 스페이서에 상응하는 부분의 게이트 절연막 상에 각각 반도체층 및 제1 돌기패턴을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트라인과 교차하여 화소영역이 정의되는 데이터 라인을 형성하고, 상기 데이터라인으로부터 돌출된 상기 반도체층과 오버랩되도록 소오스전극, 이와 이격된 드레인 전극 및 상기 제1 돌기 패턴 상에 제2 돌기 패턴을 형성하는 단계, 상기 데이타라인, 소오스/드레인전극 및 상기 제1 및 제2 돌기 패턴을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계, 상기 보호막 및 게이트 절연막을 선택적으로 제거하여, 상기 드레인 전극을 노출하는 콘택홀을 형성하고, 상기 게이트 라인 상부의 상기 제1 돌기패턴 주위에 요부를 형성하는 단계, 도전막을 형성하여, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계, 상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계, 상기 제2 기판 상에 돌기 및 요부가 대응되는 위치에 제1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 상기 게이트 라인에 대응되는 위치에 제2 칼럼 스페이서를 형성하는 단계, 상기 제1, 제2 기판 사이에 액정층을 형성하는 단계 및 상기 제1, 제2 기판을 합착하는 단계를 포함한다.

상기 제1 및 제2 칼럼 스페이서는 동일한 높이로 형성한다.

상기 콘택홀 및 요부를 형성하는 단계는 상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계 및 상기 포토레지스트 패턴을 마스크로 하여 상기 보호막 및 게이트 절연막을 패터닝하는 단계를 더 포함한다.

상기 콘택홀 및 요부를 형성하는 단계는 상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계 및 상기 포토레지스트 패턴을 마스크로 하여 상기 보호막을 패터닝하는 단계를 더 포함한다.

상기 요부는 상기 돌기의 CD보다 넓고, 제1 칼럼 스페이서의 제1 기판과의 대응면 CD보다 넓게 형성한다.

상기 컬러필터 어레이는 상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단 계, 상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계 및 상기 블랙 매트릭스층 및 컬러 필터층을 포함한 상기 제2 기판 전면에 공통전극을 형성하는 단계를 포함한다.

상기 화소전극을 형성하는 도전막은 상기 요부 상에도 증착된다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 서로 대향하는 제1, 제2 기판을 준비하는 단계, 상기 제1 기판 상에 게이트 라인, 게이트 전극, 상기 게이트라인과 평행한 공통라인 및 상기 공통라인으로부터 돌출된 공통전극을 형성하는 단계, 상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상측의 게이트 절연막 및 상기 제1 칼럼 스페이서에 상응하는 부분의 게이트 절연막 상에 각각 반도체층 및 제1 돌기패턴을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트라인과 교차하여 화소영역이 정의되는 데이터 라인을 형성하고, 상기 데이터라인으로부터 돌출된 상기 반도체층과 오버랩되도록 소오스전극, 이와 이격된 드레인 전극 및 상기 제1 돌기 패턴 상에 제2 돌기 패턴을 형성하는 단계, 상기 데이타라인, 소오스/드레인전극 및 상기 제1 및 제2 돌기 패턴을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계, 상기 보호막 및 게이트 절연막을 선택적으로 제거하여, 상기 드레인 전극을 노출하는 콘택홀을 형성하고, 상기 게이트 라인 상부의 상기 제1 돌기패턴 주위에 요부를 형성하는 단계, 도전막을 형성하여, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계, 상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계, 상기 제2 기판 상에 돌기 및 요부 가 대응되는 위치에 제1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 상기 게이트 라인에 대응되는 위치에 제2 칼럼 스페이서를 형성하는 단계, 상기 제1, 제2 기판 사이에 액정층을 형성하는 단계 및 상기 제1, 제2 기판을 합착하는 단계를 포함한다.

상기 제1 및 제2 칼럼 스페이서는 동일한 높이로 형성한다.

상기 콘택홀 및 요부를 형성하는 단계는 상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계 및 상기 포토레지스트 패턴을 마스크로 하여 상기 보호막 및 게이트 절연막을 패터닝하는 단계를 더 포함한다.

상기 콘택홀 및 요부를 형성하는 단계는 상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계 및 상기 포토레지스트 패턴을 마스크로 하여 상기 보호막을 패터닝하는 단계를 더 포함한다.

상기 요부는 상기 돌기의 CD보다 넓고, 제1 칼럼 스페이서의 제1 기판과의 대응면 CD보다 넓게 형성한다.

상기 컬러필터 어레이는 상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계 및 상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계를 포함한다.

상기 화소전극을 형성하는 도전막은 상기 요부 상에도 증착된다.

상기 터치 불량을 개선하기 위한 노력의 하나가 돌기 구조를 갖는 액정 표시 장치이다.

도 4는 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도이다.

도 4와 같이, 돌기 구조를 포함한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(70) 및 제 2 기판(60)과, 상기 제 2 기판(60) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)의 상부면(돌기 대응면)에 비해 상대적으로 작은 체적을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 1 기판(70) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.

이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판(70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이, 상기 칼럼 스페이서(80)의 상부면(칼럼 스페이서가 형성되는 제 2 기판(60)을 기준으로 명명, 이 경우, 제 2 기판(60) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 2 기판(70)과의 마찰력이 줄게 된다. 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다. 따라서, 상기 돌기구조가 적용된 액정표시소자에서 발생될 수 있는 터치 불량은 개선될 수 있다.

그러나, 이와 같은 칼럼 스페이서의 중앙에 대응하여 단순히 체적 및 표면적이 작은 돌기를 이용하는 경우 및 제1 기판 또는 제2 기판 표면을 누르는 가압이 큰 경우에는, 상기 돌기(85)가 대응되는 칼럼 스페이서(80)의 상부면은 집중적으로 힘을 받게 되고, 더불어 상기 돌기가 대응되지 않은 칼럼 스페이서(80)의 상부면까지도 대향 기판인 제2 기판(70)과 접촉하게 되어, 돌기만이 대향기판에 접촉할 때보다 접촉면적이 증가되고 이로 인해 서로 간의 마찰력이 커지게 되어 터치불량이 나타나게 된다.

이하에서는, 상술한 터치 불량등의 문제를 해결한 본 발명에 따른 실시예들을 살펴본다.

도 5a 및 도 5b는 본 발명에 따른 요부가 구비된 액정표시장치를 개략적으로 도시한 단면도 및 평면도이다.

도 5a에 도시된 바와 같이, 요부가 구비된 본 발명의 액정 표시 장치는 서로 대향되는 제1 기판(200) 및 제2 기판(100)과, 상기 제2 기판(100) 상의 소정 부위에 소정 간격을 두고 동일한 높이로 형성되는 제1 칼럼 스페이서(50a) 및 제2 칼럼 스페이서(50b)와, 상기 제1 칼럼 스페이서(50a)의 상부면(돌기 대응면)에 비해 상대적으로 작은 면적을 가지며 상기 칼럼 스페이서(50a)와 부분적으로 접촉하도록 상기 제1 기판(200)상에 형성된 돌기(51)와, 상기 돌기(51)와 접촉되지 않는 제1 칼럼 스페이서(50a)의 상부면에 대응되도록 형성되며, 상기 돌기(51)의 주변부를 둘러싸는 형상으로 제1 기판(200)에 형성된 요부(52) 및 상기 제1, 제2 기판(100, 200) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.

또한, 돌기(51)와 접촉되지 않은 제1 칼럼 스페이서(50a)의 상부면에 대응되도록 형성된 요부(52)는 도 5b에 도시된 바와 같이, 소정 간격(D)를 갖는 외부 CD(Critical Dimension)(W')및 내부 CD(W)로 형성되되, 상기 내부 CD(W)는 돌기(51)의 CD보다 넓게 형성되고, 상기 외부 CD(W')는 제1 칼럼 스페이서(50a)의 상부면 CD보다 넓게 형성된다.

상기 제1 칼럼 스페이서(50a)의 중앙에 돌기(51)가 대응되는 구조에서, 상기 요부(52)는 상기 제1 칼럼 스페이서(50a)의 상부면 중 상기 돌기(51)와 대응되지 않는 상부면에 대응되도록 위치되고, 상기 요부(52)는 제1 기판(200)인 유리 기판(40) 상에 형성된 게이트 절연막(45) 및 보호막(46)이 패터닝되어 형성된다.

한편, 상기 요부(52)는 상기 위치에 보호막(46)만이 패터닝되어 형성될 수도 있다.

상기 제2 칼럼 스페이서(50b)는 상기 제1 칼럼 스페이서(50a)와 접촉되는 돌기(51)에 의해 제1 기판(200)과 일정한 갭이 유지되고 있다.

이와 같은 요부가 구비된 본 발명에 의하면, 상기 제1 또는 제2 기판 표면을 누르는 가압이 큰 경우, 상기 칼럼 스페이서(50a)의 상부면 중 상기 돌기(51)와 대응되지 않는 상부면이 상기 요부(52)에 대응되어, 상기 칼럼 스페이서(50a)의 돌기(51)와 대응되지 않는 상부면과 제1 기판(200)은 일정 갭이 유지되어 접촉면을 갖지 않으므로, 칼럼 스페이서의 돌기와 대응되지 않은 상부면과 대향 기판의 접촉면적 증가로 발생되었던 터치불량을 감소시킬 수 있게 된다.

도 6은 본 발명의 제1 실시예에 따른 액정표시 장치의 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ' 선상의 단면도이다.

도 6 및 도 7에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 액정표시장치는 IPS 모드로 구동되는 것으로, 서로 대향된 제1 기판(100) 및 제2 기판(200)과, 상기 제1 및 제2 기판 사이에 충진된 액정층(55)으로 구비된다.

상기 제1 기판(100)인 컬러필터 기판에는 제1 유리 기판(30) 상에 화소영역을 제외한 부분(게이트 라인 및 데이타 라인영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 컬러필터층(미도시)이 형성되며, 상기 블랙 매트릭스층(31)과 컬러필터층(미도시) 상부에 전면 오버코트층(33)이 형성된다.

그리고, 상기 오버코트층(33) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제1 칼럼 스페이서(50a) 및 제2 칼럼 스페이서(50b)가 형성된다.

상기 컬러필터 기판(100)에 대향하는, 제2 기판(200)인 TFT기판은 제2 유리 기판(40) 상에 수직으로 교차하여 화소영역을 정의하는 복수 개의 게이트 라인(41) 및 데이타 라인(42)이 형성되고, 상기 게이트 라인에 평행한 방향으로 공통 라인(47)이 형성되고, 상기 공통라인(47)에서 각 화소영역으로 돌출되어 일정간격을 갖고 공통 전극(47a)이 형성된다. 그리고, 상기 각 게이트 라인(41)과 데이터 라인(42)이 교차하는 부분에 소스/드레인 전극(42a, 42b)을 구비한 박막 트랜지스터(TFT)가 형성되고, 상기 박막 트랜지스터의 드레인 전극(42b)에 연결되어 상기 각 화소영역에는 상기 공통 전극(47a)과 평행하게 상기 공통전극 사이에 화소전극(43)들이 형성된다.

그리고, 상기 제 1 칼럼 스페이서(50a)에 상응하는 위치의 상기 게이트 라인(41) 상측에 반도체층(44)과 데이터 라인 물질이 증착된 돌기(51)가 형성된다.

상기 돌기(51)는 제1 돌기 패턴(44a) 및 제2 돌기 패턴(42c)이 적층되어 형성되는 데, 상기 제1 돌기 패턴(44a)은 게이트 절연막(45) 상에 형성되는 반도체층(44)이 형성될 때 동시에 형성되고, 제2 돌기 패턴(42c)은 반도체층(44) 양측에 소오스 전극(42a), 드레인 전극(42b)이 형성될 때 동시에 형성된다.

한편, 제1 칼럼 스페이서(50a)의 중앙에 돌기(51)가 대응되는 구조에서, 상기 돌기(51)와 접촉되지 않는 제1 칼럼 스페이서(50a)의 상부면에 대응되도록 형성되며, 상기 돌기(51)와 소정 간격을 두고 돌기의 주변부를 둘러싸는 형태로 제1 기판(200)에 요부(52)가 형성된다.

또한, 돌기(51)와 접촉되지 않은 제1 칼럼 스페이서(50a)의 상부면에 대응되도록 형성된 요부(52)는 도 5b에 도시된 바와 같이, 소정간격(D)를 갖는 외부 CD(W')및 내부 CD(W)로 형성되되, 상기 내부 CD(W)는 돌기(51)의 CD보다 넓게 형성되고, 상기 외부 CD(W')는 제1 칼럼 스페이서(50a)의 상부면 CD보다 넓게 형성된다.

또한, 상기 요부(52)은 제1 기판(200)인 유리 기판(40) 상에 형성된 게이트 절연막(45) 및 보호막(46)의 소정 위치가 패터닝되어 형성된다.

한편, 상기 요부(52)는 상기 위치에 보호막(46)만이 패터닝되어 형성될 수도 있다.

여기서, 상기 박막 트랜지스터, 화소 전극 및 요부의 제조를 상세히 살펴보 면 다음과 같다.

상기 제2 유리기판(40) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 복수 개의 게이트 라인(41), 게이트전극(41a) 및 상기 공통라인(47) 및 상기 공통전극(47a)을 동시에 형성한다.

상기 게이트 전극(41a)은 상기 게이트 라인(41)에서 돌출된 형상으로 상기 화소 영역의 소정위치에 형성된다.

다음으로, 상기 게이트 라인(41), 공통라인(47), 게이트 전극(41a), 공통전극(47a)들이 형성된 유리기판(40)상에 SiNx 등의 절연물질을 증착하여 게이트 절연막(45)을 형성한다. 상기 게이트 절연막(45) 상에 반도체층을 증착한 후 패터닝하여, 상기 게이트 전극(41a) 상측의 게이트 절연막 위에 반도체층(44)을 형성함과 동시에, 상기 제1 칼럼 스페이서(50a)에 상응하는 부위의 게이트 절연막(45) 위에 돌기를 형성하기 위한 제1 돌기 패턴(44a)을 형성한다.

이때, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다.

그리고, Mo , Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 상기 게이트라인(41)에 수직한 방향으로 데이터라인(42)을 형성하고, 상기 반도체층(44) 양측과 각각 접촉되도록 소오스 전극(42a), 드레인 전극(42b)을 형성함과 동시에, 상기 제1 돌기 패턴(44a) 상에 제2 돌기 패턴(42c)을 형성한다. 따라서, 상기 제1 돌기 패턴(44a)과 제2 돌기 패턴 (42c)에 의해 돌기(51)가 형성된다.

상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출된 형상으로 형성된다.

이어서, 상기 소오스 전극(42a) 및 드레인전극(42b)을 포함한 기판 전면에 보호막(passivation film: 46)을 증착한다.

이때, 상기 보호막은 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위해 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 아크릴(Acryl)등의 유전율이 낮은 유기물질이 사용되고 있다.

그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 드레인 콘택홀(도 8b의 54)을 형성하는 동시에, 상기 돌기(51)와 접촉되지 않는 제1 칼럼 스페이서(50a)의 상부면에 대응되는 위치의 상기 보호막(46), 게이트 절연막(45)을 제거하여 요부(52)를 형성한다.

도 8a 및 도 8b는 상기 드레인 콘택홀 및 요부에 대한 형성방법을 설명하기 위한 단면도들이 순차적으로 도시되어 있는 데, 이를 통해 설명하면 다음과 같다.

도 8a의 Ⅳ-Ⅳ'부분은 도 6의 Ⅳ-Ⅳ' 선상의 단면도이고, 도 8a의 Ⅲ-Ⅲ'부분은 도 6의 Ⅲ-Ⅲ' 선상의 단면도이다.

도 8a에 도시된 바와 같이, 상기 보호막(46) 상에 포토레지스트를 도포한 후 노광 및 현상하여, 드레인 콘택홀 및 요부를 정의하는 포토레지스트 패턴(PR)를 형성한다.

다음으로, 도 8b에 도시된 바와 같이, 상기 포토레지스트 패턴(PR)을 마스크로 드레인 콘택홀이 형성될 영역의 보호막(46)을 패터닝하여, 드레인 전극(42b)을 노출하는 드레인 콘택홀(54)을 형성하면서 동시에 상기 포토레지스트 패턴(PR)을 마스크로 하여 요부가 형성될 영역의 보호막(46) 및 게이트 절연막(45)을 패터닝하여, 요부(52)를 형성한다. 이어서, 잔존한 포토레지스트(PR)를 모두 제거한다.

따라서, 상기 제1 칼럼 스페이서(50a)의 상부면 중 돌기와 대응되지 않는 상부면에 대응되는 요부(52)의 형성을 완료한다.

이어서, 상기 드레인 콘택홀(54)을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막(46) 위에 투명 도전막(56)을 증착한 다음, 선택적으로 제거하여 상기 드레인 전극(42b)에 연결되고 상기 공통전극(47a)에 평행하게 상기 공통전극 사이에 위치되도록 상기 화소영역에 화소전극(43)을 형성한다.

한편, 도 8c는 본 발명의 또 다른 실시예로써, 상기 화소전극(43)이 형성되기 위해 증착되는 투명 도전막(56)은 상기 요부(52)의 상부에도 증착되어, 상기 요부(52)의 형성으로 노출된 게이트전극(41)에 대한 보호막 역할을 수행하게 하기도 한다.

도면에는 도시되지 않았지만, TFT 어레이 공정과 컬러필터 어레이공정에서 제1 및 제2 칼럼 스페이서(50a, 50b)를 포함한 컬러필터 어레이(100)의 상부와 요부(52)가 형성된 TFT 어레이 기판(200)의 상부에는 각각 배향막을 형성하는 공정을 더 포함할 수 있다.

한편, 상기에서는 컬러 필터 기판에 칼럼 스페이서를 형성하고 TFT 기판에 요부를 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 컬러 필터 기판에 요부를 형성하여도 무방하다.

이와 같은 요부가 구비된 본 발명에 의하면, 상기 제1 또는 제2 기판의 표면을 누르는 가압이 크게 되면, 상기 칼럼 스페이서(50a)의 상부면 중 상기 돌기(51)와 대응되지 않는 상부면이 상기 요부(52)에 대응되어, 상기 칼럼 스페이서(50a)의 돌기(51)와 대응되지 않는 상부면과 제1 기판(200)은 일정 갭이 유지되어 접촉면을 갖지 않으므로, 칼럼 스페이서의 돌기와 대응되지 않은 상부면과 대향 기판의 접촉면적 증가로 발생되었던 터치불량을 감소시킬 수 있게 된다.

본 발명의 제1 실시예는 IPS 모드의 액정표시장치를 도시하였으나, 이에 한정되지 않고 TN모드의 액정표시장치에도 적용될 수 있다.

도 9는 본 발명의 제2 실시예에 따른 TN 모드 액정표시장치의 평면도이다.

한편, 도 9의 Ⅴ-Ⅴ'선상의 구조 단면도는 본 발명의 제1 실시예에 따른 IPS 모드 액정표시장치의 Ⅱ-Ⅱ'선상의 단면도와 동일하므로, 도 7을 참조한다.

보다 구체적으로 설명하면, 상기 제1 기판(100)인 컬러필터 기판에는 유리 기판(30) 상에 화소영역을 제외한 부분(게이트 라인 및 데이타 라인영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 컬러필터층(미도시)이 형성되며, 상기 블랙 매트릭스층(31)과 컬러 필터층(미도시) 상부 전면에 공통전극(34)이 형성된다. 그리고, 상기 공통전극(34) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제1 및 제2 칼럼 스페이서(50a, 50b)가 형성된다.

상기 컬러필터 기판(100)에 대향하는, 제2 기판(200)인 TFT기판은 유리 기판(70) 상에 수직으로 교차하여 화소영역을 정의하는 복수 개의 게이트 라인(41) 및 데이타 라인(42)이 형성되고, 상기 각 화소영역에는 화소전극(43)들이 형성되며, 상기 각 게이트라인(41)과 데이터 라인(42)이 교차하는 부분이 박막 트랜지스터가 형성된다.

그리고, 상기 제 1 칼럼 스페이서(50a)에 상응하는 위치의 상기 게이트 라인(41) 상측에 반도체층(44)과 데이터 라인 물질이 증착된 돌기(51)가 형성된다.

상기 돌기(51)는 제1 돌기 패턴(44a) 및 제2 돌기 패턴(42c)이 적층되어 형성되는 데, 상기 제1 돌기 패턴(44a)은 게이트 절연막(45) 상에 형성되는 반도체층(44)이 형성될 때 동시에 형성되고, 제2 돌기 패턴(42c)은 반도체층(44) 양측에 소오스 전극(42a), 드레인 전극(42b)이 형성될 때 동시에 형성된다.

한편, 제1 칼럼 스페이서(50a)의 중앙에 돌기(51)가 대응되는 구조에서, 상기 돌기(51)와 접촉되지 않는 제1 칼럼 스페이서(50a)의 상부면에 대응되도록 형성되며, 상기 돌기(51)와 소정 간격을 두고 돌기의 주변부를 둘러싸는 형태로 제1 기판(200)에 요부(52)가 형성된다.

또한, 돌기(51)와 접촉되지 않은 제1 칼럼 스페이서(50a)의 상부면에 대응되도록 형성된 요부(52)는 도 5b에 도시된 바와 같이, 소정간격(D)를 갖는 외부 CD(W')및 내부 CD(W)로 형성되되, 상기 내부 CD(W)는 돌기(51)의 CD보다 넓게 형성되고, 상기 외부 CD(W')는 제1 칼럼 스페이서(50a)의 상부면 CD보다 넓게 형성된다.

또한, 상기 요부(52)는 제1 기판(200)인 유리 기판(40) 상에 형성된 게이트 절연막(45) 및 보호막(46)의 소정 위치가 패터닝되어 형성된다.

한편, 상기 요부(52)는 상기 위치에 보호막(46)만이 패터닝되어 형성될 수도 있다.

여기서, 상기 박막 트랜지스터, 화소 전극 및 요부의 제조를 상세히 살펴보면 다음과 같다.

상기 유리기판(40) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 복수 개의 게이트라인(41), 게이트전극(41a)을 형성한다.

상기 게이트 전극(41a)은 상기 게이트라인(41)에서 돌출된 형상으로 상기 화소영역의 소정위치에 형성된다.

다음으로, 상기 게이트라인(41), 게이트전극(41a)들이 형성된 유리기판(40)상에 SiNx 등의 절연물질을 증착하여 게이트 절연막(45)을 형성한다. 상기 게이트 절연막(45) 상에 반도체 층을 증착한 후 패터닝하여, 상기 게이트전극(41a) 상측의 게이트 절연막 위에 반도체층(44)을 형성한다.

이때, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다.

그리고, Mo , Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 상기 게이트라인(41)에 수직한 방향으로 데이터 라인(42)을 형성하고, 상기 반도체층(44) 양측과 각각 접촉되도록 소오스 전극(42a), 드레인 전극(42b)을 형성함과 동시에, 상기 제1 돌기 패턴(44a) 상에 제2 돌기 패턴(42c)을 형성한다. 따라서, 상기 제1 돌기 패턴(44a)과 제2 돌기 패턴(42c)에 의해 돌기(51)가 형성된다.

상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출된 형상으로 형성된다.

이어서, 상기 소오스 전극(42a) 및 드레인전극(42b)을 포함한 기판 전면에 보호막(passivation film: 46)을 증착한다.

이때, 상기 보호막은 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위해 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 아크릴(Acryl)등의 유전율이 낮은 유기물질이 사용되고 있다.

그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 드레인 콘택홀(도 8c의 54)을 형성하는 동시에, 상기 돌기(51)와 접촉되지 않는 제1 칼럼 스페이서(50a)의 상부면에 대응되는 위치의 상기 보호막(46), 게이트 절연막(45)을 제거하여 요부(52)를 형성한다.

한편, 상기 요부의 형성방법은 본 발명의 제1 실시예인 IPS 모드의 액정표시장치에 적용된 요부의 형성방법 즉, 8a 및 도 8b에 도시된 요부의 형성방법과 동일하므로, 이에 대한 설명은 생략하도록 한다.

이어서, 상기 드레인 콘택홀(54)을 통해 상기 드레인 전극(42b)에 전기적으 로 연결되도록 상기 보호막(46) 위에 투명 도전막을 증착한 다음, 상기 화소영역에만 남도록 선택적으로 제거하여 상기 화소영역에 화소전극(43)을 형성한다.

한편, 도 8c는 본 발명의 또 다른 실시예로써, 상기 화소전극(43)이 형성되기 위해 증착되는 투명 도전막(56)은 상기 요부(52)의 상부에도 증착되어, 상기 요부(52)의 형성으로 노출된 게이트전극(41)에 대한 보호막 역할을 수행하게 하기도 한다.

도면에는 도시되지 않았지만, TFT 어레이 공정과 컬러필터 어레이공정에서 제1 및 제2 칼럼 스페이서(50a, 50b)를 포함한 컬러필터 어레이(100)의 상부와 요부(52)이 형성된 TFT 어레이 기판(200)의 상부에는 각각 배향막을 형성하는 공정을 더 포함할 수 있다.

한편, 상기에서는 컬러 필터 기판에 칼럼 스페이서를 형성하고 TFT 기판에 요부을 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 컬러 필터 기판에 요부를 형성하여도 무방하다.

본 발명에 따른 액정표시장치 및 이의 제조방법에 의하면, 상기 제1 칼럼 스페이서의 상부면(돌기대응면)중 상기 돌기와 대응되지 않는 상부면에 대응되도록 제1 칼럼 스페이서의 대향 기판인 상기 제1 기판의 소정 위치에 요부를 형성함으로써, 상기 제1 또는 제2 기판의 표면을 누르는 가압이 크더라도 상기 돌기와 대응되지 않은 제1 칼럼 스페이서의 상부면과 제1 기판간에는 일정 갭이 유지되어 접촉면을 갖지 않으므로 칼럼 스페이서의 돌기와 대응되지 않은 상부면과 대향기판의 접 촉면적 증가로 발생되었던 터치불량을 감소시킬 수 있게 된다.

Claims (25)

1. 서로 대향되어 합착된 제 1 기판 및 제 2 기판;

   상기 제2 기판상의 소정 부위에 형성된 돌기;

   상기 돌기와 중심부가 접촉되도록 상기 제1 기판 상에 형성된 제1 칼럼 스페이서;

   상기 돌기의 주변부를 둘러싸는 위치로 상기 제2 기판에 형성된 요부; 및

   상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하는 것을 특징으로 하는 액정표시장치.
2. 제1 항에 있어서, 상기 요부는

   상기 돌기의 CD(Critical Dimension)보다 넓고, 상기 돌기에 접촉되는 상기 제1 칼럼 스페이서의 표면의 CD보다 넓게 형성되는 것을 특징으로 하는 액정표시장치.
3. 제1 항에 있어서, 상기 돌기가 형성되지 않은 상기 제1 기판 상에는 제 2 칼럼 스페이서를 더 구비되는 것을 특징으로 하는 액정표시장치.
4. 제1 항에 있어서, 상기 제1 기판은

   상기 제1 기판 상의 소정 부위에 형성된 블랙매트릭스층; 및

   상기 블랙매트릭스층을 포함한 상기 제1 기판 상에 형성된 컬러필터층을 포함하는 것을 특징으로 하는 액정표시장치.
5. 제4 항에 있어서,

   상기 제1 기판 전면에 형성된 공통전극이 더 구비되는 것을 특징으로 하는 액정표시장치.
6. 제1 항에 있어서, 상기 제2 기판은

   상기 제2 기판 상에 서로 수직으로 교차하여 화소 영역을 정의하는 게이트라인 및 데이타라인;

   상기 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터;

   상기 게이트 라인과 데이타 라인 사이에의 층간에 개재된 게이트 절연막;

   상기 화소영역에 형성된 화소전극; 및

   상기 데이타라인과 화소전극 사이 층간에 개재된 보호막을 포함하는 것을 특징으로 하는 액정표시장치.
7. 제6 항에 있어서, 상기 제2 기판에는

   상기 화소전극과 서로 교번하여 형성되는 공통전극이 더 구비되는 것을 특징으로 하는 액정표시장치.
8. 제6 항에 있어서, 상기 요부는

   상기 게이트 절연막과 상기 보호막이 제거되어 형성되는 것을 특징으로 하는 액정표시장치.
9. 제6 항에 있어서, 상기 요부는

   상기 보호막이 제거되어 형성되는 것을 특징으로 하는 액정표시장치.
10. 제6 항에 있어서, 상기 박막 트랜지스터는

    상기 게이트 라인에서 돌출된 게이트 전극;

    상기 데이터 라인에서 돌출된 소오스 전극;

    상기 소오스 전극과 이격되어 상기 소오스 전극과 동일층에 형성된 드레인 전극; 및

    상기 게이트 전극 상부에 상기 소오스 전극/드레인 전극과 부분적으로 오버랩하여 형성된 반도체층을 포함하는 것을 특징으로 하는 액정표시장치.
11. 제10 항에 있어서, 상기 돌기는

    하부에는 상기 반도체층과 동일층의 반도체층 패턴, 상부에는 상기 소오스/드레인 전극과 동일층의 금속층 패턴이 적층된 이중층으로 형성되는 것을 특징으로 하는 액정표시장치.
12. 서로 대향하는 제1, 제2 기판을 준비하는 단계;

    상기 제1 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계;

    상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 전면에 게이트 절연막을 형성하는 단계;

    상기 게이트 전극 상측의 게이트 절연막 및 상기 제1 칼럼 스페이서에 상응하는 부분의 게이트 절연막 상에 각각 반도체층 및 제1 돌기패턴을 형성하는 단계;

    상기 게이트 절연막 상에 상기 게이트라인과 교차하여 화소영역이 정의되는 데이터 라인을 형성하고, 상기 데이터라인으로부터 돌출된 상기 반도체층과 오버랩되도록 소오스전극, 이와 이격된 드레인 전극 및 상기 제1 돌기 패턴 상에 제2 돌기 패턴을 형성하는 단계;

    상기 데이타라인, 소오스/드레인전극 및 상기 제1 및 제2 돌기 패턴을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계;

    상기 보호막 및 게이트 절연막을 선택적으로 제거하여, 상기 드레인 전극을 노출하는 콘택홀을 형성하고, 상기 게이트 라인 상부의 상기 제1 돌기패턴 주위에 요부를 형성하는 단계;

    도전막을 형성하여, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계;

    상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계;

    상기 제2 기판 상에 돌기 및 요부가 대응되는 위치에 제1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 상기 게이트 라인에 대응되는 위치에 제2 칼 럼 스페이서를 형성하는 단계;

    상기 제1, 제2 기판 사이에 액정층을 형성하는 단계; 및

    상기 제1, 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
13. 제12 항에 있어서, 상기 제1 및 제2 칼럼 스페이서는

    동일한 높이로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
14. 제12 항에 있어서, 상기 콘택홀 및 요부를 형성하는 단계는

    상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계; 및

    상기 포토레지스트 패턴을 마스크로 하여 상기 보호막 및 게이트 절연막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
15. 제12 항에 있어서, 상기 콘택홀 및 요부를 형성하는 단계는

    상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계; 및

    상기 포토레지스트 패턴을 마스크로 하여 상기 보호막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
16. 제12 항에 있어서, 상기 요부는

    상기 돌기의 CD보다 넓고, 제1 칼럼 스페이서의 제1 기판과의 대응면 CD보다 넓게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
17. 제12 항에 있어서, 상기 컬러필터 어레이는

    상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계;

    상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계; 및

    상기 블랙 매트릭스층 및 컬러 필터층을 포함한 상기 제2 기판 전면에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
18. 제12 항에 있어서, 상기 화소전극을 형성하는 도전막은

    상기 요부 상에도 증착하는 것을 특징으로 하는 액정표시장치의 제조방법.
19. 서로 대향하는 제1, 제2 기판을 준비하는 단계;

    상기 제1 기판 상에 게이트 라인, 게이트 전극, 상기 게이트라인과 평행한 공통라인 및 상기 공통라인으로부터 돌출된 공통전극을 형성하는 단계;

    상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 전면에 게이트 절연막 을 형성하는 단계;

    상기 게이트 전극 상측의 게이트 절연막 및 상기 제1 칼럼 스페이서에 상응하는 부분의 게이트 절연막 상에 각각 반도체층 및 제1 돌기패턴을 형성하는 단계;

    상기 게이트 절연막 상에 상기 게이트라인과 교차하여 화소영역이 정의되는 데이터 라인을 형성하고, 상기 데이터라인으로부터 돌출된 상기 반도체층과 오버랩되도록 소오스전극, 이와 이격된 드레인 전극 및 상기 제1 돌기 패턴 상에 제2 돌기 패턴을 형성하는 단계;

    상기 데이타라인, 소오스/드레인전극 및 상기 제1 및 제2 돌기 패턴을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계;

    상기 보호막 및 게이트 절연막을 선택적으로 제거하여, 상기 드레인 전극을 노출하는 콘택홀을 형성하고, 상기 게이트 라인 상부의 상기 제1 돌기패턴 주위에 요부를 형성하는 단계;

    도전막을 형성하여, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계;

    상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계;

    상기 제2 기판 상에 돌기 및 요부가 대응되는 위치에 제1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 상기 게이트 라인에 대응되는 위치에 제2 칼럼 스페이서를 형성하는 단계;

    상기 제1, 제2 기판 사이에 액정층을 형성하는 단계; 및

    상기 제1, 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표 시장치의 제조방법.
20. 제19 항에 있어서, 상기 제1 및 제2 칼럼 스페이서는

    동일한 높이로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
21. 제19 항에 있어서, 상기 콘택홀 및 요부를 형성하는 단계는

    상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계; 및

    상기 포토레지스트 패턴을 마스크로 하여 상기 보호막 및 게이트 절연막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
22. 제19 항에 있어서, 상기 콘택홀 및 요부를 형성하는 단계는

    상기 드레인 전극상의 상기 보호막을 노출시키면서 동시에 상기 돌기 주변의 제1 칼럼 스페이서에 대응되는 상기 보호막을 노출시키는 포토레지스트 패턴을 각각 형성하는 단계; 및

    상기 포토레지스트 패턴을 마스크로 하여 상기 보호막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
23. 제19 항에 있어서, 상기 요부는

    상기 돌기의 CD보다 넓고, 제1 칼럼 스페이서의 제1 기판과의 대응면 CD보다 넓게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
24. 제19 항에 있어서, 상기 컬러필터 어레이는

    상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계; 및

    상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
25. 제19 항에 있어서, 상기 화소전극을 형성하는 도전막은

    상기 요부 상에도 증착하는 것을 특징으로 하는 액정표시장치의 제조방법.

Images