JP4566165B2

JP4566165B2 - 液晶表示装置及びその製造方法

Info

Publication number: JP4566165B2
Application number: JP2006180801A
Authority: JP
Inventors: 尚潤白; 俊▲ヨプ▼ 李
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2005-12-15
Filing date: 2006-06-30
Publication date: 2010-10-20
Anticipated expiration: 2026-06-30
Also published as: TWI350936B; US7483113B2; CN100456096C; CN1982967A; JP2007164134A; TW200722875A; KR20070063662A; US20070139604A1; US20090104725A1; KR101192783B1; US7684003B2

Description

本発明は、液晶表示装置及びその製造方法に係り、特に、タッチ不良を防止できる液晶表示装置及びその製造方法に関する。

情報化社会の発展に伴い、表示装置への要求も多様な形態に漸増しており、これに応えて近来は、ＬＣＤ(Liquid Crystal Display：液晶ディスプレイ)、ＰＤＰ(Plasma Display Panel：プラズマディスプレイパネル)、ＥＬＤ(Electro Luminescent Display：電界発光ディスプレイ）、ＶＦＤ(Vacuum Fluorescent Display：蛍光表示管)など種々の平板表示装置が研究されてきており、一部は既にさまざまな装備に表示装置として活用されている。

なかでも、ＬＣＤは、高画質、軽量、薄型、低消費電力の特長から、ＣＲＴ(Cathode Ray Tube)に代えて移動型画像表示装置として最も多用されており、さらには、ノートブックコンピュータのモニターのような移動型の用途だけでなく、放送信号を受信してディスプレイするテレビ及びコンピュータのモニターなどとしてさまざまに開発されてきている。

このような液晶表示装置が一般の画面表示装置として多様な部分に使用されるためには、軽量、薄型、低消費電力の特長を維持しながらも、固精細、高輝度、大面積などの高品位の画像を実現しなければならない。

以下、添付の図面を参照して従来の液晶表示装置について説明する。

図１は、一般の液晶表示装置を示す分解斜視図である。
液晶表示装置は、図１に示すように、一定空間をおいて合着された第１基板１及び第２基板２と、前記第１基板１と第２基板２との間に注入された液晶層３とで構成されている。

より具体的に説明すると、第１基板１には、画素領域Ｐを定義するために、一定の間隔で一方向に配列される複数のゲートライン４と、これらゲートライン４に垂直な方向に一定の間隔で配列される複数のデータライン５とが備えられる。そして、各画素領域Ｐには画素電極６が形成され、各ゲートライン４とデータライン５とが交差する部分には薄膜トランジスタＴが形成され、この薄膜トランジスタＴが、ゲートラインの信号に応じてデータラインのデータ信号を各画素電極に印加する。

また、第２基板２には、画素領域Ｐを除く部分の光を遮断するためのブラックマトリクス層７が形成され、各画素領域に対応する部分には色を表現するためのＲ、Ｇ、Ｂカラーフィルタ層８が形成され、このカラーフィルタ層８上には画像を具現するための共通電極９が形成されている。

このような液晶表示装置では、画素電極６と共通電極９間に形成される電界によって第１及び第２基板１，２間に形成された液晶層３の液晶が配向され、この液晶層３の配向度合によって液晶層を透過する光の量を調節して画像を表現することができる。

このような液晶表示装置をＴＮ（Twisted Nematic）モード液晶表示装置というが、このＴＮモード液晶表示装置は、視野角が狭いという短所を有する。そこで、ＴＮモードの短所を克服するためのＩＰＳ（In-Plane Switching）モード液晶表示装置が開発された。

ＩＰＳモード液晶表示装置は、第１基板の画素領域に画素電極と共通電極を一定距離離して互いに平行に形成することによって、これら画素電極と共通電極間に横電界（水平電界）が発生するようにし、この横電界によって液晶層が配向されるようにしたものである。

一方、このように形成される液晶表示装置の第１及び第２基板１，２間には、液晶層が形成される一定の間隔を維持するようにスペーサーが形成される。このスペーサーは、その形状によってボールスペーサーとコラムスペーサーとに分類される。

ボールスペーサーは、第１及び第２基板１，２上に散布してなる球形状のもので、第１及び第２基板１，２の合着後にも比較的自由に動けるし、第１及び第２基板１，２との接触面積が小さい。

これに対し、コラムスペーサーは、第１基板または第２基板１，２上のアレイ工程で形成されるもので、所定基板上に所定高さを持つ柱状に固定形成される。したがって、第１及び２基板１，２との接触面積もボールスペーサーに比べて相対的に大きい。

図２は、従来技術によるコラムスペーサーが備えられた液晶表示装置を示す平面図であり、図３は、図２のＩ−Ｉ’線上の構造断面図である。

図２及び図３に示すように、従来の液晶表示装置のアレイ領域は、画素領域を定義するためにゲートライン４及びデータライン５とが互いに直交して配列され、各ゲートライン４とデータライン５とが交差する部分に薄膜トランジスタＴＦＴが形成され、各画素領域には画素電極６が形成される。そして、一定間隔でセルギャップ（cell gap）を維持するためのコラムスペーサー２０が形成される。図２では、３個のサブピクセル（sub-pixel）ごとに、すなわち、一つのピクセル（one pixel：Ｒ、Ｇ、Ｂサブピクセルが一つの画素をなす。）ごとに一つのコラムスペーサー２０が配置されている場合を示している。

ここで、コラムスペーサー２０は、図３に示すように、ゲートライン４上側に相応する部分に形成される。すなわち、第１基板１上にゲートライン４が形成され、このゲートライン４を含む基板全面にゲート絶縁膜１５が形成され、このゲート絶縁膜１５上に保護膜１６が形成される。

そして、第２基板２には、画素領域以外の非画素領域（ゲートライン、データライン及び薄膜トランジスタ領域）を遮蔽するためのブラックマトリクス層７と、ブラックマトリクス層７を含むカラーフィルタ基板２上に、各画素領域別に順にＲ、Ｇ、Ｂ顔料によって形成されたカラーフィルタ層８と、このカラーフィルタ層８を含む第２基板２の全面に形成された共通電極１４と、が順に形成される。

ゲートライン４に相応する部分の共通電極１４上にコラムスペーサー２０が形成され、このコラムスペーサー２０がゲートライン４上に位置するように両基板１，２が合着される。

しかしながら、上記のようにコラムスペーサーが形成された液晶表示装置においては次のような問題点があった。

従来のコラムスペーサーが形成された液晶表示装置は、液晶パネル１０の表面に手などを当てて所定方向に引きずると、タッチされた部位でむらが発生する。このむらは、タッチによって発生することから“タッチむら”といい、このむらが画面においても観察されるので“タッチ不良”ともいう。このタッチ不良は、ボールスペーサーの構造に比べて、第１基板１と接触するコラムスペーサー２０の接触面積が大きく、それだけ摩擦力が増加することから現れるものと把握される。すなわち、ボールスペーサーに比べて、円柱状に形成されるコラムスペーサー２０は、第１基板との接触面積が大きいため、タッチによって第１及び第２基板１，２間のシフトが発生する場合、元の状態に戻るまで長い時間がかかり、元の状態に戻る時間の間にむらが残存することになる。

本発明はかかる問題点を解決するためのもので、その目的は、タッチ不良を防止できる液晶表示装置及びその製造方法を提供することにある。

上記目的を達成するために、本発明に係る液晶表示装置は、互いに対向して合着された第１基板及び第２基板と、前記第１基板上に形成された第１コラムスペーサーと、前記第１コラムスペーサーの上部面よりも小さい面積を有するとともに、前記第１コラムスペーサーよりも小さい体積を有し、前記第１コラムスペーサーと部分的に接触するように前記第２基板上の所定部位に形成された突起と、前記突起の周辺部を囲むように前記第２基板に形成された凹部と、前記第１及び第２基板間に形成された液晶層と、を備え、前記凹部は、内部ＣＤ（Critical Dimension）が、前記突起のＣＤよりも広く、外部ＣＤが、前記突起に接触する前記第１コラムスペーサー表面のＣＤよりも広く形成される。
また、本発明に係る液晶表示装置の製造方法は、互いに対向する第１及び第２基板を準備する段階と、前記第１基板上にゲートライン及びゲート電極を形成する段階と、前記ゲートライン及びゲート電極を含む第１基板の全面にゲート絶縁膜を形成する段階と、前記ゲート電極上側のゲート絶縁膜及び第１コラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、前記ゲート絶縁膜上に前記ゲートラインと交差して画素領域を定義するデータラインを形成し、前記データラインから突出した前記半導体層とオーバーラップするとともに、互いに一定間隔離れるようにソース電極及びドレイン電極を形成し、前記第１突起パターン上に第２突起パターンを形成する段階と、前記データライン、ソース／ドレイン電極及び前記第１及び第２突起パターンを含むゲート絶縁膜の全面に保護膜を形成する段階と、前記保護膜及びゲート絶縁膜を選択的に除去して前記ドレイン電極を露出させるコンタクトホールを形成し、前記ゲートライン上部の前記第１突起パターン周囲に凹部を形成する段階と、導電膜を形成し、前記コンタクトホールを介して前記ドレイン電極とコンタクトするように前記画素領域に画素電極を形成する段階と、前記第２基板上にカラーフィルタアレイを形成する段階と、前記第２基板上において、突起及び凹部が対応する位置に第１コラムスペーサーを形成し、前記突起が形成されない前記ゲートラインに対応する位置に第２コラムスペーサーを形成する段階と、前記第１及び第２基板間に液晶層を形成する段階と、前記第１及び第２基板を合着する段階とを備え、前記突起は前記第１コラムスペーサーの上部面よりも小さい面積を有するとともに前記第１コラムスペーサーよりも小さい体積を有し、前記第１及び第２基板が合着されたときに、前記突起は前記第１コラムスペーサーと部分的に接触し、前記凹部は、内部ＣＤを、前記突起のＣＤよりも広く、外部ＣＤを、第１コラムスペーサーの第１基板との対応面ＣＤよりも広く形成する。
さらに、本発明の他の発明に係る液晶表示装置の製造方法は、互いに対向する第１及び第２基板を準備する段階と、前記第１基板上にゲートライン、ゲート電極、前記ゲートラインと平行な共通ライン及び前記共通ラインから突出した共通電極を形成する段階と、前記ゲートライン及びゲート電極を含む第１基板の全面にゲート絶縁膜を形成する段階と、前記ゲート電極上側のゲート絶縁膜及び第１コラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、前記ゲート絶縁膜上に前記ゲートラインと交差して画素領域を定義するデータラインを形成し、前記データラインから突出した前記半導体層とオーバーラップするとともに、互いに一定間隔離れるようにソース電極及びドレイン電極を形成し、前記第１突起パターン上に第２突起パターンを形成する段階と、前記データライン、ソース／ドレイン電極及び前記第１及び第２突起パターンを含むゲート絶縁膜の全面に保護膜を形成する段階と、前記保護膜及びゲート絶縁膜を選択的に除去して前記ドレイン電極を露出するコンタクトホールを形成し、前記ゲートライン上部の前記第１突起パターン周囲に凹部を形成する段階と、導電膜を形成し、前記コンタクトホールを介して前記ドレイン電極とコンタクトするように前記画素領域に画素電極を形成する段階と、前記第２基板上にカラーフィルタアレイを形成する段階と、前記第２基板上において、突起及び凹部が対応する位置に第１コラムスペーサーを形成し、前記突起が形成されない前記ゲートラインに対応する位置に第２コラムスペーサーを形成する段階と、前記第１及び第２基板間に液晶層を形成する段階と、前記第１及び第２基板を合着する段階とを備え、前記凹部は、内部ＣＤを前記突起のＣＤよりも広く、外部ＣＤを、第１コラムスペーサーの第１基板との対応面ＣＤよりも広く形成する。

本発明の液晶表示装置及びその製造方法によれば、第１コラムスペーサーの上部面（突起対応面）のうち、突起と対応しない上部面に対応するように、第１コラムスペーサーの対向基板である第１基板の所定位置に凹部を形成するため、第１または第２基板の表面を押圧する力が大きい場合であっても突起と対応しない第１コラムスペーサーの上部面と第１基板間には一定ギャップが維持されて接触面を有しなく、よって、コラムスペーサーの突起と対応しない上部面と対向基板との接触面積増加から生じてきたタッチ不良を低減させることが可能になる。

上記のタッチ不良を改善するための一つに、突起構造を有する液晶表示装置がある。

図４は、液晶表示装置の突起構造を概略的に示す断面図である。
図４に示すように、突起構造を有する本発明の液晶表示装置は、互いに対向する第１基板７０及び第２基板６０と、第２基板６０上の所定部位に形成されたコラムスペーサー８０と、前記コラムスペーサー８０の上部面（突起８５対応面）に比べて相対的に小さい面積を有するとともに前記コラムスペーサー８０より小さい体積を有し、コラムスペーサー８０と部分的に接触するように第１基板７０上に形成された突起８５と、第１及び第２基板７０，６０間に充填された液晶層（図示せず）と、を備えてなる。

このように突起８５を備える場合、第２基板６０または第１基板７０の表面をタッチ（一方向に擦るか引きずる動作）時に、第２基板６０または第１基板７０が対向基板に比べてシフトすると、コラムスペーサー８０と突起８５との接触面積が、コラムスペーサー８０の上部面（突起８５対応面。コラムスペーサーが形成される第２基板６０を基準にして命名する。この場合、第２基板６０の表面にコラムスペーサーが対応する面は下部面という。）に比べて相対的に小さい突起８５の上部面積によって減少し、このような摩擦面積の減少によって、コラムスペーサー８０と対向基板である第１基板７０との摩擦力が減少する。したがって、タッチによって一方向に第２基板６０または第１基板７０がシフトする時、元状態への復元が容易であり、その結果、コラムスペーサーが適用された液晶表示素子で発生しうるタッチ不良は改善できる。

しかしながら、このようなコラムスペーサーの中央に対応して単に体積及び表面積のみ小さい突起を用いる場合及び第１基板または第２基板の表面を押圧する力が大きい場合には、突起８５と対応するコラムスペーサー８０の上部面が集中して力を受け、さらには突起８５と対応しないコラムスペーサー８０の上部面までも対向基板である第１基板７０と接触することになり、突起のみが対向基板と接触する時に比べて接触面積が増加してしまう。これにより、相互間の摩擦力が大きくなり、その結果、タッチ不良が生じる。

以下には、このようなタッチ不良などの問題を解決した本発明による実施の形態について詳細に説明する。

図５Ａ及び図５Ｂはそれぞれ、本発明による凹部が形成された液晶表示装置を概略的に示す断面図及び平面図である。

図５Ａに示すように、凹部が形成された本発明の液晶表示装置は、互いに対向する第２基板２００及び第１基板１００と、第１基板１００上の所定部位に、所定間隔で同じ高さに形成される第１コラムスペーサー５０ａ及び第２コラムスペーサー５０ｂと、第１コラムスペーサー５０ａの上部面（突起対応面）に比べて相対的に小さい面積を有し、コラムスペーサー５０ａと部分的に接触するように第２基板２００上に形成された突起５１と、突起５１と接触しない第１コラムスペーサー５０ａの上部面に対応するとともに、突起５１の周辺部を囲むように第２基板２００に形成された凹部５２と、第１及び第２基板１００，２００間に充填された液晶層（図示せず）と、を備えてなる。

また、突起５１と接触しない第１コラムスペーサー５０ａの上部面に対応するように形成された凹部５２は、図５Ｂに示すように、所定距離Ｄを有する外部ＣＤ（Critical Dimension）（Ｗ’）及び内部ＣＤ（Ｗ）を有するが、内部ＣＤ（Ｗ）は、突起５１のＣＤよりも広く形成され、外部ＣＤ（Ｗ’）は、第１コラムスペーサー５０ａの上部面ＣＤよりも広く形成される。

第１コラムスペーサー５０ａの中央に突起５１が対応する構造において、凹部５２は、第１コラムスペーサー５０ａの上部面のうち、突起５１と対応しない上部面に対応するような位置に設けられる。

一方、凹部５２は、第２基板２００のガラス基板４０上に形成されたゲート絶縁膜４５及び保護膜４６がパターニングされてなっても良く、保護膜４６のみがパターニングされてなっても良い。

第２コラムスペーサー５０ｂは、第１コラムスペーサー５０ａと接触する突起５１によって第２基板２００と一定のギャップを維持している。

このような凹部が設けられた本発明によれば、第１または第２基板の表面を押圧する力が大きい場合、コラムスペーサー５０ａの上部面のうち、突起５１と対応しない上部面が凹部５２に対応し、コラムスペーサー５０ａの突起５１と対応しない上部面と第２基板２００とは一定ギャップを維持し互いに接触面を有しないので、コラムスペーサーの突起と対応しない上部面と対向基板との接触面積増加から生じていたタッチ不良を低減することが可能になる。

図６は、本発明の実施の形態１による液晶表示装置の平面図で、図７は、図６のII−II'線上の断面図である。

図６及び図７に示すように、本発明の実施の形態１による液晶表示装置は、ＩＰＳモードで駆動されるもので、互いに対向する第１基板１００及び第２基板２００と、第１及び第２基板１００，２００間に充填された液晶層５５と、を備える。

第１基板１００であるカラーフィルタ基板では、第１ガラス基板３０上に画素領域を除く部分（ゲートライン、データライン領域及び薄膜トランジスタ領域）の光を遮断するためのブラックマトリクス層３１が形成され、各画素領域に対応する部分に色を表現するためのＲ、Ｇ、Ｂカラーフィルタ層（図示せず）が形成され、ブラックマトリクス層３１とカラーフィルタ層（図示せず）の上部の全面にオーバーコート層３３が形成される。

そして、オーバーコート層３３上側の所定部分に、感光性樹脂などの物質によって第１コラムスペーサー５０ａ及び第２コラムスペーサー５０ｂが形成される。

カラーフィルタ基板１００に対向する、第２基板２００であるＴＦＴ基板は、第２ガラス基板４０上に直交して画素領域を定義する複数のゲートライン４１及びデータライン４２が形成され、ゲートラインに平行な方向に共通ライン４７が形成され、共通ライン４７から各画素領域に突出して一定間隔で共通電極４７ａが形成される。そして、各ゲートライン４１とデータライン４２とが交差する部分にソース／ドレイン電極４２ａ，４２ｂを備えた薄膜トランジスタＴＦＴが形成され、薄膜トランジスタのドレイン電極４２ｂに接続されて各画素領域には共通電極４７ａと平行に共通電極間に画素電極４３が形成される。

そして、第１コラムスペーサー５０ａに相応する位置のゲートライン４１上側に、半導体層４４、及びデータライン物質が蒸着されてなる突起５１が形成される。

突起５１は、第１突起パターン４４ａ及び第２突起パターン４２ｃが積層されてなるもので、第１突起パターン４４ａは、ゲート絶縁膜４５上に形成される半導体層４４が形成される時に同時に形成され、第２突起パターン４２ｃは、半導体層４４の両側にソース電極４２ａ、ドレイン電極４２ｂが形成される時に同時に形成される。

一方、第１コラムスペーサー５０ａの中央に突起５１が対応する構造において、突起５１と接触しない第１コラムスペーサー５０ａの上部面に対応して形成され、突起５１と所定間隔をおいて突起の周辺部を囲む形で第２基板２００に凹部５２が形成される。

また、突起５１と接触しない第１コラムスペーサー５０ａの上部面に対応するように形成された凹部５２は、図５Ｂに示すように、所定距離Ｄを有する外部ＣＤ（Ｗ’）及び内部ＣＤ（Ｗ）を有するものの、内部ＣＤ（Ｗ）は、突起５１のＣＤよりも広く形成され、外部ＣＤ（Ｗ’）は、第１コラムスペーサー５０ａの上部面ＣＤよりも広く形成される。

また、凹部５２は、第２基板２００のガラス基板４０上に形成されたゲート絶縁膜４５及び保護膜４６の所定部位がパターニングされて形成されても良く、保護膜４６のみがパターニングされて形成されても良い。

次に、薄膜トランジスタ、画素電極及び凹部の製造過程について詳細に説明する。

第２ガラス基板４０上に、Ｍｏ、ＡｌまたはＣｒなどの金属物質を蒸着した後、フォトエッチング工程によって当該金属物質をパターニングすることで、複数のゲートライン４１、ゲート電極４１ａ、共通ライン４７及び共通電極４７ａを同時に形成する。

ここで、ゲート電極４１ａは、ゲートライン４１から突出した形状で画素領域の所定位置に形成される。

次に、ゲートライン４１、共通ライン４７、ゲート電極４１ａ、共通電極４７ａが形成されたガラス基板４０上に、ＳｉＮｘなどの絶縁物質を蒸着してゲート絶縁膜４５を形成する。ゲート絶縁膜４５上に半導体層を蒸着した後パターニングすることで、ゲート電極４１ａ上側のゲート絶縁膜上に半導体層４４を形成すると同時に、第１コラムスペーサー５０ａに相応する部位のゲート絶縁膜４５上に突起を形成するための第１突起パターン４４ａを形成する。

このとき、半導体層４４は、非晶質シリコン（amorphous silicon）層またはポリシリコン層及び不純物が高濃度でドープされたシリコン層を連続して蒸着した後に、該非晶質シリコン層（またはポリシリコン層）及びドープされたシリコン層を同時にパターニングして形成する。

そして、Ｍｏ、ＡｌまたはＣｒなどのような金属物質を蒸着した後、フォトエッチング工程によって金属物質をパターニングすることで、ゲートライン４１に垂直な方向にデータライン４２を形成し、半導体層４４の両側とそれぞれ接触するようにソース電極４２ａ、ドレイン電極４２ｂを形成すると同時に、第１突起パターン４４ａ上に第２突起パターン４２ｃを形成する。したがって、第１突起パターン４４ａと第２突起パターン４２ｃによって突起５１が形成される。

ソース電極４２ａは、データライン４２から突出した形状に形成される。

続いて、ソース電極４２ａ及びドレイン電極４２ｂを含む基板の全面に保護膜（passivation film）４６を蒸着する。

このとき、保護膜は、主としてＳｉＮｘなどの無機物質が使用されたし、近来、液晶セルの開口率を向上させるためにＢＣＢ（Benzo Cyclo Butene）、ＳＯＧ（Spin On Glass）またはアクリル（Acryl）などの誘電率の低い有機物質が使用されている。

そして、ドレイン電極４２ｂ上の保護膜４６の一部を選択的にエッチングしてドレイン電極４２ｂの一部を露出させるドレインコンタクトホール（図８Ｂの５４）を形成すると同時に、突起５１と接触しない第１コラムスペーサー５０ａの上部面に対応する位置の保護膜４６及びゲート絶縁膜４５を除去して凹部５２を形成する。

図８Ａ及び図８Ｂは、ドレインコンタクトホール５４及び凹部５２の形成方法を順次に示す断面図であり、これに基づいて説明する。

図８ＡのＩＶ−ＩＶ'部分は、図６のＩＶ−ＩＶ'線上の断面図であり、図８ＡのIII−III'部分は、図６のIII−III'線上の断面図である。

図８Ａに示すように、保護膜４６上にフォトレジストを塗布した後、露光及び現像してドレインコンタクトホール及び凹部を定義するフォトレジストパターンＰＲを形成する。

次に、図８Ｂに示すように、フォトレジストパターンＰＲをマスクとしてドレインコンタクトホールが形成される領域の保護膜４６をパターニングすることで、ドレイン電極４２ｂを露出させるドレインコンタクトホール５４を形成しながら、同時にフォトレジストパターンＰＲをマスクとして凹部が形成される領域の保護膜４６及びゲート絶縁膜４５をパターニングすることで凹部５２を形成する。続いて、残存するフォトレジスト（ＰＲ）を完全に除去する。

したがって、第１コラムスペーサー５０ａの上部面のうち、突起と対応しない上部面に対応する凹部５２の形成を完了する。

続いて、ドレインコンタクトホール５４を介してドレイン電極４２ｂに電気的に接続されるように保護膜４６上に透明導電膜５６を蒸着した後に選択的に除去することで、ドレイン電極４２ｂに接続されるとともに、共通電極４７ａと平行に共通電極間に位置するように画素領域に画素電極４３を形成する。

一方、図８Ｃは、本発明の他の実施の形態であって、画素電極４３の形成のために蒸着される透明導電膜５６を凹部５２の上部にも蒸着することによって、凹部５２の形成によって露出されたゲート電極４１に対する保護膜としても働くようにする。

図示してはいないが、ＴＦＴアレイ工程とカラーフィルタアレイ工程において、第１及び第２コラムスペーサー５０ａ，５０ｂを含むカラーフィルタアレイ１００の上部と凹部５２が形成されたＴＦＴアレイ基板２００の上部にはそれぞれ配向膜を形成する工程がさらに含まれることができる。

以上では、カラーフィルタ基板にコラムスペーサーを形成し、ＴＦＴ基板に凹部を形成する場合を例示したが、これに限定されず、ＴＦＴ基板にコラムスペーサーを形成し、カラーフィルタ基板に凹部を形成しても構わない。

このような凹部が備えられた本発明によれば、第１または第２基板の表面を押圧する力が大きい場合であっても、コラムスペーサー５０ａの上部面のうち、突起５１と対応しない上部面が凹部５２に対応し、コラムスペーサー５０ａの突起５１と対応しない上部面と第２基板２００とは一定ギャップが維持し接触面を有しないので、コラムスペーサーの突起と対応しない上部面と対向基板との接触面積の増加から生じてきたタッチ不良を低減させることが可能になる。

本発明の実施の形態１はＩＰＳモードの液晶表示装置としたが、これに限定されず、ＴＮモードの液晶表示装置にも適用可能である。

図９は、本発明の実施の形態２によるＴＮモード液晶表示装置の平面図である。

ここで、図９のＶ−Ｖ'線上の断面構造は、本発明の実施の形態１によるＩＰＳモード液晶表示装置のII−II'線上の断面図におけると同様なので、図７を参照されたい。

より具体的に説明すると、第１基板１００であるカラーフィルタ基板では、ガラス基板３０上に画素領域を除く部分（ゲートライン、データライン領域及び薄膜トランジスタ領域）の光を遮断するためのブラックマトリクス層３１が形成され、各画素領域に対応する部分に色を表現するためのＲ、Ｇ、Ｂカラーフィルタ層（図示せず）が形成され、ブラックマトリクス層３１とカラーフィルタ層（図示せず）の上部に共通電極３４が形成される。そして、共通電極３４上側の所定部分に感光性樹脂などのような物質によって第１及び第２コラムスペーサー５０ａ，５０ｂが形成される。

カラーフィルタ基板１００に対向する、第２基板２００であるＴＦＴ基板は、ガラス基板４０上に互いに直交して画素領域を定義する複数のゲートライン４１及びデータライン４２が形成され、これら各画素領域には画素電極４３ａが形成され、各ゲートライン４１とデータライン４２とが交差する部分に薄膜トランジスタＴＦＴが形成される。

また、凹部５２は、第２基板２００である、ガラス基板４０上に形成されたゲート絶縁膜４５及び保護膜４６の所定部位がパターニングされて形成される。

また、凹部５２は、保護膜４６のみがパターニングされて形成されても良い。

ガラス基板４０上に、Ｍｏ、ＡｌまたはＣｒなどの金属物質を蒸着した後、フォトエッチング工程によって当該金属物質をパターニングすることで、複数のゲートライン４１及びゲート電極４１ａを形成する。

次に、ゲートライン４１、ゲート電極４１ａが形成されたガラス基板４０上に、ＳｉＮｘなどの絶縁物質を蒸着してゲート絶縁膜４５を形成する。ゲート絶縁膜４５上に半導体層を蒸着した後パターニングすることで、ゲート電極４１ａ上側のゲート絶縁膜上に半導体層４４を形成する。

一方、凹部の形成方法は、本発明の実施の形態１であるＩＰＳモードの液晶表示装置に適用された凹部の形成方法、すなわち、図８Ａ及び図８Ｂに示す凹部の形成方法と同一なので、これについての説明は省略するものとする。

続いて、ドレインコンタクトホール５４を介してドレイン電極４２ｂに電気的に接続されるように保護膜４６上に透明導電膜５６を蒸着した後に選択的に除去することで、各画素領域に画素電極４３を形成する。

一方、以上ではカラーフィルタ基板にコラムスペーサーを形成し、ＴＦＴ基板に凹部を形成する場合を例示したが、これに限定されるものではなく、ＴＦＴ基板にコラムスペーサーを形成し、カラーフィルタ基板に凹部を形成しても構わない。

一般の液晶表示装置を示す分解斜視図である。従来技術によるコラムスペーサーが備えられた液晶表示装置を示す平面図である。図２のＩ−Ｉ'線上の構造断面図である。液晶表示装置の突起構造を概略的に示す断面図である。本発明による凹部が備えられた液晶表示装置の断面図及びコラムスペーサーと突起及び凹部との対応関係を示す平面図である。本発明による凹部が備えられた液晶表示装置の断面図及びコラムスペーサーと突起及び凹部との対応関係を示す平面図である。本発明の実施の形態１による液晶表示装置を示す平面図である。図６のII−II'線上の断面図である。本発明による液晶表示装置の製造方法を示す工程断面図である。本発明による液晶表示装置の製造方法を示す工程断面図である。本発明による液晶表示装置の製造方法を示す工程断面図である。本発明の実施の形態２による液晶表示装置を示す平面図である。

符号の説明

３０第２ガラス基板、３１ブラックマトリクス層、３４共通電極、４０第１ガラス基板、４１ゲートライン、４１ａゲート電極、４２データライン、４２ａソース電極、４２ｂドレイン電極、４３画素電極、４５ゲート絶縁膜、４６保護膜、４７共通ライン、５１突起、５２凹部、５５液晶層、５０ａ，５０ｂ第１及び第２コラムスペーサー。

Claims

互いに対向して合着された第１基板及び第２基板と、
前記第１基板上に形成された第１コラムスペーサーと、
前記第１コラムスペーサーの上部面よりも小さい面積を有するとともに、前記第１コラムスペーサーよりも小さい体積を有し、前記第１コラムスペーサーと部分的に接触するように前記第２基板上の所定部位に形成された突起と、
前記突起の周辺部を囲むように前記第２基板に形成された凹部と、
前記第１及び第２基板間に形成された液晶層と
を備え、
前記凹部は、
内部ＣＤ（Critical Dimension）が、前記突起のＣＤよりも広く、外部ＣＤが、前記突起に接触する前記第１コラムスペーサー表面のＣＤよりも広く形成される
ことを特徴とする液晶表示装置。
前記突起と対応しない前記第１基板上には第２コラムスペーサーをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
前記第１基板は、
前記第１基板上の所定部位に形成されたブラックマトリクス層と、
前記ブラックマトリクス層を含む前記第１基板上に形成されたカラーフィルタ層と
を備えることを特徴とする請求項１に記載の液晶表示装置。
前記第１基板の全面に形成された共通電極をさらに備えることを特徴とする請求項３に記載の液晶表示装置。
前記第２基板は、
前記第２基板上に互いに直交して画素領域を定義するゲートライン及びデータラインと、
前記ゲートラインとデータラインとの交差部に形成された薄膜トランジスタと、
前記ゲートラインとデータライン間の層間に介在されたゲート絶縁膜と、
前記画素領域に形成された画素電極と、
前記データラインと画素電極間の層間に介在された保護膜と
を備えることを特徴とする請求項１に記載の液晶表示装置。
前記第２基板に設けられ、前記画素電極と交互に形成される共通電極をさらに備えることを特徴とする請求項５に記載の液晶表示装置。
前記凹部は、前記ゲート絶縁膜及び前記保護膜が除去されてなることを特徴とする請求項５に記載の液晶表示装置。
前記凹部は、前記保護膜が除去されてなることを特徴とする請求項５に記載の液晶表示装置。
前記薄膜トランジスタは、
前記ゲートラインから突出したゲート電極と、
前記データラインから突出したソース電極と、
前記ソース電極と離隔して該ソース電極と同一層に形成されたドレイン電極と、
前記ゲート電極の上部に前記ソース電極／ドレイン電極と部分的にオーバーラップして形成された半導体層と
を備えることを特徴とする、請求項５に記載の液晶表示装置。
前記突起は、下部には前記半導体層と同一層の半導体層パターン、上部には前記ソース／ドレイン電極と同一層の金属層パターンが積層される二重層から形成されることを特徴とする、請求項９に記載の液晶表示装置。
互いに対向する第１及び第２基板を準備する段階と、
前記第１基板上にゲートライン及びゲート電極を形成する段階と、
前記ゲートライン及びゲート電極を含む第１基板の全面にゲート絶縁膜を形成する段階と、
前記ゲート電極上側のゲート絶縁膜及び第１コラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、
前記ゲート絶縁膜上に前記ゲートラインと交差して画素領域を定義するデータラインを形成し、前記データラインから突出した前記半導体層とオーバーラップするとともに、互いに一定間隔離れるようにソース電極及びドレイン電極を形成し、前記第１突起パターン上に第２突起パターンを形成する段階と、
前記データライン、ソース／ドレイン電極及び前記第１及び第２突起パターンを含むゲート絶縁膜の全面に保護膜を形成する段階と、
前記保護膜及びゲート絶縁膜を選択的に除去して前記ドレイン電極を露出させるコンタクトホールを形成し、前記ゲートライン上部の前記第１突起パターン周囲に凹部を形成する段階と、
導電膜を形成し、前記コンタクトホールを介して前記ドレイン電極とコンタクトするように前記画素領域に画素電極を形成する段階と、
前記第２基板上にカラーフィルタアレイを形成する段階と、
前記第２基板上において、突起及び凹部が対応する位置に第１コラムスペーサーを形成し、前記突起が形成されない前記ゲートラインに対応する位置に第２コラムスペーサーを形成する段階と、
前記第１及び第２基板間に液晶層を形成する段階と、
前記第１及び第２基板を合着する段階と
を備え、
前記突起は前記第１コラムスペーサーの上部面よりも小さい面積を有するとともに前記第１コラムスペーサーよりも小さい体積を有し、前記第１及び第２基板が合着されたときに、前記突起は前記第１コラムスペーサーと部分的に接触し、
前記凹部は、内部ＣＤを、前記突起のＣＤよりも広く、外部ＣＤを、第１コラムスペーサーの第１基板との対応面ＣＤよりも広く形成する
ことを特徴とする、液晶表示装置の製造方法。
前記第１及び第２コラムスペーサーは、同じ高さで形成することを特徴とする請求項１１に記載の液晶表示装置の製造方法。
前記コンタクトホール及び凹部を形成する段階は、
前記ドレイン電極上の前記保護膜を露出すると同時に、前記突起周辺の第１コラムスペーサーに対応する前記保護膜を露出するフォトレジストパターンをそれぞれ形成する段階と、
前記フォトレジストパターンをマスクとして前記保護膜及びゲート絶縁膜をパターニングする段階と
を備えることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
前記コンタクトホール及び凹部を形成する段階は、
前記ドレイン電極上の前記保護膜を露出しながら、前記突起周辺の第１コラムスペーサーに対応する前記保護膜を露出するフォトレジストパターンをそれぞれ形成する段階と、
前記フォトレジストパターンをマスクとして前記保護膜をパターニングする段階と
を備えることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
前記カラーフィルタアレイを形成する段階は、
前記第２基板上にブラックマトリクス層を形成する段階と、
前記ブラックマトリクス層が形成された第２基板上にカラーフィルタ層を形成する段階と、
前記ブラックマトリクス層及びカラーフィルタ層を含む前記第２基板の全面に共通電極を形成する段階と
を備えることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
前記画素電極を形成する導電膜は、前記凹部上にも蒸着することを特徴とする請求項１１に記載の液晶表示装置の製造方法。
互いに対向する第１及び第２基板を準備する段階と、
前記第１基板上にゲートライン、ゲート電極、前記ゲートラインと平行な共通ライン及び前記共通ラインから突出した共通電極を形成する段階と、
前記ゲートライン及びゲート電極を含む第１基板の全面にゲート絶縁膜を形成する段階と、
前記ゲート電極上側のゲート絶縁膜及び第１コラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、
前記ゲート絶縁膜上に前記ゲートラインと交差して画素領域を定義するデータラインを形成し、前記データラインから突出した前記半導体層とオーバーラップするとともに、互いに一定間隔離れるようにソース電極及びドレイン電極を形成し、前記第１突起パターン上に第２突起パターンを形成する段階と、
前記データライン、ソース／ドレイン電極及び前記第１及び第２突起パターンを含むゲート絶縁膜の全面に保護膜を形成する段階と、
前記保護膜及びゲート絶縁膜を選択的に除去して前記ドレイン電極を露出するコンタクトホールを形成し、前記ゲートライン上部の前記第１突起パターン周囲に凹部を形成する段階と、
導電膜を形成し、前記コンタクトホールを介して前記ドレイン電極とコンタクトするように前記画素領域に画素電極を形成する段階と、
前記第２基板上にカラーフィルタアレイを形成する段階と、
前記第２基板上において、突起及び凹部が対応する位置に第１コラムスペーサーを形成し、前記突起が形成されない前記ゲートラインに対応する位置に第２コラムスペーサーを形成する段階と、
前記第１及び第２基板間に液晶層を形成する段階と、
前記第１及び第２基板を合着する段階と
を備え、
前記凹部は、内部ＣＤを前記突起のＣＤよりも広く、外部ＣＤを、第１コラムスペーサーの第１基板との対応面ＣＤよりも広く形成する
ことを特徴とする液晶表示装置の製造方法。
前記第１及び第２コラムスペーサーは、同じ高さで形成することを特徴とする請求項１７に記載の液晶表示装置の製造方法。
前記コンタクトホール及び凹部を形成する段階は、
前記ドレイン電極上の前記保護膜を露出させながら、前記突起周辺の第１コラムスペーサーに対応する前記保護膜を露出させるフォトレジストパターンをそれぞれ形成する段階と、
前記フォトレジストパターンをマスクとして前記保護膜及びゲート絶縁膜をパターニングする段階と
を備えることを特徴とする、請求項１７に記載の液晶表示装置の製造方法。
前記コンタクトホール及び凹部を形成する段階は、
前記ドレイン電極上の前記保護膜を露出させながら、前記突起周辺の第１コラムスペーサーに対応する前記保護膜を露出させるフォトレジストパターンをそれぞれ形成する段階と、
前記フォトレジストパターンをマスクとして前記保護膜をパターニングする段階と
を備えることを特徴とする請求項１７に記載の液晶表示装置の製造方法。
前記カラーフィルタアレイを形成する段階は、
前記第２基板上にブラックマトリクス層を形成する段階と、
前記ブラックマトリクス層が形成された第２基板上にカラーフィルタ層を形成する段階と
を備えることを特徴とする請求項１７に記載の液晶表示装置の製造方法。
前記画素電極を形成する導電膜は、前記凹部上にも蒸着することを特徴とする請求項１７に記載の液晶表示装置の製造方法。