[go: up one dir, main page]

KR20070033352A - 3차 변조의 중화를 위한 튜닝가능 회로 - Google Patents

3차 변조의 중화를 위한 튜닝가능 회로 Download PDF

Info

Publication number
KR20070033352A
KR20070033352A KR20067026073A KR20067026073A KR20070033352A KR 20070033352 A KR20070033352 A KR 20070033352A KR 20067026073 A KR20067026073 A KR 20067026073A KR 20067026073 A KR20067026073 A KR 20067026073A KR 20070033352 A KR20070033352 A KR 20070033352A
Authority
KR
South Korea
Prior art keywords
circuit
transconductance
cmos
distortion
transconductor
Prior art date
Application number
KR20067026073A
Other languages
English (en)
Inventor
타진더 만쿠
Original Assignee
시리픽 와이어레스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시리픽 와이어레스 코퍼레이션 filed Critical 시리픽 와이어레스 코퍼레이션
Publication of KR20070033352A publication Critical patent/KR20070033352A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/02—Details
    • H03C1/06—Modifications of modulator to reduce distortion, e.g. by feedback, and clearly applicable to more than one type of modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/87—Indexing scheme relating to amplifiers the cross coupling circuit being realised only by MOSFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45498—Indexing scheme relating to differential amplifiers the CSC comprising only resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0441—Circuits with power amplifiers with linearisation using feed-forward

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

3차 혼변조를 중화하기 위한 하나의 CMOS 트랜스컨덕터가 제공된다. 이 트랜스컨덕터는 하나의 트랜스컨덕턴스 회로와 하나의 튜닝가능 디스토션 회로(tuneable distortion circuit)를 포함한다. 트랜스컨덕턴스 회로는, 하나의 입력 전압을 취하여, 하나의 트랜스컨덕턴스 요소와 하나의 IM3 요소를 갖는 하나의 출력 전류를 발생시킨다. 디스토션 회로는, 동일한 입력 전압을 취하여, 트랜스컨덕턴스 회로의 IM3 요소에 대해 동일한 크기(amplitude)와 반대인 위상을 갖는 하나의 IM3 요소를 갖는 전류를 발생시킨다. 하나의 제어기 회로가, 그 IM3 요소를 트랜스컨덕턴스 회로의 IM3의 크기와 실질적으로 동일하게 조절하기 위해 디스토션 회로를 튜닝한다. 위의 디스토션 회로 및 트랜스컨덕턴스 회로는, 그 출력 전류들을 합하여, IM3 요소들을 효과적으로 중화하고, 트랜스컨덕턴스가 상대적으로 변동되지 않게 구성된다.

Description

3차 변조의 중화를 위한 튜닝가능 회로{A tuneable circuit for canceling third order modulation}
본 발명은, 일반적으로 무선 주파수(radio frequency; RF) 회로에 관한 것이다. 본 발명은, 더욱 상세하게는, CMOS 기술에서 트랜스컨덕턴스 회로(transconductance circuitry)의 3차(또는 3승항) 혼변조 디스토션 항(third order intermodulation distortion term)을 튜닝 아웃하는데(tuning out) 관한 것이다.
모바일 데이터 및 통신(mobile data and communication)을 가능하게 하기 위해 무선 장치들(wireless devices)이 수년동안 사용되어 왔다. 그러한 장치들은, 예를 들어, 모바일 폰과 무선 가능 개인용 디지털 보조기(wireless enabled personal digital assistants; PDAs)를 포함할 수 있다. 도 1은, 그러한 무선 장치들의 핵심 요소들(core components)의 일반적인 블록도이다. 무선 코어(wireless core)(10)는, 무선 장치의 특정 기능을 제어하고, 무선 주파수 트랜스시버 칩(radio frequency transceiver chip)(14)에 대한 음성 신호 또는 데이터 신 호(voice or data signals)를 발생시키고 수신하기 위한 하나의 베이스밴드 프로세서(baseband processor)(12)를 포함한다. RF 트랜스시버 칩(14)은, 전송 신호들의 주파수 상향-컨버젼(frequency up-conversion)과, 수신된 신호들의 주파수 하향-컨버젼(frequency down-conversion)을 담당한다. RF 트랜스시버 칩(14)은, 하나의 베이스 스테이션(base station) 또는 다른 모바일 장치(mobile device)로부터 전송된 신호를 수신하기 위한 하나의 안테나(18)에 결합된 하나의 수신기 코어(receiver core)(RX)(16)와, 하나의 이득 회로(gain circuit)(22)를 거쳐 안테나(18)를 통해 신호를 송신하기 위한 하나의 송신기 코어(transmitter core)(TX)(20)를 포함한다. 이 분야에 통상의 지식을 가진 사람들은, 도 1이 단순화된 블록도이고, 적절한 동작 또는 기능을 가능하게 하는데 필수적일 수 있는 다른 기능성 블록들을 포함할 수 있음을 알 것이다.
3차 혼변조(IM3)는, 둘 또는 그보다 많은 신호들이 하나 또는 그보다 많은 새로운 신호들을 형성하기 위해 비-선형 페이즈(non-linear phase) 또는 "장치(device)"에서 혼합되는, RF에 공통된 간섭(interference) 문제이다. 트랜스시버 칩의 RX 섹션에서, 이들 혼변조 신호들은, (주파수 도메인의) 원하는 신호의 상부에 생길(fall on top) 수 있고, 그로 인해 신호 대 노이즈 비율을 손상시킨다(reduce). TX 섹션에 있어서, 혼변조는, 신호가 퍼지게(spread out) 하여 파워(power)가 이웃하는 대역(a neighbouring band)에 누설되게 할 수 있다. 하나의 무선 장치(a radio)내의 여러 요소들이 트랜스컨덕턴스 셀들(transconductance cells)을 사용한다. 이 트랜스컨덕턴스 셀들은 전압을 전류로 변환시키나, 3차 고 조파 왜곡(harmonic distortion)을 추가하기도 한다. 하나의 예시로서, 능동 믹서들(active mixers)은 트랜스컨덕턴스 셀들을 믹싱 셀들(mixing cell)에 대한 하나의 입력 단계(input stage)로 일반적으로 사용하고, 캐리어 신호들(carrier signals)의 주파수 변환(frequency translation)을 달성하기 위해 현대 통신 시스템에 널리 사용된다. 믹서에서의 혼변조 왜곡은 대부분의 통신 시스템들의 동적 범위(dynamic range)에 영향을 미친다. 트랜스컨덕턴스 셀의 IM3는, 전압에 의해 셀(즉, 트랜지스터들)내의 요소들과 회로에서의 피드백 양에 의해 만들어진 전압 대 전류 전달 함수(voltage to current transfer function)에 의해 제어된다.
트랜스컨덕턴스 회로의 전형적인 출력은 다음과 같이 주어진다:
Figure 112006091646118-PCT00001
상기 식에서, iout 는 출력 전류이고, A1 은 회로의 트랜스컨덕턴스 이득(transconductance gain)이며, Vin 은 입력 전압이고, An 은 n>3 인 왜곡 항(distortion terms)이다. 그러나, 수많은 통신 표준들(communications standards)이 용인할 수 있는 왜곡의 양을 특정하고 있기 때문에, iout 와 Vin 사이의 관계가 거의 선형인 것이 바람직하다. 그러한 표준에 따르지 못하면 장치의 비-인증(non-certification)을 초래할 수 있다. 따라서, 왜곡을 제거하는 것이 바람직하다.
과거에는, 미국 특허 제6,781,467호 [썬(Sun)], 미국 특허 제5,497,123호 [메인(Main) 등], S. 오타카(Otaka), M. 아시다(Ashida), M. 이시이(Ishii), T. 라쿠라(Lakura)의 "중화 기술을 사용하는 A + 10dBm IIP3 실리콘게르마늄 믹서(A + 10dBm IIP3 SiGe Mixer with Cancellation Technique)," ISSCC2004, 그리고 B. 길버트(Gilbert)의 "마이크로믹서: 바이시메트릭 클래스-AB 입력 단계를 사용하는 길버트 믹서의 고선형 변형(The MICROMIXER: A highly linear variant of the Gilbert mixer using a bisymmetric class-AB input stage)" [J. 고체-소자 회로(J. Solid-State Circuits), 제32권, 1412-1423 페이지, 1997년 9월]과 같은 참고문헌에 나타나 있는 양극성 트랜지스터(bipolar transistors)를 사용하는 기술에 의해 왜곡 중화(distortion cancellation)가 실행되었다. 선형화(linearization)의 일반적인 접근법은, 항(An)들이 0(zero)에 이르게 되고 A1 이 거의 동일하게(대부분의 경우에 A1 은 감소함) 남아있도록, 회로를 부가하는 것인데; 이상적인 증폭기에 있어서, An = 0 이다(여기서, n 은 3보다 크거나 같음). "메인(Main)" 등과 "오타카"의 문헌에서, A3 은 서로 반대인 두 개의 항들(terms)로 구성되는데, 즉,
Figure 112006091646118-PCT00002
이며,
상기 식에서, As + 와 A3 - 는 회로의 성분 값들(component values in the circuit)을 사용하여 동일하게 만들어진다. "메인" 등의 문헌에서, 하나의 위상 천이 기술(phase shifting technique)이 사용되고, 믹서 구조(mixer architecture)에 적용된다. "오타카"의 문헌에서 A3 를 0(zero)으로 맞추기 위해 하나의 저항기 값(resistor value)이 사용된다. "길버트"에 의해 사용된 선형화 기술은, 신호를 사전왜곡시키는(pre-distorting) 것으로 이루어지는데, 그렇게 하면 왜곡화 증폭 단계(distorting amplifying stage)를 통과한 후의 출력에서 항(An)들이 0(zero)으로 셋팅되고, 과도한 노이즈를 발생시키게 된다. "썬"은 노이즈가 낮은 증폭기에 대하여 양극성 트랜지스터 기술(bipolar transistor technology)을 사용한다. 이 모든 방법들은 3차 왜곡(third order distortion)의 양을 감소시키나, 이러한 과거의 실행물들(implementations)은, 상보성 금속 산화막 반도체를 기초로 한[Complementary Metal Oxide Semiconductor (CMOS) based] 것과 반대로 양극성 트랜지스터를 기초로 한(bipolar based) 것이다. CMOS 기술의 장점은 비용과, 무어의 법칙(Moore's Law)에 의해 정해진(given) 속도(rate)로 기술이 진보한다는 사실이다. 이 기술들은 또한 장치 파라미터들에서의 제작상의 변동(manufacturing variation)에 민감하기도 하다. 특히, 부분 부분마다의(from part to part) 트랜지스터 파라미터들에서의 이러한 변동들 때문에 IM3가 감소되지 않을 수 있다. 다른 기술들은 회로의 IM3의 양을 감소시키기 위해 피드백(feedback)을 사용한다. 그러나, 피드백 회로들은 노이즈를 가져오고, 회로가 필요로 하는 영역(area)과 전류의 전체 양을 증가시킨다.
그러한 기술들은 또한, 실리콘게르마늄(SiGe) 또는 갈륨비소(GaAs) 장치 및 기술을 사용하는데, 높은 선형 특성들을 나타내기는 하나, 생소하고(new) 값비싼 기술이다. 따라서, 이 제조 비용은 그러한 장치들을 사용하는 이익을 종종 능가한다.
그러므로, 트랜스컨덕턴스 회로들의 IM3 산물(products)을 튜닝 아웃(tuning out)하기 위해 CMOS 기술을 제공하는 것이 바람직하다. 아래에 설명하는 본 발명은, 트랜스컨덕턴스 요소의 IM3 톤(tone)을 감소시키기 위한 하나의 튜닝가능한(tuneable) 방법이며, 이는 제작상의 변동(manufacturing variations)에 덜 민감하도록 하기 것이고, 트랜스컨덕턴스 실행(implementation)은 CMOS 기술 범주내에서 설명된다.
발명의 요약
따라서, 본 발명의 목적은 종래의 IM3 중화(또는 소거) 회로들(cancellation circuits)의 적어도 하나의 단점을 제거하거나 완화시키는 것이다. 본 발명의 목적은, 더욱 상세하게는, CMOS 회로에 IM3 성분이 나타나지 않도록 하기(tune out) 위한 트랜스컨덕터를 제공하는 시스템을 만드는 것이다.
본 발명의 첫번째 양상(aspect)에서, 본 발명은 하나의 입력 전압에 상응하는 하나의 출력 전압의 3차 혼변조를 중화하기 위한 하나의 CMOS 트랜스컨덕터를 제공한다. 이 트랜스컨덕터는 하나의 트랜스컨덕턴스 회로와 하나의 튜닝가능 디스토션 회로(tuneable distortion circuit)를 포함한다. 트랜스턴덕턴스 회로는 하나의 입력 전압을 취하여, 하나의 트랜스컨덕턴스 요소와 하나의 IM3 요소를 갖는 하나의 출력 전류를 발생시킨다. 디스토션 회로는 동일한 입력 전압을 취하고, 차동 회로(differential circuit)의 IM3 요소에 대해 동일한 크기(amplitude) 및 반대의 위상의 IM3 요소를 갖는 전류를 발생시킨다. 하나의 제어기 회로(a controller circuit)가, 그 IM3 요소를 차동 회로의 IM3의 크기와 실질적으로 동일하게 조절하기 위해 그 디스토션 회로를 튜닝한다. 이 디스토션 회로 및 차동 회로는, 그들의 출력 전류들을 합하도록 구성되고(arranged to sum), 그에 의해 IM3 요소들을 효과적으로 중화하고, 트랜스컨덕턴스가 상대적으로 변동되지 않게(unmodified) 한다.
본 발명의 다른 실시예에서, 트랜스컨덕턴스 셀은 트랜지스터들의 하나의 차동 증폭기(differential pair)이며, 디스토션 회로는 하나의 제어 회로에 의해 튜닝가능한 하나의 저항기(resistor)를 갖는 트랜지스터들의 하나의 차동 증폭기이다. 이 제어 회로는, 상기 저항기 값들을 상이하게(in different) 스위칭하기 위해 디지털 논리(digital logic)를 사용할 수 있다. 차동 회로 및 디스토션 회로는, 하나의 저항기와 디커플링 캐패서터들(decoupling capacitors)에 의해 각각의 입력부에서 트랜스컨덕턴스 셀과 디스토션 회로의 입력부에 대해 독립적으로 바이어스될 수 있다.
본 발명의 두 번째 양상에서, 차동 회로 및 디스토션 회로(distortion and differential circuits)의 합해진 전류의 출력 전류를 스위칭하기 위해 스위칭 회로에 결합된 하나의 제어기 회로에 의해 튜닝가능한 하나의 디스토션 회로와 하나의 트랜스컨덕턴스 회로를 갖는 하나의 CMOS 믹서가 제공된다. 스위칭된 출력 전류는 스위칭 회로에 결합된 하나의 저항성 능동 부하(resistive active load)에 의해 출력 전압으로 변환된다.
본 발명의 세 번째 양상에서, 위의 출력 전류를 하나의 출력 전압으로 변환시키기 위한 능동 저항성 요소(active resistive elements)에 결합된 하나의 제어기 회로에 의해 튜닝가능한 하나의 디스토션 회로와 하나의 차동 회로를 갖는 하나의 CMOS 증폭기가 제공된다.
본 발명의 다른 양상들과 특성들은, 첨부된 도면들과 함께 본 발명의 특정 실시예들에 대한 다음의 설명을 검토함으로써 이 분야에서 통상의 지식을 가진 자들에게 명백하게 될 것이다.
이제 본 발명의 실시예들을 첨부된 도면들을 참고하여, 예시만을 위해, 설명하기로 하는 바, 도면들 중에서:
도 1은, 무선 장치의 핵심 구성요소들(core components)의 블록도이고;
도 2는, 3차 혼변조의 중화를 위한 트랜스컨덕터의 블록도이며;
도 3은, 3차 혼변조의 중화를 위한 트랜스컨덕터의 회로도이고;
도 4는, 3차 변조 요소들의 차이(difference) 대 튜닝 요소의 차이의 저항의 그래프이며;
도 5는, 하나의 전류원을 사용하는 3차 혼변조를 중화하기 위한 트랜스컨덕터의 회로도이고;
도 6은, 하나의 바이어스된 DC(DC biased)를 갖는 메인 트랜스컨덕턴스 셀과 왜곡 셀을 보여주는, 3차 혼변조를 중화하기 위한 트랜스컨덕터의 회로도이며;
도 7은, 3차 혼변조를 중화하기 위해 트랜스컨덕터를 사용하는 믹서(mixer) 의 회로도이고; 그리고
도 8은, 3차 혼변조를 중화하기 위해 트랜스컨덕터를 사용하는 증폭기의 회로도이다.
일반적으로, 본 발명은 CMOS RF 회로의 3차 혼변조를 중화하기 위한 시스템을 제공한다. 특히, 하나의 트랜스컨덕턴스 회로가, 3차 혼변조를 갖는, 하나의 입력 전압의 함수(function)로서 하나의 출력 전류를 만들어내는데, 이는 하나의 트랜스컨덕턴스와 하나의 3차 혼변조를 가지며, 이 트랜스턴덕턴스가 비교적 변화하지 않는 반면, 3차 혼변조는 차동 회로에 결합된 하나의 튜닝가능 디스토션 회로의 출력 전류에 의해 중화된다.
도 2는, 3차 혼변조를 중화하기 위한 트랜스컨덕터의 블록도를 나타낸다. 이 트랜스컨덕터(3)는 도 1의 어떠한 블록들에서도 사용될 수 있다. 이 트랜스컨덕터(30)는 하나의 메인 트랜스턴덕턴스 회로(32)와, 하나의 튜닝가능 디스토션 회로(34)와 그리고 하나의 제어기 회로(36)를 가진다. 차동 회로(32)는, 입력 전압(Vin)에 기초하여, 하나의 트랜스컨덕턴스 이득 성분(transconductance gain component)과 하나의 IM3 성분을 갖는 하나의 출력 전류를 발생시킨다. 디스토션 회로(34)는, 메인 트랜스컨덕턴스 회로의 출력 전류에 반대되는 위상의 출력 전류와 비교적 극소의 트랜스컨덕턴스(minimal transconductance comparatively)를 발 생시킨다. 디스토션 회로 전류의 IM3는, 트랜스컨덕턴스 회로의 IM3의 크기(amplitude)와 정합하게(match) 제어기 회로(36)에 의해 튜닝된다. IM3 성분들은 실질적으로 중화되고(cancel out), 트랜스컨덕턴스 이득 성분은 실질적으로 변화하지 않고 남아있도록, 위의 전류들이 38에서 합해진다.
트랜스컨덕턴스 회로(32)는 하나의 차동 트랜지스터 세트(a differential set of transistors)이다. 이 차동 트랜지스터 세트의 동작은 이 분야에서 잘 알려져 있다. 도 2에 도시된 바와 같은 트랜스컨덕터(40)의 하나의 실시예에서, 도 3은, 게이트에 차동 입력부들(differential inputs)을 가지며 소스(source)가 접지된, MOSFETs(42, 44)로 된 차동 트랜지스터 세트를 나타낸다. 이 실시예에서, 디스토션 회로(34)는, 접지로 이어지는(goes to ground) 하나의 저항기(50) 또는 스위칭가능 저항기들의 세트에 연결된 소스들을 갖는 한 쌍의 MOSFET (46, 48)이며, 하나의 제어 회로(도시되지 않음)에 의해 제어가능하다. 디스토션 MOSFET (46,48)와 저항기(50)는, 저항기 값의 함수인 하나의 IM3를 만든다. 디스토션 MOSFET 는 극소의 트랜스컨덕턴스 요소(element)를 갖도록 설계된다. 디스토션 회로와 차동 회로로부터의 전류들은, 출력부(52, 54)에서 함께 합해질 때, 가변 저항기의 값에 따라 실질적으로 중화된다. 제어 회로는 저항기 값을 변화시키기 위해 디지털 스위치들과 아날로그 스위치들로 구성될 수 있는 것이 바람직하다. 저항기 값들은 연속적으로 또는 불연속적으로(in a continuous manner or in a-discrete manner) 변화할 수 있다. 제어 회로는 또한 저항기 값을 아날로그적 의미(analog sense)로 변화시킬 수 있는데, 이는 말하자면, 저항기 요소(element)(50)가 능동 소자들(active elements)로 만들어지는 것이다.
도 4의 그래프는, 차동 출력부(differential output)에서 측정된 튜닝가능 디스토션 회로의 저항과 IM3 사이의 관계를 나타낸다. 저항이 두 개의 IM3 성분들 사이의 차이를 변화시키기 때문에, 두 개의 IM3 성분들사이의 차이가 0(zero)일 때, 최적의 저항이 구해진다(found).
도 5는, 도 3에 나타낸 저항기(50)와 반대되는, 하나의 전류원(current source)(60)을 사용하는, 3차 혼변조를 중화하기 위한 트랜스컨덕터(40)의 회로를 나타낸다. 이 실시예에서, Itune을 갖는 하나의 튜닝 전류원(tuning current source)이 IM3를 무효로 하기(nullify) 위해, 즉 없애기 위해 사용된다. 전류(Itune)가 디스토션 회로(34)에 의해 발생된 IM3 성분의 양을 제어하는 것이다.
도 6은, 차동 회로와, 디커플링 캐패시터들(72, 74 및 76, 78)에 의해 독립적으로 바이어스된 트랜스컨덕터의 디스토션 회로를 나타낸다. 디커플링 캐패시터들은 두 개의 입력 쌍들(input pairs) 사이에 위치된다. 바이어스 전압들(biasing voltages)(Vb1, Vb2)은, 신호를 바이어스 전압들로부터 분리시키기(isolate) 위해 사용되는 부하(80, 82)에 인가된다. 그러한 바이어싱(biasing)은 IM3 산물 감소를 돕기 위해 사용될 수 있다. 이 실시예에서, 저항기(50)는 도 5에 도시된 전류원(60)으로 대체될 수 있다. 이 도면에서, IM3 는 저항기(50)와 전압(Vb2)의 어느 한쪽 또는 모두에 의해 제어될 수 있다.
상기 트랜스컨덕터가 어떻게 응용될 수 있는지에 대한 하나의 예가, 도 7에 도시되어 있는데, 회로(90)는, 하나의 믹서 회로를 만들기 위해 하나의 스위칭 회로(92)에 결합된, 하나의 트랜스컨덕터(40)를 가진다. 트랜스컨덕터(40)의 MOSFET (42, 44, 46, 48)에 의해 생성된 트랜스턴덕턴스 전류가 국부 발진기(local oscillator; LO) 신호들(102, 104, 106)에 의해 [또는 하나의 국부 발진기로부터 발생된 하나의 신호로부터] 스위칭되고, RL 능동 부하들(active loads)(108, 110)에 의해 하나의 출력 전압으로 변환된다. FET (94, 96, 98, 및 100)는 오늘날 이 분야에서 잘 알려진 하나의 믹싱 스위칭 쿼드(mixing switching quad)를 구성한다. 출력(Vout)(112,114)은 주파수 도메인에서의 Vin 의 하나의 하향 또는 상향 컨버젼 신호(a down or up converted signal)일 수 있다. 이 응용예에서, 트랜스컨덕터(40)는, 튜닝가능 저항기(50) 대신에 하나의 전류원을 사용할 수 있다. 이 실시예에서 트랜스컨덕터는 도 6에 따라 바이어스될 수도 있다.
트랜스컨덕터 회로의 사용의 다른 예가 도 8에 도시되어 있는데, 여기서는 트랜스컨덕터가 증폭기 회로(120)에 사용된다. 여기서, 능동 부하들(122, 124)은 출력부(126)에서 트랜스컨덕터의 출력 전류를 하나의 전압(Vout)으로 변환시킨다.
본 발명의 상술한 실시예들은 예시만을 위한 것이다. 이 분야에 통상의 지식을 가진 자들에 의해 본 명세서에 첨부된 특허청구범위에 의해서만 정의되는 본 발명의 범위를 벗어나지 않고서 특정 실시예들의 변경, 변형 및 변화가 이루어질 수 있다.

Claims (26)

  1. 하나의 입력 전압에 상응하는 하나의 출력 전류의 3차 혼변조를 중화하기(cancelling) 위한, CMOS 트랜스컨덕터(transconductor)로서,
    하나의 트랜스컨덕턴스 이득 요소(transconductance gain element)와 제1의 3차 혼변조 요소(intermodulation element)를 갖는 제1 전류를 상기 입력 전압의 하나의 함수(function)로서 발생시키기 위한 하나의 트랜스컨덕턴스 회로와;
    상기 제1의 3차 혼변조 요소에 대해 반대 위상의 제2의 3차 혼변조 요소를 갖는 제2 전류를 발생시키기 위해 상기 트랜스컨덕턴스 회로에 결합된 하나의 튜닝가능 디스토션 회로(tuneable distortion circuit)와; 그리고
    상기 제2의 3차 혼변조 요소를 상기 제1의 3차 혼변조 요소와 실질적으로 동일하게 조절하기 위하여 상기 디스토션 회로를 튜닝하는 하나의 제어기 회로(controller circuit)를 포함하여 구성되고;
    상기 제1 및 제2 전류를 합하여, 상기 트랜스컨덕턴스 이득 요소를 실질적으로 가지는 상기 출력 전류를 발생시키고, 상기 제1 및 제2의 3차 혼변조 요소들을 실질적으로 중화하도록 상기 디스토션 회로와 트랜스컨덕턴스 회로가 구성된, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  2. 제1항에 있어서, 상기 트랜스컨덕턴스 회로가 하나의 제1 차동 셀(differential cell)을 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스 컨덕터.
  3. 제2항에 있어서, 상기 제1 차동 셀이 제1 및 제2 트랜지스터(a first and second transistor)를 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  4. 제3항에 있어서, 상기 디스토션 회로가 제2 차동 입력부(a second differential input)를 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  5. 제4항에 있어서, 상기 제2 디스토션 회로가 제3 및 제4 트랜지스터(a third and fourth transistor)를 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  6. 제4항에 있어서, 상기 디스토션 회로가 상기 제어기 회로에 의해 튜닝가능한 하나의 저항을 더 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  7. 제4항에 있어서, 상기 디스토션 회로가 상기 제어기 회로에 의해 튜닝가능한 하나의 전류원(current source)을 더 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  8. 제4항에 있어서, 상기 제어기 회로가 상기 전류원 또는 상기 저항의 값을 변화시키기 위한 디지털 회로(digital circuitry)와 아날로그 회로(analog circuitry)를 포함하여 구성되는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  9. 제6항 또는 제7항에 있어서, 상기 제1 및 제2 트랜지스터들이 디커플링 캐패시터들(decoupling capacitors)에 의해 바이어스되는(biased), 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  10. 제9항에 있어서, 제1 저항 부하(resistive load)가 상기 트랜스컨덕턴스 회로의 입력부를 바이어스시키고, 제2 저항 부하가 상기 디스토션 회로의 입력부들을 바이어스시키는, 3차 혼변조 중화를 위한 CMOS 트랜스컨덕터.
  11. 하나의 트랜스컨덕턴스 이득 요소(transconductance gain element)와 제1의 3차 혼변조 요소(intermodulation element)를 3승항으로(in the third-order) 갖는 제1 전류를 입력 전압의 하나의 함수로서 발생시키기 위한 하나의 트랜스컨덕턴스 회로와;
    상기 제1의 3차 혼변조 요소에 대해 반대 위상의 제2의 3차 혼변조 요소를 갖는 제2 전류를 발생시키기 위해 상기 트랜스컨덕턴스 회로에 결합된 하나의 튜닝가능 디스토션 회로(tuneable distortion circuit)와;
    크기(amplitude)가 상기 제1의 3차 혼변조 요소와 실질적으로 동일하도록 상기 제2의 3차 혼변조 요소를 조절하기 위하여 상기 디스토션 회로를 튜닝하기 위한 하나의 제어기 회로(controller circuit)와; 그리고
    상기 출력 전류를 스위칭하기 위해, 상기 트랜스컨덕턴스 회로 및 디스토션 회로의 출력부들에 결합된 하나의 스위칭 회로를 포함하여 구성되고;
    상기 제1 및 제2 전류를 합하여, 상기 트랜스컨덕턴스 이득 요소를 실질적으로 가지는 상기 출력 전류를 발생시키고, 상기 제1 및 제2의 3차 혼변조 요소들을 실질적으로 중화하도록 상기 디스토션 회로와 트랜스컨덕턴스 회로가 구성되며,
    상기 스위칭된 출력 전류가 상기 스위칭 회로에 결합된 하나의 능동 저항 부하(an active resistive load)에 의해 하나의 출력 전압으로 변환되는, CMOS 믹서(mixer).
  12. 제11항에 있어서, 상기 트랜스컨덕턴스 회로가 하나의 제1 차동 셀을 포함하여 구성되는, CMOS 믹서.
  13. 제12항에 있어서, 상기 제1 차동 셀이 제1 및 제2 트랜지스터를 포함하여 구성되는, CMOS 믹서.
  14. 제13항에 있어서, 상기 디스토션 회로가 하나의 제2 차동 셀을 포함하여 구성되는, CMOS 믹서.
  15. 제15항에 있어서, 상기 제2 차동 셀이 제3 및 제4 트랜지스터를 포함하여 구성되는, CMOS 믹서.
  16. 제15항에 있어서, 상기 디스토션 회로가 상기 제어기 회로에 의해 튜닝가능한 하나의 저항 부하를 더 포함하여 구성되는, CMOS 믹서.
  17. 제15항에 있어서, 상기 디스토션 회로가 상기 제어기 회로에 의해 튜닝가능한 하나의 전류원을 더 포함하여 구성되는, CMOS 믹서.
  18. 제15항에 있어서, 상기 제어기 회로가, 상기 전류원 또는 상기 저항의 값을 변화시키기 위한 디지털 회로와 아날로그 회로를 포함하여 구성되는, CMOS 믹서.
  19. 하나의 트랜스컨덕턴스 이득 요소와 제1의 3차 혼변조 요소를 3승항으로 갖는 제1 전류를 상기 입력 전압의 하나의 함수로서 발생시키기 위한 하나의 트랜스컨덕턴스 회로와;
    상기 제1의 3차 혼변조 요소에 대해 반대 위상의 제2의 3차 혼변조 요소를 갖는 제2 전류를 발생시키기 위해 상기 트랜스컨덕턴스 회로에 결합된 하나의 튜닝가능 디스토션 회로(tuneable distortion circuit)와;
    크기(amplitude)가 상기 제1의 3차 혼변조 요소와 실질적으로 동일하도록 상 기 제2의 3차 혼변조 요소를 조절하기 위하여 상기 디스토션 회로를 튜닝하기 위한 하나의 제어기 회로(controller circuit)와; 그리고
    상기 트랜스컨덕턴스 회로와 디스토션 회로의 출력부들에 결합되고, 상기 출력 전류를 하나의 출력 전압으로 변환시키기 위한 능동 저항 부하들(active resistive loads)을 포함하여 구성되고,
    상기 제1 및 제2 전류를 합하여, 상기 트랜스컨덕턴스 이득 요소를 실질적으로 가지는 상기 출력 전류를 발생시키고, 상기 제1 및 제2의 3차 혼변조 요소들을 실질적으로 중화하도록 상기 디스토션 회로와 트랜스컨덕턴스 회로가 구성된, CMOS 증폭기(amplifier).
  20. 제19항에 있어서, 상기 트랜스컨덕턴스 회로가 하나의 제1 차동 셀을 포함하여 구성되는, CMOS 증폭기.
  21. 제20항에 있어서, 상기 제1 차동 셀이 제1 및 제2 트랜지스터를 포함하여 구성되는, CMOS 증폭기.
  22. 제21항에 있어서, 상기 디스토션 회로가 하나의 제2 차동 증폭기(differential pair)를 포함하여 구성되는, CMOS 증폭기.
  23. 제22항에 있어서, 상기 제2 차동 셀이 제3 및 제4 트랜지스터를 포함하여 구 성되는, CMOS 증폭기.
  24. 제23항에 있어서, 상기 디스토션 회로가 상기 제어기 회로에 의해 튜닝가능한 하나의 저항 부하를 더 포함하여 구성되는, CMOS 증폭기.
  25. 제23항에 있어서, 상기 디스토션 회로가 상기 제어기 회로에 의해 튜닝가능한 하나의 전류원을 더 포함하여 구성되는, CMOS 증폭기.
  26. 제23항에 있어서, 상기 제어기 회로가, 상기 전류원 또는 상기 저항의 값을 변화시키기 위한, 디지털 회로와 아날로그 회로를 포함하여 구성되는, 제23항의 CMOS 트랜스컨덕터.
KR20067026073A 2004-05-12 2005-05-12 3차 변조의 중화를 위한 튜닝가능 회로 KR20070033352A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CA 2467184 CA2467184A1 (en) 2004-05-12 2004-05-12 Im3 cancellation using cmos elements
CA2,467,184 2004-05-12
US57092904P 2004-05-13 2004-05-13
US60/570,929 2004-05-13
PCT/CA2005/000798 WO2005109628A1 (en) 2004-05-12 2005-05-12 A tuneable circuit for canceling third order modulation

Publications (1)

Publication Number Publication Date
KR20070033352A true KR20070033352A (ko) 2007-03-26

Family

ID=35452064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20067026073A KR20070033352A (ko) 2004-05-12 2005-05-12 3차 변조의 중화를 위한 튜닝가능 회로

Country Status (6)

Country Link
US (1) US7710185B2 (ko)
EP (1) EP1751853A4 (ko)
JP (1) JP2007537631A (ko)
KR (1) KR20070033352A (ko)
CA (2) CA2467184A1 (ko)
WO (1) WO2005109628A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20055012A0 (fi) * 2005-01-07 2005-01-07 Nokia Corp Lähetyssignaalin leikkaaminen
WO2008111491A1 (ja) * 2007-03-10 2008-09-18 Nagoya Industrial Science Research Institute ３次相互変調歪補償増幅器とそれを有する低雑音増幅器
CN102119486A (zh) * 2008-06-11 2011-07-06 新加坡国立大学 具有集成可调带通功能的cmos放大器
WO2010025568A1 (en) * 2008-09-05 2010-03-11 Icera Canada ULC A method and system for dynamic signal to noise ratio adjustment in a transceiver
JP5293411B2 (ja) * 2009-06-01 2013-09-18 ソニー株式会社 受信装置
US8174318B2 (en) * 2010-01-28 2012-05-08 Analog Devices, Inc. Apparatus and method for providing linear transconductance amplification
US8373503B1 (en) 2011-12-12 2013-02-12 Linear Technology Corporation Third order intermodulation cancellation for RF transconductors
US11082012B2 (en) * 2019-05-10 2021-08-03 Cirrus Logic, Inc. Highly linear input and output rail-to-rail amplifier
WO2023167864A1 (en) * 2022-03-01 2023-09-07 Apple Inc. Amplifier with parasitic capacitance neutralization
CN115361072B (zh) * 2022-10-21 2023-05-02 杭州紫光通信技术股份有限公司 隔离器的测试方法、设备、装置、存储介质和电子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728410A (en) * 1980-07-28 1982-02-16 Sony Corp Voltage controlled type variable gain circuit
US4720685A (en) * 1986-09-02 1988-01-19 Tektronix, Inc. FET transconductance amplifier with improved linearity and gain
GB2223902A (en) * 1988-10-14 1990-04-18 Philips Electronic Associated Transconductance amplifier
JPH04245707A (ja) * 1991-01-31 1992-09-02 Nec Corp 歪補償回路
GB2284117B (en) * 1993-11-10 1998-06-24 Nec Corp Operational transconductance amplifier and Bi-Mos multiplier
US5497123A (en) * 1994-12-23 1996-03-05 Motorola, Inc. Amplifier circuit having high linearity for cancelling third order harmonic distortion
US5912583A (en) * 1997-01-02 1999-06-15 Texas Instruments Incorporated Continuous time filter with programmable bandwidth and tuning loop
GB2345600B (en) * 1999-01-09 2003-07-30 Mitel Semiconductor Ltd Voltage to current converter
US6509796B2 (en) * 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US6515542B1 (en) * 2000-05-26 2003-02-04 Analog Devices, Inc. Differential intermediate frequency (IF) amplifier with narrow band noise dithering for driving high speed analog-to-digital conversion and communication applications
JP2002111412A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 増幅回路
GB2369508B (en) * 2002-03-12 2002-10-09 Zarlink Semiconductor Ltd Amplifier and tuner
US6734722B1 (en) * 2003-03-04 2004-05-11 Mediatek Incorporation Method for reducing area in continuous-time filter for low frequency applications
JP3759117B2 (ja) * 2003-03-28 2006-03-22 川崎マイクロエレクトロニクス株式会社 Ｉ／ｖ変換回路およびｄａコンバータ
KR100588339B1 (ko) * 2004-01-07 2006-06-09 삼성전자주식회사 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로

Also Published As

Publication number Publication date
US20080007334A1 (en) 2008-01-10
EP1751853A4 (en) 2009-03-18
US7710185B2 (en) 2010-05-04
CA2467184A1 (en) 2005-11-12
CA2566491A1 (en) 2005-11-17
WO2005109628A1 (en) 2005-11-17
EP1751853A1 (en) 2007-02-14
JP2007537631A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
TWI360941B (en) Adaptive-biased mixer
US7877075B1 (en) Signal mixer having a single-ended input and a differential output
JP5559290B2 (ja) デブースト電流経路を有するマルチ線形性モードｌｎａ
KR101126052B1 (ko) 저잡음 및 저입력 커패시턴스 차동 ｍｄｓ ｌｎａ
US6888411B2 (en) Radio frequency variable gain amplifier with linearity insensitive to gain
US8035447B2 (en) Active circuits with load linearization
US9276535B2 (en) Transconductance amplifier
EP3211792B1 (en) Apparatus and methods for high linearity voltage variable attenuators
Sharma et al. Breaking the performance tradeoffs in N-path mixer-first receivers using a second-order baseband noise-canceling TIA
Bhat et al. A baseband-matching-resistor noise-canceling receiver with a three-stage inverter-only OpAmp for high in-band IIP3 and wide IF applications
KR100398754B1 (ko) 가변이득회로
KR100574470B1 (ko) 전류증폭결합기를 포함하는 선형 혼합기회로
US7710185B2 (en) Tuneable circuit for canceling third order modulation
Im et al. A CMOS resistive feedback differential low-noise amplifier with enhanced loop gain for digital TV tuner applications
Otaka et al. A+ 10-dBm IIP/sub 3/SiGe mixer with IM/sub 3/cancellation technique
Au-Yeung et al. CMOS mixer linearization by the low-frequency signal injection method
KR100657009B1 (ko) 초광대역 상향 주파수 변환 장치
KR101034125B1 (ko) 수동 혼합기
US20240297625A1 (en) Amplifier biasing for class-ab output stage in a transimpedance amplifier (tia)-based low-pass filter for a passive upconverter
Kousai et al. A low-noise and highly-linear transmitter with envelope injection pre-power amplifier for multi-mode radio

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20061211

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100507

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110518

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20111129

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110518

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I