[go: up one dir, main page]

KR20070009250A - 통신시스템 - Google Patents

통신시스템 Download PDF

Info

Publication number
KR20070009250A
KR20070009250A KR1020050064371A KR20050064371A KR20070009250A KR 20070009250 A KR20070009250 A KR 20070009250A KR 1020050064371 A KR1020050064371 A KR 1020050064371A KR 20050064371 A KR20050064371 A KR 20050064371A KR 20070009250 A KR20070009250 A KR 20070009250A
Authority
KR
South Korea
Prior art keywords
master device
master
protocol
communication
common slave
Prior art date
Application number
KR1020050064371A
Other languages
English (en)
Other versions
KR100696111B1 (ko
Inventor
박정기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050064371A priority Critical patent/KR100696111B1/ko
Priority to US11/414,412 priority patent/US8274972B2/en
Priority to JP2006184742A priority patent/JP4568703B2/ja
Priority to CNB2006101013108A priority patent/CN100485649C/zh
Publication of KR20070009250A publication Critical patent/KR20070009250A/ko
Application granted granted Critical
Publication of KR100696111B1 publication Critical patent/KR100696111B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Telephonic Communication Services (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 통신시스템에 관한 것이다. 본 발명에 따른 통신시스템은 제1프로토콜에 따른 통신상의 마스터로 동작하는 제1마스터디바이스와; 제2프로토콜에 따른 통신상의 마스터로 동작하는 제2마스터디바이스와; 상기 제1마스터디바이스 및 상기 제2마스터디바이스에 대해 각각 상기 제1프로토콜 및 상기 제2프로토콜에 따른 통신상의 슬레이브로 동작하는 공통슬레이브디바이스와; 상기 공통슬레이브디바이스와 상기 제1마스터디바이스 및 제2마스터디바이스 중 어느 하나와의 통신을 위해 상기 공통슬레이브디바이스와 상기 제1마스터디바이스 및 제2마스터디바이스와의 연결을 단속하는 스위칭부를 포함하는 것을 특징으로 한다. 이에 의하여 다수의 마스터디바이스가 동일한 기능을 수행하는 슬레이브디바이스와 통신을 하는 통신시스템에 있어서 비용상승 및 통신속도저하를 최소화 할 수 있다.

Description

통신시스템 {COMMUNICATION SYSTEM}
도 1a 및 도 1b는 복수의 마스터디바이스와 공통슬레이브디바이스를 포함하는 종래의 통신시스템의 블럭도이고,
도 2는 본 발명에 따른 통신시스템의 블록도이고,
도 3은 도 2의 스위칭부의 구성의 일예를 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 제1마스터디바이스 2 : 제2마스터디바이스
3 : 스위칭부 4 : 공통슬레이브디바이스
본 발명은, 통신시스템에 관한 것으로서 보다 상세하게는 다수의 마스터디바이스가 동일한 기능을 갖는 슬레이브디바이스와 통신을 하는 통신시스템에 관한 것이다.
일반적으로 DTV(Digital Television) 등의 전자장치는 많은 디바이스들을 포함하고 각 디바이스는 서로 통신이 가능하다.
디바이스간의 통신을 위한 일예가 I2C(Inter Integrated Circuit) 통신이다. I2C 통신은 필립스사가 제안한 통신방식으로서 SCL 및 SDA 두개의 통신라인을 이용하여 마스터디바이스와 슬레이브디바이스간에 통신을 한다.
여기서, 슬레이브디바이스는 복수개로 마련될 수 있으며 마스터디바이스는 필요한 슬레이브디바이스와 주소에 기반한 통신을 할 수 있다.
이처럼 마스터디바이스는 필요한 슬레이브디바이스와 연결되어 I2C 통신을 할 수 있는데, 때로는 복수의 마스터디바이스가 동일한 기능을 하는 슬레이브디바이스(이하 "공통슬레이브디바이스"라 한다)와 연결되어 통신을 해야 하는 경우가 있다.
이를 위해 도 1a 및 도 1b 에 도시된 바와 같은 연결방식이 제시된 바 있다.
도 1a는 각각의 마스터디바이스가 별개의 통신라인을 이용하여 공통슬레이브디바이스와 연결되어 있는 구성을 나타낸다.
이 경우 제1마스터디바이스와 제2마스터디바이스는 각각 자신과 연결된 별개의 통신라인을 위하여 언제나 공통슬레이브디바스와 통신할 수 있다. 그러나 동일한 기능을 하는 공통슬레이브디바이스가 각각의 마스터디바이스와의 연결된 통신라인에 각각 마련되므로 비용이 증가한다. 더욱이 공통슬레이브디바이스의 가격이 적지 않을 때는 그 비용 상승률은 더 커진다.
한편 도 1b는 각각의 마스터디바이스가 공통된 통신라인을 이용하여 공통슬레이브디바이스와 연결되어 있는 구성을 나타낸다.
이는 도 1a에 도시된 구성과는 달리 공통슬레이브디바이스가 하나만 필요하므로 추가적인 비용이 발생하지는 않는다. 그러나 제1마스터디바이스와 제2마스터 디바이스는 자신이 마스터의 권한이 있을 때만 공통슬레이브디바이스는 물론 그 외의 슬레이브디바이스와 통신할 수 있으므로, 제1마스터디바이스 및 제2마스터디바이스는 동시에 공통슬레이브디바이스 및 그 외의 슬레이브디바이스와 통신할 수 없다. 예를 들어 제1마스터디바이스가 공통슬레이브디바이스와 통신을 하고 있는 동안에는 제2마스터디바이스는 공통슬레이브디바이스는 물론 그 외의 어떤 슬레이브디바이스와도 통신을 할 수 없어 시스템 전체적인 통신속도가 느려지는 문제점이 있다.
따라서, 복수의 마스터디바이스와 통신하는 동일한 기능을 수행하는 공통슬레이브디바이스가 있는 경우에 비용상승 및 시스템 전체의 통신속도의 저하를 최소화 할 수 있는 구성을 마련할 수 있다면 바람직 할 것이다.
따라서 본 발명의 목적은, 다수의 마스터디바이스가 동일한 기능을 수행하는 슬레이브디바이스와 통신을 하는 경우 비용상승 및 통신속도저하를 최소화 할 수 있는 통신시스템을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 통신시스템에 있어서, 제1프로토콜에 따른 통신상의 마스터로 동작하는 제1마스터디바이스와; 제2프로토콜에 따른 통신상의 마스터로 동작하는 제2마스터디바이스와; 상기 제1마스터디바이스 및 상기 제2마스터디바이스에 대해 각각 상기 제1프로토콜 및 상기 제2프로토콜에 따른 통신상의 슬레이브로 동작하는 공통슬레이브디바이스와; 상기 공통슬레이브디바이스와 상기 제 1마스터디바이스 및 제2마스터디바이스 중 어느 하나와의 통신을 위해 상기 공통슬레이브디바이스와 상기 제1마스터디바이스 및 제2마스터디바이스와의 연결을 단속하는 스위칭부를 포함하는 것을 특징으로 하는 통신시스템에 의해 달성된다.
여기서, 상기 제1프로토콜과 제2프로토콜 중 적어도 하나는 I2C 통신 프로토콜일 수 잇다.
여기서, 상기 제1마스터디바이스는 상기 공통슬레이브디바이스와 상기 I2C 프로토콜에 따른 통신을 하고자 하는 경우 상기 공통슬레이브디바이스와 상기 제1마스터디바이스와의 연결을 위한 제1스위칭제어신호를 상기 스위칭부에 인가할 수 있다.
여기서, 상기 제2마스터디바이스는 상기 공통슬레이브디바이스와 상기 I2C 프로토콜에 따른 통신을 하고자 하는 경우 상기 제1마스터디바이스에 스위칭연결요청을 하고, 상기 제1마스터디바이스는 상기 스위칭연결요청에 따라 상기 공통슬레이브디바이스와 상기 제2마스터디바이스와의 연결을 위한 제2스위칭제어신호를 상기 스위칭부에 인가할 수 있다.
여기서, 상기 제1마스터디바이스는 상기 공통슬레이브디바이스와 상기 I2C 프로토콜에 따른 통신을 하고자 하는 경우, 상기 제2마스터디바이스와 상기 공통슬레이브디바이스와의 상기 I2C 프로토콜에 따른 통신의 종료여부를 판단하고 상기 판단 결과 상기 제2마스터디바이스와 상기 공통슬레이브디바이스와의 상기 I2C 프로토콜에 따른 통신이 종료된 경우 상기 공통슬레이브디바이스와 상기 제1마스터디바이스가 연결되도록 하는 상기 제1스위칭제어신호를 상기 스위칭부에 인가할 수 있다.
여기서, 상기 제1마스터디바이스는 상기 제2마스터디바이스와 쌍방향 통신을 하고 상기 쌍방향통신에 따른 상기 제2마스터디바이스의 응답에 기초하여 상기 제2마스터디바이스와 상기 공통슬레이브디바이스와의 상기 I2C 프로토콜에 따른 통신의 종료여부를 판단할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
여기서 본 발명의 실시예들을 설명하는데 있어, 동일한 구성요소는 동일한 참조번호를 사용하여 설명하며 그 설명은 생략할 수 있다.
본 발명에 따른 통신시스템은 제1마스터디바이스(1) 및 제2마스터디비아스와, 공통 슬레이브디바이스(4)와, 스위칭부(3)를 포함한다.
제1마스터디바이스(1)는 제1프로토콜에 따른 통신상의 마스터로 동작하는 디바이스이고, 제2마스터디바이스(2)는 제2프로토콜에 따른 통신상의 마스터로 동작하는 디바이스이다. 여기서, 제1프로토콜 및 제2프로토콜은 동일한 프로토콜일수도 있고 서로 다른 프로토콜일수도 있다. 예를 들어 제1프로토콜은 I2C 통신 프로토콜이고, 제2프로토콜은 UART를 이용하는 직렬데이터통신 프로토콜일수도 있다.
이하에서는 제1프로토콜 및 제2프로토콜은 모두 I2C 통신 프로토콜인 것을 일예로 하여 설명한다.
공통 슬레이브디바이스(4)는 I2C 통신 프로토콜에 따라 슬레이브로 동작하는 디바이스로서 후술할 스위칭부(3)의 동작에 따라 제1마스터디바이스(1) 또는 제2마스터디바이스(2)와 통신 가능하도록 연결된다.
스위칭부(3)는 공통 슬레이브디바이스(4)와 제1마스터디바이스(1) 및 제2마스터디바이스(2) 중 어느 하나와의 통신을 위해 공통 슬레이브디바이스(4)와 제1마스터디바이스(1) 및/또는 제2마스터디바이스(2)와의 연결을 단속한다.
즉, 스위칭부(3)는 제1마스터디바이스(1)와 공통 슬레이브디바이스(4)와의 상호 통신을 위해 공통 슬레이브디바이스(4)와 제1통신라인을 연결한다. 여기서 제1통신라인은 제1마스터디바이스(1)와 적어도 하나의 슬레이브디바이스와의 통신을 하기 위한 통신라인으로서 클럭이 전송되는 SCL 라인과 데이터가 전송되는 SDA 라인을 포함한다.
또한 스위칭부(3)는 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 상호통신을 위해 공통 슬레이브디바이스(4)와 제2통신라인을 연결한다. 여기서 제2통신라인은 전술한 제1통신라인에 대응되는 통신라인으로서 제2마스터디바이스(2)와 적어도 하나의 슬레이브디바이스와의 통신을 위한 통신라인이다.
여기서 제1통신라인과 제2통신라인은 스위칭부(3)에 의해 분리되어 있다.
제1마스터디바이스(1)는 공통 슬레이브디바이스(4)와 통신을 하고자 하는 경우 공통 슬레이브디바이스(4)와의 연결을 위한 제1스위칭제어신호를 스위칭부(3)에 인가한다. 스위칭부(3)는 인가된 제1스위칭제어신호에 따라 제1통신라인과 공통 슬레이브디바이스(4)를 연결한다.
이에 따라 제1마스터디바이스(1)는 공통 슬레이브디바이스(4)와 연결된 통신라인을 통해 I2C 프로토콜에 따른 통신을 할 수 있다.
한편, 제2마스터디바이스(2)는 공통 슬레이브디바이스(4)와 통신을 하고자 하는 경우 제1마스터디바이스(1)에 스위칭연결요청을 할 수 있다. 제1마스터디바이스(1)는 스위칭연결요청에 따라 공통 슬레이브디바이스(4)와 제2마스터디바이스(2)와의 연결을 위한 제2스위칭제어신호를 스위칭부(3)에 인가한다. 스위칭부(3)는 인가된 제2스위칭제어신호에 따라 제2통신라인과 공통 슬레이브디바이스(4)를 연결한다. 이때 제1통신라인과 공통 슬레이브디바이스(4)와의 연결은 차단될 수 있다.
이에 따라 제2마스터디바이스(2)는 공통 슬레이브디바이스(4)와 연결된 통신라인을 통해 I2C 프로토콜에 따른 통신을 할 수 있다.
그런데, 제2마스터디바이스(2)가 공통 슬레이브디바이스(4)와 연결되어 통신을 하고 있는 경우에 제1마스터디바이스(1)가 스위칭부(3)에 제1스위칭제어신호를 인가한다면 스위칭부(3)는 공통 슬레이브디바이스(4)와 제2통신라인과의 연결을 차단하고 공통 슬레이브디바이스(4)와 제1통신라인을 연결하므로 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 통신은 중간에 강제로 차단될 수 있다.
이를 방지하기 위해 제1마스터디바이스(1)는 제1스위칭제어신호를 인가하기 전에 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 통신이 종료되었는지를 확인 할 수 있다.
제1마스터디바이스(1)가 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 통신이 종료되었는지 알 수 있는 하나의 방법은 제2마스터디바이스(2)와 쌍방향통신을 함으로써 제2마스터디바이스(2)로부터 통신종료 여부응답을 요청하는 것이다. 여기서 제1마스터디바이스(1)와 제2마스터디바이스(2)와의 쌍방향 통신은 전술한 제1통신라인 및 제2통신라인과는 독립적으로 마련된 통신라인을 이용하고, 별 도의 프로토콜을 기초로 하여 이루어질 수 있다.
제2마스터디바이스(2)로부터 공통 슬레이브디바이스(4)와의 통신이 종료되었다는 응답을 받은 경우 제1마스터디바이스(1)는 공통 슬레이브디바이스(4)와의 연결을 위한 제1스위칭제어신호를 스위칭부(3)에 인가할 수 있다.
이에 따라 제1마스터디바이스(1)는 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 통신을 강제로 종료시키지 않고 공통 슬레이브디바이스(4)와 통신을 할 수 있다.
상술한 내용은 제1마스터디바이스(1)가 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 통신 종료여부를 알기 위해 제2마스터디바이스(2)와 쌍방향 통신을 하는 것을 일예로 하여 설명하였으나, 제2마스터디바이스(2)가 공통 슬레이브디바이스(4)와의 통신이 종료된 경우 제1마스터디바이스(1)에 그 종료상태를 단방향통신을 통해 알릴 수도 있다.
또한, 도 2에 도시된 바와 같이 제2마스터디바이스(2)는 공통 슬레이브디바이스(4)와 통신을 위해 제1마스터디바이스(1)를 통해 스위칭부(3)에 제2스위칭제어신호를 인가하고 있으나, 제2마스터디바이스(2)는 직접 스위칭부(3)에 제2스위칭제어신호를 인가할 수도 있다.
도 2의 스위칭부(3)의 회로구성의 일예를 도 3을 참조하여 설명하면 다음과 같다.
제1마스터디바이스(1)는 공통 슬레이브디바이스(4)와의 통신을 하고자 하는 경우 스위칭제어신호에 온신호를 인가하고 이에 따라 Q2 는 도통되어 공통 슬레이 브디바이스(4)와 제1통신라인은 연결된다. 이때 Q1 은 도통된 상태이므로 R3를 통해 흐르는 전류는 감소하고 이에 따라 Q3는 오프상태가 되어 공통 슬레이브디바이스(4)와 제2통신라인은 연결이 차단된다.
한편, 제1마스터디바이스(1)는 제2마스터디바이스(2)와 공통 슬레이브디바이스(4)와의 통신을 위해 스위칭제어신호에 오프신호를 인가하고 이에 따라 Q2 는 오프되어 공통 슬레이브디바이스(4)와 제1통신라인은 연결이 차단된다. 또한 Q1 이 오프됨에 따라 R3를 통해 전류가 흐르게 되고 이에 따라 Q3는 도통이 되어 공통 슬레이브디바이스(4)와 제2통신라인은 연결된다.
전술한 바와 같이 스위칭부(3)는 트랜지스터 및 저항을 이용하여 마련될 수도 있지만 단일 IC (Integrated Circute)로 마련될 수도 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 다수의 마스터디바이스가 동일한 기능을 수행하는 슬레이브디바이스와 통신을 하는 통신시스템에 있어서 비용상승 및 통신속도저하를 최소화 할 수 있는 효과를 달성한다.

Claims (6)

  1. 통신시스템에 있어서,
    제1프로토콜에 따른 통신상의 마스터로 동작하는 제1마스터디바이스와;
    제2프로토콜에 따른 통신상의 마스터로 동작하는 제2마스터디바이스와;
    상기 제1마스터디바이스 및 상기 제2마스터디바이스에 대해 각각 상기 제1프로토콜 및 상기 제2프로토콜에 따른 통신상의 슬레이브로 동작하는 공통슬레이브디바이스와;
    상기 공통슬레이브디바이스와 상기 제1마스터디바이스 및 제2마스터디바이스 중 어느 하나와의 통신을 위해 상기 공통슬레이브디바이스와 상기 제1마스터디바이스 및 제2마스터디바이스와의 연결을 단속하는 스위칭부를 포함하는 것을 특징으로 하는 통신시스템.
  2. 제1항에 있어서,
    상기 제1프로토콜과 제2프로토콜 중 적어도 하나는 I2C 통신 프로토콜인 것을 특징으로 하는 통신시스템.
  3. 제2항에 있어서,
    상기 제1마스터디바이스는 상기 공통슬레이브디바이스와 상기 I2C 프로토콜에 따른 통신을 하고자 하는 경우 상기 공통슬레이브디바이스와 상기 제1마스터디 바이스와의 연결을 위한 제1스위칭제어신호를 상기 스위칭부에 인가하는 것을 특징으로 하는 통신시스템.
  4. 제3항에 있어서,
    상기 제2마스터디바이스는 상기 공통슬레이브디바이스와 상기 I2C 프로토콜에 따른 통신을 하고자 하는 경우 상기 제1마스터디바이스에 스위칭연결요청을 하고,
    상기 제1마스터디바이스는 상기 스위칭연결요청에 따라 상기 공통슬레이브디바이스와 상기 제2마스터디바이스와의 연결을 위한 제2스위칭제어신호를 상기 스위칭부에 인가하는 것을 특징으로 하는 통신시스템.
  5. 제4항에 있어서,
    상기 제1마스터디바이스는 상기 공통슬레이브디바이스와 상기 I2C 프로토콜에 따른 통신을 하고자 하는 경우, 상기 제2마스터디바이스와 상기 공통슬레이브디바이스와의 상기 I2C 프로토콜에 따른 통신의 종료여부를 판단하고 상기 판단 결과 상기 제2마스터디바이스와 상기 공통슬레이브디바이스와의 상기 I2C 프로토콜에 따른 통신이 종료된 경우 상기 공통슬레이브디바이스와 상기 제1마스터디바이스가 연결되도록 하는 상기 제1스위칭제어신호를 상기 스위칭부에 인가하는 것을 특징으로 하는 통신시스템.
  6. 제5항에 있어서,
    상기 제1마스터디바이스는 상기 제2마스터디바이스와 쌍방향 통신을 하고 상기 쌍방향통신에 따른 상기 제2마스터디바이스의 응답에 기초하여 상기 제2마스터디바이스와 상기 공통슬레이브디바이스와의 상기 I2C 프로토콜에 따른 통신의 종료여부를 판단하는 것을 특징으로 하는 통신시스템.
KR1020050064371A 2005-07-15 2005-07-15 통신시스템 KR100696111B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050064371A KR100696111B1 (ko) 2005-07-15 2005-07-15 통신시스템
US11/414,412 US8274972B2 (en) 2005-07-15 2006-05-01 Communication system with switchable connection
JP2006184742A JP4568703B2 (ja) 2005-07-15 2006-07-04 通信システム
CNB2006101013108A CN100485649C (zh) 2005-07-15 2006-07-14 具有可切换连接的通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064371A KR100696111B1 (ko) 2005-07-15 2005-07-15 통신시스템

Publications (2)

Publication Number Publication Date
KR20070009250A true KR20070009250A (ko) 2007-01-18
KR100696111B1 KR100696111B1 (ko) 2007-03-20

Family

ID=37609511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064371A KR100696111B1 (ko) 2005-07-15 2005-07-15 통신시스템

Country Status (4)

Country Link
US (1) US8274972B2 (ko)
JP (1) JP4568703B2 (ko)
KR (1) KR100696111B1 (ko)
CN (1) CN100485649C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056382A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
KR20180131095A (ko) * 2017-05-31 2018-12-10 현대자동차주식회사 이종망 데이터 전송이 가능한 i2c 통신 고속화 시스템

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120034764A (ko) * 2008-01-28 2012-04-12 파나소닉 전공 주식회사 통신 시스템
JP5369010B2 (ja) * 2010-01-25 2013-12-18 パナソニック株式会社 通信システム
US8601190B2 (en) * 2011-06-24 2013-12-03 Teco-Westinghouse Motor Company Providing multiple communication protocols for a control system having a master controller and a slave controller
EP3028159A1 (en) 2013-07-31 2016-06-08 Hewlett Packard Enterprise Development LP Configuring a communication interconnect for electronic devices
CN104571294A (zh) * 2013-10-22 2015-04-29 英业达科技有限公司 服务器系统
CN106462526B (zh) * 2014-02-07 2019-12-31 安晟信医疗科技控股公司 用于多主总线协议的方法及装置
US10241955B2 (en) 2014-06-18 2019-03-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US9665528B2 (en) 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
JP6511921B2 (ja) * 2015-03-31 2019-05-15 オムロン株式会社 マスタ装置、およびマスタ装置の設定方法
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线系统中的从设备报警信号
CN111124979B (zh) * 2019-10-31 2021-07-06 苏州浪潮智能科技有限公司 一种基于堆栈结构的i2c多主访问方法和系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3792203A (en) * 1972-03-10 1974-02-12 Honeywell Inf Systems Automatic redial memory device for telephones
JPH04133154A (ja) 1990-09-26 1992-05-07 Fujitsu Ltd バス切換制御方式
US5963450A (en) * 1996-12-20 1999-10-05 Square D Company Operator interface unit for monitoring and controlling devices having dissimilar data structures
JP2964975B2 (ja) * 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
JP3133732B2 (ja) 1998-11-25 2001-02-13 甲府日本電気株式会社 マルチスレーブバスラインシステム及びシリアル転送方法
US6769078B2 (en) 2001-02-08 2004-07-27 International Business Machines Corporation Method for isolating an I2C bus fault using self bus switching device
JP2002278852A (ja) 2001-03-21 2002-09-27 Toshiba Corp バス切替え方法及びバス切替え装置
JP2002318782A (ja) 2001-04-20 2002-10-31 Nec Corp バスシステム
CN1184568C (zh) 2001-09-06 2005-01-12 英业达股份有限公司 保护笔记型电脑的bios数据的装置及方法
JP2003085126A (ja) 2001-09-14 2003-03-20 Fuji Electric Co Ltd 入力データ処理装置および方法
JP3949429B2 (ja) 2001-11-05 2007-07-25 シャープ株式会社 Ｉｉｃバス制御システム
JP2003242048A (ja) 2002-02-14 2003-08-29 Hitachi Ltd バスシステム
US7039734B2 (en) * 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US6968406B2 (en) * 2003-02-20 2005-11-22 Dell Products L.P. System and method for arbitrating access between common access requests on a bus
CN2629126Y (zh) 2003-05-27 2004-07-28 深圳市兆日信息技术有限公司 一种cpu接口转换装置及使用ps2接口的税控收款机
KR20060017576A (ko) * 2003-06-02 2006-02-24 마쯔시다덴기산교 가부시키가이샤 마스터/슬래이브 스위칭 프로세스를 수행하는 디바이스, 방법, 및 프로그램
US7054417B2 (en) * 2003-08-19 2006-05-30 Qwest Communications International Inc. Advanced call screening appliance
CN1294504C (zh) 2004-03-18 2007-01-10 上海交通大学 基于usb总线的数据隔离切换传输方法
US7281070B2 (en) * 2005-01-28 2007-10-09 International Business Machines Corporation Multiple master inter integrated circuit bus system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056382A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
US11080220B2 (en) 2014-11-10 2021-08-03 Samsung Electronics Co., Ltd. System on chip having semaphore function and method for implementing semaphore function
US11599491B2 (en) 2014-11-10 2023-03-07 Samsung Electronics Co., Ltd. System on chip having semaphore function and method for implementing semaphore function
US11835993B2 (en) 2014-11-10 2023-12-05 Samsung Electronics Co., Ltd. System on chip having semaphore function and method for implementing semaphore function
US12141086B2 (en) 2014-11-10 2024-11-12 Samsung Electronics Co., Ltd. System on chip having semaphore function and method for implementing semaphore function
KR20180131095A (ko) * 2017-05-31 2018-12-10 현대자동차주식회사 이종망 데이터 전송이 가능한 i2c 통신 고속화 시스템

Also Published As

Publication number Publication date
US8274972B2 (en) 2012-09-25
JP4568703B2 (ja) 2010-10-27
CN1896983A (zh) 2007-01-17
US20070016708A1 (en) 2007-01-18
CN100485649C (zh) 2009-05-06
JP2007026438A (ja) 2007-02-01
KR100696111B1 (ko) 2007-03-20

Similar Documents

Publication Publication Date Title
JP4568703B2 (ja) 通信システム
US7996577B2 (en) Automatically switching console connection
JP4057913B2 (ja) ビデオ信号処理装置の動作を制御する方法
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US9684619B2 (en) I2C router system
US20100228902A1 (en) Kvm switch apparatus with bridging function
US6874050B2 (en) Circuit and method for expanding a serial bus
US6438624B1 (en) Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
US11343065B2 (en) Serial bidirectional communication circuit and method thereof
US20120036294A1 (en) Computer integrated display integrated display and control method of the same
CN108055212B (zh) 一种兼容pse芯片的方法及装置
KR20060114270A (ko) 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
CN113342726B (zh) 一种i2c总线系统、具有外加电压工作模式的芯片和方法
ES2709500T3 (es) Procedimiento, dispositivo y sistema para la comunicación con un sensor
CN100429615C (zh) 将改进的显示设备接口安装在显示设备与处理器之间的方法和装置
US11140002B2 (en) Method for switching off a communication and corresponding communication system
KR100940635B1 (ko) 네트웍에 연결되는 피제어기기에 따라 기기 매니저를 가변적으로 운용하는 장치 및 그 방법
KR0174886B1 (ko) Iic 버스 채용 시스템의 우선순위 결정방법
US20090213872A1 (en) Integrated universal input-output interface circuit
CN117112478A (zh) 一种i2c从设备及其静态地址的自动修改方法
KR100814767B1 (ko) 디지털／아날로그 겸용 튜너의 오류방지회로
JP2004220077A (ja) シリアルインターフェース回路および半導体集積回路
KR20000034482A (ko) 호스트 컴퓨터의 ieee p１３９４기기 통합 관리 환경 구현방법
JP2004038384A (ja) 電子機器における仕様設定用制御システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050715

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060914

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070308

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070313

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100225

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110225

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130227

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150226

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171223