KR20070007178A

KR20070007178A - 과전류 검출 회로 및 이것을 갖는 전원 장치

Info

Publication number: KR20070007178A
Application number: KR1020067023013A
Authority: KR
Inventors: 히로까즈 오끼; 유조 이데
Original assignee: 로무 가부시키가이샤
Priority date: 2004-05-06
Filing date: 2005-04-28
Publication date: 2007-01-12
Anticipated expiration: 2025-04-28
Also published as: JP2005323413A; KR100871947B1; US7468877B2; TWI366084B; CN1950981A; WO2005109589A1; CN100502189C; TW200538902A; US20070223164A1

Abstract

부하(25)에 전류를 출력하는 트랜지스터(2)의 과전류 상태를 검출하는 과전류 검출 회로(35)에서, 기동 시와 정상 시를 구별하는 기동 감시부(31)와, 트랜지스터(2)의 과전류 상태를 감시하는 과전류 감시부(33)와, 부하(25)에의 출력 전압의 정상/이상을 검출하는 출력 전압 감시부(34)를 구비하고 있다. 과전류 감시부(31)는, 기동 감시부(31) 및 과전류 감시부(33)로부터의 정보를 참조하면서, 과전류 검출값을 변경한다.

트랜지스터, 기동 감시부, 출력 전압 감시부, 삼각파 발생 회로, 컴퍼레이터, 스위치 회로, 인버터, 컨덴서

Description

과전류 검출 회로 및 이것을 갖는 전원 장치{OVERCURRENT DETECTING CIRCUIT AND POWER SUPPLY DEVICE PROVIDED WITH IT}

본 발명은, 전원 장치 등에 이용되는 과전류 검출 회로에 관한 것이다. 특히 부하에 전류를 출력하는 스위칭 소자를 구비한 전원 장치 등에 이용되는 과전류 검출 회로에 관한 것이다. 또한, 본 발명은, 그 과전류 검출 회로를 갖는 전원 장치에 관한 것이다.

도 4는, 종래의 과전류 검출 회로를 구비한 전원 장치(100)의 전기적 구성을 도시한 도면이다. 입력 전압 Va가 P채널(P형 반도체)의 MOS 트랜지스터(절연 게이트형의 전계 효과 트랜지스터)(101)의 소스 전극에 공급되고, 그의 드레인 전극은, 다이오드(105)의 캐소드 및 과전류 검출 회로(104)의 입력 측에 접속됨과 함께, 인덕터(106)를 거쳐서 컨덴서(107)의 일단과 부하(102)의 일단에 접속되어 있다. 다이오드(105)의 애노드, 컨덴서(107)의 타단 및 부하(102)의 타단은 각각 접지되어 있다.

과전류 검출 회로(104)는, MOS 트랜지스터(101)의 드레인 전극의 전압과 자신의 내부에 설정된 기준 전압을 비교함으로써, MOS 트랜지스터(101)의 드레인 전류가 과전류로 되어 있지 않은지(상기 기준 전압에 의해 정해지는 과전류 검출값 이상으로 되어 있지 않은지)를 감시하고, 그 결과를 제어부(103)에 공급한다. 제어부(103)는, 부하(102)에 인가되는 출력 전압 VL을 감시하여, 해당 출력 전압 VL이 일정하게 되도록, MOS 트랜지스터(101)의 게이트 전극의 전압을 제어한다. 또한, 제어부(103)는, 과전류 검출 회로(104)의 출력을 받음으로써, MOS 트랜지스터(101)의 과전류 상태를 인지한다. 또한, 입력 전압 Va는, 제어 회로(103) 및 과전류 검출 회로(104)에도, 각각의 전원 전압으로서 공급되고 있다.

이 전원 장치(100)에서의 과전류 보호의 방식으로서는, 주로 3개의 방식(후술하는 제1 방식 내지 제3 방식)이 존재한다. 제1 방식은, 한번 과전류를 검지하면, 그 후 MOS 트랜지스터(101)의 차단 상태가 유지되도록 하는 방식이다. 이 차단 상태를 해제하기 위해서는, 일단 입력 전압 Va의 공급을 멈추고나서, 다시 입력 전압 Va를 투입할 필요가 있다.

그러나, 상기 제1 방식을 채용하면, 전원 장치(100)의 기동 시에 흐르는 비교적 큰 전류(돌입 전류)에 의해, 그 과전류 보호가 기능하게 된 경우, 출력 전압 VL이 0V로 되게 되어, 전원 장치(100)가 기동하지 않는다(기동 불량이 발생한다). 이 기동 불량은, 부하(102)의 입력 용량이 큰 경우에는 현저하다.

또한, 만약 그러한 기동 불량을 해소하기 위해, 과전류 검출 회로(104)에서의 과전류 검출값을 돌입 전류의 최대값보다 크게 설정하면, 부하(102)가 변동 등에 기인하여 과전류 검출값에 가까운 전류(궁극적으로는 과전류 검출값과 동일한 전류)가 MOS 트랜지스터(101)에 계속해서 흘러도, MOS 트랜지스터(101)가 차단되지 않는다. 이것은, MOS 트랜지스터(101)뿐만 아니라, 다이오드(105), 인덕터(106) 및 부하(102) 등의 파손(열파손)을 초래하여, 전원 장치(100)의 신뢰성을 저하시킨다. 또한, 그들 부품의 파손을 방지하기 위해서는, 파워 MOS 트랜지스터(101), 다이오드(105), 인덕터(106)(경우에 따라서는, 부하(102)) 등에 전류 정격을 큰 것을 채용하지 않을 수 없어, 실장 면적의 증대나 코스트 업을 초래한다.

제2 방식은, 정전류 수직 하강 방식으로 불리는 것으로, 출력 전압 VL의 여하에 관계없이 MOS 트랜지스터(101)의 드레인 전류가 일정값(즉, 과전류 검출값) 이상으로 되지 않도록 제어하는 방식이다. 이 제2 방식에서, 예를 들면 부하(102)가 단락된 경우에는, MOS 트랜지스터(101)의 차단 상태가 유지되는 일없이, MOS 트랜지스터(101)의 드레인 전류는 과전류 검출값(또는, 과전류 검출값 이하)으로 유지된다. 이 제2 방식을 채용하면, 제1 방식에서 보여지는 바와 같은 기동 불량은 일어나지 않는다.

또한, 제3 방식은, 하기 특허 문헌 1에 도시하는 바와 같이, 소정 시간에 의해 동작 모드를 절환하는 것으로, 리모트 ON/OFF 단자로부터의 전원 기동 신호를 스위칭 컨트롤부가 입력받아, 메인 스위칭부가 동작을 개시하고, 메인 스위칭부의 전류를 검출하고, 과전류가 발생하면 과전류 보호 회로가 작동하여 스위칭 컨트롤부를 제어하는 전원 장치에서, 해당 전원 기동 신호를 입력받고, 타이머 설정 시간 t1 이내에서는 「과부하 시의 과전류 보호 설정값」을 송출하고, 타이머 설정 시간 t1 경과 후에서는 정격 출력의 「정상의 과전류 보호 설정값」으로 절환하는 신호를 과전류 보호 회로에 출력하는 타이머 회로를 설치한 것을 특징으로 하는 과전류 보호 기능을 갖는 전원 장치가 개시되어 있다(예를 들면 특허 문헌 1을 참조).

특허 문헌 1: 특개평 8-65879호(일본)

<발명의 개시>

일반적으로, 상기 제2 방식에서의 과전류 검출값은, 전원 기동 시의 돌입 전류의 최대값보다도 약간 크게 하거나, 혹은 동일 정도로 하고 있으며, 이것에 의해 상기 제1 방식에서 보여지는 바와 같은 기동 불량을 일으키는 일없이, 빠른 전원 기동을 실현하고 있다. 그러나, 이 과전류 검출값은 정상 상태(출력 전압 VL이 일정한 목표 전압으로 안정화된 상태)에서는 필요 이상으로 지나치게 큰 것이며, 정상 상태에서 부하(102)가 단락되거나 한 경우에는, 그 필요 이상으로 큰 과전류 검출값에 상당하는 드레인 전류가 M0S 트랜지스터(101)에 계속해서 흐르기 때문에, 결국, 상술한 바와 같은 전원 장치의 신뢰성의 저하나, 실장 면적의 증대, 코스트 업을 초래한다.

또한, 특허 문헌 1에 기재된 종래 구성예에서는, 타이머 설정 시간 t1 경과 후에서는, 정격 출력의 「정상의 과전류 보호 설정값」으로 절환하는 신호가 과전류 보호 회로에 공급된다. 즉, 타이머 설정 시간 t1 경과 후에는, 「정상의 과전류 보호 설정값」으로 고정된다.

그런데, 부하가 필요로 하는 전류는 일정하지 않고, 기동 시 이외라도 단시간(예를 들면, 수msec)에 큰 전류(충전 전류)를 필요로 하는 용량성 부하나 서지 형상의 대전류를 인입하는 모터 등이 부하로서 접속되는 것도 일반적이다. 특허 문헌 1에 기재된 종래 구성예에서, 기동 시 이외에 이러한 큰 전류가 흐르면 과전류 보호가 기능하게 되어, 출력 전압이 일시적(예를 들면, 수msec)으로 정격(목표 전압)에 달하지 않게 되거나, 보호 기능의 특성에 따라서는 출력 전압이 OV로 되거나 하게 된다.

일시적(예를 들면, 수msec)이어도 출력 전압이 정격에 도달하지 않게 된다는 것은, 특히 마이크로컴퓨터 등을 포함하는 부하의 안정 동작에 있어서는 치명적이다. 또한, 「기동 시 이외에 큰 전류가 흐름으로써 과전류 보호가 기능하게 되어, 일시적이어도 출력 전압이 정격에 도달하지 않게 된다」라고 하는 문제는, 특허 문헌 1에 기재된 종래 구성예에서만 발생하는 것이 아니라, 도 4에서의 종래예에서 상기 제2 방식을 채용하여, 그 과전류 검출값을 무리하게 작게 설정한 경우에도 발생하는 것이다.

본 발명은, 상기한 점을 감안하여, 전원 장치 등의 상태에 따라 최적의 과전류 보호를 실현할 수 있는 과전류 검출 회로를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 그 과전류 검출 회로를 갖는 전원 장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 과전류 검출 회로는, 부하에 전류를 출력하는 스위칭 소자의 과전류 상태를 검출하는 과전류 검출 회로로서, 상기 과전류 검출 회로에 대하여 전원 투입하고 나서부터의 시간이, 소정 시간을 초과할 때에 정상 상태 신호를 출력하는 한편, 상기 소정 시간 미만일 때에 기동 상태 신호를 출력하는 기동 감시부와, 제1 과전류 검출값과 이 제1 과전류 검출값보다 큰 제2 과전류 검출값의 2단계의 과전류 검출값을 설정 가능하며, 상기 스위칭 소자의 과전류 상태를 감시하는 과전류 감시부와, 상기 부하에의 출력 전압에 따른 전압을 소정 전압과 비교함으로써, 상기 출력 전압의 정상/이상을 검출하고, 그 검출 결과를 상기 과전류 감시부에 공급하는 출력 전압 감시부를 구비하며, 상기 과전류 감시부는, 상기 출력 전압이 이상이며, 또한, 상기 정상 상태 신호가 출력되고 있을 때, 상기 과전류 검출값으로서 상기 제1 과전류 검출값을 설정하는 한편, 상기 출력 전압이 정상이거나, 또는 상기 기동 상태 신호가 출력되고 있을 때, 상기 과전류 검출값으로서 상기 제2 과전류 검출값을 설정한다.

이와 같이 구성함으로써, 부하 등의 단락에 기인하여 출력 전압이 이상으로 되며, 또한, 정상 상태 신호가 출력되고 있을 때(즉, 기동 시가 아닐 때)에는, 과전류 검출값으로서 비교적 작은 값을 갖는 제1 과전류 검출값이 설정된다. 따라서, 스위칭 소자 및 부하에 안정화 전압을 공급하기 위하여 이용되는 부품(다이오드나 인덕터이며, 도 1에서는 다이오드(22)나 인덕터(23) 등) 등의 발열은 비교적 작은 것으로 억제되어, 해당 과전류 검출 회로를 구비한 전원 장치의 신뢰성을 향상시킬 수 있다.

또한, 스위칭 소자나, 부하에 안정화 전압을 공급하기 위하여 이용되는 부품으로서, 전류 정격도 작은 것을 채용할 수 있게 되기 때문에, 실장 면적의 경감이나 코스트 다운을 실현할 수 있다.

또한, 기동 시에서는, 기동 감시부가 기동 상태 신호를 출력하기 때문에, 과전류 검출값으로서 비교적 큰 값을 갖는 제2 과전류 검출값이 설정된다. 따라서, 이 제2 과전류 검출값을 적당하게 설정하면(예를 들면, 전원 기동 시의 돌입 전류의 최대값보다도 약간 크게 하거나, 혹은 동일 정도로 하면), 상기 종래의 제1 방식에서 보여지는 바와 같은 기동 불량을 일으키는 일이 없어, 조속히 출력 전압을 목표으로 하는 전압에 도달시킬 수 있다.

또한, 출력 전압이 정상일 때(즉, 출력 전압이 일정 전압 이상으로 상승하고 있고, 부하에 단락 등의 이상이 발생하고 있지 않을 때)에는, 과전류 검출값으로서 비교적 큰 값을 갖는 제2 과전류 검출값이 설정된다. 따라서, 기동 시 이외라도 단시간(예를 들면, 수msec)에 큰 충전 전류를 필요로 하는 용량성 부하나 서지 형상의 대전류를 인입하는 모터 등이 부하로 되어 있어도, 과전류 보호 동작은 기능하지 않고, 출력 전압이 일시적(예를 들면, 수msec)으로 정격에 도달하지 않게 된다고 하는 사태를 야기시키는 일도 없다.

이 때, 과전류 검출 회로를 구비한 전원 장치의 신뢰성을 유지하기 위해서는, 예를 들면 장시간(예를 들면, 1분)에 걸쳐 부하를 단락해도 스위칭 소자 등이 파손되지 않는 것이 필요하게 된다. 그리고, 예를 들면 그 필요성을 충족시키도록 상기 제1 과전류 검출값은 설정되게 된다. 즉, 제1 과전류 검출값에 상당하는 전류를 장시간(예를 들면, 1분)에 걸쳐 스위칭 소자에 흘려도, 스위칭 소자 등은 파손(열 파손)되는 일은 없는 것이다.

따라서, 출력 전압이 정상일(즉, 출력 전압이 일정 전압 이상으로 상승하고 있고, 부하에 단락 등의 이상이 발생하고 있지 않을) 때에, 용량성 부하 등에 제1 과전류 검출값을 초과하는 제2 과전류 검출값 전류를 흘려도, 그것이 단시간(예를 들면, 수msec이하)이면, 스위칭 소자 등은 파손(열 파손)되는 일은 없기 때문에, 전원 장치의 높은 신뢰성은 유지된다.

또한, 예를 들면 상기 구성에서, 상기 출력 전압 감시부는, 상기 출력 전압에 따른 전압의 크기와 소정의 검출 전압의 크기를 비교하여, 상기 출력 전압에 따른 전압의 크기가 상기 검출 전압의 크기보다 클 때에는, 상기 출력 전압은 정상이라고 검출하는 한편, 상기 출력 전압에 따른 전압의 크기가 상기 검출 전압의 크기보다 작을 때에는, 상기 출력 전압은 이상이라고 검출하여, 그 검출 결과를 상기 과전류 감시부에 공급하도록 하여도 된다.

또한, 예를 들면 상기 구성에서, 상기 기동 감시부는, 해당 과전류 검출 회로에 대하여 전원 투입하고 나서부터의 시간에 대응하는 전압을 출력하면서 상기 전원 투입 시에서의 상기 출력 전압의 상승이 소프트 스타트하도록 상기 스위칭 소자를 제어하는 소프트 스타트 회로를 구비함과 함께, 해당 소프트 스타트 회로가 출력하는 전압에 기초하여, 상기 정상 상태 신호 또는 상기 기동 상태 신호를 출력하도록 하여도 된다.

일반적인 전원 장치는, 소프트 스타트 회로를 구비하고 있다. 따라서, 상기 구성으로 함으로써, 상기 기동 감시부를 구성함에 있어서 별도 타이머 회로 등을 설치할 필요가 없어, 상기 특허 문헌 1에 기재된 구성에 비하여, 회로의 간소화, 실장 면적의 저감 및 코스트 다운을 실현할 수 있다.

또한, 예를 들면 상기 구성에서, 상기 기동 감시부는, 상기 전원 투입 후에서 용량성 소자에 소정의 전류를 흘림으로써 발생한 전압에 기초하여, 상기 정상 상태 신호 또는 상기 기동 상태 신호를 출력하도록 하여도 된다.

상기 「전원 투입 후에서 용량성 소자에 소정의 전류를 흘림으로써 발생한 전압」은, 일반적인 전원 장치에 구비되어 있는 소프트 스타트 회로 등이 출력 가능하다. 따라서, 상기 기동 감시부를 구성함에 있어서 별도 타이머 회로 등을 설치할 필요가 없기 때문에, 상기 특허 문헌 1에 기재된 구성에 비하여, 회로의 간소화, 실장 면적의 저감 및 코스트 다운을 실현할 수 있다.

또한, 예를 들면 상기 구성에서, 상기 제1 과전류 검출값 및 상기 제2 과전류 검출값은, 상기 스위칭 소자에의 입력 전압을 기준으로 하여 정해져 있다.

또한, 예를 들면 상기 구성에서, 상기 과전류 감시부가 출력하는, 상기 스위칭 소자의 과전류 상태에 관한 신호에 따라서, 상기 스위칭 소자를 제어하는 제어부를 더 구비하도록 하여도 된다.

또한, 본 발명에 따른 전원 장치는, 상기 구성의 과전류 검출 회로와, 상기 스위칭 소자와, 상기 스위칭 소자의 출력 측의 전압을 평활화하여 상기 부하에 출력하는 평활 회로를 구비하고 있다.

상기 전원 장치는, 상기 구성의 과전류 검출 회로를 구비하고 있기 때문에, 상술한 바와 같이 전원 장치의 신뢰성이 높아진다. 또한, 스위칭 소자나 평활 회로를 구성하는 부품으로서, 전류 정격도 작은 것을 채용할 수 있게 되기 때문에, 실장 면적의 경감이나 코스트 다운을 실현할 수 있다.

<발명의 효과>

상술한 바와 같이, 본 발명에 따른 과전류 검출 회로에 따르면, 전원 장치 등의 상태에 따라 최적의 과전류 보호를 실현할 수 있다. 이에 의해, 전원 장치 등의 신뢰성을 향상시킬 수 있을 뿐만 아니라, 전원 장치 등의 실장 면적의 저감 및 코스트 다운을 실현할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 과전류 검출 회로 및 이것을 갖는 전원 장치의 회로도.

도 2는 도 1에서의 전원 장치의 각 전압 파형, 전류 파형을 도시하는 도면.

도 3은 본 발명의 제2 실시예에 따른 과전류 검출 회로 및 이것을 갖는 전원 장치의 회로도.

도 4는 종래의 과전류 검출 회로를 구비한 전원 회로의 회로도.

<도면의 주요 부분에 대한 부호의 설명>

1, 51, 100 : 전원 장치

2, 52, 101 : MOS 트랜지스터

3 : 게이트 드라이버

4 : PWM 컴퍼레이터

5 : 에러 앰프

6 : 삼각파 발생 회로

7, 8, 9 : 컴퍼레이터

10 : 앤드 회로

11, 12, 15, 16, 17 : 전압원

l3 : 스위치 회로

14 : 인버터

18, 20, 21, 53 : 저항

19, 24, 107 : 컨덴서

22, 105 : 다이오드

23, 106 : 인덕터

25, 102 : 부하

28, 58 : 집적 회로 소자

30, 103 : 제어부

31, 37 : 기동 감시부

32, 36 : 소프트 스타트 회로

33 : 과전류 감시부

34 : 출력 전압 감시부

35, 38, 104 : 과전류 검출 회로

60 : 정전류원

Vin, Va : 입력 전압

Vo, VL : 출력 전압

SS, INV, SW : 단자

[발명을 실시하기 위한 최량의 형태]

<<제1 실시예>>

이하, 본 발명에 따른 과전류 검출 회로 및 이것을 갖는 전원 장치의 제1 실 시예에 대하여 설명한다. 도 1은, 제1 실시예에 따른 전원 장치(1)의 회로 구성도이다.

(도 1:구성의 설명)

외부로부터 공급되는 입력 전압 Vin은, 스위칭 소자로서의 P채널 MOS 트랜지스터(2)의 소스 전극에 공급되고, 그의 드레인 전극은 컴퍼레이터(7)의 반전 입력 단자(-), 다이오드(22)의 캐소드 및 인덕터(23)의 일단에 접속되어 있다. 인덕터(23)의 타단은, 부하(25)에 인가되는 출력 전압 Vo를 평활화하기 위한 컨덴서(24)와 부하(25)와의 병렬 회로를 거쳐서 접지되어 있다. 또한, 다이오드(22)의 애노드는 접지되어 있다. 이와 같이, MOS 트랜지스터(2)의 드레인 전극으로부터 부하(25)에 전류가 출력(전력이 공급)되도록 구성되어 있고, 다이오드(22), 인덕터(23) 및 컨덴서(24)는, MOS 트랜지스터(2)의 출력 측의 전압(드레인 전극의 전압)을 평활화하여 부하(25)에 출력하는 평활 회로를 구성하고 있다.

또한, 출력 전압 Vo는 저항(20)과 저항(21)과의 직렬 회로를 거쳐서 접지되어 있으며, 저항(20)과 저항(21)의 접속점은, 에러 앰프(5)의 반전 입력 단자(-) 및 출력 전압 Vo의 정상/이상을 감시하기 위한 컴퍼레이터(9)의 비반전 입력 단자(+)에, 각각 접속되어 있다. 전압원(15, 16 및 17)은, 각각 오차 기준 전압 Ver, SS(소프트 스타트) 검출 전압 Vss 및 검출 전압 Vab를 발생하고 있다. 전압원(15, 16 및 17)이 각각 발생한 전압은, GND(접지)를 기준으로 하여, 에러 앰프(5)의 제2 비반전 입력 단자(+), 컴퍼레이터(8)의 반전 입력 단자(-) 및 컴퍼레이터(9)의 반전 입력 단자(-)에 각각 공급되고 있다. 또한, Ver>Vss의 관계가 성 립한다.

또한, 에러 앰프(5)의 제2 비반전 입력 단자(+)는, 저항(18)을 거쳐서 자신의 제1 비반전 입력 단자(+), 컴퍼레이터(8)의 비반전 입력 단자(+) 및 컨덴서(19)의 일단에 접속되어 있다. 또한, 컨덴서(19)의 타단은 접지되어 있다.

PWM 컴퍼레이터(4)의 반전 입력 단자(-) 및 비반전 입력 단자(+)에는, 각각 에러 앰프(5)의 출력 전압 및 삼각파 발생 회로(6)가 출력하는 삼각파 형상의 전압이 공급되고 있으며, PWM 컴퍼레이터(4)는 펄스폭 변조된 MOS 트랜지스터(2)에 대한 제어 신호를 게이트 드라이버(3)에 출력한다.

컴퍼레이터(8)의 출력(α)은 앤드 회로(10)의 한 쪽의 입력 단자에 공급되고, 컴퍼레이터(9)의 출력은 인버터(14)에 의해 반전된 후, 앤드 회로(10)의 다른 쪽의 입력 단자에 공급되고 있다. 앤드 회로의 출력(β)은, 스위치 회로를 제어하는 제어 전압으로서, 스위치 회로(13)에 공급되고 있다.

본 발명에서의 제1 과전류 검출값에 대응하는 전압 V1, 제2 과전류 검출값에 대응하는 전압 V2를 각각 출력하는 전원원(11, 12)의 각 일단에는 입력 전압 Vin이 공급되고 있고, 각 타단은 각각 스위치 회로(13)의 제1 고정 단자, 제2 고정 단자에 접속되어 있다. 여기에서, V1<V2의 관계가 성립되어 있다(즉, 제1 과전류 검출값보다 제2 과전류 검출값 쪽이 크다). 또한, 스위치 회로(13)의 공통 단자는 컴퍼레이터(7)의 비반전 입력 단자(+)에 접속되어 있고, 컴퍼레이터(7)의 출력은 MOS 트랜지스터(2)의 과전류 상태를 나타내는 전압으로서 게이트 드라이버(3)에 공급되고 있다. 여기에서, 「과전류 상태」란, MOS 트랜지스터(2)의 드레인 전류가 정해 진 과전류 검출값(제1 과전류 검출값 또는 제2 과전류 검출값) 이상으로 되어, 컴퍼레이터(7)의 출력이 고전위(하이)로 되는 상태를 말한다.

게이트 드라이버(3)의 출력 측은, MOS 트랜지스터(2)의 게이트 전극에 접속되어 있다. 게이트 드라이버(3)는, 컴퍼레이터(7)가 출력하는 전압(MOS 트랜지스터(2)의 과전류 상태를 나타냄)을 참조하면서, PWM 컴퍼레이터(4)가 출력하는 제어 신호에 따라서 MOS 트랜지스터(2)를 온/오프 제어한다.

또한, MOS 트랜지스터(2)와, 게이트 드라이버(3)와, PWM 컴퍼레이터(4)와, 에러 앰프(5)와, 삼각파 발생 회로(6)와, 컴퍼레이터(7, 8, 9)와 앤드 회로(10)와, 전압원(11, 12)과, 스위치 회로(13)와, 인버터(14)와, 전압원(15, 16, 17)과, 저항(18)은, 동일한 패키지 내에 설치되어 하나의 집적 회로 소자(28)를 구성하고 있으며, 그 집적 회로 소자(28)에 포함되는 게이트 드라이버(3) 등은, 모두 입력 전압 Vin을 전원으로서 구동하고 있다. 그 때, 집적 회로 소자(28)의 단자 SS, INV, SW는, 각각 컴퍼레이터(8)의 비반전 입력 단자(+), 에러 앰프(5)의 반전 입력 단자(-), MOS 트랜지스터의 드레인 전극에 접속되어 있다.

단, 집적 회로 소자(28)의 내부에 설치되는 부품과 외부에 설치되는 부품을 구별한 것은, 어디까지나 예시이며, 예를 들면, MOS 트랜지스터(2)를 집적 회로 소자(28)의 외부에 설치하고, 입력 전압 Vin 이외의 전압을 전원전압으로서 집적 회로 소자(28)에 공급하도록 해도 되고, 컴퍼레이터(9)를 집적 회로 소자(28)에 설치하지 않고 집적 회로 소자(28)의 외부에 접속하도록 해도 되며, 컨덴서(19)를 집적 회로 소자(28)의 내부에 설치하도록 하여도 된다. 또한, 도 1에서는, 스위치 회 로(13)의 공통 단자가 제1 고정 단자(전압원(11) 측)에 접속되어 있는 상태를, 예시하고 있다.

(도 1:동작의 설명)

에러 앰프(5)는, 제1 비반전 입력 단자(+) 및 제2 비반전 입력 단자(+)에 가해지는 전압의 쌍방보다, 반전 입력 단자(-)에 가해지는 전압이 낮다고 하는 조건(이하, 「조건1」이라고 함)이 성립할 때에, 조건1이 성립하지 않는 경우와 비교하여 높은 전압을 출력하도록 구성되어 있고, 조건1이 성립할 때에, 조건1이 성립하지 않는 경우와 비교하여 MOS 트랜지스터(2)가 온하는 시간적 비율이 크게 되도록, 드라이버(3) 등은 구성되어 있다.

출력 전압 Vo가 저항(20)과 저항(21)에 의하여 분압된 전압이, 오차 기준 전압 Ver 및 단자 SS에 가해지는 전압과 비교되고, 정상 상태(출력 전압 Vo가 목표 전압 Vtar로 안정화된 상태)에서는, 이들 3개의 전압이 동등하게 되도록MOS 트랜지스터(2)는 제어된다. 즉, 오차 기준 전압 Ver과 저항(21) 및 저항(22)의 분압비에 의해, 출력 전압 Vo가 안정될 목표 전압 Vtar은 결정되어 있으며, 주로 에러 앰프(5), PWM 컴퍼레이터(4), 삼각파 발생 회로(6) 및 게이트 드라이버(3)로 구성되는 제어부(30)의 기능에 의해, 출력 전압 Vo는 목표 전압 Vtar로 안정화된다. 즉, 제어부(30)는, 출력 전압 Vo가 목표 전압 Vtar에서 유지되도록(안정화되도록), MOS 트랜지스터(2)를 온/오프 제어한다.

과전류 감시부(33)는, 주로 전압원(11), 전압원(12), 스위치 회로(13) 및 컴퍼레이터(7)로 구성되어 있고, MOS 트랜지스터(2)의 과전류 상태를 감시한다. 또 한, 상술한 바와 같이, 과전류 감시부(33)는, 제1 과전류 검출값과 이 제1 과전류 검출값보다 큰 제2 과전류 검출값의 2단계의 과전류 검출값을 설정 가능하게 되어 있다.

출력 전압 감시부(34)는, 주로 컴퍼레이터(9) 및 전압원(17)으로 구성되어 있다. 저항(20) 및 저항(21)의 저항값을 각각 R1, R2로 하면, 출력 전압 감시부(34)는, 출력 전압 Vo의 저항(20) 및 저항(21)에 의한 분압(Vo·R2/(R1+R2);출력 전압 Vo에 따른 전압)을 검출 전압 Vab와 비교하여, Vo·R2/(R1+R2)>Vab가 성립할 때에는, 출력 전압 Vo는 정상이라고 검출하는 한편, Vo·R2/(R1+R2)<Vab가 성립할 때에는, 출력 전압 Vo는 이상이라고 검출한다. 환언하면, 출력 전압 Vo를 전압(Vab·(R1+R2)/R2)와 비교함으로써, 출력 전압 Vo의 정상/이상을 검출한다. 그리고, 그 검출 결과를 인버터(14) 및 앤드 회로(10)를 거쳐서 과전류 감시부(33)에 공급하고 있다.

또한, 전원 장치(1)에서는, 출력 전압 Vo가 플러스인 예를 나타내고 있지만, 물론 출력 전압 Vo가 마이너스이도록 전원 장치(1)는 변형 가능하다. 그 경우를 포함하여 생각하면, 출력 전압 감시부(34)는, 출력 전압 Vo의 저항(20) 및 저항(21)에 의한 분압(Vo·R2/(R1+R2);출력 전압 Vo에 따른 전압)의 절대값(크기)을 검출 전압 Vab의 절대값(크기)과 비교하여, ｜Vo·R2/(R1+R2)｜>｜Vab｜가 성립할 때에는, 출력 전압 Vo는 정상이라고 검출하는 한편, ｜Vo·R2/(R1+R2)｜<｜Vab｜가 성립할 때에는, 출력 전압 Vo는 이상이라고 검출한다.

또한, 인버터(14)는 출력 전압 감시부(34)의 일부라고 파악할 수도 있고, 상 기 과전류 감시부(33)의 일부다라고 파악할 수도 있다. 또한, 앤드 회로(10)는 과전류 감시부(33)의 일부라고 파악할 수도 있다.

소프트 스타트 회로(32)는, 주로 전압원(15), 저항(18) 및 컨덴서(19)로 구성되어 있으며, 전원 투입 시(입력 전압 Vin의 투입 시)에서의 출력 전압 Vo의 상승이 소프트 스타트하도록(출력 전압 Vo가 서서히 상승하도록) MOS 트랜지스터(2)를 제어하기 위한 회로이다. 이 소프트 스타트 회로(32)가 없으면(즉, 저항(18)이 0옴이면), 전원 투입 시에서 부하(25) 등에 큰 돌입 전류가 흘러, 출력 전압 Vo가 급격하게 상승한다. 그러나, 이 소프트 스타트 회로(32)와 에러 앰프(5)의 기능에 의해, 전원 투입 시에서의 부하(25) 등에의 돌입 전류가 비교적(소프트 스타트 회로(32)가 없는 경우와 비교하여) 작게 되고, 출력 전압 Vo는 소프트 스타트 회로(32)가 없는 경우보다도, 완만하게 상승한다(서서히 상승한다). 즉 「전원 투입 시에서의 출력 전압 Vo의 상승이 소프트 스타트한다」라는 것은, 전원 투입 시에서, 소프트 스타트 회로(32)가 없는 경우와 비교하여 출력 전압 Vo가 완만하게 상승하는 것을 의미하며, 이에 의해, 인덕터(23)나 컨덴서(24)나 부하(25)의 입력 전류의 정격값을 작게 할 수 있다. 또한, 이 소프트 스타트 회로(32)의 존재에 의해, 에러 앰프(5)의 응답 지연 등에 기인하는 출력 전압 Vo의 오버 슈트가 경감된다.

기동 감시부(31)는, 주로 상기 소프트 스타트 회로(32), 컴퍼레이터(8) 및 전원원(16)으로 구성된다.

과전류 검출 회로(35)는, 주로 기동 감시부(31), 과전류 감시부(33) 및 출력 전압 감시부(34)로 구성되어 있으며, MOS 트랜지스터(2)의 과전류 상태를 검출한다. 또한, 제어부(30)도 과전류 검출 회로(35)에 포함된다고 생각해도 된다. 과전류 검출 회로(35)에 대한 전원은, 입력 전압 Vin과 일치한다.

또한, 소프트 스타트 회로(32)에서, 단자 SS와의 접속점의 전위는 과전류 검출 회로(35)에의 전원 투입 후, 상승하기 시작한다. 그 단자 SS에 가해지는 전압은, 전원 투입하고 나서부터의 시간에 대응하고 있으며, 그 전압의 상승률은 오차 기준 전압 Ver, 저항(18)의 저항값 및 컨덴서(19)의 정전 용량으로 정해진다. 환언하면, 단자 SS에 가해지는 전압은, 전원 투입 후에서 용량성 소자인 컨덴서(19)에, 오차 기준 전압 Ver, 저항(18)의 저항값 및 컨덴서(19)의 정전 용량으로 정해지는 전류를 흘림으로써 발생한 전압이다.

그리고, 단자 SS에 가해지는 전압을 SS 검출 전압 Vss와 비교한 결과를 컴퍼레이터(8)가 출력한다. 즉, 기동 감시부(31)는, 과전류 검출 회로(35)에 대하여 전원 투입하고 나서부터의 시간이, 검출 전압 Vss로 정해지는 시간을 초과할 때에 고전위(하이)의 전압(본 발명에서의 「정상 상태 신호」에 상당함)을 컴퍼레이터(8)로부터 출력하는 한편, 검출 전압 Vss로 정해지는 시간 이하(혹은 미만)일 때에 저전위(로우)의 전압(본 발명에서의 「기동 상태 신호」에 상당함)을 컴퍼레이터(8)로부터 출력한다.

또한, 단자 SS에 가해지는 전압은 소프트 스타트 회로(32)가 출력하는 전압이라고 파악할 수도 있다. 따라서, 기동 감시부(31)는, 그 소프트 스타트 회로(32)가 출력하는 전압(단자 SS에 가해지는 전압)에 기초하여 과전류 검출 회 로(35)에 대하여 전원 투입하고 나서부터의 시간을 검출하고, 그 검출된 시간에 따라서 상기 「정상 상태 신호」 또는 「기동 상태 신호」를 출력하는 것이라고도 할 수 있다. 또한, 에러 앰프(5)는, 소프트 스타트 회로(32)가 출력하는 전압에 기초하여, 전원 투입 시의 출력 전압 Vo를 제어한다.

컴퍼레이터(7)의 반전 입력 단자에는, 입력 전압 Vin으로부터 MOS 트랜지스터(2)의 온 저항의 저항값 Ron과 드레인 전류 Id와의 곱을 뺀 전압(Vin-Ron·Id)이 가해진다. 또한, 컴퍼레이터(7)의 비반전 입력 단자(+)에는, 앤드 회로(10)의 출력이 하이일 때에 (Vin-V2)가 인가되고, 앤드 회로(10)의 출력이 로우일 때에 (Vin-V1)이 인가되도록, 스위치 회로(13)는 구성되어 있다.

앤드 회로(10)의 출력이 하이일 때, 즉, 출력 전압 Vo가 이상이며(｜Vo·R2/(R1+R2)｜<｜Vab｜가 성립하며), 또한, 컴퍼레이터(8)(기동 감시부(31))로부터 「정상 상태 신호」(하이의 출력 신호)가 출력되고 있을 때, 과전류 감시부(33)는, 그 과전류 검출값으로서 제1 과전류 검출값(I_Lim1)을 설정한다. 즉, 과전류 감시부(33)는, 전압(Ron·Id)과 전압 V1을 비교하고, 그 비교 결과를 게이트 드라이버(3)에 공급한다. 여기에서의 제1 과전류 검출값이란, I_Lim1=V1/Ron이다.

그리고, 컴퍼레이터(7)는, Ron·Id<V1이 성립할 때에는 로우 신호를 게이트 드라이버(3)에 공급한다. 이 때에는, MOS 트랜지스터(2)는 과전류 상태가 아니라고 하여, 일반적인 제어(출력 전압 Vo를 목표 전압 Vtar로 유지하는 제어)를 행한다.

반대로, Ron·Id>V1(혹은 Ron·Id≥V1)이 성립할 때(과전류 상태일 때), 컴퍼레이터(7)는 하이 신호를 게이트 드라이버(3)에 공급한다. 이 때, 게이트 드라이버(3)는, 과전류 검출 회로(35)에 의해 과전류 상태인 것이 검출되었다고 하여, MOS 트랜지스터(2)를 차단한다. 이에 의해, 일단 Ron·Id>V1(혹은 Ron·Id≥V1)은 성립하지 않게 되지만, 제어부(30)의 기능에 의해, 재차 MOS 트랜지스터(2)는 온된다. 그리고, 다시 Ron·Id>V1(혹은 Ron·Id≥V1)이 성립하면, 재차 MOS 트랜지스터(2)는 차단된다.

이와 같이, 게이트 드라이버(3)를 포함하는 제어부(30)는, MOS 트랜지스터(2)의 드레인 전류 Id가 과전류 검출값으로 정해지는 전류값(V1/Ron) 이하로 되도록 MOS 트랜지스터(2)를 제어하고 있다. 이 제어 방식은, 출력 전압 Vo의 여하에 의하지 않고 드레인 전류를 일정값 이하로 하는 것이기 때문에, 정전류 수하 하강 방식이다.

한편, 앤드 회로(10)의 출력이 로우일 때, 즉, 출력 전압 Vo가 정상이거나(｜Vo·R2/(R1+R2)｜>｜Vab｜가 성립하거나), 또는 컴퍼레이터(8)(기동 감시부(31))로부터 「기동 상태 신호」(로우의 출력 신호)가 출력되고 있을 때, 과전류 감시부(33)는, 그 과전류 검출값으로서 제2 과전류 검출값(I_Lim2)을 설정한다. 즉, 과전류 감시부(33)는, 전압(Ron·Id)과 전압 V2를 비교하고, 그 비교 결과를 게이트 드라이버(3)에 공급한다. 여기에서의 제2 과전류 검출값이란, I_Lim2=V2/Ron이다.

그리고, 컴퍼레이터(7)는, Ron·Id<V2가 성립할 때에, 로우 신호를 게이트 드라이버(3)에 공급하고, 반대로, Ron·Id>V2(혹은 Ron·Id≥V2)가 성립할 때(과전류 상태일 때)에, 하이 신호를 게이트 드라이버(3)에 공급한다. 컴퍼레이터(7)의 출력에 따른 게이트 드라이버(3)를 포함하는 제어부(30)의 동작은, 앤드 회로(10)의 출력이 하이일 때와 동일하다.

또한, MOS 트랜지스터(2)의 온 저항의 저항값 Ron에 대하여, 예를 들면 100배의 온 저항의 저항값을 갖는 검출용 M0S 트랜지스터(도시하지 않음)에, I_Lim1·1/100의 드레인 전류를 흘리면, 검출용 MOS 트랜지스터의 드레인-소스 전극간에는 전압 Ron·I_Lim1(=100Ron·I_Lim1·1/100)이 발생한다. 이 전압 Ron·I_Lim1을, 자신의 출력 전압 V1로 하도록 하여, 전압원(11)은 구성되도록 하면 된다.

예를 들면, MOS 트랜지스터(2)를, 100개의 단위 셀 트랜지스터의 드레인, 소스 및 게이트를 각각 병렬 접속함으로써 단일의 MOS 트랜지스터로서 형성하고, 검출용 M0S 트랜지스터(도시하지 않음)를, 단일의 단위 셀 트랜지스터로 형성하도록 하면, 검출용 MOS 트랜지스터의 온 저항의 저항값은 약 100·Ron으로 된다. 단, MOS 트랜지스터(2)를 구성하는 단위 셀 트랜지스터 및 상기 검출용 MOS 트랜지스터(도시하지 않음)를 구성하는 단위 셀 트랜지스터는, 모두 동일한 반도체 기판 상에 동일한 제조 프로세스를 이용하여 형성되어 있다. 또한, 전압원(12)도 전압원(11)과 마찬가지로 구성된다.

(도 2:파형을 이용한 설명)

다음으로, 전원 장치(1)에서의 각 전압 파형, 전류 파형을 도시한 도 2를 이 용하여, 과전류 검출 회로(35) 및 전원 장치(1)의 동작을 설명한다.

도 2에서, 실선(40, 41, 42, 43, 44, 45, 46)은, 각각 입력 전압 Vin의 전압 파형, 단자 SS에 가해지는 전압 파형, 컴퍼레이터(8)의 출력(α;도 1 참조)의 전압 파형, MOS　트랜지스터(2)의 드레인 전류(Id) 파형, 과전류 검출값, 출력 전압 Vo의 파형, 앤드 회로(10)의 출력(β;도 1 참조)의 전압 파형을 도시한다.

우선, 타이밍 T1에서 입력 전압 Vin이 투입된다. 그러면, 컨덴서(19)의 충전이 개시되고, 단자 SS에 가해지는 전압이 상승을 개시한다. 또한, 전원 투입 직후에는, 출력 전압 Vo는 0V이기 때문에, 제어부(30)는, 출력 전압 Vo를 목표 전압 Vtar로 상승시키기 위해 MOS 트랜지스터(2)를 제어한다. 이 MOS 트랜지스터(2)에 대한 제어에 의해, 드레인 전류 Id가 흐르지만, 소프트 스타트 회로(32)의 기능에 의해 드레인 전류 Id는 비교적 완만하게 증가하고, 출력 전압 Vo도 비교적 완만하게 상승한다(타이밍 T1∼T3의 기간을 참조). 소프트 스타트 회로(32)의 동작에 의해, 단자 SS에 가해지는 전압은, 출력 전압 Vo와 대략 동기하여 상승하게 된다.

또한, 컴퍼레이터(8)의 출력(α)이 로우(Lo)이기 때문에, 앤드 회로(10)의 출력(β)도 로우로 된다. 따라서, 과전류 검출값은 제2 과전류 검출값(V2/Ron)으로 되어 있다.

타이밍 T2에서, 단자 SS에 가해지는 전압이 SS검출 전압 Vss에 도달하고, 컴퍼레이터(8)의 출력(α)은, 로우로부터 하이로 절환된다. 또한, 이 타이밍 T2에서는, 출력 전압 Vo가 여유를 갖고 정상/이상의 임계값인 Vab(R1+R2)/R2를 초과하도록, 전원 장치(1)의 각 부품은 구성되어 있다. 따라서, 이 시점에서의 앤드 회 로(10)의 출력(β)은 로우이다.

타이밍 T3에서, 드레인 전류 Id가 제2 과전류 검출값에 도달하면, MOS 트랜지스터(2)는 게이트 드라이버(3)를 거쳐서 차단되므로, 드레인 전류 Id는 제2 과전류 검출값을 초과하지 않는다. 이 제2 과전류 검출값은, 통상적으로, 전원 장치(1)의 기동 시(입력 전압 Vin이 인가된 후, 처음으로 출력 전압 Vo가 0V로부터 목표 전압 Vtar을 향할 때)에서의 돌입 전류의 최대값보다 약간 크거나, 또는 동일 정도로 설정된다. 그와 같이 설정함으로써, 출력 전압 Vo는 조속히 목표 전압 Vtar에 도달한다. 도 2는, 과전류 보호 동작의 설명을 위해, 제2 과전류 검출값에 돌입 전류의 최대값이 도달하도록 기재하고 있다.

또한, 기동 시에서, 부하(25)에 돌입 전류가 흐르는 기간은 단시간(예를 들면, 수10μsec∼수msec 이하)이기 때문에, 과전류 검출값으로서 비교적 큰 값을 갖는 제2 과전류 검출값을 설정하고 있어도, MOS 트랜지스터(2), 다이오드(22) 및 인덕터(23) 등의 발열량은 적다(동시에, 집적 회로 소자(28) 전체의 발열량은 적다). 따라서, 그들 부품이 파손(열 파손)되는 일은 없기 때문에, 전원 장치(1)의 높은 신뢰성은 유지된다.

타이밍 T4에서, 출력 전압 Vo가 목표 전압 Vtar에 도달한다. 타이밍 T4∼T5 동안은, 출력 전압 Vo가 목표 전압 Vtar로 안정화된 정상 상태로 되어 있고, 기동 시에서와 같은 돌입 전류는 흐르고 있지 않기 때문에, 드레인 전류 Id는 비교적 작은 값으로 되어 있다.

타이밍 T5에서, 부하(25)가 단락되었다고 하면, 출력 전압 Vo는 Vab(R1+R2)/R2보다 작은 0V까지 강하한다. 이 때, 컴퍼레이터(9)의 출력은 로우로 되기 때문에, 앤드 회로(10)의 출력(β)은 하이로 된다. 그 결과, 과전류 검출값은, 제1 과전류 검출값(V1/Ron)으로 절환된다.

그렇게 하면, 출력 전압 Vo가 0V임에도 불구하고, 드레인 전류 Id의 최대값은 제2 과전류 검출값보다도 작은 제1 과전류 검출값으로 억제되게 된다(타이밍 T5∼T6 동안을 참조). 만약 타이밍 T5∼T6의 기간이 장시간(예를 들면, 1분간)에 이르러도, MOS 트랜지스터(2)나 다이오드(22), 인덕터(23) 등이 파손되지 않는 값을 제1 과전류 검출값으로서 설정해 두면, 전원 장치(1)의 신뢰성은 매우 높아진다.

또한, 제1 과전류 검출값을 적절하게 설정함으로써, 전원 장치(1)의 신뢰성을 유지하면서도, MOS 트랜지스터(2), 다이오드(22) 및 인덕터(23) 등의 부품에, 전류 정격이 보다 작은 것을 채용할 수 있게 되기 때문에, 실장 면적의 저감이나 코스트 다운을 실현하는 것도 가능하다.

타이밍 T6에서, 부하(25)의 단락이 해제되고, 출력 전압 Vo는 다시 상승을 개시한다.

계속해서, 타이밍 T7에서, 출력 전압 Vo가 Vab(R1+R2)/R2에 도달하고, 앤드 회로(10)의 출력(β)이 로우로 절환됨과 함께, 과전류 검출값이 제2 과전류 검출값으로 절환된다. 그 후, 타이밍 T7과 타이밍 T8 사이에서, 출력 전압 Vo는 재차, 목표 전압 Vtar에 도달한다.

또한, 타이밍 T6 이후에, 출력 전압 Vo가 목표 전압 Vtar까지 상승하는 과정에서는, 출력 전압 Vo의 상승이 소프트 스타트하도록 되어 있지 않지만, 소프트 스 타트하도록 하기 위해서는, 이하 (1) 및 (2)를 충족하도록, 도 1에서의 회로를 변형하면 된다.

(1) 타이밍 T5에서와 같이, 출력 전압 Vo가 0V로 되어 있는 상태에서는, SS 단자에 가해지는 전압이 일단, 0V로 떨어지게 한다.

(2) 전원 투입 후, 한번 컴퍼레이터(8)의 출력이 하이로 되면, 이후 앤드 회로(10)의 한 쪽의 입력 단자(인버터(14)의 출력이 접속되어 있지 않은 입력 단자)에는, 항상 하이 신호가 가해지도록 하는 래치 회로(도시하지 않음)를, 컴퍼레이터(8)의 출력으로부터 앤드 회로(10)의 한 쪽의 입력 단자에 신장하는 선로에 삽입한다.

다음으로, 타이밍 T8에서, 부하(25)가 필요로 하는 전류가 증대하고, 일시적으로 출력 전압 Vo가 목표 전압 Vtar 미만으로 되는 것(단, Vab(R1+R2)/R2 이상)으로 한다. 그러면, 제어부(30)는, 드레인 전류 Id를 제1 과전류 검출값보다 큰 값으로까지 증가시켜, 출력 전압 Vo를 목표 전압 Vtar과 일치시키고자 한다(타이밍 T8∼T9의 기간). 이 때에 있어서는, 과전류 검출값으로서는 제2 과전류 검출값이 설정되어 있기 때문에, 과전류 보호 기능은 동작하지 않고, 출력 전압 Vo는 조속히 목표 전압 Vtar로 회복한다.

충분히 긴 시간에서 평균한 부하(25)의 소비 전류는 안정적이어도, 단시간(예를 들면, 수msec 등)에 주목하면, 기동 시 이외라도 부하(25)가 필요로 하는 전류가 크게 변동하는 것은 통상이다. 이 변동은, 부하(25)가 기동 시 이외라도 단시간(예를 들면, 수msec)에 큰 충전 전류를 필요로 하는 용량성 부하인 경우나 서 지 형상의 대전류를 인입하는 모터 등인 경우에는 현저하다. 그러나, 과전류 검출값으로서 비교적 큰 값의 제2 과전류 검출값이 설정되어 있기 때문에, 그러한 변동에 의해서는 과전류 보호 동작이 기능하지 않아, 출력 전압 Vo는 항상 목표 전압 Vtar로 유지된다(엄밀하게는, 조속히 목표 전압 Vtar로 회복된다).

<<제2 실시예>>

다음으로, 본 발명에 따른 과전류 검출 회로 및 이것을 갖는 전원 장치의 제2 실시예에 대하여 설명한다. 도 3은, 제2 실시예에 따른 전원 장치(51)의 회로 구성도이다. 도 3에서, 도 1과 동일한 부분은 동일한 부호를 붙이고 설명을 생략한다.

전원 장치(51)가, 전원 장치(1)과 서로 다른 점만을 설명한다. 전원 장치(51)에서는, 집적 회로 소자(28) 대신에 집적 회로 소자(58)가 구비되어 있고, 집적 회로 소자(58)에는, MOS 트랜지스터(2)에 상당하는 스위칭 소자는 설치되어 있지 않다. MOS 트랜지스터(2)에 상당하는 스위칭 소자로서는, 집적 회로 소자(58)의 외부에 P채널의 MOS 트랜지스터(2)가 구비되어 있다. 게이트 드라이버(3)의 출력은, 이 MOS 트랜지스터(52)의 게이트 전극에 공급되고 있고, 게이트 드라이버(3)는 MOS 트랜지스터(52)의 온/오프 제어를 행한다.

입력 전압 Vin은, 저항값이 R3의 저항(53)을 거쳐서 MOS 트랜지스터(52)의 소스 전극에 공급되고, MOS 트랜지스터(52)의 드레인 전극은, 다이오드(22)의 캐소드 및 인덕터(23)의 일단에 접속되어 있다. 또한, 저항(53)과 MOS 트랜지스터(52)의 소스 전극과의 접속점은, 컴퍼레이터(7)의 반전 입력 단자(-)에 접속되어 있다.

또한, 전원 장치(1)에서의 소프트 스타트 회로(32) 대신에 소프트 스타트 회로(36)가 설치되어 있다. 이 소프트 스타트 회로(36)는, 주로 정전류원(60), 저항(61) 및 컨덴서(19)로 구성되어 있다. 정전류원(60)의 일단에는 전압 Vin이 공급되어 있고, 정전류원(60)의 타단은, 저항(61)을 거쳐서 에러 앰프(5)의 제1 비반전 입력 단자(+), 컴퍼레이터(8)의 비반전 입력 단자(+), 및 단자 SS에 공통 접속되어 있다. 단자 SS는, 전원 장치(1)와 마찬가지로, 컨덴서(19)를 거쳐서 접지되어 있다. 또한, 전원 장치(1)에서는 설치되어 있던 저항(18)은, 전원 장치(51)에서는 존재하지 않는다.

정전류원(60)이 출력하는 일정한 전류에 의해, 전원 투입 시에 컨덴서(19)가 충전된다. 이 소프트 스타트 회로(36)는, 전원 장치(1)에서의 소프트 스타트 회로(32)와 마찬가지의 기능을 갖는 것이며, 전원 투입 시(입력 전압 Vin의 투입 시)에서의 출력 전압 Vo의 상승이 소프트 스타트하도록(출력 전압 Vo가 서서히 상승하도록) MOS 트랜지스터(52)를 제어하기 위한 회로이다.

기동 감시부(37)는, 주로 상기 소프트 스타트 회로(36), 컴퍼레이터(8) 및 전원원(16)으로 구성되며, 전원 장치(1)에서의 기동 감시부(39)와 마찬가지의 동작을 행한다. 과전류 검출 회로(38)는, 주로 기동 감시부(37), 과전류 감시부(33) 및 출력 전압 감시부(34)로 구성되어 있고, MOS 트랜지스터(52)의 과전류 상태를 검출한다. 또한, 제어부(30)도 과전류 검출 회로(38)에 포함된다고 생각해도 된다. 과전류 검출 회로(38)에 대한 전원은, 입력 전압 Vin과 일치한다.

상기한 바와 같이 구성한 경우에는, MOS 트랜지스터(52)의 드레인 전류 Id와 저항(53)의 저항값 R3과의 곱인 전압(R3·Id)이, 전압 V1 또는 전압 V2와 비교되게 된다. 즉, 과전류 검출 회로(35)에 있어서는, 컴퍼레이터(7)에 의해 전압 V1 또는 전압 V2와 비교되는 전압이, 전압(R3·Id)을 대신하고 있을(제1 실시 형태에서는 전압(Ron·Id))뿐이다.

따라서, 전원 장치(51)와 같이 구성해도, 전원 장치(1)와 마찬가지의 동작이 실현되어, 전원 장치(1)와 마찬가지로 신뢰성 향상 등, 다양한 효과가 얻어진다. 또한, 전원 장치(51)와 같이 구성한 경우에는, MOS 트랜지스터(52)의 온 저항의 저항값에 관계없이, 정확하게 과전류 검출을 행할 수 있다(왜냐하면, 저항값 R3과 드레인 전류 Id와의 곱에 기초하여 과전류 검출을 행하기 때문이다). 따라서, MOS 트랜지스터 대신에, 접합형 전계 효과 트랜지스터나 바이폴라 트랜지스터를 스위칭 소자로서 채용할 수도 있다.

또한, 전압원(11), 전압원(12)의 쌍방, 또는 일방을 집적 회로 소자(58)의 외부에 설치하도록 하여, 과전류 검출값을 용도에 맞추어 자유롭게 설정할 수 있도록 하여도 된다.

<<변형 등>>

전원 장치(1) 및 전원 장치(51)에서는, 저항(20)과 저항(21)과의 접속점의 전압이 컴퍼레이터(9)의 비반전 입력 단자(+)에 가해지도록 하고 있지만, 출력 전압 Vo가 그대로 컴퍼레이터(9)의 비반전 입력 단자(+)에 가해지도록, 도 1 및 도 3의 회로 구성을 변형하여도 된다.

또한, 전원 장치(1)의 소프트 스타트 회로(32)와 전원 장치(51)의 소프트 스 타트 회로(36)는, 서로 치환 가능하다.

또한, 본 발명은, 전원 장치(1)(도 1 참조)나 전원 장치(51)(도 3)에 한하지 않고, 다양한 스위칭 레귤레이터나 DC-DC 컨버터 등을 구비한 전원 장치에 적용 가능하다. 또한, 본 발명은, 3단자 레귤레이터 등의 시리즈 레귤레이터(드롭퍼형 레귤레이터)를 구비한 전원 장치에도 적용 가능하다.

본 발명은, 과전류 보호 기능을 필요로 하는 전원 장치나 하이사이드 스위치 등에 적합하며, 특히, 높은 신뢰성이 필요하게 되는 경우가 많은 차량 탑재용의 전원 장치나, 용량성의 부하에 전류를 출력하는 전원 장치에 적합하다.

Claims

부하에 전류를 출력하는 스위칭 소자의 과전류 상태를 검출하는 과전류 검출 회로로서,

상기 과전류 검출 회로에 대하여 전원 투입하고 나서부터의 시간이, 소정 시간을 초과할 때에 정상 상태 신호를 출력하는 한편, 상기 소정 시간 미만일 때에 기동 상태 신호를 출력하는 기동 감시부와,

제1 과전류 검출값과 그 제1 과전류 검출값보다 큰 제2 과전류 검출값의 2단계의 과전류 검출값을 설정 가능하며, 상기 스위칭 소자의 과전류 상태를 감시하는 과전류 감시부와,

상기 부하에의 출력 전압에 따른 전압을 소정 전압과 비교함으로써, 상기 출력 전압의 정상/이상을 검출하고, 그 검출 결과를 상기 과전류 감시부에 공급하는 출력 전압 감시부를 포함하며,

상기 과전류 감시부는, 상기 출력 전압이 이상(異常)이고, 또한 상기 정상 상태 신호가 출력되고 있을 때, 상기 과전류 검출값으로서 상기 제1 과전류 검출값을 설정하는 한편, 상기 출력 전압이 정상인지, 또는 상기 기동 상태 신호가 출력되고 있을 때, 상기 과전류 검출값으로서 상기 제2 과전류 검출값을 설정하는 것을 특징으로 하는 과전류 검출 회로.
제1항에 있어서,

상기 출력 전압 감시부는, 상기 출력 전압에 따른 전압의 크기와 소정의 검출 전압의 크기를 비교하고, 상기 출력 전압에 따른 전압의 크기가 상기 검출 전압의 크기보다 클 때에는, 상기 출력 전압은 정상이라고 검출하는 한편, 상기 출력 전압에 따른 전압의 크기가 상기 검출 전압의 크기보다 작을 때에는, 상기 출력 전압은 이상이라고 검출하고, 그 검출 결과를 상기 과전류 감시부에 공급하는 것을 특징으로 하는 과전류 검출 회로.
제1항 또는 제2항에 있어서,

상기 기동 감시부는, 상기 과전류 검출 회로에 대하여 전원 투입하고 나서부터의 시간에 대응하는 전압을 출력하면서 상기 전원 투입 시에서의 상기 출력 전압의 상승이 소프트 스타트하도록 상기 스위칭 소자를 제어하는 소프트 스타트 회로를 포함함과 함께, 상기 소프트 스타트 회로가 출력하는 전압에 기초하여, 상기 정상 상태 신호 또는 상기 기동 상태 신호를 출력하는 것을 특징으로 하는 과전류 검출 회로.
제1항 또는 제2항에 있어서,

상기 기동 감시부는, 상기 전원 투입 후에서 용량성 소자에 소정의 전류를 흘림으로써 발생한 전압에 기초하여, 상기 정상 상태 신호 또는 상기 기동 상태 신호를 출력하는 것을 특징으로 하는 과전류 검출 회로.
제1항 또는 제2항에 있어서,

상기 제1 과전류 검출값 및 상기 제2 과전류 검출값은, 상기 스위칭 소자에의 입력 전압을 기준으로 하여 정해져 있는 것을 특징으로 하는 과전류 검출 회로.
제1항 또는 제2항에 있어서,

상기 과전류 감시부가 출력하는, 상기 스위칭 소자의 과전류 상태에 관한 신호에 따라서, 상기 스위칭 소자를 제어하는 제어부를 더 포함하고 있는 것을 특징으로 하는 과전류 검출 회로.
제1항 또는 제2항의 과전류 검출 회로와,

상기 스위칭 소자와,

상기 스위칭 소자의 출력 측의 전압을 평활화하여 상기 부하에 출력하는 평활 회로

를 포함하는 것을 특징으로 하는 전원 장치.