[go: up one dir, main page]

KR20060126801A - 전자장치 - Google Patents

전자장치 Download PDF

Info

Publication number
KR20060126801A
KR20060126801A KR1020067017616A KR20067017616A KR20060126801A KR 20060126801 A KR20060126801 A KR 20060126801A KR 1020067017616 A KR1020067017616 A KR 1020067017616A KR 20067017616 A KR20067017616 A KR 20067017616A KR 20060126801 A KR20060126801 A KR 20060126801A
Authority
KR
South Korea
Prior art keywords
circuit layer
circuit
base substrate
layer
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020067017616A
Other languages
English (en)
Other versions
KR100879416B1 (ko
Inventor
코우지 타사키
히로노리 이시자카
마사히토 시부타니
코우스케 타나카
마사히사 신자와
히데히코 토노츠카
카츠야 이와타
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20060126801A publication Critical patent/KR20060126801A/ko
Application granted granted Critical
Publication of KR100879416B1 publication Critical patent/KR100879416B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Details Of Aerials (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

IC소자(10)와, 표면에 도전층에 의한 안테나 회로(21)가 형성된 제1의 회로층(20)과, 표면에 도전층(31)이 형성된 제2의 회로층(30)을 포함하고, IC소자(10)는 규소로 이루어지는 베이스 기판(11)과, 베이스 기판(11)의 한쪽 면에 반도체회로가 형성된 반도체 회로층(12)과, 반도체 회로층(12) 상에 형성된 전극(13)을 가지고, 제1의 회로층(20)이 베이스 기판(11)의 다른 쪽 면 또는 전극(13)의 어느 한쪽과, 제2의 회로층(30)이 베이스 기판(11)의 다른 쪽 면 또는 전극(13)의 나머지 한쪽과 각각 전기적으로 접속함으로써, 저가로 생산성이 우수하고 동시에 양호한 통신특성을 얻을 수 있는 전자장치를 제공한다.
IC소자, 도전층, 회로층, 전자장치

Description

전자장치{ELECTRONIC DEVICE}
본 발명은 IC소자를 탑재한 비접촉식 개체식별 장치에 관한 것으로, 저가로 생산성이 뛰어나고, 또한 양호한 통신 특성을 얻는 것으로 바람직한 전자장치에 관한 것이다.
최근, RFID(Radio Frequency Identification)택을 이용하는 비접촉식 개체식별 시스템은 사물의 라이프사이클 전체를 관리하는 시스템으로서, 제조, 물류, 판매의 모든 업태에서 주목받고 있다. 특히, 2.45GHz의 마이크로파를 이용하는 전파방식의 RFID택은 IC소자에 외부 안테나를 설치한 구조로, 수미터의 통신 거리가 가능하다는 특징에 의해 주목받고 있고, 현재, 대량의 상품의 물류 및 물품관리나 제조물 이력관리 등을 목적으로 시스템의 구축이 진행되고 있다.
상기 마이크로파를 이용하는 전파방식의 RFID택으로서는, 예를 들면, 주식회사 히다치제작소와 주식회사 르네상스테크놀로지사에 의해 개발된 TCP(Tape Carrier Package)형 인렛(inlet)을 이용한 것이 알려져 있다.
또한, 그 밖의 인렛구조로서, 예를 들면, 주식회사 히다치제작소의 우사미에 의해, IC소자의 전극이 마주 본 1조의 각각의 면에 1개씩 형성된 IC소자에 있어서, 각각의 면에 형성된 각 전극에 다이폴 안테나를 접속하는 유리 다이오드·패키지 구조가 개발되어 있다(특개2002-269520호 공보). 또한, 우사미 등에 의해 상기 2개의 전극이 IC소자가 마주 본 1조의 각각의 면에 1개씩 형성된 IC소자를 여진 슬릿형 다이폴 안테나에 설치할 때에, 안테나에 의해 상기 IC소자의 마주 본 1조의 각각의 면에 1개씩 형성된 각 전극을 끼운, 샌드위치·안테나 구조가 개발되어 있다 (ISSCC Digest of Technical Papers, pp.398~399, 2003년). 여진 슬릿을 갖는 다이폴 안테나 구조는 이 슬릿의 폭 및 길이를 바꾸므로써 안테나의 인피던스와 상기 IC소자의 입력 인피던스를 조정하는 것이 가능해서, 통신 거리를 향상시킬 수 있다.
발명의 개시
RFID택을 이용한 비접촉식 개체식별 시스템에서 대량의 상품의 물류 및 물품관리를 실현하기 위해서는 상품 1개 1개에 RFID택을 설치할 필요가 있고, 그것을 위하여는 RFID택의 저가의 대량 생산이 불가피하게 된다.
그러나, 신호입출력용의 2개의 전극이 동일면내에 형성된 IC소자에서는, IC소자상의 전극과 안테나 회로를 정밀도 좋게 위치 맞춤할 필요가 있다. 특히, 양호한 통신 특성을 얻을 수 있는 여진형 다이폴 안테나 구조에서는 IC소자의 2개의 전극이 여진 슬릿을 걸쳐서 안테나에 접속되므로써 공진 회로를 형성하기 위해서, 동일면상에 모든 전극이 형성된 IC소자에서는 신호입력용의 2개의 전극과 슬릿을 정밀도 좋게 위치 맞춤할 필요가 있다. 그 때문에 종래에는 TAB(Tape Automated Bonding)공법을 이용해서 IC소자를 1개씩 안테나 기판에 설치하고 있었지만, 상기 TAB공법에서는, 다이싱 필름으로부터의 진공흡착기에 의한 동일면상에 모든 전극이 형성된 IC소자의 흡착이나 동일면 상에 모든 전극이 형성된 IC소자와 안테나 기판의 위치 맞춤 및 가열압착, 또한 수지봉지 등의 각 공정을 동일면 상에 모든 전극이 형성된 IC소자에 대해 1개씩 행하기 위해서, 각 공정의 택트 시간을 1초 정도 또는 1초 이하로 단축하는 것은 대단히 곤란하여 대량생산성에 있어서 큰 과제로 되어 있었다.
또한, 택트 시간이 길면, 그 만큼의 인건비 등이 소요되어 저코스트화의 방해가 되는 것에 더해, 동일면상에 모든 전극이 형성된 IC소자와 안테나 기판과의 접속은 금-주석 또는 금-땜납 접합에 따라 행하기 때문에, 기판재료로서 내열성이 뛰어나고, 고가의 폴리이미드 필름에 동박을 붙인 테이프 기재를 이용할 필요가 있으므로, 저렴한 인렛의 생산이 곤란하게 되어있다.
상기 안테나에 의해 2개의 전극이 마주 본 1조의 각각의 면에 1개씩 형성된 IC소자의 각각의 면에 1개씩 형성된 각 전극을 끼우는 샌드위치·안테나 구조를 이용하면, 여진 슬릿과 상기 IC소자의 각각의 면에 1개씩 형성된 각 전극과의 고정밀도의 위치 맞춤이 불필요하게 되지만, 전극을 IC소자의 양면에 형성해야 할 필요는 있다. 이들 전극은, 종래에는, 전기저항이 작고, 내산화성이 뛰어난 금을 이용하는 것이 많아, 저코스트화의 방해가 된다.
본 발명은 상기를 감안하여 이루어진 것으로, 저가로 생산성이 뛰어나고, 동시에 양호한 통신 특성을 얻을 수 있는 전자장치를 제공하는 것이다.
전술의 과제를 해결하기 위해서, 본 발명에 관한 전자장치는 IC소자와 제1 및 제2의 회로층을 포함하는 전자장치에 있어서, 상기 IC소자는 규소로 이루어지는 베이스 기판과, 상기 베이스 기판의 한쪽 면에 반도체회로가 형성된 반도체 회로층과, 상기 반도체 회로층상에 형성된 전극을 가지고, 상기 제1의 회로층이 상기 베이스 기판의 다른 쪽 면 또는 상기 전극의 어느 한쪽과, 상기 제2의 회로층이 상기 베이스 기판의 다른 쪽 면 또는 상기 전극의 나머지 한쪽과 각각 전기적으로 접속하고 있다.
상기 제1 및 제2의 회로층의 적어도 1개 이상의 층은 송신, 수신 또는 송수신기능을 갖는 것이 바람직하다.
이 전자장치는 IC소자와 송수신 안테나로서 동작하는 제1 및 제2의 회로층을 포함하고, 상기 IC소자는 규소로 이루어지는 베이스 기판과, 베이스 기판의 한쪽 면에 반도체회로가 형성된 반도체 회로층과, 반도체 회로층 상에 형성된 전극을 가지고, 마주 본 1조의 각각의 면에 위치하는 상기 베이스 기판면의 다른 쪽 면 및 상기 전극의 어느 한쪽이 상기 제1의 회로층과, 그 나머지 한쪽이 상기 제2의 회로층과 전기적으로 접속하고 있는 것이 바람직하다.
이 전자장치는 IC소자와 슬릿이 형성된 송수신 안테나로서 동작하는 제1의 회로층과 상기 IC소자와 상기 안테나를 전기적으로 접속하는 단락판으로서 동작하는 제2의 회로층을 포함하는 전자장치에 있어서, 상기 IC소자는 규소로 이루어지는 베이스 기판과, 베이스 기판의 한쪽 면에 반도체회로가 형성된 반도체 회로층과, 반도체 회로층 상에 형성된 전극을 가지고, 마주 본 1조의 각각의 면에 위치하는 상기 베이스 기판의 다른 쪽 면 및 상기 전극중 어느 한쪽을 제1의 회로층과 전기적으로 접속하고, 나머지 한쪽을 제2의 회로층과 전기적으로 접속하는 것이 바람직하다.
적어도 상기 베이스 기판의 다른 쪽 면은 상기 제1 또는 제2의 회로층과 도전성접착제를 통해서 접속되는 것이 바람직하다.
상기 도전성접착제는 열경화성의 매트릭스수지와 입상 혹은 비늘편상 혹은 침상(針狀)의 금속편으로 이루어지는 것이 바람직하다.
적어도 상기 베이스 기판의 다른 쪽 면은 상기 제1 또는 제2의 회로층과 이방도전성 접착제를 통해서 접속되는 것이 바람직하다.
상기 이방도전성접착제는 매트릭스수지와 금속입자 혹은 표면에 금속층이 형성된 유기수지입자로 이루어지는 도전성입자를 함유하는 것이 바람직하다.
상기 IC소자는 상기 이방도전접착제의 매트릭스수지에 의해 봉지되어 있는 것이 바람직하다.
상기 제1 또는 제2의 회로층의 적어도 한쪽은 알루미늄 혹은 동에 의한 도전층을 포함하는 것이 바람직하다.
상기 제1 또는 제2의 회로층의 적어도 한쪽은 유기수지로 이루어지는 베이스 기재에 지지되어 있고, 상기 유기수지는 염화비닐수지(PVC), 아크릴로니트릴부타디엔스티렌(ABS), 폴리에틸렌테레프탈레이트(PET), 글리콜 변성 폴리에틸렌테레프탈레이트(PETG), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트수지(PC), 2축 연신 폴리에스테르(0-PET), 폴리이미드수지로부터 선택되는 것이 바람직하다.
상기 제1 또는 제2의 회로층의 적어도 하나는 종이로 이루어지는 베이스 기재로 지지되어 있는 것이 바람직하다.
본 발명에 의하면, 저가로 생산성이 뛰어나고, 또한 양호한 통신 특성을 얻을 수 있는 전자장치를 실현할 수 있다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 대해서 도면을 이용해서 상세하게 설명한다.
본 발명에 있어서 전자장치는 하나의 면에 전극이 형성되고, 그 대향하는 면이 규소로 이루어지는 베이스 기판인 IC소자와, 적어도 어느 하나가 송수신 안테나로서 동작하는 제1 및 제2의 회로층을 포함하는 것이다.
도1에 본 실시형태의 전자장치인 RFID택용 인렛의 일례이며, 다이폴 안테나에 IC소자를 설치한 인렛의 개략도를 나타낸다. 도1(a)는 상면에서 본 개략도이며, 도1(b)는 A-A'부분의 단면개략도이다. 상기 IC소자(10)에는 규소로 이루어지는 베이스 기판(11)과, 베이스 기판(11)면의 한쪽 면에 형성된 반도체 회로층(12)과, 이 반도체 회로층(12) 상에 전극(13)이 각각 형성되어 있다. 상기 IC소자(10)는 전극(13)에 의해 이방도전성접착제층(40)에 함유되는 도전입자(41)를 통해서, 안테나로서 동작하는 제1의 회로층(20)에 접속되어 있다. 또한, 상기 IC소자(10)는 베이스 기판(11)의 다른 쪽 면을 따라 이방도전성접착제층(40)에 함유되는 도전입자(41)를 통해서 동일하게 안테나로서 동작하는 제2의 회로층(30)에 접속되어 있다. IC소자(10)의 전극(13)은 제1의 회로층(20)과, 베이스 기판(11)은 제2의 회로층(30)과 각각 전기적으로 접속되어 있다.
또한, 본 발명에 있어서의 전자장치는 하나의 면에 전극(13)이 형성되고, 그 대향하는 면이 규소로 이루어지는 베이스 기판(11)인 IC소자(10)와, 슬릿이 형성되고, 송수신 안테나로서 동작하는 제1의 회로층(20)과 상기 IC소자(10)와 상기 제1의 회로층(20)을 전기적으로 접속하는 단락판으로서 동작하는 제2의 회로층(30)을 포함하는 것이다.
여진 슬릿을 갖는 다이폴 안테나 구조는 이 슬릿의 폭 및 길이를 바꾸므로써 안테나의 인피던스와 상기 IC소자(10)의 입력 인피던스를 정합하는 것이 가능해서, 양호한 통신 특성을 얻는데에 바람직한 구조이다.
도2에 본 실시형태의 전자장치인 RFID택용 인렛의 일례이며, 여진 슬릿형 다이폴 안테나에 IC소자(10)를 설치한 샌드위치·안테나 구조를 가지는 인렛을 나타낸다. 도2(a)는 이 인렛을 상면에서 본 개략도이며, 도2(b)는 도2(a)의 B-B'부분의 단면개략도이다. 이 도2를 이용하여, 상기 인렛의 구조를 간단하게 설명한다.
IC소자(10)에는 도1(b)에 나타낸 예와 동일하게 규소로 이루어지는 베이스 기판(11)과, 베이스 기판(11)면 상에 형성된 반도체 회로층(12)과, 반도체 회로층(12) 상에 형성된 전극(13)이 각각 형성되어 있다. 상기 IC소자(10)는 전극(13)에 의해 베이스 기재(22) 및 안테나 회로(21)로 구성되고, 제1의 회로층(20)에 제1의 접속부(2)에서, 이방도전성접착제층(40)에 함유되는 도전입자(41)를 통해서 접속되어 있다. 동일하게 베이스 기재(32) 및 도전층(31)으로 구성되고, 제2의 회로층(30)과 상기 IC소자(10)의 베이스 기판(11)이 제2의 접속부(3)에서, 또한, 제2의 회로층(30)과 제1의 회로층(20)이 제3의 접속부(4)에서, 이방도전성접착제층(40)에 함유되는 도전입자(41)를 통해서 각각 접속되어 있다. 상기 IC소자(10)의 베이스 기판(11)의 제2의 접속부(3)와 제1의 회로층(20) 상의 제3의 접속부(4)는 제1의 회로층(20)에 형성된 슬릿(1)을 걸쳐서 접속되는 구조로 된다. 즉, 상기 IC소자(10)의 전극(13)과 베이스 기판(11)은 제1의 접속부(2), 안테나 회로(21), 제3의 접속부(4), 제2의 회로층(30)의 도전층(31) 및 제2의 접속부(3)를 통해서 전기적으로 접속된다. 또한, 제1의 회로층(20)과 제2의 회로층(30)의 틈은 이방도전성접착제층(40)의 매트릭스수지(42)에 의해 봉지되어 있다. 또한, 도2에서는 IC소자(10)의 베이스 기판(11)이 제2의 회로층(30)의 도전층(31)과, 전극(13)이 안테나 회로(21)와 접속된 구조를 나타냈지만, IC소자(10)의 베이스 기판(11)과 전극(13)이 반전한 구조이어도, 인렛으로서의 성능에 변함이 없다.
다음에, 샌드위치·안테나 구조를 가지는 RFID택용 인렛의 제조방법에 대해서 예를 들어서 설명한다.
본 발명에 있어서 상기 전자장치의 제조방법의 제1의 예는 금속박을 이용해서 안테나 회로를 형성하는 공정 및 베이스 기재 상에 상기 안테나 회로를 설치하므로써 제1의 회로층을 형성하는 공정 혹은 베이스 기재상에 설치한 금속박으로 안테나 회로를 설치하므로써 상기 제1의 회로층을 형성하는 공정, 상기 안테나 회로 상의 IC소자 탑재부 및 제2의 회로층과의 접속부에 제1의 도전성접착제층 혹은 이방도전성접착제층을 형성하는 공정, 상기 제1의 회로층의 안테나 회로 상에 IC소자를 위치 맞춤하여 가고정하는 공정, 상기 IC소자 상에 제2의 도전성접착제층 혹은 이방도전성접착제를 형성하는 공정, 가고정한 상기 IC소자 및 상기 제1의 회로층의 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 도전층을 형성한 상기 제2의 회로층을 위치 맞춤하는 공정, 상기 제2의 회로층을 상기 IC소자 및 제1의 회로층 상에 제2의 도전성접착제층 혹은 이방도전성접착제층을 통해 일괄하여 가열압착하는 공정을 적어도 갖는 것이다.
또한, 본 발명에 있어서 상기 전자장치의 제조방법의 제2의 예는 금속박을 이용해서 안테나 회로를 형성하는 공정 및 베이스 기재 상에 상기 안테나 회로를 설치하므로써 제1의 회로층을 형성하는 공정 혹은 베이스 기재 상에 설치한 금속박으로 안테나 회로를 설치하므로써 상기 제1의 회로층을 형성하는 공정, 상기 제1의 회로층의 안테나 회로 상의 IC소자 탑재부에 제1의 도전성접착제층 혹은 이방도전성접착제층을 형성하는 공정, 상기 제1의 회로층의 안테나 회로 상에 IC소자를 위치 맞춤하여 가고정하는 공정, 상기 IC소자 상에 제2의 도전성접착제 혹은 이방도전성접착제층을 형성하는 공정, 가고정한 상기 IC소자 및 상기 제1의 회로층의 안테나 회로상의 소정의 위치에 전기적으로 접속하도록 도전층을 형성한 제2의 회로층을 위치 맞춤하는 공정, 상기 제2의 회로층을 상기 IC소자 상에 제2의 도전성접착제층 혹은 이방도전성접착제층을 통해서 가열압착하는 공정, 상기 제1의 회로층의 안테나 회로의 소정의 위치에 상기 제2 회로층을 초음파를 인가하면서 압착하는 공정을 적어도 갖는 것이다.
또한, 본 발명에 있어서 상기 전자장치의 제조방법의 제3의 예는 금속박을 이용해서 안테나 회로를 형성하는 공정 및 베이스 기재 상에 상기 안테나 회로를 설치하므로써 제1의 회로층을 형성하는 공정 혹은 베이스 기재 상에 설치한 금속박으로 안테나 회로를 설치하므로써 상기 제1의 회로층을 형성하는 공정, 상기 제1의 회로층의 안테나 회로 상의 IC소자 탑재부에 제1의 도전성접착제층 혹은 이방도전성접착제층을 형성하는 공정, 상기 제1의 회로층의 안테나 회로상에 IC소자를 위치 맞춤하여 가고정하는 공정, 상기 IC소자 상에 제2의 도전성접착제 혹은 이방도전성접착제층을 형성하는 공정, 가고정한 상기 IC소자 및 상기 제1의 회로층의 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 도전층을 형성한 제2의 회로층을 위치 맞춤하는 공정, 상기 제2의 회로층을 상기 IC소자 상에 제2의 도전성접착제층 혹은 이방도전성접착제층을 통해서 가열압착하는 공정, 상기 제1의 회로층의 안테나 회로의 소정의 위치에 상기 제2의 회로층을 복수의 침상의 돌기를 갖는 치구(治具)로 기계적으로 압접하는 공정을 적어도 갖는 것이다.
상기 제1~제3의 예에 있어서, IC소자의 전극 및 베이스 기판중의 어느 것이든 제1 회로층과 접속해도, 또한, 전극 및 베이스 기판의 면방향으로 회전해도 전자장치로서의 성능이 변하지는 않고, 상기 IC소자를 특정한 방향으로 나열할 필요가 없기 때문에, 본 발명의 구조는 대량생산을 실현하는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 적어도 IC소자의 베이스 기판의 접속부는 도전 접착제 혹은 이방도전성접착제를 통해서 형성된다. 상기 도전성접착제는 열경화성의 매트릭스수지와 입상 혹은 비늘편상 혹은 침상의 금속편을 함유한다. 또한, 상기 이방도전성접착제는 매트릭스수지와 금속입자 혹은 표면에 금속층이 형성된 유기수지입자로 이루어지는 도전성입자를 함유한다. IC소자와 제1 및 제2의 회로층을 가열압착할 때에, 매트릭스수지중에 함유되는 금속편 혹은 도전성입자가 IC소자의 규소로 이루어지는 베이스 기판에 밀착한 상태에서 고정되기 때문에 양호한 전기적 접속을 얻을 수 있다.
이방도전성접착제를 통해서 접속을 행할 경우에는 IC소자를 제1 및 제2의 회로층과 가열압착함으로써 전기적 접속을 하는 동시에, 제1 및 제2의 회로층의 틈을 봉지할 수 있다. 이 경우, 이방도전성접착제층의 두께의 합계를 적어도 상기 IC소자의 두께의 2분의 1 이상으로 하는 것이 제1 및 제2의 회로층의 봉지성을 얻을 수 있고, 고신뢰성을 실현하는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 제1 회로층의 안테나 회로를 형성하는 금속박 및 제2의 회로층을 형성하는 도전층의 적어도 하나는 알루미늄 혹은 동이다
상기 제1~제3의 예에 있어서, 제1 및 제2의 회로층의 제1 및 제2의 금속박의 적어도 하나는 유기수지 또는 종이로 이루어지는 베이스 기재에 지지되어 있다. 상기 유기수지는 염화비닐수지(PVC), 아크릴로니트릴부타디엔스티렌(ABS), 폴리에틸렌테레프탈레이트(PET), 글리콜 변성 폴리에틸렌테레프탈레이트(PETG), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트수지(PC), 2축 연신 폴리에스테르(O-PET), 폴리이미드수지로부터 선택된다.
상기 제1~제3의 예에 있어서, 제1의 회로층을 형성하는 방법으로서는, 예를 들면, 금속박을 이용해서 안테나 회로를 형성하고나서 베이스 기재 상에 설치하므로써 제1 회로층을 형성하는 방법, 베이스 기재 상에 금속박을 설치하고 나서 에칭 등에 의해 안테나 회로를 형성하므로써 제1의 회로층을 형성하는 방법이 있다.
상기 제1~제3의 예에 있어서, 제2 회로층을 형성하기 위해서 도전층을 베이스 기재 상에 설치하는 방법으로서는, 예를 들면, 금속박을 간단하게 상기 베이스 기재 상에 첩부만하는 방법이 있고, 상기 금속박에 대해서 에칭 등의 처리를 할 필요가 없으므로, 저코스트화 할 수 있는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 도1에 있어서 A-A'방향을 폭방향이라고 했을 때, 제2의 회로층은 슬릿을 걸쳐서 상기 IC소자에 걸리는 정도의 길이를 갖는 것이 필요하고, 안테나 회로의 폭과 거의 동등한 길이를 갖고 있는 것이 인렛 전체의 외관상 바람직하다.
상기 제1~제3의 예에 있어서, 상기 각 공정을 거쳐, 본 발명의 전자장치인 인렛구조를 얻을 수 있다.
상기 인렛에 대해서, RFID택의 형태로 사용할 때에는, 인렛의 상하에 커버 시트를 설치하는 것이 회로를 보호해서 쇼트 등을 막는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 상기 IC소자와 제2의 회로층을 이용하고, 슬릿을 걸친 접속 구조로 함으로써 상기 IC소자와 안테나 회로 상의 여진 슬릿의 고정밀도한 위치 맞춤이 불필요하기 때문에, 복수의 상기 IC소자를, 예를 들면, 체(篩)나 금형을 사용해서 정렬시키는 것과 같은 거친 위치 정밀도에서도, 일괄해서 제1의 회로층에 양호하게 설치할 수 있다. 즉, 상기 IC소자를 1개씩 설치한 경우에 비하여 뛰어난 생산성을 실현할 수 있다. 생산성을 향상시킴으로써 인렛 1개당의 택트 시간을 단축할 수 있다.
상기 제1~제3의 예에 있어서, 상기 IC소자와 제2의 회로층을 사용하고, 슬릿을 걸친 접속 구조를 형성하기 위해서, 도전성접착제 혹은 이방도전성접착제층을 통해서 접속을 하기 때문에 상기 IC소자의 규소로 이루어지는 베이스 기판 상에 금 등을 이용하여 전극을 형성할 필요가 없고, 저코스트화를 실현할 수 있다.
상기 제1~제3의 예에 있어서, 상기 IC소자와 제1 및 제2의 회로층의 전기적 접속은 도전성접착제 혹은 이방도전성접착제층을 통해서 행하고, 또한, 제1 및 제2의 회로층의 전기적 접속은 도전성접착제 혹은 이방도전성접착제층을 통한 접속, 혹은 초음파를 인가해서 행하는 접속, 혹은 복수의 침상의 돌기를 갖는 치구를 이용한 기계적 압접으로 행하기 때문에, 안테나 회로 상의 표면 도금이 불필요한 것, 또한, 금속접합을 형성하기 위해서 200℃이상의 고온에서의 본딩에 견디는 고내열성 베이스 기재가 불필요한 것으로 부터, 저렴한 베이스 기재 및 안테나 회로의 사용이 가능해지고, 저코스트화를 실현할 수 있다.
예를 들면, 종래의 금-주석 접합 등으로 접속할 경우에는 제1의 회로층의 베이스 기재로서 내열성이 높은 폴리이미드를 사용할 필요가 있는 것에 대해, 예를 들면, 저렴한 폴리에틸렌테레프탈레이트 등을 사용할 수 있다. 또한, 상기 접속부의 안테나 회로 상의 표면에 주석 도금 등을 실시할 필요가 없는 것으로 부터, 주석이나 땜납의 도금성이 나쁘지만 저렴한 알루미늄을 안테나 회로의 재료에 사용할 수 있다.따라서, 예를 들면, 폴리에틸렌테레프탈레이트의 베이스 기재에 알루미늄의 안테나 회로를 형성해서 얻어진 제1의 회로층은 저렴한 RFID택용 인렛을 제조하기 위한 바람직한 부재이다.
즉, 본 발명의 전자장치는 IC소자와 슬릿이 형성된 송수신 안테나로서 동작하는 제1의 회로층과, 상기 IC소자와 상기 안테나를 전기적으로 접속하는 단락판으로서 동작하는 제2의 회로층을 포함하는 전자장치에 있어서, 상기 IC소자는 규소로 이루어지는 베이스 기판과, 베이스 기판 상에 반도체회로가 형성된 반도체 회로층과, 반도체 회로층 상에 형성된 전극을 가지고, 마주 본 1조의 각각의 면에 위치하는 상기 전극(베이스 기판의 한쪽 면) 및 상기 베이스 기판면(베이스 기판의 다른 쪽 면)중 한쪽이 상기 제1의 회로층과 전기적으로 접속하고, 나머지 한쪽이 상기 제2의 회로층과 전기적으로 접속하고 있는 것을 특징으로 하는 전자장치이다.
상기 제1~제3의 예에서 설명한 것과 같이, 적어도 상기 IC소자의 규소로 이루어지는 베이스 기판면과 제1 및 제2의 회로층의 전기적 접속부가 도전성접착제 혹은 이방도전성접착제를 통해서 행하여지는 것에 따라, 인렛을 저코스트로 생산할 수 있는 동시에, 그 생산성을 비약적으로 향상시킬 수 있다.
[도1] 도1은 본 발명의 인렛을 상면에서 본 구조를 나타내는 도면이다.
[도2] 도2는 본 발명의 샌드위치·안테나 구조의 인렛을 상면에서 본 구조와 단면구조를 나타내는 도면이다.
[도3] 도3은 본 발명의 제1의 실시형태를 설명하기 위한 제조 공정도이다.
[도4] 도4는 본 발명의 제2의 실시형태를 설명하기 위한 제조 공정도이다.
[도5] 도5는 본 발명의 제3의 실시형태를 설명하기 위한 제조 공정도이다.
[도6] 도6은 본 발명의 제4의 실시형태를 설명하기 위한 제조 공정도이다.
이하, 본 발명의 바람직한 실시예에 관하여 도면을 이용해서 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
<제1의 실시형태>
이하, 도3을 이용하여, 제1의 실시형태를 설명한다.
우선, 도3(a)에 나타낸 바와 같이, 두께 50㎛의 폴리에틸렌테레프탈레이트에 의한 베이스 기재(22)에 두께 9㎛의 알루미늄 박을 접착제로 붙인 테이프상 기재의 알루미늄 박면에, 스크린 인쇄로 에칭 레지스트를 형성한 후, 에칭액에 염화제이철수용액을 이용하고, 안테나 회로(21)를 형성하여, 제1의 회로층(10)을 작성한다. 여기에서, 안테나 회로(21)의 안테나 폭을 2.5mm, 슬릿 폭을 0.5mm로 했다.
도면은 이하의 공정을 포함하고, 도2의 B-B'에서 절단했을 경우의 단면을 나타낸다.
다음에, 도3(b)에 나타낸 바와 같이, 안테나 회로(21) 상의 소정의 위치에, 폭 2mm의 이방도전성접착 필름(40)(AC-2052P-45(히타치화성공업(주)제))을 80℃에서 라미네이트 하고, 세퍼레이터 필름을 벗겨서 이방도전성접착제층(40)을 형성했다.
다음에, 도3(c)에 나타낸 바와 같이, IC소자(10)를 안테나 회로(21) 상의 소정의 위치에 위치 맞춤하고 가고정했다. 도면에는 전극(13)이 안테나 회로(21)면에 대향도록 나타냈지만, 상하를 반전해 베이스 기판(11)이 안테나 회로(21)면에 대향하도록 가고정해도 지장은 없다.
다음에, 도3(d)에 나타낸 바와 같이, 두께 50㎛의 폴리에틸렌테레프탈레이트에 의한 베이스 기재(32)에 두께 9㎛의 알루미늄 박을 접착제로 붙인 폭 2mm의 테이프상 기재의 알루미늄 박면 상에, 상기 테이프 기재와 같은 폭의 상기 이방도전 성접착 필름(40)을 80℃에서 라미네이트하고, 세퍼레이터 필름을 벗기고, 이방도전성접착제층(40)에 부착된 제2의 회로층(30)으로 한 후, 상기 이방도전성접착제층(40)이 IC소자(10)에 대향하는 방향으로, 제1의 회로층(20)과 소정의 위치에 맞추어 가고정했다.
다음에, 도3(e)에 나타낸 바와 같이, 이방도전성접착재층(40)에 부착된 제2의 회로층(30)측에서 압착 헤드를 강하하고, 압력 12MPa, 온도 180℃, 가열 시간 15초의 조건에서, 상기 이방도전성접착제층(40)에 부착된 제2의 회로층(30)을 제1의 회로층(20)의 상기 IC소자(10) 및 안테나 회로(21)에 대하여 소정의 위치에 일괄해서 가열압착함과 동시에, 제1의 회로층(20)과 제2의 회로층(30)의 틈을 봉지했다. 압착 헤드에는 상기 IC소자(10)와 제1의 회로층(20) 및 제2의 회로층(30)의 접속과, 제1의 회로층(20) 및 제2의 회로층(30)의 접속이 동시에 일어날 수 있도록, 상기 IC소자(10)의 두께 분의 돌기가 소정의 위치에 형성되어 있다.
이상의 공정에서, 도2 및 도3(e)에 나타내는 형상의 인렛을 얻었다. 또한, 통신 시험을 행한 결과, 통신 불량은 없었다.
본 공정을 이용하면, IC소자(10)의 규소로 이루어지는 베이스 기판(11)(상기 다른 쪽 면) 상에 전극을 형성할 필요가 없기 때문에, 양호한 통신 특성을 갖는 인렛을 저코스트로 실현할 수 있다.
<제2의 실시형태>
이하, 도4를 이용하여, 제2의 실시형태를 설명한다.
우선, 도4(a)에 나타낸 바와 같이, 도3(c)까지는 제1의 실시형태와 동일한 공정을 이용하여, 상기 제1의 회로층(20)의 가공을 행하고, 상기 이방도전성접착 필름을 안테나 회로 상에 라미네이트 하여 이방도전성접착제층(40)을 형성하고, 안테나 회로(21) 상의 소정의 위치에, 상기 IC소자(10)를 가고정했다.
다음에, 도4(b)에 나타낸 바와 같이, 상기 IC소자(10)의 안테나 회로(21)에 대향하는 면과는 반대면 상에 은 필러 함유 도전성접착제(50)를 도포했다.
다음에, 도4(c)에 나타낸 바와 같이, 두께 50㎛의 폴리에틸렌테레프탈레이트에 의한 베이스 기재(32)에, 두께 9㎛의 알루미늄 박을 접착제로 붙여서 도전층(31)으로 하고, 폭 2mm의 테이프상의 제2의 회로층(30)으로 한 후, 상기 알루미늄 박에 의한 도전층(31)이 IC소자(10)에 대향하는 방향으로, 제1의 회로층(20)과 소정의 위치에 맞추어 가고정했다
다음에, 도4(d)에 나타낸 바와 같이, 제2의 회로층(30)측에서 압착 헤드를 강하하고, 압력 12MPa, 온도 180℃, 가열시간 15초의 조건에서, 상기 제2의 회로층(30)을 제1의 회로층(20)의 상기 IC소자(10) 및 안테나 회로(21)에 대하여 소정의 위치에 일괄해서 가열압착하는 동시에, 제1의 회로층(20)과 제2의 회로층(30)의 틈을 봉지했다. 압착 헤드에는, 상기 IC소자(10)와 제1의 회로층(20) 및 제2의 회로층(30)의 접속과, 제1의 회로층(20) 및 제2의 회로층(30)의 접속이 동시에 일어날 수 있도록, 상기 IC소자(10)의 두께 분의 돌기가 소정의 위치에 형성되어 있다.
이상의 공정에서, 도2 및 도4(d)에 나타내는 형상의 인렛을 얻었다. 또한, 통신 시험을 행한 결과, 통신 불량은 없었다.
본 공정를 이용하면, 제1의 실시형태와 동일하게 IC소자(10)의 규소로 이루 어지는 베이스 기판(11)(상기 다른 쪽 면) 상에 전극을 형성할 필요가 없기 때문에, 양호한 통신 특성을 갖는 인렛을 저코스트로 실현할 수 있다.
<제3의 실시형태>
이하, 도5를 이용하여, 제3의 실시형태를 설명한다.
우선, 도5(a)에 나타낸 바와 같이, 도3(c)까지는 제1의 실시형태와 동일한 공정을 이용하여, 상기 제1의 회로층(20)의 가공을 행하고, 상기 이방도전성접착 필름을 안테나 회로(21) 상의 IC소자(10)의 설치 위치의 근방의 소정의 위치에 라미네이트하여 이방도전성접착제층(40)을 형성하고, 안테나 회로(21) 상의 소정의 위치에 상기 IC소자(10)를 가고정했다.
다음에, 도5(b)에 나타낸 바와 같이, 도3(d)와 동일한 공정을 이용하여, 이방도전성접착제층(40)을 IC소자(10)의 접속 위치의 근방의 소정의 장소에 형성한 이방도전성접착제층(40)에 부착된 제2의 회로층(30)을 준비한 후, 상기 이방도전성접착제층(40)이 IC소자(10)에 대향하는 방향으로, 제1의 회로층(20)과 소정의 위치에 맞추어 가고정했다.
다음에, 도5(c)에 나타낸 바와 같이, 제2의 회로층(30)측에서 압착 헤드를 강하하고, 압력 12MPa, 온도 180℃, 가열시간 15초의 조건에서 상기 제2의 회로층(30)을 제1의 회로층(20)의 상기 IC소자(10)에 대하여 소정의 위치에 일괄해서 가열압착하는 동시에, 제1의 회로층(20)과 제2의 회로층(30) 사이의 IC소자(10)의 근방을 봉지했다.
다음에, 도5(d)에 나타낸 바와 같이, 제2의 회로층(30)과 제1의 회로층(20) 의 접속부에 제2의 회로층(30)측으로부터 초음파 접합헤드(110)를 강하하고, 출력 1W의 초음파진동을 압력 12MPa, 온도 180℃, 인가시간 1초의 조건에서 인가하면서 초음파접합을 행하였다.
이상의 공정에서, 도2 및 도5(d)에 나타내는 형상의 인렛을 얻었다. 또한, 통신 시험을 행한 결과, 통신 불량은 없었다.
본 공정을 이용하면, 제1 및 제2의 실시형태와 동일하게, IC소자(10)의 규소로 이루어지는 베이스 기판(11) 상(상기 다른 쪽 면)에 전극을 형성할 필요가 없기 때문에 양호한 통신 특성을 갖는 인렛을 저코스트로 실현할 수 있다.
<제4의 실시형태>
이하, 도6을 이용하여, 제4의 실시형태를 설명한다.
우선, 도6(a)에 나타낸 바와 같이, 도5(c)까지는 제3의 실시형태와 동일한 공정을 이용하여, 제1의 회로층(20)의 가공, 이방도전성접착제층(40)의 형성, 안테나 회로(21) 상의 소정의 위치에서의 IC소자(10)를 가고정, 이방도전성접착제층(40)에 부착된 제2의 회로층(30)의 준비 및 제1의 회로층(20)에의 가고정, 제2의 회로층(30)의 가열압착을 순서대로 행하였다.
다음에, 도6(b)에 나타낸 바와 같이, 제1의 회로층(20)과 제2의 회로층(30)의 접속부를 다수의 침상의 요철을 갖는 1조의 코킹(caulking) 치구(120)를 이용해서 압접을 행하였다. 압접에 의해 제1의 회로층(20)과 제2의 회로층(30)의 알루미늄 박끼리가 소성변형을 일으키고, 기계적으로 접촉한 상태에서 고정되어 전기적 접속을 얻을 수 있다. 즉, 제1의 회로층(20)의 안테나 회로(21)와 제2의 회로 층(30)의 도전층(31)이 전기적으로 접속한다.
이상의 공정에서, 도2 및 도6에 나타내는 형상의 인렛을 얻었다. 또한, 통신 시험을 행한 결과, 통신 불량은 없었다.
본 공정을 이용하면, 제1~제3의 실시형태와 동일하게 IC소자(10)의 규소로 이루어지는 베이스 기판(11) 상(상기 다른쪽 면)에 전극을 형성할 필요가 없기 때문에 양호한 통신 특성을 가지는 인렛을 저코스트로 실현할 수 있다.
이상의 실시예의 결과를 정리해서 표1에 나타낸다.
[표 1]
실시형태 통신불량 (불량수/총수) 최대통신거리 평균치(mm) 최대통신거리 최소치(mm)
제1의 실시형태 0/40 252 247
제2의 실시형태 0/40 251 245
제3의 실시형태 0/40 251 246
제4의 실시형태 0/40 252 246

Claims (9)

  1. IC소자와, 제1 및 제2의 회로층을 포함하는 전자장치에 있어서,
    상기 IC소자는, 규소로 이루어지는 베이스 기판과, 상기 베이스 기판의 한쪽 면에 반도체회로가 형성된 반도체 회로층과, 상기 반도체 회로층 상에 형성된 전극을 가지고,
    상기 제1의 회로층이 상기 베이스 기판의 다른 쪽 면 또는 상기 전극의 어느한쪽과, 상기 제2의 회로층이 상기 베이스 기판의 다른 쪽 면 또는 상기 전극의 나머지 한쪽과 각각 전기적으로 접속하고 있는 것을 특징으로 하는 전자장치.
  2. 제1항에 있어서, 적어도, 상기 베이스 기판의 다른 쪽 면은 상기 제1 또는 제2의 회로층과 도전성접착제를 통해서 접속되는 것을 특징으로 하는 전자장치.
  3. 제2항에 있어서, 상기 도전성접착제는 열경화성의 매트릭스수지와, 입상 혹은 비늘편상 혹은 침상의 금속편으로 이루어지는 것을 특징으로 하는 전자장치.
  4. 제1항에 있어서, 적어도, 상기 베이스 기판의 다른 쪽 면은 상기 제1 또는 제2의 회로층과 이방도전성접착제를 통해서 접속되는 것을 특징으로 하는 전자장치.
  5. 제4항에 있어서, 상기 이방도전성접착제는 매트릭스수지와, 금속입자 혹은 표면에 금속층이 형성된 유기수지입자로 이루어지는 도전성입자를 함유하는 것을 특징으로 하는 전자장치.
  6. 제4항 또는 제5항에 있어서, 상기 IC소자는 상기 이방도전접착제의 매트릭스수지에 의해 봉지되어 있는 것을 특징으로 하는 전자장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 또는 제2의 회로층의 적어도 한쪽은 알루미늄 혹은 동에 의한 도전층을 포함하는 것을 특징으로 하는 전자장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 또는 제2의 회로층의 적어도 하나는 유기수지로 이루어지는 베이스 기재에 지지되어 있고, 상기 유기수지는 염화비닐수지(PVC), 아크릴로니트릴부타디엔스티렌(ABS), 폴리에틸렌테레프탈레이트(PET), 글리콜 변성 폴리에틸렌테레프탈레이트(PETG), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트수지(PC), 2축 연신 폴리에스테르(0-PET), 폴리이미드수지로부터 선택되는 것을 특징으로 하는 전자장치.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 또는 제2의 회로층의 적어도 한쪽은 종이로 이루어지는 베이스 기재에 지지되어 있는 것을 특징으로 하 는 전자장치.
KR1020067017616A 2004-02-06 2005-02-02 전자장치 Expired - Fee Related KR100879416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00030535 2004-02-06
JP2004030535 2004-02-06

Publications (2)

Publication Number Publication Date
KR20060126801A true KR20060126801A (ko) 2006-12-08
KR100879416B1 KR100879416B1 (ko) 2009-01-19

Family

ID=34836004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017616A Expired - Fee Related KR100879416B1 (ko) 2004-02-06 2005-02-02 전자장치

Country Status (7)

Country Link
US (1) US20090065586A1 (ko)
EP (1) EP1715445A4 (ko)
JP (1) JP4518024B2 (ko)
KR (1) KR100879416B1 (ko)
CN (1) CN1918583B (ko)
TW (1) TW200527312A (ko)
WO (1) WO2005076202A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI7351U1 (fi) * 2006-09-19 2007-01-12 Upm Kymmene Wood Oy Puulevy
WO2009011375A1 (ja) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. 無線ｉｃデバイスおよびその製造方法
EP2836878B1 (en) * 2012-04-11 2019-02-27 IMPINJ, Inc. Rfid integrated circuits and tags with antenna contacts on multiple surfaces
US10600753B2 (en) * 2015-08-28 2020-03-24 Texas Instruments Incorporated Flip chip backside mechanical die grounding techniques
DE102016103790B8 (de) 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
MX2018013731A (es) * 2016-05-11 2019-08-01 Flex Automotive Gmbh Montaje de circuitos electricos y metodo para la fabricacion del mismo.
JP2019004266A (ja) * 2017-06-13 2019-01-10 富士通株式会社 アンテナ装置および電子機器
SE545307C2 (en) * 2019-05-29 2023-06-27 Digital Tags Finland Oy Method and apparatus for producing a radio-frequency identification (rfid) transponder

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061096A (ja) * 1992-06-17 1994-01-11 Omron Corp カード形基板及びその製造方法
DE69927342T2 (de) * 1998-07-08 2006-06-22 Dai Nippon Printing Co., Ltd. Kontaktlose chipkarte und verfahren zu ihrer herstellung
AU5104600A (en) * 1999-06-03 2000-12-28 Toyo Kohan Co. Ltd. Process for producing printed wiring board, ic card and printed wiring substrate
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP3398705B2 (ja) * 2000-02-24 2003-04-21 九州日本電気株式会社 半導体装置
JP2002017614A (ja) * 2000-07-07 2002-01-22 Toto Ltd 便座装置
JP2002164392A (ja) * 2000-11-28 2002-06-07 Toppan Forms Co Ltd Ｉｃチップの実装方法
US6407669B1 (en) * 2001-02-02 2002-06-18 3M Innovative Properties Company RFID tag device and method of manufacturing
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
JP2003076969A (ja) * 2001-08-31 2003-03-14 Oji Paper Co Ltd Ｉｃチップ実装体
JP2003196631A (ja) * 2001-12-27 2003-07-11 Toppan Forms Co Ltd 耐曲折性を有するｉｃメディア
JP2003228698A (ja) * 2002-02-04 2003-08-15 Oji Paper Co Ltd 非接触型ｉｃカード
US7015479B2 (en) * 2003-07-31 2006-03-21 Eastman Kodak Company Digital film grain

Also Published As

Publication number Publication date
US20090065586A1 (en) 2009-03-12
TWI295789B (ko) 2008-04-11
WO2005076202A1 (ja) 2005-08-18
EP1715445A1 (en) 2006-10-25
KR100879416B1 (ko) 2009-01-19
TW200527312A (en) 2005-08-16
EP1715445A4 (en) 2016-08-31
CN1918583A (zh) 2007-02-21
JP4518024B2 (ja) 2010-08-04
JPWO2005076202A1 (ja) 2007-08-02
CN1918583B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
EP1769430B1 (en) Rfid device and method of forming
US7102520B2 (en) RFID device and method of forming
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
EP3490067B1 (en) Substrate for rfid tags, rfid tag and rfid system
KR100770193B1 (ko) Ｉｃ 카드
US6518885B1 (en) Ultra-thin outline package for integrated circuit
US11875210B2 (en) Wireless communication device and method of manufacturing same
KR101007415B1 (ko) 전자장치의 제조방법
JP4353181B2 (ja) 電子装置の製造方法
KR100879416B1 (ko) 전자장치
KR100841825B1 (ko) 전자장치의 제조방법
JP4626192B2 (ja) 半導体装置
JP4449477B2 (ja) 電子インレット

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20060831

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
AMND Amendment
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070927

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20080829

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070927

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20080930

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20080829

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20081127

Appeal identifier: 2008101010111

Request date: 20080930

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20080930

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20080930

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080425

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20061010

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20081127

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20081104

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111230

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130110

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150105

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160104

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171023