[go: up one dir, main page]

KR20060120449A - 정합 회로 - Google Patents

정합 회로 Download PDF

Info

Publication number
KR20060120449A
KR20060120449A KR1020060044565A KR20060044565A KR20060120449A KR 20060120449 A KR20060120449 A KR 20060120449A KR 1020060044565 A KR1020060044565 A KR 1020060044565A KR 20060044565 A KR20060044565 A KR 20060044565A KR 20060120449 A KR20060120449 A KR 20060120449A
Authority
KR
South Korea
Prior art keywords
matching
matching block
circuit
block
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020060044565A
Other languages
English (en)
Other versions
KR100748040B1 (ko
Inventor
아츠시 후쿠다
히로시 오카자키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20060120449A publication Critical patent/KR20060120449A/ko
Application granted granted Critical
Publication of KR100748040B1 publication Critical patent/KR100748040B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 대응하는 주파수대의 수가 늘어나도 소형화할 수 있는 멀티 밴드 대응 정합 회로를 제공하는 것을 목적으로 한다. 본 발명의 정합 회로는 임피던스가 주파수 특성을 갖는 부하와 주파수 특성을 갖지 않는 부하 사이에 접속되고, 주파수 특성을 갖는 부하에 일단을 접속하는 제1 정합 블록과, 제1 정합 블록에 직렬로 접속되는 집중 상수 소자로 형성되는 제2 정합 블록을 구비한다. 그리고, 어느 주파수대를 이용할 때에는 제1 정합 블록과 제2 정합 블록의 직렬의 임피던스로 정합을 취한다. 다른 주파수대를 이용할 때에는 제2 정합 블록의 양단에 부 정합 블록을 접속함으로써 π형 회로를 구성한다. 그리고, 그 주파수에서 이 π형 회로와 주파수 특성을 갖지 않는 부하의 합성 임피던스를 Z0으로 함으로써 제2 정합 블록의 영향을 배제한다.
정합 회로, 부하, 임피던스, 집중 상수, 주파수, 멀티 밴드, π형 회로

Description

정합 회로{MATCHING CIRCUIT}
도 1은 종래의 800MHz/2GHz대 전력 증폭기의 구성을 도시한 도면이다.
도 2는 도 1의 각 전력 증폭기의 구성을 도시한 도면이다.
도 3은 종래의 정합 회로를 도시한 도면이다.
도 4는 종래의 정합 회로의 대응 가능한 주파수대의 수를 3개로 한 예를 나타낸 도면이다.
도 5는 본 발명의 정합 회로의 기본 구성을 도시한 도면이다.
도 6a는 낮은 주파수대(f2)에서의 동작을 설명하는 도면이다.
도 6b는 높은 주파수대(f1)에서의 동작을 설명하는 도면이다.
도 7은 도 5에 도시한 본 발명의 정합 회로의 π형 회로를 T형 회로로 치환한 구성을 도시한 도면이다.
도 8은 도 5에 도시한 본 발명의 정합 회로를 복수의 주파수대에 적응할 수 있도록 일반화한 도면이다.
도 9는 N개의 주파수대의 이미지를 도시한 도면이다.
도 10은 T형 회로를 2개 이용한 정합 회로의 실시예를 도시한 도면이다.
도 11은 T형 정합 회로를 이용한 본 발명의 정합 회로를 복수의 주파수대에 적응할 수 있도록 일반화한 도면이다.
도 12는 T형 정합 회로를 이용한 본 발명의 정합 회로의 다른 구성예를 도시한 도면이다.
도 13은 부 정합 블록을 직렬로 접속한 T형 정합 회로를 이용한 본 발명의 정합 회로의 구성예를 도시한 도면이다.
도 14는 도 5의 제2 정합 블록을 L형 회로로 구성한 예를 도시한 도면이다.
도 15는 T형 회로를 이용한 제2 정합 블록의 구성을 도시한 도면이다.
도 16은 T형 회로를 이용한 제2 정합 블록의 다른 구성을 도시한 도면이다.
도 17은 제1 정합 블록을 복수의 소자로 구성한 예를 도시한 도면이다.
도 18은 본 발명의 정합 회로를 증폭 회로에 응용한 예를 도시한 도면이다.
도 19a는 도 18의 구성으로 2GHz대용으로 설정한 경우의 시뮬레이션 결과를 도시한 도면이다.
도 19b는 도 18의 구성으로 1GHz대용으로 설정한 경우의 시뮬레이션 결과를 도시한 도면이다.
본 발명은 복수의 주파수 대역에서 임피던스가 다른 회로 간의 정합을 확립하는 멀티 밴드 대응의 정합 회로에 관한 것이다. 예컨대 이동 통신, 위성 통신에 사용되는 복수의 주파수 대역의 신호를 고효율로 증폭하는 소형 멀티 밴드 전력 증폭기에 내장되는 정합 회로에 관한 것이다.
무선 통신에 의해 제공되는 서비스의 다양화에 따라, 무선기에는 복수의 주파수 대역의 신호를 처리하는 멀티 밴드화가 요구되고 있다. 무선기에 포함되는 불가결한 장치로서 전력 증폭기가 있다. 효율이 양호한 증폭을 행하기 위해서는 증폭 소자와 그 주변 회로 사이의 임피던스 정합을 취할 필요가 있으며, 정합 회로가 사용된다. 종래의 멀티 밴드 전력 증폭기의 일례로서, 문헌 1(NTT DoCoMo 테크니컬 저널 Vol.10, No.1: "이동기")에 나타낸 것과 같은 기술이 개시되어 있다.
문헌 1에 나타낸 800MHz/2GHz대 전력 증폭기의 구성을 도 1에 나타내어 동작을 설명한다. 송신기로부터의 송신 신호는 단극 쌍투 스위치(SPDT:single pole double throw switch)인 입력 스위치(150)의 단극 단자에 입력된다. 그리고, 송신 신호는 입력 스위치(150)를 전환함으로써 입력 스위치(150)의 쌍투 단자에 접속된 800MHz대 증폭기(151) 또는 2GHz대 증폭기(152)에 입력된다. 800MHz대 증폭기(151) 및 2GHz대 증폭기(152)의 출력 신호는 단극 쌍투 스위치인 출력 스위치(153)에서 전환되어 안테나로 공급된다.
도 2에 800MHz대 증폭기(151) 및 2GHz대 증폭기(152)의 구성을 나타내었다. 각 증폭기는 입력측 정합 회로(160)와 증폭 소자(161)와 출력측 정합 회로(162)의 직렬 접속으로 구성된다. 입력측 정합 회로(160)는 주파수 신호를 공급하는 임피던스가 주파수 특성을 갖지 않는 신호원(163)과 증폭 소자(161) 간 정합을 취한다. 출력측 정합 회로(162)는 증폭 소자(161)의 출력 임피던스와 부하(164) 간 정합을 취한다.
각 증폭기를 구성하는 증폭 소자(161)의 입출력 임피던스는 주파수대에 따라 다르므로, 동일한 증폭 소자(161)를 사용하였다고 해도, 주파수에 의해 입력측 정합 회로(160)와 출력측 정합 회로(162)는 다르다. 따라서, 도 1에 도시한 바와 같이 각 주파수대에 대응한 별개의 증폭기(151, 152)가 필요하였다. 따라서, 동작 주파수 대역이 증가함에 따라 송신기 전체의 회로 면적이 증대하는 과제가 있었다.
증폭기의 회로 면적을 증가시키지 않기 위해서는, 정합 회로를 광대역 설계로 하는 방법도 생각할 수 있다. 그러나, 협대역 설계된 정합 회로와 비교하여 이득 및 효율의 저하가 발생하게 된다. 따라서, 이들 과제에 대하여 본원 출원인은 앞서 문헌 2(국제 공개 제WO2004/082138호 팜플렛)에 나타낸 멀티 밴드화에 대응 가능하게 한 정합 회로를 제안하였다. 문헌 2에서 개시한 증폭기의 입력 정합 회로를 도 3에 나타내었다. 예컨대 FET의 입력 임피던스는 주파수 특성을 갖는 부하(170)(임피던스(ZL(f)))로서 표현할 수 있다. 이 부하(170)가 접속되는 제1 단자(P1)에는 주 정합 블록(171)이 접속된다. 주 정합 블록(171)의 타단(A점)은 어느 리액턴스 값을 갖는 지연 회로(172)의 일단과 접속된다. 지연 회로(172)의 타단(B점)은 임피던스가 Z0(이하, 주파수에 따라 변화하지 않는 임피던스를 Z0이라고 한다)인 신호원(173)과 접속된다.
주 정합 블록(171)은 주파수대(f1)에서 부하(170)의 임피던스(ZL(f1))와 신호원(173)의 임피던스(Z0)가 정합되도록 설계되어 있다. 즉, 주 정합 블록(171)은 주파수(f1)에 대한 정합 회로가 된다. 지연 회로(172)는 분포 상수 소자로 구성되며, 그 특성 임피던스는 잘 알려져 있는 바와 같이 식 (1)에 나타낸 관계에 있다.
Figure 112006034625741-PAT00001
여기서, L은 분포 상수 소자의 인덕턴스, C는 분포 상수 소자의 커패시턴스이다. 따라서, 지연 회로(172)의 특성 임피던스를 Z0으로 해 둠으로써 주파수대(f1)에서 신호원(173)과 부하(170)의 정합은 취해지고 있다.
주파수대(f1)와 다른 주파수대(f2)(예컨대 주파수대(f1)보다 주파수대(f2) 쪽이 낮음)일 때에는 부하(170)의 임피던스가 ZL(f2)로 변화된다. 또한 주 정합 블록(171)은 주파수(f1)에 대한 정합 회로이기 때문에, 주파수(f2)에서는 신호원(173)과 부하(170)의 정합이 취해지지 않는다. 따라서, B점에 스위치 소자(174)를 통하여 부 정합 블록(175)을 접속하였다. 그리고, 주파수대(f2)일 때에는 스위치 소자(174)를 도통 상태로 한다. 이러한 구성으로 함으로써 A점에서 부하(170)측을 바라본 임피던스가 어느 값이어도, B점에서 지연 회로(172) 측을 본 임피던스를 Z0으로 할 수 있다. 여기서, 지연 회로(172)의 지연량은 주파수대(f2)에 있어서 B점에서 정합시키기 위하여 필요한 지연량으로 설정되어 있다.
도 3에 도시한 정합 회로와 같은 개념으로 대응 가능한 주파수대를 3개로 늘린 예를 도 4에 나타내었다. 주파수대의 수를 2개에서 3개로 함으로써 지연 회로(180)와 스위치 소자(181)와 부 정합 블록(182)의 세트가 1세트 더 늘어난다. 제3 주파수대(f3)에서, 부하(170)의 임피던스(ZL(f3))를 지연 회로(180)와 부 정합 블록(182)에 의해 C점에서 지연 회로(180) 측을 본 임피던스를 Z0이 되도록 조정한다. 한편, 지연 회로의 특성 임피던스는 주파수에 의존하지 않고 일정하므로, 주파수대 (f1)의 경우에는 스위치 소자(174)와 스위치 소자(181)를 비 도통 상태로 하고, 주파수대(f2)의 경우에는 스위치 소자(174)를 도통 상태로 하고, 주파수대(f3)의 경우에는 스위치 소자(181)를 도통 상태로 하면, 각 주파수에서 신호원(173)과 부하(170)의 정합을 취할 수 있다.
이와 같이 주파수에 따라 임피던스가 변화되지 않는 지연 회로를 다단으로 직렬 접속함과 함께, 지연 회로 사이에 스위치 소자를 통하여 접속되는 부 정합 블록을 설치함으로써 복수의 주파수대에 대하여 정합 가능한 정합 회로를 실현하고 있다. 한편, 주파수대(f3)에서 필요한 지연량은 지연 회로(172)와 지연 회로(180)의 합으로 주어진다.
지연 회로(172 및 180)는 전송 선로로 하는 것이 현실적이다. 그러나, 전송선로는 특히 주파수가 낮은 경우에 회로 중에서는 비교적 큰 부품이 된다. 예컨대 부하(170)를 FET로 하여 주파수 1GHz에서의 증폭기를 설계한 경우, 50Ω의 전송 선로는 소자는 폭 0.63mm, 길이가 9.22mm인 선로가 되어, 10mm 전후의 길이를 갖는 부품이 되어 버린다.
상기 문헌 2에 개시한 기술에서는 지연 회로는 현실적으로는 전송 선로로 구성된다. 그러나 전송 선로의 경우, 길이가 비교적 길어지기 쉽다. 특히 사용하는 주파수대가 낮은 경우에는 지연 회로로서의 전송 선로의 면적이 커져 정합 회로 전체도 대형화된다는 과제가 있었다. 한편, 이 과제는 사용하는 주파수 대역이 낮아질수록, 그리고 많아질수록 커진다.
동작 주파수 대역이 증가함에 따라 송신기 전체의 회로 면적이 증대하는 과제가 있었다.
전송 선로의 경우, 길이가 비교적 길어지기 쉽다. 특히 사용하는 주파수대가 낮은 경우에는 지연 회로로서의 전송 선로의 면적이 커져 정합 회로 전체도 대형화된다는 과제가 있었다. 한편, 이 과제는 사용하는 주파수 대역이 낮아질수록, 그리고 많아질수록 커진다.
본 발명의 정합 회로는 임피던스가 주파수 특성을 갖는 부하에 일단을 접속하는 제1 정합 블록과, 제1 정합 블록에 직렬로 접속되는 집중 상수 소자로 형성되는 제2 정합 블록을 갖는다. 예컨대 제2 정합 블록은 가장 낮은 주파수대에서 신호원과 부하의 임피던스를 정합시킨다. 아울러, 높은 주파수대의 임피던스 정합을 위하여 π형 회로를 갖는다. π형 회로란 제2 정합 블록의 양단에 각각 스위치 소자 및 부 정합 블록을 접속한 회로이다.
이러한 구성에 의하면, 상기한 낮은 주파수대에서의 정합 조건을 제1 정합 블록과 제2 정합 블록간 직렬 접속으로 만들 수 있다. 또한 높은 주파수대의 경우에는 π형 회로의 값을 적절하게 설정함으로써, 높은 주파수대의 신호에 대하여 π형 회로의 임피던스를 Z0으로 하여, 제2 정합 블록의 임피던스를 영향이 없는 것으로 할 수 있다. 아울러, 제2 정합 블록은 집중 상수 소자로 구성되므로, 분포 상수 소자로 구성한 종래의 정합 회로보다 정합 회로의 크기를 소형으로 할 수 있다.
(발명의 상세한 설명)
실시예 1
도 5에 본 발명의 정합 회로의 기본 구성을 나타내었다. 본 발명의 정합 회로는 제1 정합 블록(2)과 집중 상수 소자로 이루어지는 정합 회로부(8)로 구성된다. 정합 회로부(8)는 제2 정합 블록(3), 스위치 소자(4, 5), 부(副) 정합 블록(6, 7)으로 구성되는 π형 회로이다. 제1 정합 블록(2)의 일단은 임피던스(ZL(f))의 주파수 특성을 갖는 소자(1)(본 예에서는 부하)가 접속되는 제1 단자(P1)에 접속된다. 제1 정합 블록(2)의 타단에는 제2 정합 블록(3)의 일단이 직렬로 접속된다. 제2 정합 블록(3)의 타단은 임피던스가 주파수 특성을 갖지 않는 임피던스(Z0)의 소자(9), 예컨대 신호원 등이 제2 단자(P2)를 통하여 접속된다. 또한 제2 정합 블록(3)의 제1 정합 블록(2) 측 단자에는 스위치 소자(4)와 부 정합 블록(6)의 직렬 회로가 접속된다. 제2 정합 블록(3)의 타단에는 스위치 소자(5)와 부 정합 블록(7)의 직렬 회로가 접속된다. 이와 같이 접속함으로써 정합 회로부(8)는 π형 회로로 되어 있다.
도 5의 정합 회로의 동작을 도 6a, 도 6b를 이용하여 설명한다. 도 6a는 낮은 주파수대(f2)에서의 동작을 설명하는 도면이다. 도 6b는 높은 주파수대(f1)에서의 동작을 설명하는 도면이다. 주파수대(f2)의 경우, 도 5의 스위치 소자(4와 5)는 비 도통이다. 따라서, 주파수대(f2)의 경우에는 주파수대(f2)에서의 소자(1)의 임피던스(ZL(f2))와, 제1 정합 블록(2)의 임피던스(Z1)와 제2 정합 블록(3)의 임피던스(Z2)(이하, 특별히 필요 없다고 생각되는 부분에서는 임피던스를 생략함)의 합(ZA)이 Z0이 되도록 제2 정합 블록의 Z2를 설정한다. 그 결과, 제2 단자(P2)에서 임피던스가 정합된다.
주파수대(f1)에서는 도 5의 스위치 소자(4, 5)가 도통 상태가 된다. 따라서, 도 6b에 도시한 바와 같이 정합 회로부(8)는 제2 정합 블록(3)의 양단에 각각 부 정합 블록(6, 7)이 접속된 π형 회로가 된다. 여기서, 제1 정합 블록(2)은 주파수대(f1)용 정합 회로이므로, 주파수(f1)에서는 A점에서 소자(9)의 Z0와 임피던스 정합이 취해져 있다. 따라서, 주파수대(f1)에서의 점 A에서 제2 단자(P2) 측을 본 합성 임피던스(Zπ)가 Z0과 같아(Z0=Zπ)지도록 설계함으로써 주파수대(f1)에서의 제2 정합 블록(3)의 임피던스의 영향을 배제할 수 있다. 구체적으로는, 부 정합 블록(6)의 임피던스를 Z3, 부 정합 블록(7)의 임피던스를 Z4라 하면, 식 (2)에 나타낸 조건이 되도록 Z3 및 Z4를 설계하면 된다.
Figure 112006034625741-PAT00002
이상 설명한 바와 같이, 주파수대(f1)에서의 소자(1)의 임피던스(ZL(f1))를 소자(9)의 Z0에 정합시키는 작용을 하는 것은 제1 정합 블록(2)이다. 또한 주파수대를 f1에서 f2로 변화시킴으로써 변화된 소자(1)의 ZL(f2)를 소자(9)의 Z0에 정합시키는 작용을 하는 것이 제2 정합 블록(3)이다. 나아가 주파수대(f1)에서 방해가 되는 제2 정합 블록(3)의 영향을 제거하는 작용을 하는 것이 부 정합 블록(6, 7)이 다.
도 5의 정합 회로부(8)는 T형 회로로도 구성할 수 있다. 정합 회로부를 T형 회로로 구성한 예를 도 7에 나타내었다. 도 7에서는 도 5의 제2 정합 블록(3)이 제2 정합 블록(31)과 직렬 제2 정합 블록(32)으로 치환되어 있다. 제2 정합 블록(31)의 일단은 A점에 접속된다. 제2 정합 블록(31)의 타단은 직렬 제2 정합 블록(32)의 일단에 접속된다. 직렬 제2 정합 블록(32)의 타단은 제2 단자(P2)에 접속된다. 제2 정합 블록(31)과 직렬 제2 정합 블록(32)의 접속점에 스위치 소자(33)를 통하여 부 정합 블록(34)이 접속된다.
도 5와 도 7의 관계는 잘 알려져 있는 Y-△ 변환(T-π 변환)의 관계에서는 변환할 수 없다. 도 5와 등가인 정합 회로로 하기 위해서는, 먼저 주파수대(f2)에서의 조건으로서 제2 정합 블록(3)의 임피던스 값이 Z2이어야 한다. 따라서, 제2 정합 블록(31)의 임피던스를 Za, 직렬 제2 정합 블록(32)의 임피던스를 Zb라 하면, Z2=Za+Zb의 관계가 필요하게 된다. π형 회로와 등가인 T형 회로로 하기 위해서는 이 조건에 더하여 부 정합 블록(34)의 임피던스의 값을 설계하면 된다. 물론 처음부터 정합 회로부(8)를 T형 회로로 설계하여도 됨은 말할 것도 없다. 이와 같이 정합 회로부(8)는 π형 회로에 한정되지 않으며 T형 회로로도 구성이 가능하다.
실시예 2
도 8은 도 5에 도시한 본 발명의 기본 구성을 복수의 주파수대에 적응할 수 있도록 일반화한 예이다. 이 정합 회로는 제1 정합 블록(2), L형 블록(43a∼43n), 션트 회로 블록(46a∼46n)으로 구성된다. 각 L형 블록(43i(i=a∼n))은 제2 정합 블록(40i), 제1 스위치 소자(41i), 제1 부 정합 블록(42i)으로 구성된다. 제2 정합 블록(40a)의 하나의 단자는 제1 정합 블록(2)에 접속되어 있다. 또한 제2 정합 블록(40a)의 다른 단자는 제2 정합 블록(40b)의 하나의 단자에 접속되어 있다. 이와 같이 각 제2 정합 블록(40i)은 직렬로 접속되어 있다. 제1 부 정합 블록(42i)은 제2 정합 블록(40i)의 제1 단자(P1) 측의 단자에 제1 스위치 소자(41i)를 통하여 접속되어 있다. 즉, 제2 정합 블록(40i), 제1 스위치 소자(41i), 제1 부 정합 블록(42i)에 의해 L형의 회로가 형성되어 있다.
L형 블록(43n)의 제2 단자(P2) 측에는 션트 회로 블록(46a∼46n)이 병렬로 접속되어 있다. 각 션트 회로 블록(46i(i=a∼n))은 직렬로 접속된 제2 스위치 소자(44i)와 제2 부 정합 블록(45i)으로 구성되어 있다.
이하, 3개의 L형 블록(43a∼43c)과 3개의 션트 회로 블록(46a∼46c)이 접속되어 있는 정합 회로의 동작과 설계 방법에 대하여 설명한다.
먼저 주파수대(f4)의 경우를 설명한다. 주파수대(f4)의 경우, 제1 스위치 소자(41a∼41c) 및 제2 스위치 소자(44a∼44c)는 모두 비 도통 상태이다. 소자(1)(임피던스(ZL(f4)))는 직렬로 접속된 3개의 제2 정합 블록(40a∼40c)을 통하여 소자(9)(임피던스(Z0))에 접속된다. 여기서, 소자(1)의 임피던스(ZL(f))는 주파수에 따라 변화된다. 또한 소자(9)는 신호원 등이며, 임피던스는 주파수에 의존하지 않는다. 여기서, 소자(1)와 제1 정합 블록(2)과 제2 정합 블록(40a, 40b)의 합성 임피던스를 Z0으로 변환하도록 제2 정합 블록(40c)을 설계한다. 이와 같이 제2 정 합 블록(40c)을 설계하면, 제2 정합 블록(40c)의 제2 단자(P2) 측의 끝에서 임피던스(Z0)로 정합된다.
주파수대(f3)의 경우에는, L형 블록(43c)의 스위치 소자(41c)와 션트 회로 블록(46a)의 제2 스위치 소자(44a)를 도통 상태로 한다. 이 경우, 제2 정합 블록(40c)의 양단에 제1 부 정합 블록(42c)과 제2 부 정합 블록(45a)이 접속되므로 π형 회로가 구성된다. 여기서, 소자(1)(임피던스(ZL(f3)))와 제1 정합 블록(2)과 제2 정합 블록(40a)에 의한 합성 임피던스를 Z0으로 정합시키도록 제2 정합 블록(40b)을 설계한다. 이와 같이 제2 정합 블록(40b)을 설계하면, 제2 정합 블록(40b)의 제2 단자(P2) 측(제2 정합 블록(40c)의 제1 단자(P1) 측)에서 소자(1)를 본 임피던스는 Z0이 된다. 또한 제1 부 정합 블록(42c)과 제2 부 정합 블록(45a)은 주파수(f3)에서 식 (2)를 만족하도록 설계한다. 이와 같이 설계함으로써 제2 정합 블록(40c)의 제1 단자(P1) 측(제2 정합 블록(40b)의 제2 단자(P2) 측)에서 소자(9)를 본 임피던스도 Z0이 된다. 즉, 제2 정합 블록(40c)의 임피던스의 영향을 배제할 수 있어 임피던스가 정합된다.
주파수대(f2)의 경우에는, L형 블록(43b)의 스위치 소자(41b)와 션트 회로 블록(46b)의 제2 스위치 소자(44b)를 도통 상태로 한다. 이 경우, 제2 정합 블록(40c)과 제2 정합 블록(40b)간 직렬 접속의 양단에 제1 부 정합 블록(42b)과 제2 부 정합 블록(45b)이 접속되므로 π형 회로가 구성된다. 소자(1)(임피던스(ZL(f2)))와 제1 정합 블록(2)에 의한 합성 임피던스를 Z0으로 정합시키도록 제2 정 합 블록(40a)을 설계한다. 이와 같이 제2 정합 블록(40a)을 설계하면, 제2 정합 블록(40a)의 제2 단자(P2) 측(제2 정합 블록(40b)의 제1 단자(P1) 측)에서 소자(1)를 본 임피던스는 Z0이 된다. 또한 제1 부 정합 블록(42b)과 제2 부 정합 블록(45b)은 주파수(f2)에서 식 (2)를 만족하도록 설계한다. 이와 같이 설계함으로써 제2 정합 블록(40b)의 제1 단자(P1) 측(제2 정합 블록(40a)의 제2 단자(P2) 측)에서 소자(9)를 본 임피던스도 Z0이 된다. 즉, 제2 정합 블록(40b, 40c)의 임피던스의 영향을 배제할 수 있어 임피던스가 정합된다.
주파수대(f1)의 경우에는, L형 블록(43a)의 스위치 소자(41a)와 션트 회로 블록(46c)의 제2 스위치 소자(44c)가 도통 상태가 된다. 이 경우, 제2 정합 블록(40c∼40a)의 양단에 제1 부 정합 블록(42a)과 제2 부 정합 블록(45c)이 접속되므로 π형 회로가 구성된다. 소자(1)의 임피던스(ZL(f1))를 Z0으로 정합시키도록 제1 정합 블록(2)을 설계한다. 이와 같이 제1 정합 블록(2)을 설계하면, 제1 정합 블록(2)의 제2 단자(P2) 측(제2 정합 블록(40a)의 제1 단자(P1) 측)에서 소자(1)를 본 임피던스는 Z0이 된다. 또한 제1 부 정합 블록(42a)과 제2 부 정합 블록(45c)은 주파수(f1)에서 식 (2)를 만족하도록 설계한다. 이와 같이 설계함으로써 제2 정합 블록(40a)의 제1 단자(P1) 측(제1 정합 블록(2)의 제2 단자(P2) 측)에서 소자(9)를 본 임피던스도 Z0이 된다. 즉, 제2 정합 블록(40a∼40c)의 임피던스의 영향을 배제할 수 있어 임피던스가 정합된다.
이상 설명한 바와 같이, 3개의 L형 블록과 션트 회로의 조합으로 4개의 주파 수대의 임피던스를 정합할 수 있다. 이를 일반화하면, N개의 L형 블록과 션트 회로의 조합으로 N+1의 주파수대의 임피던스가 정합 가능해진다.
도 9는 N개의 주파수대의 이미지를 나타내고 있다. 도 9의 가로 축은 주파수이고 세로 축은 전달할 전력이다. 이 도면에서는 N이 커질수록 주파수대는 낮아지는 관계를 일례로서 개시하고 있다.
한편, 도 8에서는 션트 회로 블록(46a∼46n)을 대응하는 주파수의 순서로 배열하였다. 그러나, 제1 부 정합 블록(42a∼42n)과의 일대일의 관계만 만족한다면 션트 회로 블록(46a∼46n)의 배열 방법은 아무래도 좋다.
또한 도통된 제1 스위치 소자와 제2 스위치 소자 사이에 직렬로 접속되는 제2 정합 블록은 집중 상수 소자로 구성되어 있다. 따라서, 제2 정합 블록의 수가 많아져도 전송 선로로 구성하는 경우와 비교하여 회로 전체를 현저하게 소형화할 수 있다.
실시예 3
π형 회로를 이용하여 일반화한 정합 회로를 도 8에 도시하여 설명하였으나, T형 회로로도 일반화된 정합 회로를 구성할 수 있다. 도 10에 T형 회로를 2개 이용한 정합 회로의 실시예를 나타내었다. 이 정합 회로는 제1 정합 블록(2), L형 블록부(63a), L형 블록부(63b), 제2 정합 블록(60c)으로 구성된다. 제1 정합 블록(2)의 일단은 소자(1)와 접속시키는 제1 단자(P1)와 접속되어 있다. 또한 제1 정합 블록(2)의 타단은 L형 블록부(63a) 내의 제2 정합 블록(60a)의 일단에 접속되어 있다. 제2 정합 블록(60a)의 타단에는 부 정합 블록(62a)이 제1 스위치 소자(61a) 를 통하여 접속되어 있다. 또한 제2 정합 블록(60a)의 타단은 L형 블록부(63b) 내의 제2 정합 블록(60b)의 일단에도 접속되어 있다. 제2 정합 블록(60b)의 타단에는 부 정합 블록(62b)이 제2 스위치 소자(61b)를 통하여 접속되어 있다. 또한 제2 정합 블록(60b)의 타단은 제2 정합 블록(60c)의 일단에도 접속되어 있다. 여기서, 제2 정합 블록(60a), 제1 스위치 소자(61a), 부 정합 블록(62a)으로 L형 블록부(63a)가 구성되어 있다. 또한 제2 정합 블록(60b), 제2 스위치 소자(61b), 부 정합 블록(62b)으로 L형 블록부(63b)가 구성되어 있다. 또한 2개의 L형 블록부(63a, 63b)와 하나의 제2 정합 블록(60c)에 의해 T형 정합 회로(64, 65)를 구성할 수 있다. T형 정합 회로(64)는 제2 정합 블록(60a, 62b), 제1 스위치 소자(61a), 부 정합 블록(62a)으로 구성된다. 또한 T형 정합 회로(65)는 제2 정합 블록(60c, 62c), 제2 스위치 소자(61b), 부 정합 블록(62b)으로 구성된다. 이와 같이 T형 정합 회로(64와 65)의 2단으로 3개의 주파수대에서 임피던스가 정합되는 정합 회로를 구성하고 있다.
주파수대(f3)의 경우에는, 스위치 소자(61a와 61b)를 비 도통으로 한다. 소자(1)의 임피던스는 주파수대에 따라 변화된다. 임피던스(ZL(f3))의 소자(1)는 직렬로 접속된 제1 정합 블록(2), 제2 정합 블록(60a, 60b, 60c)을 통하여 임피던스가 Z0의 소자(9)에 접속된다.
제2 정합 블록(60b)과 제2 정합 블록(60c)은 소자(1)와 제1 정합 블록(2), 제2 정합 블록(60a)의 합성 임피던스를 Z0으로 하도록 설계된다. 이와 같이 제2 정합 블록(60b)과 제2 정합 블록(60c)을 설계함으로써 제2 정합 블록(60c)의 제2 단자(P2)에서 임피던스 정합을 취할 수 있다.
주파수대(f2)의 경우에는 T형 정합 회로(65)를 구성하는 스위치 소자(61b)가 도통 상태가 된다. 제2 정합 블록(60a)은 임피던스(ZL(f2))의 소자(1)와 제1 정합 블록(2)의 합성 임피던스를 Z0으로 하도록 설계된다. 이와 같이 제2 정합 블록(60a)을 설계함으로써 D점에서 소자(1)를 본 임피던스는 Z0이 된다. 또한 부 정합 블록(62b)은 제2 정합 블록(60b, 60c)과 부 정합 블록(62b)과 소자(9)의 합성 임피던스가 Z0이 되도록 설계된다. 이와 같이 부 정합 블록(62b)을 설계하면, D점에서 소자(9) 측을 본 임피던스는 Z0이 된다. 따라서, D점에서 임피던스 정합을 취할 수 있다. 또한 제2 단자(P2) 측에서도 소자(1)를 본 임피던스는 Z0이다. 따라서, 제2 정합 블록(60c와 60b)과 부 정합 블록(62b)의 합성 임피던스는 정합 조건에 영향을 주지 않게 된다. 즉, 부 정합 블록(62b)은 주파수(f2)에서 제2 정합 블록(60c와 60b)의 영향을 배제하고 있다.
주파수대(f1)의 경우에는, T형 정합 회로(65)를 구성하는 스위치 소자(61b)가 비 도통 상태가 되고, T형 정합 회로(64)를 구성하는 스위치 소자(61a)가 도통 상태가 된다. 제1 정합 20블록(2)은 소자(1)의 임피던스(ZL(f1))와의 합성 임피던스가 Z0이 되도록 설계된다. 이와 같이 제1 정합 블록(2)을 설계함으로써 A점에서 소자(1)를 본 임피던스는 Z0이 된다. 다음, 제1 부 정합 블록(62a)은 제2 정합 블록(60a, 60b, 60c)과 부 정합 블록(62a)과 소자(9)의 합성 임피던스가 Z0이 되도록 설계된다. 이와 같이 제1 부 정합 블록(62a)을 설계함으로써 A점에서 소자(9)를 본 임피던스는 Z0이 된다. 따라서, A점에서 임피던스 정합을 취할 수 있다. 또한 제2 단자(P2) 측에서도 소자(1)를 본 임피던스는 Z0이다. 따라서, 제2 정합 블록(60a, 60b, 60c)과 부 정합 블록(62a)의 합성 임피던스는 정합 조건에 영향을 주지 않게 된다. 즉, 부 정합 블록(62a)은 주파수(f1)에서 제2 정합 블록(60a, 60b, 60c)의 영향을 배제하고 있다.
상기한 설명에서는 스위치 소자(61b)를 비 도통으로 한 경우를 설명하였다. 그러나, 스위치 소자(61b)를 비 도통으로하는 것은 필수는 아니다. 주파수대(f1)일 때 스위치 소자(61b)를 도통으로 하는 경우에는, 그러한 전제로 부 정합 블록(62a)을 설계하면 좋다.
이와 같이 2개의 T형 정합 회로(64, 65)에 의해 3개의 주파수대에 대응하는 정합 회로를 구성할 수 있다.
실시예 4
실시예 3에서 설명한 T형 정합 회로를 일반화하여 나타낸 예를 도 11에 나타내었다. 제1 정합 블록(2)에서 보아 2단 째의 L형 블록(63b)까지의 구성은 도 10과 동일하다. 2단 째의 L형 블록(63b)의 제2 단자(P2) 측에 L형 블록을 추가한다. 도 11에서는 총 N개의 L형 블록(63a∼63n)이 접속되어 있다. L형 블록(63n)의 타단에는 직렬 제2 정합 블록(70)의 일단이 접속되고, 직렬 제2 정합 블록(70)의 타단이 제2 단자(P2)에 접속되어 있다. N은 1 이상의 정수이다. 도 11에 도시한 정합 회로는 N개의 T형 정합 회로의 종속 접속의 구성으로서, N+1의 주파수대에 정합 가능하다. 동작은 도 10과 동일하다.
실시예 5
T형 정합 회로의 다른 실시예를 도 12에 나타내었다. 도 10에서는 서로 이웃하는 L형 블록의 제2 정합 블록을 이용하여 T형 회로를 형성하였다. 도 12는 직렬로 접속된 2개의 제2 정합 블록 사이에 복수의 부 정합 블록을 스위치 소자를 통하여 접속한 예이다. 이러한 정합 회로는 제1 정합 블록(2), T형 정합 회로(83a, 83b, 83c)로 구성된다. T형 정합 회로(83a)는 제2 정합 블록(80a, 80b), 스위치 소자(81a), 부 정합 블록(82a)으로 구성된다. 제2 정합 블록(80a)의 일단은 제1 정합 블록(2)에 접속된다. 제2 정합 블록(80a)의 타단은 제2 정합 블록(80b)의 일단에 접속된다. 또한 부 정합 블록(82a)은 스위치 소자(81a)를 통하여 제2 정합 블록(80a)과 제2 정합 블록(80b) 사이에 접속된다. 이러한 접속 관계에 의해 제2 정합 블록(80a, 80b), 스위치 소자(81a), 부 정합 블록(82a)은 T형 회로로 되어 있다. T형 정합 회로(83b)는 제2 정합 블록(80c, 80d), 스위치 소자(81b), 부 정합 블록(82b)으로 구성된다. T형 정합 회로(83c)는 제2 정합 블록(80c, 80d), 제2 스위치 소자(84), 부 정합 블록(85)으로 구성된다. 여기서, 제2 정합 블록(80c, 80d)은 T형 정합 회로(83b)와 T형 정합 회로(83c)의 양방의 구성부로 되어 있다. 이러한 구성에서는 부 정합 블록(82b)이 스위치 소자(81b)를 통하여 제2 정합 블록(80c)과 제2 정합 블록(80d)의 접속점에 접속된다. 또한, 부 정합 블록(85)도 제2 스위치 소자(84)를 통하여 제2 정합 블록(80c)과 제2 정합 블록(80d)의 접속점에 접속된다. 제2 정합 블록(80c)의 일단은 제2 정합 블록(80b)과 접속되어 있다. 또한 제2 정합 블록(80d)의 타단은 소자(9)가 접속되는 제2 단자(P2)에 접속된다.
이상과 같이 소자(1)와 소자(9) 사이에 T형 정합 회로를 다단으로 접속하여도 좋다. 본 실시예는 3개의 T형 정합 회로에 의해 3개의 주파수대에 정합 가능하다.
주파수대(f3)의 경우, 스위치 소자(81a, 81b) 및 제2 스위치 소자(84)는 비 도통이다. 제2 정합 블록(80c와 80d)은 주파수대(f3)에서 소자(1)(임피던스(ZL(f3))와 제1 정합 블록(2)과 제2 정합 블록(80a, 80b)의 합성 임피던스를 소자(9)의 임피던스(Z0)에 정합시키도록 설계된다. 따라서, 제2 단자(P2)에서 임피던스 정합을 취할 수 있다.
주파수대(f2)의 경우, T형 정합 회로(83b)를 형성하는 스위치 소자(81b)만이 도통이다. 제2 정합 블록(80a와 80b)은 주파수대(f2)에서 소자(1)(임피던스(ZL(f2))와 제1 정합 블록(2)의 합성 임피던스를 소자(9)의 임피던스(Z0)에 정합시키도록 설계된다. 따라서, 제2 정합 블록(80b)의 제2 단자(P2) 측(제2 정합 블록(80c)의 제1 단자(P1) 측)에서 소자(1)를 본 임피던스는 Z0이 된다. 또한 부 정합 블록(82b)은 제2 정합 블록(80c, 80d)과 부 정합 블록(82b)과 소자(9)의 합성 임피던스가 주파수대(f2)에서 Z0이 되도록 설계된다. 이와 같이 부 정합 블록(82b)을 설계함으로써 제2 정합 블록(80c)의 제1 단자(P1) 측(제2 정합 블록(80b)의 제2 단자(P2) 측)에서 소자(9)를 본 임피던스는 주파수대(f2)에서 Z0이 된다. 따라서 임피던스가 정합된다.
주파수대(f1)의 경우, 스위치 소자(81a)와 제2 스위치 소자(84)가 도통이다.
제1 정합 블록(2)은, 주파수대(f1)에서, 소자(1)(임피던스(ZL(f1)))의 임피던스를, 소자(9)의 임피던스(Z0)에 정합되도록 설계되어 있다. 따라서, 제1 정합 블록(2)의 제2 단자(P2) 측에서 소자(1)를 본 임피던스는, Z0으로 된다. 부 정합 블록(82a와 85)은 주파수대(f1)에서 제2 정합 블록(80a, 80b, 80c, 80d)과 부 정합 블록(82a, 85)과 소자(9)의 합성 임피던스가 Z0이 되도록 설계된다. 따라서, 제1 정합 블록(2)의 제2 단자(P2) 측(제2 정합 블록(80a)의 제1 단자(P1) 측)에서 소자(9)를 본 임피던스는 Z0이 된다.
이와 같이 T형 정합 회로를 접속시킨 경우에는 어디까지나 2개의 제2 정합 블록과 하나의 부 정합 블록은 하나의 주파수대에 대한 세트이다. 제2 정합 블록을 복수의 주파수대에 대응시키기 위해서는 복수의 부 정합 블록이 필요해진다.
실시예 6
실시예 5에서 설명한 바와 같이 T형 정합 회로를 접속시킨 경우, 2개의 제2 정합 블록에 대하여 복수 개의 부 정합 블록을 필요로 하는 경우가 있다. 도 13에 그 밖의 부 정합 블록을 이용한 정합 회로의 구성예를 나타내었다. 도 13은 도 12의 부 정합 블록(82b)에 직렬로 제2 스위치 소자(90)와 제2 부 정합 블록(91)을 접속한 구성예를 나타내었다. 부 정합 블록이 직렬로 2단 접속되어 있는 것은, T형 정합 회로(83b)를 구성하는 제2 정합 블록(80c, 80d)이 2개의 주파수대에 대응할 수 있도록 하기 위해서이다.
본 예의 경우, 스위치 소자(81b)만이 도통하는 경우에도 회로가 기능하기 위해서는 부 정합 블록(82b)을 전송 선로로 할 필요가 있다. 그러한 조건을 두고 싶지 않은 경우에는 스위치 소자(81b)를 단극 쌍투 스위치(SPDT:Single Pole Double Throw) 또는 다접점의 스위치 소자로 구성하고, 서로 다른 값의 부 정합 블록을 전환하도록 하면 된다.
소자(1)와 소자(9) 사이에 삽입되는 제2 정합 블록의 임피던스를 상기한 정합점과 소자(9)의 양방향에서 보아 Z0으로 할 수 있는 회로 구성이면, T형이나 π형에 한정되지 않는다.
실시예 7
지금까지의 설명에서는 제2 정합 블록은 블랙 박스로서 설명하였다. 도 14에 도 5의 제2 정합 블록(3)의 구성예를 나타내었다. 제2 정합 블록(3)은 직렬 정합 블록(100), 정합용 스위치 소자(101), 정합 소자(102)로 이루어지는 L형 회로로 구성된다. 직렬 정합 블록(100)의 일단은 제1 정합 블록(2)에 접속된다. 정합 소자(102)는 직렬 정합 블록(100)의 타단에 정합용 스위치 소자(101)를 통하여 접속된다.
주파수대(f1)의 경우, 스위치 소자(4, 5)가 비 도통 상태이고, 정합용 스위치 소자(101)만이 도통한다. 이 때에는 소자(1)와 제1 정합 블록(2)의 임피던스의 합을 직렬 정합 블록(100)과 정합 소자(102)에 의해 소자(9)의 임피던스(Z0)와 정합시킨다.
주파수대(f2)의 경우, 스위치 소자(4, 5)를 도통시키고, 정합용 스위치 소자 (101)를 비 도통으로 한다. 이러한 구성은 정합 소자(102)가 있음으로써 제2 정합 블록(3) 및 부 정합 블록(6, 7)의 선택지를 넓힐 수 있다. 즉, 제2 정합 블록(3)을 직렬 정합 블록(100)과 제1 정합용 스위치 소자(101)와 정합 소자(102)로 구성 함으로써 제2 정합 블록(3)의 설계의 자유도를 높일 수 있다. 일반적으로는, 제2 정합 블록(3)을 구성하는 집중 상수 소자의 값은 이산적이므로 미묘한 조정이 어렵다. 그러나 본 실시예에 따르면, 집중 상수 소자의 선택지를 넓힐 수 있다.
실시예 8
제2 정합 블록의 다른 구성을 도 15에 나타내었다. 도 15의 제2 정합 블록(3)은 제2 정합 블록(60a, 60b), 정합용 스위치 소자(110), 정합 소자(111)로 이루어지는 T형 회로로 구성된다. 제2 정합 블록(60a)과 제2 정합 블록(60b)은 직렬로 접속된다. 제2 정합 블록(60a)의 일단은 제1 정합 블록(2)과 접속된다. 제2 정합 블록(60b)의 타단은 제2 단자(P2)에 접속된다. 정합 소자(111)는 정합용 스위치 소자(110)를 통하여 제2 정합 블록(60a)과 제2 정합 블록(60b)의 접속점에 접속된다.
정합용 스위치 소자(110)와 정합 소자(111)는 제2 정합 블록과 부 정합 블록(7)과 부 정합 블록(6)의 설계의 자유도를 높이기 위하여 구비되어 있다. 기능에 관해서는 실시예 7과 동일하다.
실시예 9
제2 정합 블록의 다른 구성을 도 16에 나타내었다. 도 16은 T형 정합 회로부(30)의 제2 단자(P2) 측에 정합용 스위치 소자(120)와 정합 소자(121)를 설치한 점이 도 7과 다르다. 주파수(f2)의 경우, 스위치 소자(33)와 정합용 스위치 소자(120)는 예컨대 배타적으로 도통된다. 정합 소자(121)와 제2 정합 블록(31, 32)은 소자(1)와 제1 정합 블록(2)의 합성 임피던스를 Z0으로 하도록 설계된다. 이와 같이 구성함으로써 제2 정합 블록의 설계의 자유도를 높일 수 있다.
실시예 10
제2 정합 블록(3)을 복수의 소자를 이용하여 구성한 것과 마찬가지로, 제1 정합 블록(2)도 복수의 소자로 구성하여도 좋다. 그 구성예를 도 17에 나타내었다. 본 예에서는 제1 정합 블록(2)은 제1 직렬 정합 블록(130)과 그 일단에 접속된 부 정합 블록(131)에 의해 구성된다. 또한, 부 정합 블록(131)은 제1 직렬 정합 블록(130)의 어느 단에 접속되어도 좋다. 제1 직렬 정합 블록(130)은 정합 회로부(8)를 통하여 소자(9)에 접속되어 있다.
제1 정합 블록의 구성은 이 밖의 형태를 취하는 것이 가능하다. 요컨대, 미리 정한 주파수대(f)에 있어서, A점에서 소자(1)(임피던스(ZL(f))) 측을 본 임피던스를 Z0으로 할 수 있으면 어떠한 회로 구성이어도 좋다.
응용예
지금까지 설명해 온 정합 회로의 구체적인 예를 도 18에 나타내었다. 도 18은 2GHz대와 1GHz대의 2개의 주파수대에서 동작하는 증폭 회로에 응용한 예이다. 전력 증폭 소자인 FET(140)의 입력측에는 도 17에 도시한 정합 회로를, 출력측에는 도 16에 도시한 정합 회로를 접속하였다. 입력측의 정합 회로는 제1 정합 블록(2) 이 제1 정합 블록(141)으로 되어 있다. 출력측 정합 회로는 도 16에 도시한 정합 회로를 기본으로 제1 정합 블록(2)을 제1 정합 블록(142)으로 구성하였다.
동작은 지금까지 설명하였으므로 설명은 생략한다. 도 19a와 도 19b에 도 18의 증폭기의 동작의 시뮬레이션 결과를 나타내었다. 도 19a는 2GHz대용으로 설정한 경우의 주파수 특성을 도시한 도면이다. 가로 축은 주파수, 세로 축은 S 파라미터를 나타낸다. 제1 단자(P1)에 입력된 신호의 반사량(S11)은 2GHz에서 급격하게 감쇄되고 있다. 제1 단자(P1)에 입력한 신호의 전달량(S21)은 2GHz에서 약 14dB를 나타내며 양호하게 전달하고 있다. 도 19b는 1GHz대용으로 설정한 경우의 주파수 특성을 도시한 도면이다. 제1 단자(P1)에 입력된 신호의 반사량(S11)은 1GHz에서 급격하게 감쇄되고 있다. 제1 단자(P1)에 입력된 신호의 전달량(S21)은 1GHz에서 약19dB을 나타내며 양호하게 전달하고 있다. 본 발명에 따른 정합 회로가 멀티 밴드용 정합 회로로서 기능하고 있음을 알 수 있다.
본 발명의 정합 회로는 소자(9)와 소자(1) 사이에 삽입되며, 집중 상수 소자 로 형성되는 제2 정합 블록의 양단에서 본 임피던스를 부 정합 블록에 의해 임피던스(Z0)에 정합시키고 있다. 또한 부 정합 블록의 수를 늘림으로써 복수의 주파수대에 대응한 정합 회로로 하였다. 나아가, 제2 정합 블록을 집중 상수 소자로 형성하였으므로, 종래의 전송 선로로 구성한 정합 회로보다 소형화할 수 있다.
소형화의 효과는 종래의 정합 회로를 도시한 도 3과 본 발명의 정합 회로를 도시한 도 5를 비교함으로써 가능하다. 도 3 및 도 5는 모두 2개의 주파수대에 정 합 가능하게 한 것이다. 종래의 정합 회로(도 3)에 대하여 본 발명의 정합 회로(도 5)는 스위치 소자 1개와 부 정합 블록 1개의 총 2개의 부품을 많이 필요로 한다. 그러나, 종래의 정합 회로에 필요한 지연 회로(172)는 대형 부품이다. 그 크기는 주파수대 및 사용하는 전력 증폭 소자에 따라 변화하는데, 예컨대 어느 한 증폭 소자에서 주파수대를 1GHz라 하였을 때, 폭 0.63mm, 길이가 9.22mm 또는 길이가 15.32mm이다.
한편, 본 발명의 정합 회로는 통칭 0603이라 불리는 폭이 0.3mm, 길이가 0.6mm인 칩 부품이나 수 mm 사각의 모노리식 마이크로파 집적 회로(Monolithic Microwave Integrated Circuit)로 구성 가능하다. 즉, 본 발명의 정합 회로를 구성하는 부품 모두가 지연 회로(172)의 스페이스에 충분히 들어가게 된다. 더 많은 주파수대에 대응하기 위해서는 지연 회로(172)의 수를 늘려야 한다.
따라서, 멀티 밴드용 정합 회로로서는, 본 발명에 따른 정합 회로는 종래의 정합 회로에 비하여 명백하게 소형화할 수 있다.

Claims (7)

  1. 임피던스가 주파수 특성을 갖는 소자와, 미리 정한 복수의 주파수에서 임피던스를 정합시키는 정합 회로로서,
    상기 임피던스가 주파수 특성을 갖는 소자에 접속되는 제1 단자에 일단을 접속하는 제1 정합 블록과,
    집중 상수 소자로 구성되며, 상기 제1 정합 블록과 직렬로 접속된 하나 이상의 제2 정합 블록과,
    하나 이상의 스위치 소자와,
    상기 스위치 소자를 통하여 상기 제2 정합 블록에 접속된 하나 이상의 부 정합 블록을 구비하는 것을 특징으로 하는 정합 회로.
  2. 제 1 항에 있어서,
    상기 제2 정합 블록과 상기 제2 정합 블록의 일단에 접속되는 제1 상기 스위치 소자(이하, "제1 스위치 소자"라고 함) 및 제1 상기 부 정합 블록(이하, "제1 부 정합 블록"이라고 함)의 직렬 회로로 이루어지는 L형 회로를 N개와,
    제2 상기 스위치 소자(이하, "제2 스위치 소자"라고 함) 및 제2 상기 부 정합 블록(이하, "제2 부 정합 블록"이라고 함)의 직렬 회로로 이루어지는 N개의 션트 회로 블록부를 구비하고,
    N은 1 이상의 정수이고,
    N개의 상기 L형 회로는 첫 번째 L형 회로의 제2 정합 블록의 일단이 상기 제1 정합 블록에 직렬로 접속되고, 상기 제2 정합 블록의 타단에 다음 단의 L형 회로의 제2 정합 블록의 일단이 접속되고,
    N개의 상기 션트 회로 블록부는 마지막 단의 L형 회로의 제2 정합 블록의 타단에 접속되고,
    도통된 상기 제1 스위치 소자에 접속된 제1 부 정합 블록과 도통이 된 상기 제2 스위치 소자에 접속된 제2 부 정합 블록과, 이들 사이의 제2 정합 블록으로 π형 회로가 형성되는 것을 특징으로 하는 정합 회로.
  3. 제 1 항에 있어서,
    제2 정합 블록과 상기 제2 정합 블록의 일단에 접속되는 스위치 소자 및 부 정합 블록의 직렬 회로로 이루어지는 L형 회로를 N개와,
    직렬 제2 정합 블록을 구비하고,
    N은 1 이상의 정수이고,
    N개의 상기 L형 회로는 첫 번째 L형 회로의 제2 정합 블록의 일단이 상기 제1 정합 블록에 직렬로 접속되고, 상기 제2 정합 블록의 타단에 다음 단의 L형 회로의 제2 정합 블록의 일단이 접속되고,
    상기 제2 정합 블록의 일단은 마지막 단의 L형 회로의 제2 정합 블록의 타단에 접속되고, 상기 제2 정합 블록의 타단은 주파수 특성을 갖지 않는 소자에 접속되고,
    상기 스위치 소자가 도통 상태로 된 상기 직렬 회로와, 그 양측의 제2 정합 블록으로 T형 회로를 구성하는 것을 특징으로 하는 정합 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    N이 1인 것을 특징으로 하는 정합 회로.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제2 정합 블록이
    직렬 정합 블록과,
    상기 직렬 정합 블록에 접속되는 스위치 소자와 정합 소자의 직렬 회로로 이루어지는 L형 회로로 구성되는 것을 특징으로 하는 정합 회로.
  6. 임피던스가 주파수 특성을 갖는 소자가 접속되는 제1 단자에 일단을 접속하는 제1 정합 블록과,
    상기 제1 정합 블록에 직렬로 접속되는 제2 정합 블록과, 상기 제2 정합 블록의 양단에 각각 접속되는 스위치 소자 및 부 정합 블록의 직렬 회로로 π형 회로를 구성하는 정합 회로부를 구비하고,
    상기 제2 정합 블록이 집중 상수 소자로 구성되어 있는 것을 특징으로 하는 정합 회로.
  7. 임피던스가 주파수 특성을 갖는 소자가 접속되는 제1 단자에 일단을 접속하는 제1 정합 블록과,
    상기 제1 정합 블록에 일단이 접속되는 제2 정합 블록과, 상기 제2 정합 블록의 타단에 일단을 접속하는 다음 제2 정합 블록과, 상기 제2 정합 블록과 다음 제2 정합 블록 사이에 접속되는 스위치 소자와 부 정합 블록의 직렬 회로로 T형 회로를 구성하는 정합 회로부를 구비하고,
    상기 제2 정합 블록 및 상기 직렬 제2 정합 블록이 집중 상수 소자로 구성되어 있는 것을 특징으로 하는 정합 회로.
KR1020060044565A 2005-05-20 2006-05-18 정합 회로 Expired - Fee Related KR100748040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00148621 2005-05-20
JP2005148621A JP4838536B2 (ja) 2005-05-20 2005-05-20 整合回路

Publications (2)

Publication Number Publication Date
KR20060120449A true KR20060120449A (ko) 2006-11-27
KR100748040B1 KR100748040B1 (ko) 2007-08-09

Family

ID=36609465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044565A Expired - Fee Related KR100748040B1 (ko) 2005-05-20 2006-05-18 정합 회로

Country Status (5)

Country Link
US (3) US20060261911A1 (ko)
EP (1) EP1724936A3 (ko)
JP (1) JP4838536B2 (ko)
KR (1) KR100748040B1 (ko)
CN (1) CN100527611C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156450B1 (ko) * 2009-01-30 2012-06-13 가부시키가이샤 엔.티.티.도코모 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838572B2 (ja) 2005-11-24 2011-12-14 株式会社エヌ・ティ・ティ・ドコモ 安定化回路、マルチバンド増幅回路
JP2007329641A (ja) * 2006-06-07 2007-12-20 Mitsubishi Electric Corp 周波数・帯域幅切り換え増幅器
JP5086630B2 (ja) * 2006-12-20 2012-11-28 株式会社エヌ・ティ・ティ・ドコモ 整合回路、デュアルバンド電力増幅器
CN101212230B (zh) * 2006-12-26 2012-07-11 中兴通讯股份有限公司 一种手机dvb-h天线匹配网络的实现装置及其方法
CN101558561A (zh) 2007-04-09 2009-10-14 松下电器产业株式会社 双频匹配电路
JP4308882B2 (ja) 2007-04-09 2009-08-05 パナソニック株式会社 ２周波整合回路及びそれを具備する携帯端末
JP5079387B2 (ja) * 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP4956312B2 (ja) * 2007-07-20 2012-06-20 株式会社アドバンテスト 遅延線
JP4308885B2 (ja) 2007-08-29 2009-08-05 パナソニック株式会社 ２周波整合回路及びそれを具備する携帯端末
JP4308890B2 (ja) 2007-08-29 2009-08-05 パナソニック株式会社 ２周波整合回路及びそれを具備する携帯端末
CN101465679B (zh) * 2007-12-20 2012-09-05 启碁科技股份有限公司 无线讯号收发装置及其相关装置
JP2010087934A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 整合回路、高周波電力増幅器および携帯電話機
JP5102825B2 (ja) * 2009-01-30 2012-12-19 株式会社エヌ・ティ・ティ・ドコモ マルチバンド整合回路及びマルチバンド電力増幅器
EP2553822B1 (de) * 2010-03-26 2017-07-05 Deutsche Telekom AG Vorrichtung zur Auskopplung eines auf einer Datenübertragungsleitung übertragenen Hochfrequenzsignals
US8712348B2 (en) * 2010-09-01 2014-04-29 Samsung Electronics Co., Ltd. Apparatus and method for controlling a tunable matching network in a wireless network
JP5656653B2 (ja) 2011-01-07 2015-01-21 株式会社Ｎｔｔドコモ 可変整合回路
JP5594372B2 (ja) * 2011-01-31 2014-09-24 富士通株式会社 整合装置、送信増幅器及び無線通信装置
US8975981B2 (en) * 2011-09-13 2015-03-10 Qualcomm Incorporated Impedance matching circuits with multiple configurations
JP6597461B2 (ja) * 2015-07-02 2019-10-30 株式会社村田製作所 増幅回路
CN109659693B (zh) * 2018-12-12 2021-08-24 维沃移动通信有限公司 一种天线结构及通信终端

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232657A (ja) * 1993-02-03 1994-08-19 N T T Idou Tsuushinmou Kk 高周波増幅器
JPH1056305A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp インピーダンス整合回路，及び測定用薄膜プローブ
KR20030070198A (ko) * 2002-02-21 2003-08-29 엘지전자 주식회사 다중 대역 정합 회로
US8098114B2 (en) * 2003-03-14 2012-01-17 Ntt Docomo, Inc. Matching circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156450B1 (ko) * 2009-01-30 2012-06-13 가부시키가이샤 엔.티.티.도코모 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기

Also Published As

Publication number Publication date
EP1724936A3 (en) 2007-03-21
US7750757B2 (en) 2010-07-06
EP1724936A2 (en) 2006-11-22
CN1866735A (zh) 2006-11-22
JP2006325153A (ja) 2006-11-30
JP4838536B2 (ja) 2011-12-14
KR100748040B1 (ko) 2007-08-09
CN100527611C (zh) 2009-08-12
US20060261911A1 (en) 2006-11-23
US20090179711A1 (en) 2009-07-16
US7750756B2 (en) 2010-07-06
US20090167458A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR100748040B1 (ko) 정합 회로
US8487713B2 (en) Multiband matching circuit and multiband power amplifier
JP4464919B2 (ja) 整合回路
US10424841B2 (en) Antenna matching circuit, antenna circuit, front-end circuit, and communication apparatus
US6621376B2 (en) Multiband matching circuit for a power amplifier
EP2214311B1 (en) Multiband matching circuit and multiband power amplifier
US6982614B2 (en) Multi-mode filter
US7656249B2 (en) Matching circuit
US20080150630A1 (en) Matching circuit and dual-band power amplifier
KR101934933B1 (ko) 도허티 결합기
US10284165B2 (en) Variable phase shifter, variable phase shift circuit, RF front-end circuit, and communication apparatus
CN100557955C (zh) 多频带稳定电路和使用它的多频带放大电路
JP2012044436A (ja) マルチバンド整合回路
US9698839B2 (en) Tunable notch filter
JP2008522533A (ja) 分散型ダイプレクサ
CN111819791B (zh) 复用器、高频前端电路以及通信装置
US7492239B1 (en) Radio frequency combiner
WO2016194470A1 (ja) フロントエンド回路、アンテナ回路および通信装置
JP2013138513A (ja) マルチバンド整合回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060518

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070719

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070803

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070806

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100729

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110630

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120724

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130719

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150709