[go: up one dir, main page]

KR20060108931A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20060108931A
KR20060108931A KR1020050030678A KR20050030678A KR20060108931A KR 20060108931 A KR20060108931 A KR 20060108931A KR 1020050030678 A KR1020050030678 A KR 1020050030678A KR 20050030678 A KR20050030678 A KR 20050030678A KR 20060108931 A KR20060108931 A KR 20060108931A
Authority
KR
South Korea
Prior art keywords
liquid crystal
subpixel
electrode
gate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020050030678A
Other languages
English (en)
Other versions
KR101188601B1 (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050030678A priority Critical patent/KR101188601B1/ko
Priority to US11/403,121 priority patent/US7796104B2/en
Priority to JP2006110134A priority patent/JP5027437B2/ja
Priority to TW095113202A priority patent/TWI432853B/zh
Priority to CNB2006100667843A priority patent/CN100573282C/zh
Publication of KR20060108931A publication Critical patent/KR20060108931A/ko
Priority to US12/878,623 priority patent/US7969396B2/en
Priority to US13/115,474 priority patent/US8487849B2/en
Application granted granted Critical
Publication of KR101188601B1 publication Critical patent/KR101188601B1/ko
Priority to US13/941,073 priority patent/US8717267B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 이 장치는 행렬 형태로 배열되어 있으며 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 복수의 유지 전극, 그리고 제1 및 제2 화소 전극에 각각 연결되어 있으며 유지 전극과 중첩하는 복수의 제1 및 제2 드레인 전극을 포함한다. 이때 제1 부화소 전극은 소정의 전압에 대하여 제2 부화소 전극보다 낮은 전압이 인가되며, 제1 부화소 전극의 면적은 제2 부화소 전극의 면적보다 크고, 제1 드레인 전극과 유지 전극이 중첩하고 있는 면적이 제2 드레인 전극과 유지 전극이 중첩하는 면적보다 크다. 본 발명에 의하면 하나의 화소를 두 개의 부화소로 나누고 두 부화소에 별도의 서로 다른 데이터 전압을 인가함으로써 측면 시인성을 향상시킬 수 있다.
액정 표시 장치, 액정 축전기, 유지 전극, 유지 축전기, 부화소, 킥백 전압

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY}
도 1a 내지 도 1c는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 상부 표시판의 배치도이다.
도 6은 도 4의 하부 표시판과 도 5의 상부 표시판을 포함하는 액정 표시판 조립체의 배치도이다.
도 7 및 도 8은 각각 도 6의 액정 표시판 조립체를 VII-VII선 및 VIII-VIII'-VIII"선을 따라 잘라 도시한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등 가 회로도이다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이다.
도 12는 도 11의 액정 표시판 조립체를 XII-XII선을 따라 잘라 도시한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 모드의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어진다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 모드의 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.
측면 시인성을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소를 용량성 결합시킨 후 한 쪽 부화소에는 직접 전압을 인가하고 다른 쪽 부화소에는 용량성 결합에 의한 전압 하강을 일으켜 두 부화소의 전압을 달리 함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나 이러한 방법은 두 부화소의 투과율을 원하는 수준으로 정확하게 맞출 수 없고, 특히 색상에 따라 광투과율이 다르므로 각 색상에 대한 전압 배합을 달리 하여야 함에도 불구하고 이를 행할 수 없다. 또한 용량성 결합을 위한 도전체의 추가 등으로 인한 개구율의 저하가 나타나고 용량성 결합에 의한 전압 강하로 인하여 투과율이 감소한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있으며 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 복수의 유지 전극, 그리고 상기 제1 및 제2 화소 전극에 각각 연결되어 있으며 상기 유지 전극과 중첩하는 복수의 제1 및 제2 드레인 전극을 포함하며, 상기 제1 부화소 전극은 소정의 전압에 대하여 상기 제2 부화소 전극보다 낮은 전압이 인가되며, 상기 제1 드레인 전극과 상기 유지 전극이 중첩하고 있는 면적이 상기 제2 드레인 전극과 상기 유지 전극이 중첩하는 면적보다 크다.
게이트 신호를 전달하고, 제1 게이트 전극과 제2 게이트 전극을 각각 포함하는 복수의 제1 및 제2 게이트선, 그리고 데이터 전압을 전달하고, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 드레인 전극과 각각 마주보고 있는 제1 및 제2 소스 전극을 포함하는 복수의 데이터선을 더 포함할 수 있다.
상기 제1 및 제2 게이트선에 인가되는 게이트 신호의 크기는 서로 다를 수 있다.
게이트 신호를 전달하고, 제1 게이트 전극과 제2 게이트 전극을 포함하는 복수의 게이트선, 그리고 데이터 전압을 전달하고, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 드레인 전극과 각각 마주보고 있는 제1 및 제2 소스 전극을 각각 포함하는 복수의 제1 및 제2 데이터선을 더 포함할 수 있다.
게이트 신호를 전달하고, 제1 게이트 전극과 제2 게이트 전극을 포함하는 복수의 게이트선, 그리고 데이터 전압을 전달하고, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 드레인 전극과 각각 마주보고 있는 제1 및 제2 소스 전극을 포함하는 복수의 데이터선을 더 포함하며, 상기 유지 전극은 상기 제1 및 제2 드레인 전극과 각각 중첩하며 서로 분리되어 있는 제1 및 제2 유지 전극을 포함할 수 있다.
각 화소의 제1 및 제2 부화소 전극에 인가되는 데이터 전압의 크기는 서로 다르고 하나의 영상 정보로부터 얻어질 수 있다.
상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 드레인 전극으로 이루어지는 제1 박막 트랜지스터의 채널 폭과 채널 길이 비와 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극으로 이루어지는 제2 박막 트랜지스터의 채널 폭과 채널 길이 비는 서로 다를 수 있다.
상기 제1 박막 트랜지스터의 채널 폭과 채널 길이 비는 상기 제2 박막 트랜지스터의 채널 폭과 채널 길이 비보다 클 수 있다.
상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 클 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있으며 제1 및 제2 부화소를 포함하는 복수의 화소, 상기 제1 부화소에 연결되어 있는 복수의 제1 게이트선, 그리고 상기 제1 게이트선과 교차하며 상기 제1 부화소에 연결되어 있는 복수의 제1 데이터선을 포함하며, 상기 제2 부화소는 상기 제1 게이 트선 및 상기 제1 데이터선 중 어느 하나에 연결되어 있고, 상기 제1 부화소는 소정의 전압에 대하여 상기 제2 부화소보다 낮은 전압이 인가되며, 상기 제1 부화소의 킥백 전압과 상기 제2 부화소의 킥백 전압은 크기가 실질적으로 동일하다.
상기 제2 부화소에 연결되어 있는 복수의 제2 게이트선을 더 포함하고, 상기 제2 부화소는 상기 제1 데이터선에 연결될 수 있다.
상기 제1 부화소는, 상기 제1 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 스위칭 소자, 상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기, 그리고 상기 제1 스위칭 소자에 연결되어 있는 제1 유지 축전기를 포함하고, 상기 제2 부화소는, 상기 제2 게이트선 및 상기 제1 데이터선에 연결되어 있는 제2 스위칭 소자, 상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 액정 축전기의 용량보다 작은 용량을 가지는 제2 액정 축전기, 그리고 상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 유지 축전기의 용량보다 작은 용량을 가지는 제2 유지 축전기를 포함할 수 있다.
상기 제2 부화소에 연결되어 있는 복수의 제2 데이터선을 더 포함하고, 상기 제2 부화소는 상기 제1 게이트선에 연결될 수 있다.
상기 제1 부화소는, 상기 제1 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 스위칭 소자, 상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기, 그리고 상기 제1 스위칭 소자에 연결되어 있는 제1 유지 축전기를 포함하고, 상기 제2 부화소는, 상기 제1 게이트선 및 상기 제2 데이터선에 연결되어 있는 제2 스위칭 소자, 상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 액정 축전기의 용량보다 작은 용량을 가지는 제2 액정 축전기, 그리고 상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 유지 축전기의 용량보다 작은 용량을 가지는 제2 유지 축전기를 포함할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있으며 제1 및 제2 부화소를 포함하는 복수의 화소, 상기 제1 부화소에 연결되어 있는 복수의 제1 게이트선, 그리고 상기 제1 게이트선과 교차하며 상기 제1 부화소에 연결되어 있는 복수의 제1 데이터선을 포함하며, 상기 제1 부화소는, 상기 제1 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 스위칭 소자, 상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기, 그리고 상기 제1 스위칭 소자에 연결되어 있는 제1 유지 축전기를 포함하고, 상기 제2 부화소는, 상기 제1 게이트선 및 상기 제1 데이터선 중 어느 하나에 연결되어 있는 제2 스위칭 소자, 상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 액정 축전기의 용량보다 작은 용량을 가지는 제2 액정 축전기, 그리고 상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 유지 축전기의 용량보다 작은 용량을 가지는 제2 유지 축전기를 포함하며, 상기 제1 부화소는 소정의 전압에 대하여 상기 제2 부화소보다 낮은 전압이 인가된다.
상기 제2 스위칭 소자에 연결되어 있는 복수의 제2 게이트선을 더 포함하고, 상기 제2 스위칭 소자는 상기 제1 데이터선에 연결될 수 있다.
상기 제2 스위칭 소자에 연결되어 있는 복수의 제2 데이터선을 더 포함하고, 상기 제2 스위칭 소자는 상기 제1 게이트선에 연결될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기 술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1a 내지 도 1c는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 1a 내지 도 1c를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍 또는 하나의 게이트 구동부(400a, 400b, 400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1a-Gnb, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 반면, 도 3에 도시한 구조로 볼 때, 액정 표시판 조립체(300)는 서로 마주 보는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.
표시 신호선(G1a-Gnb, D1-Dm)은 하부 표시판(100)에 구비되어 있으며, 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1a-Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a-Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
도 2에는 표시 신호선과 한 화소(PX)의 등가 회로가 나타나 있는데, 도면 부호 GLa, GLb로 나타낸 게이트선과 도면 부호 DL로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(GLa, GLb)과 거의 나란하게 뻗은 유지 전극선(SL)을 더 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 게이트선(GLa/GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLCa/CLCb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(CSTa/CSTb)를 포함한다.
도 3을 참고하면, 각 부화소(PXa, PXb)의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 각각 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 부화소 전극(PE)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 두 전극(PE, CE) 사이의 액정층(3)은 유전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 3에서와는 달리 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 부화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시 하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 3은 공간 분할의 한 예로서 각 화소가 상부 표시판(200)의 영역에 원색 중 하나를 나타내는 색필터(CF)를 구비함을 보여주고 있다. 도 3과는 달리 색필터(CF)는 하부 표시판(100)의 부화소 전극(PE) 위 또는 아래에 형성할 수도 있다.
도 1a 내지 도 1c를 참고하면, 게이트 구동부(400a, 400b, 400)는 게이트선(G1a-Gnb)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1a-Gnb)에 인가한다. 도 1a에는 한 쌍의 게이트 구동부(400a, 400b)가 각각 액정 표시판 조립체(300)의 좌우에 위치하며 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 각각 연결되며, 도 1b 및 도 1c에 도시한 하나의 게이트 구동부(400)는 액정 표시판 조립체(300)의 한 쪽에 위치하며 모든 게이트선(G1a-Gnb)에 연결되어 있는데, 도 1c의 경우 게이트 구동부(400) 내에 두 개의 구동 회로(401, 402)가 내장되어 있어 각각 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 연결된다.
계조 전압 생성부(gray voltage generator)(800)는 화소의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 개의 계조 전압 집합은 하나의 화소를 이루는 두 부화소에 독립적으로 제공될 것으로서, 각 계조 전압 집합은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지 는 것을 포함한다. 그러나 두 개의 (기준) 계조 전압 집합 대신 하나의 (기준) 계조 전압 집합만을 생성할 수도 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 하나를 선택하고 선택된 계조 전압 집합에 속하는 하나의 계조 전압을 데이터 전압으로서 화소에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택한다.
게이트 구동부(400, 400a, 400b) 또는 데이터 구동부(500)는 하나 이상의 구동 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400, 400a, 400b) 또는 데이터 구동부(500)가 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시판 조립체(300)의 구조에 대하여 도 4 내지 도 8을 참고하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이고, 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 상부 표시판의 배치도이며, 도 6은 도 4의 하부 표시판과 도 5의 상부 표시판을 포함하는 액정 표시판 조립체의 배치도이다. 도 7 및 도 8은 각각 도 6의 액정 표시판 조립체를 VII-VII선 및 VIII-VIII'-VIII"선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 8을 참조하면, 본 실시예에 따른 액정 표시 장치는 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
먼저 도 4, 도 6 내지 도 8을 참고하여 하부 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.
제1 및 제2 게이트선(121a, 121b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(121a, 121b)은 각각 위쪽 및 아래쪽에 배치되어 있으며, 아래 및 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)과 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 넓으며 왼쪽에 배치되어 있는 끝 부분(129a, 129b)을 포함한다. 그러나 이들 끝 부분(129a, 129b)은 둘 다 오른쪽에 배치되거나 각각 왼쪽 및 오른쪽에 배치될 수 있다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 제2 게이트선(121b)보다 제1 게이트선(121a)에 가까우며, 복수의 유지 전극(133)을 포함한다. 유지 전극(133)은 대략 직사각형이고 유지 전극선(131)에 대칭이다. 그러나 유지 전극(133)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다. 유지 전극선(131)에는 상부 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121a, 121b)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 만들어질 수 있다. 그러나 게이트선(121a, 121b)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 게이트선(121a, 121b)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121a, 121b)과 유지 전극선(131)은 이외에도 여러 가지 다양한 금속과 도전체로 만들어질 수 있다.
또한 게이트선(121a, 121b) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154a, 154b, 156a, 157a)가 형성되어 있다. 반도체(154a, 154b)는 각각 게이트 전극(124a, 124b) 위에 위치한다.
반도체(154a, 154b, 156a) 위에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163a, 163b, 165a, 165b, 166a)가 형성되어 있다. 저항성 접촉 부재(163a, 165a)와 저항성 접촉 부재(163b, 165b)는 각각 쌍을 이루어 반도체(154a, 154b) 위에 위치하며, 저항성 접촉 부재(166a)는 반도체(156a) 위에 위치한다.
반도체(154a, 154b, 156a, 157a)와 저항성 접촉 부재(163a, 163b, 165a, 165b, 166a)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°이다.
저항성 접촉 부재(163a, 163b, 165a, 165b, 166a) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121a, 121b) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 복수의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179)을 포함한다.
제1 및 제2 드레인 전극(175a, 175b)은 데이터선(171)과 분리되어 있고 각각 게이트 전극(124a, 124b)을 중심으로 소스 전극(173a, 173b)과 마주 본다. 제1 및 제2 드레인 전극(175a, 175b)은 각각 반도체(154a, 154b) 위에 위치한 막대형 끝 부분에서 출발하며 유지 전극(133)과 중첩하는 면적이 넓은 확장부(177a, 177b)를 가지며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173a, 173b)으로 일부 둘러싸여 있다. 여기서 제2 드레인 전극(175b)의 확장부(177b)의 면적은 제1 드레인 전극(175a)의 확장부(177a)의 면적보다 작다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(Qa/Qb)를 이루며, 박막 트랜지스터(Qa/Qb)의 채널은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 반도체(154a/154b)에 형성된다.
데이터선(171)과 드레인 전극(175a, 175b)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함 하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 하부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(1175a, 175b)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175a, 175b)도 게이트선(121a, 121b) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b, 166a)는 그 하부의 반도체(154a, 154b, 156a, 157a)와 그 상부의 데이터선(171) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형 반도체(154a, 154b)는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b)에 가리지 않고 노출된 부분을 가지고 있으며, 반도체(156a, 157a)는 게이트선(121a, 121b) 및 유지 전극선(131) 표면의 프로파일을 부드럽게 하여 데이터선(171) 및 드레인 전극(175a, 175b)의 단선을 방지한다.
데이터선(171) 및 드레인 전극(175a, 175b)과 노출된 반도체(154a, 154b) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유 기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175a, 175b)의 확장부(177a, 177b)를 각각 드러내는 복수의 접촉 구멍(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 드러내는 복수의 접촉 구멍(181a, 181b)이 각각 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(subpixel electrode)(190a, 190b)을 포함하는 복수의 화소 전극(pixel electrode)(190)과 차폐 전극(shielding electrode)(88) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 따위의 투명 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 이루어진다.
제1/제2 부화소 전극(190a/190b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 드레인 전극(175a/175b)과 물리적·전기적으로 연결되어 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(190a, 190b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(190a, 190b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(190a, 190b)의 면적은 서로 다를 수 있다. 한 예로 제2 부화소 전극(190b)은 제1 부화소 전극(190a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(190a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(190a, 190b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
또한 앞서 설명했듯이, 각 부화소 전극(190a, 190b)과 공통 전극(270)은 액정 축전기(CLCa, CLCb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLCa, CLCb)와 병렬로 연결된 유지 축전기(CSTa, CSTb)는 제1 및 제2 부화소 전극(190a, 190b) 및 이에 연결되어 있는 드레인 전극(175a, 175b)의 확장부(177a, 177b)와 유지 전극(133)의 중첩 등으로 만들어진다.
제1 부화소 전극(190a)이 제2 부화소 전극(190b)보다 면적이 크므로 제1 액정 축전기(CLCa)가 제2 액정 축전기(CLCb)보다 용량값이 크고, 유지 전극(133)과 중첩되는 제1 드레인 전극(175a)의 확장부(177a)가 제2 드레인 전극(175b)의 확장부(177b)보다 면적이 크므로 제1 유지 축전기(CSTa)가 제2 유지 축전기(CSTb)보다 용량값이 크다. 따라서 제1 박막 트랜지스터(Qa)가 제2 박막 트랜지스터(Qb)보다 전류 구동 능력이 커야 하므로 제1 박막 트랜지스터(Qa)의 W/L의 크기가 제2 박막 트랜지스터(Qb)의 W/L의 크기보다 크다. 여기서 W는 채널 폭이고, L은 채널 길이이다.
각 화소 전극(190)은 네 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이룬다.
하나의 화소 전극(190)을 이루는 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있으며, 화소 전극(190)의 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(190b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(190a)으로 둘러싸여 있다. 제1 부화소 전극(190a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다. 제1 부화소 전극(190a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아랫변에서 오른쪽 변을 향하여 뻗은 절개부(95a, 95b, 95c)를 가지고 있다. 절개부(95a, 95b) 사이로 게이트선(121a)이 지나간다. 제1 부화소 전극(190a)의 중앙 사다리꼴부는 제2 부화소 전극(190b)의 움푹 파여 있는 밑변에 끼워 있다. 제1 부화소 전극(190a)은 유지 전극선(131)을 따라 뻗은 절개부(92)를 가지며, 절개부(92)는 제1 부화소 전극(190a)의 왼쪽 변에 입구를 가지고 있으며, 입구로부터 가로 방향으로 뻗은 가로부를 가진다. 절개부(92)의 입구는 유지 전극선(131)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 제1 부화소 전극(190a)과 제2 부화소 전극(190b) 사이의 간극(94)은 대략 균일한 너비를 가지며 게이트선(121a, 121b)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(94)도 절개부라고 표현한다. 절개부(92, 94, 95a, 95b, 95c)는 유지 전극선(131)에 대하여 거의 반전 대칭(inversion symmetry)을 이루고 있으며, 이들은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다. 화소 전극(190)은 이들 절개부(92, 94, 95a, 95b, 95c)에 의하여 복수의 영역(domain)으로 분할된다.
따라서, 화소 전극(190)을 가로 방향으로 이등분하는 유지 전극선(131)을 중심으로 한 상반부와 하반부는 절개부(92, 94, 95a-95c)에 의하여 각각 네 개의 영역으로 나누어진다. 이때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극(190)의 가로 변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다.
또한, 제1 부화소 전극(190a)은 제1 및 제2 게이트선(121a, 121b)과 중첩하며 제2 부화소 전극(190b)은 제1 게이트선(121a)과 중첩하며, 제1 게이트선(121a)은 화소 전극(190)의 상반부 중심 부근을 지난다.
차폐 전극(88)은 데이터선(171)을 따라 뻗어 있는 세로부와 제2 게이트선(121b)을 따라 뻗어 있는 가로부를 포함하고 있는데, 세로부는 데이터선(171)을 완전히 덮고 있으며, 가로부는 게이트선(121b)의 경계선 안쪽에 위치한다. 차폐 전극(88)은 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압(Vcom)을 하부 표시판(100)에서 상부 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다.
차폐 전극(88)은 공통 전압(Vcom)을 인가 받으며 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하 여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.
그러나 필요에 따라 이러한 차폐 전극(88)은 생략될 수도 있다.
접촉 보조 부재(81a, 81b, 82)는 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 노출된 끝 부분(129a, 129b) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
화소 전극(190), 차폐 전극(88), 접촉 보조 부재(81a, 81b, 82) 및 보호막(180) 위에는 액정층(3)을 배향하는 배향막(11)이 도포되어 있다. 배향막(11)은 수평 배향막일 수 있다.
그러면 도 5 내지 도 8을 참고로 하여 상부 표시판(200)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부(225)를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터(Qa, Qb)에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 전극(190)과 박막 트랜지스터(Qa, Qb) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 위치하며, 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(73, 74, 75a, 75b, 76a, 76b) 집합을 가진다.
한 벌의 절개부(73-76b)는 하나의 화소 전극(190)과 마주 보며 중앙 절개부(73, 74), 상부 절개부(75a, 76a) 및 하부 절개부(75b, 76b)를 포함한다. 절개부(73-76b)는 인접한 화소 전극(190)의 절개부(92-95c) 사이 및 가장자리 절개부(95a-95c)와 화소 전극(190)의 모퉁이 사이에 배치되어 있다. 또한, 각 절개부(73-76b)는 화소 전극(190)의 절개부(92-95c)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
상부 및 하부 절개부(75a-76b)는 대략 화소 전극(190)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(73)는 대략 유지 전극(133)으로부터 유지 전극(133)과 빗각을 이루며 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부와 사선부의 각 끝에서부터 화소 전극(190)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다. 중앙 절개부(74)는 화소 전극(190)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗어 있는 세로부, 세로부의 각 끝에서 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 부화소 전극(190b)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(73-76b)의 사선부에는 삼각형 모양의 노치(notch)가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하 게 또는 오목하게 만들 수도 있다. 이러한 노치는 절개부(73-76b)에 대응하는 영역 경계에 위치하는 액정 분자(3)의 배열 방향을 결정해준다.
절개부(73-76b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(73-76b)와 중첩하여 절개부(73-76b) 부근의 빛샘을 차단할 수 있다.
공통 전극(270)과 차폐 전극(88)에 동일한 공통 전압이 인가되므로 둘 사이에는 전계가 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.
공통 전극(270) 및 덮개막(250) 위에는 액정층(3)을 배향하는 배향막(21)이 도포되어 있다. 배향막(21)은 수평 배향막일 수 있다.
표시판(100, 200)의 바깥 면에는 편광판(12, 22)이 구비되어 있는데, 두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축(또는 흡수축)은 가로 방향과 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정층(3)의 액정 분자는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190, 270) 의 절개부(92-95c, 73-76b)는 이러한 전계를 왜곡하여 절개부(92-95c, 73-76b)의 변에 대하여 수직한 수평 성분을 만들어낸다.
이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(92-95c, 73-76b) 및 화소 전극(190)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면 상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 하나의 절개부 집합(92-95c, 73-76b)과 화소 전극(190)의 변은 화소 전극(190) 위에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.
적어도 하나의 절개부(92-95c, 73-76b)는 돌기나 함몰부로 대체할 수 있으며, 절개부(92-95c, 73-76b)의 모양 및 배치는 변형될 수 있다.
그러면 본 실시예에 따른 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적 절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호 등을 포함한다.
데이터 제어 신호(CONT2)는 한 화소행의 데이터 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 묶음의 부화소(PXa, PXb)에 대한 영상 데이터(DAT)를 수신하고, 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 한 집합을 선택하고, 선택한 계조 전압 집합 중에서 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
이와는 달리 데이터 구동부(500)가 아니라 별개로 구비된 외부의 선택 회로( 도시하지 않음)에서 두 개의 계조 전압 집합 중 어느 하나를 선택하여 데이터 구동부(500)로 전달하거나, 계조 전압 생성부(800)는 값이 변화하는 기준 전압을 제공하고 데이터 구동부(500)는 이를 분압하여 스스로 계조 전압을 만들어 낼 수도 있다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1a-Gnb)에 인가하여 이 게이트선(G1a-Gnb)에 연결된 스위칭 소자(Qa, Qb)를 턴 온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴 온된 스위칭 소자(Qa, Qb)를 통하여 해당 부화소(PXa, PXb)에 인가된다.
부화소(PXa, PXb)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
앞서 설명한 두 개의 계조 전압 집합은 서로 다른 감마 곡선을 표시하며 이들이 한 화소(PX)의 두 부화소(PXa, PXb)에 인가되므로 한 화소(PX)의 감마 곡선은 이들을 합성한 곡선이 된다. 두 계조 전압 집합을 결정할 때에는 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하는데, 예를 들면 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 함으로써 측면 시인성이 향상될 수 있다.
또한 앞서 설명한 바와 같이 높은 전압을 인가 받는 제2 부화소 전극(190b)의 면적을 제1 부화소 전극(190a)의 면적보다 작게 함으로써 측면 감마 곡선의 왜곡을 작게 할 수 있다. 특히 제1 및 제2 부화소 전극(190a, 190b)의 면적비가 대략 2:1인 경우에 측면 감마 곡선이 정면 감마 곡선에 더욱 가깝게 되어 측면 시인성이 더욱 좋아진다.
1/2 수평 주기(또는 "1/2 H")[수평 동기 신호(Hsync)의 반 주기]를 단위로 하여 데이터 구동부(500)와 게이트 구동부(400)는 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1a-Gnb)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RSV)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 도트 반전), 인접 데이터선을 통하여 동시에 흐르는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 도트 반전).
한편, 도 3을 참조하면, 다음 수학식과 같이 정의되는 킥백 전압(Vk)은 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 변환될 때 스위칭 소자(Q)의 제 어 단자와 출력 단자 사이의 기생 용량(Cgd)에 의한 커플링 현상에 의하여 생성되며 화소 전극(PE)에 인가된 전압을 끌어내린다.
Figure 112005019183113-PAT00001
여기서 ΔVg는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 차전압이다.
본 발명의 실시예에 따른 액정 표시 장치의 제1 및 제2 부화소(PXa, PXb)의 킥백 전압(Vka, Vkb)의 크기는 실질적으로 동일하다. 제1 및 제2 부화소(PXa, PXb)의 액정 축전기(CLCa, CLCb)의 용량값은 제1 및 제2 부화소 전극(190a, 190b)의 면적비에 따라 결정되고, 기생 용량(Cgda, Cgdb)도 설계 요소에 따라 결정된다. 따라서 유지 전극(133)과 중첩되는 제1 및 제2 드레인 전극(175a, 175b)의 면적을 적절히 설정함으로써 킥백 전압(Vka, Vkb)의 크기를 동일하게 할 수 있는 제1 및 제2 유지 축전기(CSTa, CSTb)의 용량값을 만들 수 있다. 이에 더하여 제1 및 제2 부화소(PXa, PXb)에 인가되는 게이트 신호를 다르게 할 수도 있다. 한 예로 게이트 온 전압(Von)의 크기를 다르게 하여 ΔVg를 조절함으로써 킥백 전압(Vka, Vkb)의 크기를 동일하게 할 수도 있다. 이와 같이 제1 및 제2 부화소(PXa, PXb)의 킥백 전압(Vka, Vkb)의 크기를 동일하게 함으로써 화면이 깜박거리는 플리커(flicker) 현상 등을 방지할 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 9 및 도 10을 참고로 하여 상세하게 설명한다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이고, 도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(301)와 이에 연결된 게이트 구동부(403) 및 데이터 구동부(501), 데이터 구동부(501)에 연결된 계조 전압 생성부(801), 그리고 이들을 제어하는 신호 제어부(601)를 포함한다.
액정 표시판 조립체(301)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-D2m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
표시 신호선(G1-Gn, D1-D2m)은 게이트 신호를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-D2m)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-D2m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 하나의 화소(PX) 양측에 각각 하나의 데이터선(D1-D2m)이 배치되어 있다. 또한 표시 신호선은 게이트선(G1-Gn)과 데이터선(D1-D2m) 이외에도 게이트선(G1-Gn)과 거의 나란하게 뻗은 유지 전극선을 포함할 수 있다.
도 10에는 표시 신호선과 한 화소(PX)의 등가 회로가 나타나 있는데, 도면 부호 GL로 나타낸 게이트선과 도면 부호 DLa, DLb로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(GL)과 거의 나란하게 뻗은 유지 전극선(SL)을 더 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXc, PXd)를 포함하며, 각 부화소(PXc/PXd)는 각각 해당 게이트선(GL) 및 데이터선(DLa/DLb)에 연결되어 있는 스위칭 소자(Qc/Qd)와 이에 연결된 액정 축전기(CLCc/CLCd) 및 유지 축전기(CSTc/CSTd)를 포함한다.
각 부화소(PXc, PXd)는 도 3에 도시한 부화소와 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다.
계조 전압 생성부(801)는 부화소(PXc, PXd)의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(403)는 액정 표시판 조립체(301)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(501)는 액정 표시판 조립체(301)의 데이터선(D1-D2m)에 연결되어 계조 전압 생성부(801)로부터의 계조 전압을 선택하여 데이터 신호로서 부화소(PXc, PXd)에 인가한다.
신호 제어부(601)는 게이트 구동부(403) 및 데이터 구동부(501) 등의 동작을 제어한다.
그러면 이러한 액정 표시판 조립체(301)의 구조에 대하여 도 11 및 도 12를 참고하여 상세하게 설명한다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 12는 도 11의 액정 표시판 조립체를 XII-XII선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12를 참고하면 본 실시예에 따른 액정 표시 장치는 하부 표시판(101), 이와 마주보고 있는 상부 표시판(201) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121)과 복수의 유지 전극선(131a)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(124c, 124d)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.
유지 전극선(131a)은 주로 가로 방향으로 뻗어 있으며, 유지 전극(133a, 133b)을 이루는 복수의 돌출부를 포함한다. 유지 전극(133a, 1343b)은 대략 직사각형이고 유지 전극선(131a)에 대칭이다. 유지 전극(133a)의 면적은 유지 전극(133b)의 면적보다 크다.
게이트선(121) 및 유지 전극선(131a) 위에는 질화규소(SiNx) 따위로 이루어 진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 섬형 반도체(154c, 154d, 156b, 157b)가 형성되어 있다. 반도체(154c, 154d)는 각각 게이트 전극(124c, 124d) 위에 위치한다.
반도체(154c, 154d, 156b, 157b) 위에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167)가 형성되어 있다. 저항성 접촉 부재(163c, 165c)와 저항성 접촉 부재(163d, 165d)는 각각 쌍을 이루어 반도체(154c, 154d) 위에 위치하고, 저항성 접촉 부재(166b, 167)는 각각 반도체(156b, 157b) 위에 위치한다.
게이트 절연막(140) 및 저항 접촉 부재(163c, 163d, 165c, 165d, 166b, 167) 위에는 복수의 데이터선(171a, 171b)과 이로부터 각각 분리되어 있는 복수의 드레인 전극(175c, 175d)이 형성되어 있다.
데이터선(171a, 171b)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131a)과 교차하며 데이터 전압을 전달한다. 데이터선(171a, 171b)은 각각 게이트 전극(124c, 124d)을 향하여 뻗은 복수의 소스 전극(173c, 173d)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179a, 179b)을 포함한다.
제1 및 제2 드레인 전극(175c, 175d)은 데이터선(171a, 171b)과 분리되어 있고 각각 게이트 전극(124c, 124d)을 중심으로 소스 전극(173c, 173d)과 마주 본다. 제1 및 제2 드레인 전극(175c, 175d)은 각각 반도체(154c, 154d) 위에 위치한 막대형 끝 부분에서 출발하며 유지 전극(133a, 133b)과 각각 중첩하는 면적이 넓은 확장부(177c, 177d)를 가지며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173c, 173d)으로 일부 둘러싸여 있다. 여기서 제2 드레인 전극(175d)의 확장부(177d)의 면적은 제1 드레인 전극(175c)의 확장부(177c)의 면적보다 작다.
제1/제2 게이트 전극(124c/124d), 제1/제2 소스 전극(173c/173d) 및 제1/제2 드레인 전극(175c/175d)은 반도체(154c/154d)와 함께 제1/제2 박막 트랜지스터(Qc/Qd)를 이루며, 박막 트랜지스터(Qc/Qd)의 채널은 제1/제2 소스 전극(173c/173d)과 제1/제2 드레인 전극(175c/175d) 사이의 반도체(154c/154d)에 형성된다.
저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167)는 그 하부의 반도체(154c, 154d, 156b, 157b)와 그 상부의 데이터선(171a, 171b) 및 드레인 전극(175c, 175d) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형 반도체(154c, 154d)는 소스 전극(173c, 173d)과 드레인 전극(175c, 175d)에 가리지 않고 노출된 부분을 가지고 있으며, 반도체(156b, 157b)는 게이트선(121) 및 유지 전극선(131a) 표면의 프로파일을 부드럽게 하여 데이터선(171a, 171b) 및 드레인 전극(175c, 175d)의 단선을 방지한다.
데이터선(171a, 171b) 및 드레인 전극(175c, 175d)과 노출된 반도체(154c, 154d) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175c, 175d)의 확장부(177c, 177d)와 데이터선 (171a, 171b)의 끝 부분(179a, 179b)을 각각 드러내는 복수의 접촉 구멍(185c, 185d, 182a, 182b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 차폐 전극(88a) 및 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다.
제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185c/185d)을 통하여 제1/제2 드레인 전극(175c/175d)과 물리적·전기적으로 연결되어 제1/제2 드레인 전극(175c/175d)으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(191a, 191b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(191a, 191b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(191a, 191b)의 면적은 서로 다를 수 있다. 제2 부화소 전극(191b)은 제1 부화소 전극(191a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(191a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(191a, 191b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
또한 앞서 설명했듯이, 각 부화소 전극(191a, 191b)과 공통 전극(270)은 액정 축전기(CLCc, CLCd)를 이루어 박막 트랜지스터(Qc, Qd)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLCc, CLCd)와 병렬로 연결된 유지 축전기(CSTc, CSTd)는 각각 제1 및 제2 부화소 전극(191a, 191b) 및 이에 연결되어 있는 드레인 전극(175c, 175d)의 확장부(177c, 177d)와 유지 전극(133a, 133b)의 중첩 등으로 만들어진다.
제1 부화소 전극(191a)이 제2 부화소 전극(191b)보다 면적이 크므로 제1 액정 축전기(CLCc)가 제2 액정 축전기(CLCd)보다 용량값이 크고, 유지 전극(133a) 및 이에 중첩하는 제1 드레인 전극(175c)의 확장부(177c)가 유지 전극(133b) 및 이에 중첩하는 제2 드레인 전극(175d)의 확장부(177d)보다 면적이 크므로 제1 유지 축전기(CSTc)가 제2 유지 축전기(CSTd)보다 용량값이 크다. 따라서 제1 박막 트랜지스터(Qc)가 제2 박막 트랜지스터(Qd)보다 전류 구동 능력이 커야 하므로 제1 박막 트랜지스터(Qc)의 W/L의 크기가 제2 박막 트랜지스터(Qd)의 W/L의 크기보다 크다.
하나의 화소 전극(191)을 이루는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)은 간극(93)을 사이에 두고 서로 맞물려 있으며, 화소 전극(191)의 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(191b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(191a)으로 둘러싸여 있다. 제1 부화소 전극(191a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다. 제1 부화소 전극(191a)의 중앙 사다리꼴부는 제2 부화소 전극(191b)의 움푹 파여 있는 밑변에 끼워 있다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(93)은 대략 균일한 너비를 가지며 게 이트선(121)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(93)도 절개부라고 표현한다.
제1 부화소 전극(191a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아랫변에서 오른쪽 변을 향하여 뻗은 절개부(96a, 96b, 97a, 97b)를 가지고 있다. 제1 부화소 전극(191a)은 유지 전극선(131a)을 따라 뻗은 절개부(91, 92a)를 가지며, 절개부(91, 92a)는 중앙에서 가로 방향으로 뻗은 가로부와 유지 전극선(131a)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 제2 부화소 전극(192b)은 왼쪽 변에서 오른쪽 변을 향하여 뻗은 절개부(94a, 94b)를 가지고 있다. 절개부(91, 92a, 94a, 94b, 96a, 96b, 97a, 97b)는 유지 전극선(131a)에 대하여 거의 반전 대칭을 이루고 있으며, 이들은 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다. 화소 전극(191)의 상반부 및 하반부는 절개부(91-97b)에 의하여 각각 8개의 영역으로 나누어진다.
차폐 전극(88a)은 데이터선(171a, 171b)을 따라 뻗어 있는 세로부와 게이트선(121)을 따라 뻗어 있는 가로부를 포함하고 있는데, 세로부는 데이터선(171a, 171b)을 완전히 덮고 있으며, 가로부도 게이트선(121)을 완전히 덮고 있다.
차폐 전극(88a)은 데이터선(171a, 171b)과 화소 전극(191) 사이 및 데이터선(171a, 171b)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(191)의 전압 왜곡 및 데이터선(171a, 171b)이 전달하는 데이터 전압의 신호 지연이 줄어든다. 또한 화소 전극(191)과 차폐 전극(88a)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로 화소 전극(191)이 데이터선(171a, 171b) 및 게이트선(121)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다.
접촉 보조 부재(81, 82a, 82b)는 접촉 구멍(181, 182a, 182b)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 각각 연결된다.
화소 전극(191), 접촉 보조 부재(81, 82a, 82b) 및 보호막(180) 위에는 액정층(3)을 배향하는 배향막(11)이 도포되어 있다.
다음, 상부 표시판(201)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250) 및 공통 전극(270)이 차례로 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71, 72, 73a, 74a, 75c, 75d, 76c, 76d, 77a, 77b, 78a, 78b) 집합을 가진다.
한 벌의 절개부(71-78b)는 하나의 화소 전극(191)과 마주 보며 중앙 절개부(71, 72, 73a, 74a), 상부 절개부(75c, 76c, 77a, 78a) 및 하부 절개부(75d, 76d, 77b, 78b)를 포함한다. 절개부(71-78b)는 화소 전극(191)의 왼쪽 변 중앙, 인접한 화소 전극(191)의 절개부(91-97b) 사이 및 가장자리 절개부(97a, 97b)와 화소 전극(191)의 모퉁이 사이에 배치되어 있다. 또한, 절개부(72-78b)는 화소 전극(191)의 절개부(91-97b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(75c-78b)는 대략 화소 전극(191)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극 (191)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(71)는 화소 전극(191)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗은 세로부와 세로부의 중앙에서 유지 전극선(131a)을 따라 뻗은 가로부를 포함한다. 중앙 절개부(72, 73a)는 대략 유지 전극선(131a)을 따라 뻗은 가로부와 이로부터 유지 전극선(131a)과 빗각을 이루며 화소 전극(191)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부와 사선부의 각 끝에서부터 화소 전극(191)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다. 중앙 절개부(74a)는 화소 전극(191)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗어 있는 세로부, 세로부의 각 끝에서 화소 전극(191)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 제2 부화소 전극(191b)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(72-77b)의 사선부에는 삼각형 모양의 노치가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하게 또는 오목하게 만들 수도 있다.
공통 전극(270) 및 덮개막(250) 위에는 액정층(3)을 배향하는 배향막(21)이 도포되어 있다.
표시판(101, 201)의 바깥 면에는 편광판(12, 22)이 구비되어 있다.
본 실시예에 따른 액정 표시 장치의 표시 동작은 앞선 실시예와 실질적으로 동일하므로 이에 대한 설명은 생략한다.
본 실시예의 액정 표시 장치에서도 제1 및 제2 부화소(PXc, PXd)의 킥백 전압(Vkc, Vkd)의 크기는 실질적으로 동일하다. 제1 및 제2 부화소(PXc, PXd)의 액정 축전기(CLCc, CLCd)의 용량값은 제1 및 제2 부화소 전극(191a, 191b)의 면적비에 따라 결정되고, 기생 용량(Cgdc, Cgdd)도 설계 요소에 따라 결정된다. 따라서 유지 전극(133a, 133b)과 각각 중첩되는 제1 및 제2 드레인 전극(175a, 175b)의 면적을 적절히 설정함으로써 킥백 전압(Vkc, Vkd)의 크기를 동일하게 할 수 있는 제1 및 제2 유지 축전기(CSTc, CSTd)의 용량값을 만들 수 있다. 이와 같이 제1 및 제2 부화소(PXc, PXd)의 킥백 전압(Vkc, Vkd)의 크기를 동일하게 함으로써 화면이 깜박거리는 플리커(flicker) 현상 등을 방지할 수 있다.
또한 높은 전압을 인가 받는 제2 부화소 전극(191b)의 면적을 제1 부화소 전극(191a)의 면적보다 작게 함으로써 측면 감마 곡선의 왜곡을 작게 할 수 있으며, 특히 제1 및 제2 부화소 전극(191a, 191b)의 면적비를 대략 2:1로 두어 측면 시인성을 향상시킬 수 있다.
앞서 설명한 도 1 내지 도 8의 액정 표시 장치에 대한 많은 특징들이 도 9 및 도 12의 액정 표시 장치에도 적용될 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 13을 참고하여 상세하게 설명한다.
도 13은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 13에는 표시 신호선과 한 화소(PX)의 등가 회로가 나타나 있는데, 표시 신호선은 도면 부호 GL로 나타낸 게이트선과 도면 부호 DL로 나타낸 데이터선과 게이트선(GL)과 거의 나란하게 뻗은 한 쌍의 제1 및 제2 유지 전극선(SLa, SLb)을 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXe, PXf)를 포함하며, 각 부화소(PXe/PXf)는 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qe/Qf)와 이에 연결된 액정 축전기(CLCe/CLCf), 그리고 스위칭 소자(Qe/Qf) 및 유지 전극선(SLa/SLb)에 연결되어 있는 유지 축전기(CSTe/CSTf)를 포함한다.
제1 및 제2 유지 전극선(SLa/SLb)은 제1 및 제2 공통 전압(Vcom1, Vcom2)을 인가 받는다. 제1 및 제2 공통 전압(Vcom1, Vcom2)은 고전압과 저전압 사이를 스윙하며 서로 180도 위상차를 가진다. 게이트 신호에 따라 하나의 데이터 전압이 각 부화소(PXe, PXf)에 인가되어 충전된다. 부화소(PXe, PXf)에 충전된 화소 전압은 각각 유지 전극선(SLa, SLb)에 인가된 제1 및 제2 공통 전압(Vcom1, Vcom2)에 따라 고전압 및 저전압(또는 저전압 및 고전압)으로 변환되어 서로 다른 전압이 된다. 이와 같이 부화소(PXe, PXf)에 서로 다른 화소 전압을 인가함으로써 측면 시인성을 좋게 할 수 있다.
본 실시예에서도 제1 및 제2 부화소(PXe, PXf)의 킥백 전압(Vke, Vkf)의 크기는 실질적으로 동일하다. 제1 및 제2 부화소(PXe, PXf)의 액정 축전기(CLCe, CLCf)의 용량값은 서로 다를 수 있으며, 기생 용량(Cgde, Cgdf)도 설계 요소에 따라 서 로 다를 수 있다. 따라서 제1 및 제2 유지 축전기(CSTe, CSTf)의 용량값을 적절히 설정함으로써 킥백 전압(Vke, Vkf)의 크기를 동일하게 할 수 있다. 이와 같이 제1 및 제2 부화소(PXe, PXf)의 킥백 전압(Vke, Vkf)의 크기를 동일하게 함으로써 화면이 깜박거리는 플리커(flicker) 현상 등을 방지할 수 있다.
이와 같이 본 발명에 의하면 하나의 화소를 두 개의 부화소로 나누고 두 부화소에 별도의 서로 다른 데이터 전압을 인가함으로써 측면 시인성을 향상시킬 수 있다. 또한 두 부화소의 면적을 달리함으로써 측면 감마 곡선의 왜곡을 줄일 수 있으며, 특히 두 부화소의 유지 용량을 조절함으로써 두 부화소의 킥백 전압을 동일하게 할 수 있으며 이에 따라 플리커 등의 화질 열화를 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 행렬 형태로 배열되어 있으며 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극,
    복수의 유지 전극, 그리고
    상기 제1 및 제2 화소 전극에 각각 연결되어 있으며 상기 유지 전극과 중첩하는 복수의 제1 및 제2 드레인 전극
    을 포함하며,
    상기 제1 부화소 전극은 소정의 전압에 대하여 상기 제2 부화소 전극보다 낮은 전압이 인가되며,
    상기 제1 드레인 전극과 상기 유지 전극이 중첩하고 있는 면적이 상기 제2 드레인 전극과 상기 유지 전극이 중첩하는 면적보다 큰
    액정 표시 장치.
  2. 제1항에서,
    게이트 신호를 전달하고, 제1 게이트 전극과 제2 게이트 전극을 각각 포함하는 복수의 제1 및 제2 게이트선, 그리고
    데이터 전압을 전달하고, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 드레인 전극과 각각 마주보고 있는 제1 및 제2 소스 전극을 포함하는 복수의 데이터선
    을 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 제1 및 제2 게이트선에 인가되는 게이트 신호의 크기는 서로 다른 액정 표시 장치.
  4. 제1항에서,
    게이트 신호를 전달하고, 제1 게이트 전극과 제2 게이트 전극을 포함하는 복수의 게이트선, 그리고
    데이터 전압을 전달하고, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 드레인 전극과 각각 마주보고 있는 제1 및 제2 소스 전극을 각각 포함하는 복수의 제1 및 제2 데이터선
    을 더 포함하는 액정 표시 장치.
  5. 제1항에서,
    게이트 신호를 전달하고, 제1 게이트 전극과 제2 게이트 전극을 포함하는 복수의 게이트선, 그리고
    데이터 전압을 전달하고, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 드레인 전극과 각각 마주보고 있는 제1 및 제2 소스 전극을 포함하는 복수의 데이터선
    을 더 포함하며,
    상기 유지 전극은 상기 제1 및 제2 드레인 전극과 각각 중첩하며 서로 분리되어 있는 제1 및 제2 유지 전극을 포함하는
    액정 표시 장치.
  6. 제2항, 제4항 및 제5항 중 어느 한 항에서,
    각 화소의 제1 및 제2 부화소 전극에 인가되는 데이터 전압의 크기는 서로 다르고 하나의 영상 정보로부터 얻어지는 액정 표시 장치.
  7. 제2항, 제4항 및 제5항 중 어느 한 항에서,
    상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 드레인 전극으로 이루어지는 제1 박막 트랜지스터의 채널 폭과 채널 길이 비와 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극으로 이루어지는 제2 박막 트랜지스터의 채널 폭과 채널 길이 비는 서로 다른 액정 표시 장치.
  8. 제7항에서,
    상기 제1 박막 트랜지스터의 채널 폭과 채널 길이 비는 상기 제2 박막 트랜지스터의 채널 폭과 채널 길이 비보다 큰 액정 표시 장치.
  9. 제1항에서,
    상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 큰 액정 표시 장치.
  10. 행렬 형태로 배열되어 있으며 제1 및 제2 부화소를 포함하는 복수의 화소,
    상기 제1 부화소에 연결되어 있는 복수의 제1 게이트선, 그리고
    상기 제1 게이트선과 교차하며 상기 제1 부화소에 연결되어 있는 복수의 제1 데이터선
    을 포함하며,
    상기 제2 부화소는 상기 제1 게이트선 및 상기 제1 데이터선 중 어느 하나에 연결되어 있고,
    상기 제1 부화소는 소정의 전압에 대하여 상기 제2 부화소보다 낮은 전압이 인가되며,
    상기 제1 부화소의 킥백 전압과 상기 제2 부화소의 킥백 전압은 크기가 실질적으로 동일한
    액정 표시 장치.
  11. 제10항에서,
    상기 제2 부화소에 연결되어 있는 복수의 제2 게이트선을 더 포함하고,
    상기 제2 부화소는 상기 제1 데이터선에 연결되어 있는
    액정 표시 장치.
  12. 제11항에서,
    상기 제1 부화소는,
    상기 제1 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 스위칭 소자,
    상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기, 그리고
    상기 제1 스위칭 소자에 연결되어 있는 제1 유지 축전기를 포함하고,
    상기 제2 부화소는,
    상기 제2 게이트선 및 상기 제1 데이터선에 연결되어 있는 제2 스위칭 소자,
    상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 액정 축전기의 용량보다 작은 용량을 가지는 제2 액정 축전기, 그리고
    상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 유지 축전기의 용량보다 작은 용량을 가지는 제2 유지 축전기를 포함하는
    액정 표시 장치.
  13. 제10항에서,
    상기 제2 부화소에 연결되어 있는 복수의 제2 데이터선을 더 포함하고,
    상기 제2 부화소는 상기 제1 게이트선에 연결되어 있는
    액정 표시 장치.
  14. 제13항에서,
    상기 제1 부화소는,
    상기 제1 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 스위칭 소자,
    상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기, 그리고
    상기 제1 스위칭 소자에 연결되어 있는 제1 유지 축전기를 포함하고,
    상기 제2 부화소는,
    상기 제1 게이트선 및 상기 제2 데이터선에 연결되어 있는 제2 스위칭 소자,
    상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 액정 축전기의 용량보다 작은 용량을 가지는 제2 액정 축전기, 그리고
    상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 유지 축전기의 용량보다 작은 용량을 가지는 제2 유지 축전기를 포함하는
    액정 표시 장치.
  15. 행렬 형태로 배열되어 있으며 제1 및 제2 부화소를 포함하는 복수의 화소,
    상기 제1 부화소에 연결되어 있는 복수의 제1 게이트선, 그리고
    상기 제1 게이트선과 교차하며 상기 제1 부화소에 연결되어 있는 복수의 제1 데이터선
    을 포함하며,
    상기 제1 부화소는,
    상기 제1 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 스위칭 소자,
    상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기, 그리고
    상기 제1 스위칭 소자에 연결되어 있는 제1 유지 축전기를 포함하고,
    상기 제2 부화소는,
    상기 제1 게이트선 및 상기 제1 데이터선 중 어느 하나에 연결되어 있는 제2 스위칭 소자,
    상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 액정 축전기의 용량보다 작은 용량을 가지는 제2 액정 축전기, 그리고
    상기 제2 스위칭 소자에 연결되어 있으며 상기 제1 유지 축전기의 용량보다 작은 용량을 가지는 제2 유지 축전기를 포함하며,
    상기 제1 부화소는 소정의 전압에 대하여 상기 제2 부화소보다 낮은 전압이 인가되는
    액정 표시 장치.
  16. 제15항에서,
    상기 제2 스위칭 소자에 연결되어 있는 복수의 제2 게이트선을 더 포함하고,
    상기 제2 스위칭 소자는 상기 제1 데이터선에 연결되어 있는
    액정 표시 장치.
  17. 제15항에서,
    상기 제2 스위칭 소자에 연결되어 있는 복수의 제2 데이터선을 더 포함하고,
    상기 제2 스위칭 소자는 상기 제1 게이트선에 연결되어 있는
    액정 표시 장치.
KR1020050030678A 2005-04-13 2005-04-13 액정 표시 장치 Expired - Lifetime KR101188601B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020050030678A KR101188601B1 (ko) 2005-04-13 2005-04-13 액정 표시 장치
JP2006110134A JP5027437B2 (ja) 2005-04-13 2006-04-12 液晶表示装置
US11/403,121 US7796104B2 (en) 2005-04-13 2006-04-12 Liquid crystal display
CNB2006100667843A CN100573282C (zh) 2005-04-13 2006-04-13 液晶显示器
TW095113202A TWI432853B (zh) 2005-04-13 2006-04-13 液晶顯示器
US12/878,623 US7969396B2 (en) 2005-04-13 2010-09-09 Liquid crystal display
US13/115,474 US8487849B2 (en) 2005-04-13 2011-05-25 Liquid crystal display
US13/941,073 US8717267B2 (en) 2005-04-13 2013-07-12 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050030678A KR101188601B1 (ko) 2005-04-13 2005-04-13 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060108931A true KR20060108931A (ko) 2006-10-18
KR101188601B1 KR101188601B1 (ko) 2012-10-08

Family

ID=37077568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030678A Expired - Lifetime KR101188601B1 (ko) 2005-04-13 2005-04-13 액정 표시 장치

Country Status (5)

Country Link
US (4) US7796104B2 (ko)
JP (1) JP5027437B2 (ko)
KR (1) KR101188601B1 (ko)
CN (1) CN100573282C (ko)
TW (1) TWI432853B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130115620A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치
US8698968B2 (en) 2010-12-15 2014-04-15 Samsung Display Co. Ltd. Thin film transistor array panel and liquid crystal display using the same
KR20150043097A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 액정표시장치
KR20150065002A (ko) * 2013-12-04 2015-06-12 삼성디스플레이 주식회사 표시 장치

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9722766D0 (en) 1997-10-28 1997-12-24 British Telecomm Portable computers
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
KR101160831B1 (ko) * 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
KR20080038590A (ko) * 2006-10-30 2008-05-07 삼성전자주식회사 박막트랜지스터 기판 및 그 제조방법
KR101211087B1 (ko) * 2006-11-30 2012-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
TWI336805B (en) * 2006-12-07 2011-02-01 Chimei Innolux Corp Liquid crystal display device and driving method thereof
KR20080056481A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101302620B1 (ko) * 2007-01-30 2013-09-03 엘지디스플레이 주식회사 박막트랜지스터 기판
KR101369883B1 (ko) * 2007-02-26 2014-03-25 삼성디스플레이 주식회사 액정 표시 장치
CN101290438B (zh) * 2007-04-20 2010-05-26 群康科技(深圳)有限公司 液晶显示装置
JP5037221B2 (ja) * 2007-05-18 2012-09-26 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
KR101294731B1 (ko) * 2007-06-04 2013-08-16 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
TWI351569B (en) * 2007-06-07 2011-11-01 Chunghwa Picture Tubes Ltd Pixel structure
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR101487738B1 (ko) * 2007-07-13 2015-01-29 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US9064785B2 (en) * 2007-07-20 2015-06-23 Freesacle Semiconductor, Inc. Electronic device including a capacitor and a process of forming the same
KR20090027920A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
KR101371604B1 (ko) * 2007-11-26 2014-03-06 삼성디스플레이 주식회사 액정 표시 장치
TWI374421B (en) * 2007-12-20 2012-10-11 Au Optronics Corp Data driver using a gamma selecting signal, a flat panel display with the same, and a driving method therefor
JP4730410B2 (ja) 2008-03-27 2011-07-20 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR20090103461A (ko) * 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
TWI382223B (zh) * 2008-06-02 2013-01-11 Au Optronics Corp 顯示裝置及其畫素結構與驅動方法
JP5348521B2 (ja) * 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
US20100225569A1 (en) * 2008-12-19 2010-09-09 Samsung Electronics Co., Ltd. Liquid crystal display, manufacturing method the same, and driving method thereof
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
WO2010146747A1 (ja) * 2009-06-19 2010-12-23 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010150615A1 (ja) * 2009-06-23 2010-12-29 シャープ株式会社 表示装置及び多層基板
CN101963723B (zh) * 2009-07-22 2012-05-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8681080B2 (en) * 2009-09-30 2014-03-25 Sharp Kabushiki Kaisha Liquid crystal display device
TWI420212B (zh) * 2009-12-31 2013-12-21 Au Optronics Corp 畫素陣列
JP2011185963A (ja) * 2010-03-04 2011-09-22 Hitachi Displays Ltd 液晶表示装置
KR101735386B1 (ko) * 2010-06-25 2017-05-30 엘지디스플레이 주식회사 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법
BR112012032113A2 (pt) * 2010-06-28 2016-11-16 Sharp Kk painel de exibição e dispositivo de exibição
CN201867560U (zh) * 2010-11-08 2011-06-15 京东方科技集团股份有限公司 阵列基板和液晶显示器
TWI457808B (zh) * 2011-06-09 2014-10-21 Shih Hua Technology Ltd 觸摸屏
CN102508386B (zh) * 2011-11-28 2014-11-26 深圳市华星光电技术有限公司 液晶显示器
JP5990743B2 (ja) * 2012-03-09 2016-09-14 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置およびその駆動方法
JP2012230409A (ja) * 2012-07-04 2012-11-22 Semiconductor Energy Lab Co Ltd 液晶表示装置、表示モジュール、電子機器及び輸送機器
KR101903568B1 (ko) * 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
KR101936923B1 (ko) 2012-08-22 2019-01-10 삼성디스플레이 주식회사 표시 장치용 모기판, 표시 장치용 모기판의 제조 방법, 및 표시 장치의 제조 방법
CN102937765B (zh) * 2012-10-22 2015-02-04 京东方科技集团股份有限公司 像素单元、阵列基板、液晶显示面板、装置及驱动方法
KR102028995B1 (ko) * 2013-06-28 2019-10-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR102081827B1 (ko) * 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
CN103777423B (zh) 2014-01-24 2016-02-24 深圳市华星光电技术有限公司 液晶面板及其像素结构
CN104020617A (zh) * 2014-05-20 2014-09-03 京东方科技集团股份有限公司 阵列基板及其驱动方法、液晶显示面板、显示装置
CN104035615B (zh) * 2014-05-20 2016-03-02 京东方科技集团股份有限公司 一种触摸显示面板和显示装置
KR102228269B1 (ko) * 2014-07-09 2021-03-17 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20160021942A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN104199207B (zh) * 2014-08-21 2017-04-12 深圳市华星光电技术有限公司 一种液晶显示面板及阵列基板
KR20160053053A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치
KR102215478B1 (ko) * 2014-11-27 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102301158B1 (ko) 2015-01-16 2021-09-13 삼성디스플레이 주식회사 액정 표시 장치
JP6365368B2 (ja) * 2015-03-19 2018-08-01 株式会社Ｊｖｃケンウッド 液晶表示装置
KR102352305B1 (ko) 2015-04-03 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102367246B1 (ko) * 2015-07-27 2022-02-25 삼성디스플레이 주식회사 표시 장치
TWI581149B (zh) * 2015-11-02 2017-05-01 友達光電股份有限公司 觸控顯示面板
CN105372892B (zh) * 2015-12-17 2018-11-23 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN107967874B (zh) * 2016-10-19 2020-04-28 元太科技工业股份有限公司 像素结构
US10353257B2 (en) * 2017-04-11 2019-07-16 HKC Corporation Limited Display panel and display apparatus
CN108899329A (zh) * 2018-07-03 2018-11-27 京东方科技集团股份有限公司 像素阵列及其制备方法、显示面板、显示装置
US10739649B2 (en) 2018-10-22 2020-08-11 Chongqing Hkc Optoelectronics Technology Co., Ltd. Liquid crystal display device reducing kick back to improve display quality
CN109116641A (zh) * 2018-10-22 2019-01-01 重庆惠科金渝光电科技有限公司 显示面板和显示装置
CN112885303B (zh) * 2021-01-22 2022-08-16 绵阳京东方光电科技有限公司 画质优化方法和画质优化模组
CN114371579B (zh) * 2021-12-30 2024-07-12 长沙惠科光电有限公司 阵列基板以及显示面板
CN114792514B (zh) * 2022-02-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板
CN114660864B (zh) * 2022-03-22 2023-10-13 Tcl华星光电技术有限公司 像素结构及显示面板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162627A (ja) * 1998-12-01 2000-06-16 Hitachi Ltd 液晶表示装置
JP2000235371A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示装置
GB2357157A (en) * 1999-12-07 2001-06-13 Sharp Kk A method of driving a liquid crystal display device
JP2003108098A (ja) * 2001-09-29 2003-04-11 Toshiba Corp 平面表示装置
GB0125019D0 (en) * 2001-10-18 2001-12-12 Koninkl Philips Electronics Nv Active matrix display device
TW567463B (en) * 2002-03-06 2003-12-21 Chi Mei Optoelectronics Corp Display panel having time-domain multiplex driving circuit
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100840326B1 (ko) 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
US7205988B2 (en) * 2002-07-12 2007-04-17 Toshiba Matsushita Display Technology Co., Ltd. Display device
KR100961941B1 (ko) 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100961945B1 (ko) 2003-03-26 2010-06-08 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
KR20040105934A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR100922794B1 (ko) * 2003-06-24 2009-10-21 엘지디스플레이 주식회사 액정표시장치
KR100541534B1 (ko) 2003-06-30 2006-01-11 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100980016B1 (ko) 2003-08-04 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
KR100973810B1 (ko) * 2003-08-11 2010-08-03 삼성전자주식회사 4색 액정 표시 장치
JP4003714B2 (ja) * 2003-08-11 2007-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US7206048B2 (en) 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR101157223B1 (ko) * 2003-10-29 2012-06-15 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
JP4265788B2 (ja) * 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
KR100594863B1 (ko) * 2003-12-10 2006-06-30 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101026810B1 (ko) * 2003-12-30 2011-04-04 삼성전자주식회사 다중 도메인 액정 표시 장치
JP4694134B2 (ja) * 2004-03-09 2011-06-08 株式会社 日立ディスプレイズ 表示装置
JP4466185B2 (ja) * 2004-04-27 2010-05-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4394512B2 (ja) * 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
JP4592384B2 (ja) * 2004-10-25 2010-12-01 シャープ株式会社 液晶表示装置
US7538828B2 (en) * 2005-01-10 2009-05-26 Advantech Global, Ltd Shadow mask deposition system for and method of forming a high resolution active matrix liquid crystal display (LCD) and pixel structures formed therewith
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698968B2 (en) 2010-12-15 2014-04-15 Samsung Display Co. Ltd. Thin film transistor array panel and liquid crystal display using the same
KR20130115620A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치
KR20150043097A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 액정표시장치
KR20150065002A (ko) * 2013-12-04 2015-06-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US8717267B2 (en) 2014-05-06
US8487849B2 (en) 2013-07-16
US20060231838A1 (en) 2006-10-19
US7796104B2 (en) 2010-09-14
CN1847964A (zh) 2006-10-18
JP5027437B2 (ja) 2012-09-19
US20130300641A1 (en) 2013-11-14
KR101188601B1 (ko) 2012-10-08
US7969396B2 (en) 2011-06-28
US20110221737A1 (en) 2011-09-15
TWI432853B (zh) 2014-04-01
US20110006974A1 (en) 2011-01-13
TW200702859A (en) 2007-01-16
CN100573282C (zh) 2009-12-23
JP2006293373A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
KR101188601B1 (ko) 액정 표시 장치
JP5739362B2 (ja) 液晶表示装置
KR101160831B1 (ko) 액정 표시 장치
KR101240642B1 (ko) 액정 표시 장치
KR101471550B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
JP5143362B2 (ja) 液晶表示装置
KR20060112043A (ko) 액정 표시 장치
KR101359918B1 (ko) 액정 표시 장치
CN101533194B (zh) 液晶显示装置和方法
KR20070051037A (ko) 액정 표시 장치
KR101197044B1 (ko) 액정 표시 장치
KR20070051045A (ko) 액정 표시 장치
KR20070101503A (ko) 액정 표시 장치
KR20070010549A (ko) 액정 표시 장치 및 그 구동 방법
KR20070097266A (ko) 액정 표시 장치
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN1825419B (zh) 液晶显示装置
KR20080051852A (ko) 액정 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060125299A (ko) 액정 표시 장치 및 그 검사 방법
KR20060082318A (ko) 액정 표시 장치
KR20070051036A (ko) 액정 표시 장치
KR20070117072A (ko) 액정 표시 장치
KR20060082098A (ko) 액정 표시 장치
KR20070016412A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050413

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100413

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050413

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110720

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120329

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110720

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20120427

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120329

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20120628

Appeal identifier: 2012101004042

Request date: 20120427

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120427

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120427

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110901

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20120628

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20120530

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20150831

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee