KR20050066673A - 듀얼패널타입 유기전계발광 소자 및 그 제조방법 - Google Patents
듀얼패널타입 유기전계발광 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050066673A KR20050066673A KR1020030097983A KR20030097983A KR20050066673A KR 20050066673 A KR20050066673 A KR 20050066673A KR 1020030097983 A KR1020030097983 A KR 1020030097983A KR 20030097983 A KR20030097983 A KR 20030097983A KR 20050066673 A KR20050066673 A KR 20050066673A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- substrate
- electrode
- forming
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims description 44
- 239000010409 thin film Substances 0.000 claims abstract description 175
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 238000005192 partition Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 134
- 239000004065 semiconductor Substances 0.000 claims description 78
- 239000000463 material Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 239000002210 silicon-based material Substances 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 16
- 238000002161 passivation Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 6
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 4
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000013080 microcrystalline material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명에 따른 듀얼패널타입 유기전계발광 소자 및 그 제조방법에 의하면,첫째, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 형성하기 때문에 생산수율 및 생산성을 향상시킬 수 있고, 제품수명을 효과적으로 늘릴 수 있으며, 둘째, 상부발광방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현 및 신뢰성을 향상시킬 수 있고, 세째 환형태의 박막트랜지스터의 내부에서 발광부와의 전기적 연결부를 가짐에 따라, 격벽에 의해 전기적 연결패턴이 손상될 확률을 최소화할 수 있어 생산성 및 구동능력이 높은 소자를 제작할 수 있다.
Description
본 발명은 유기전계발광 소자(Organic Electroluminescent Device)에 관한 것이며, 특히 픽셀 구동부(박막트랜지스터를 포함하는 어레이 소자층)와 발광부(발광층을 포함하는 유기전계발광 다이오드 소자)가 서로 다른 기판에 형성되고, 두 소자는 별도의 전기적 연결패턴을 통해 연결되는 방식의 듀얼패널타입 유기전계발광 소자(Active-Matrix Organic Electroluminescent Device) 및 그 제조방법에 관한 것이다.
새로운 평판디스플레이 중 하나인 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
특히, 상기 유기전계발광 소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
이하, 도 1은 종래의 유기전계발광 소자 패널에 대한 단면도이다.
도시한 바와 같이, 제 1, 2 기판(10, 60)이 서로 대향되게 배치되어 있고, 제 1 기판(10) 상에는 화면을 구현하는 최소 단위인 화소 영역(P)별로 박막트랜지스터(T)를 포함하는 어레이 소자층(AL)이 형성되어 있으며, 상기 어레이 소자층(AL) 상부에는 제 1 전극(48), 유기발광층(54), 제 2 전극(56)이 차례대로 적층된 구조의 유기전계발광 다이오드 소자(E)가 형성되어 있다. 유기발광층(54)으로부터 발광된 빛은 제 1, 2 전극(48, 56) 중 투광성을 가지는 전극 쪽으로 발광되어, 상부발광 또는 하부발광 방식으로 분류할 수 있으며, 한 예로 제 1 전극(48)이 투광성 물질에서 선택되어 유기발광층(54)에서 발광된 빛이 제 1 전극(48)쪽으로 발광되는 하부발광 방식 구조를 제시하였다.
그리고, 상기 제 2 기판(60)은 일종의 인캡슐레이션 기판으로서, 그 내부에는 오목부(62)가 형성되어 있고, 오목부(62) 내에는 외부로부터의 수분흡수를 차단하여 유기전계발광 다이오드 소자(E)를 보호하기 위한 흡습제(64)가 봉입되어 있다.
상기 제 1, 2 기판(10, 60)의 가장자리부는 씰패턴(70)에 의해 봉지되어 있다.
이하, 도 2a, 2b는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 도면으로서, 도 2a는 평면도이고, 도 2b는 상기 도 2a의 절단선 "IIb-IIb"에 따라 절단된 단면을 도시한 단면도이며, 주요 구성요소를 중심으로 간략하게 설명한다.
도시한 바와 같이, 제 1 기판(10) 상에 버퍼층(12)이 형성되어 있고, 버퍼층(12) 상부에는 반도체층(14)과 커패시터 전극(16)이 서로 이격되게 형성되어 있으며, 상기 반도체층(14) 중앙부에는 게이트 절연막(18), 게이트 전극(20)이 차례대로 형성되어 있다. 상기 반도체층(14)은 게이트 전극(20)과 대응되는 활성 영역(IIc)과, 활성 영역(IIc)의 좌, 우 양측 영역은 드레인 영역(IId) 및 소스 영역(IIe)으로 각각 정의된다.
상기 게이트 전극(20) 및 커패시터 전극(16)을 덮는 영역에는 제 1 보호층(24)이 형성되어 있으며, 제 1 보호층(24) 상부의 커패시터 전극(16)과 대응된 위치에는 파워 전극(26)을 포함하고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 전력공급 배선(28)에서 분기되어 있다.
상기 파워 전극(26)을 덮는 기판 전면에는 제 2 보호층(30)이 형성되어 있고, 상기 제 1, 2 보호층(24, 30)에는 공통적으로 반도체층(14)의 드레인 영역(IId)과 소스 영역(IIe)을 노출시키는 제 1, 2 콘택홀(32, 34)을 가지고 있고, 제 2 보호층(30)은 파워 전극(26)을 일부 노출시키는 제 3 콘택홀(36)을 가지고 있다.
상기 제 2 보호층(30) 상부에는, 제 1 콘택홀(32)을 통해 반도체층(14)의 드레인 영역(IId)과 연결되는 드레인 전극(40)과, 일측에서는 제 2 콘택홀(34)을 통해 반도체층(14)의 소스 영역(IIe)과 연결되고, 또 다른 일측에서는 제 3 콘택홀(36)을 통해 파워 전극(26)과 연결되는 소스 전극(38)이 형성되어 있다.
상기 드레인 전극(40) 및 소스 전극(38)을 덮는 영역에는, 드레인 전극(40)을 일부 노출시키는 드레인 콘택홀(46)을 가지는 제 3 보호층(44)이 형성되어 있다.
상기 제 3 보호층(44) 상부에는 발광부(EA)가 정의되어 있고, 발광부(EA)에는 드레인 콘택홀(46)을 통해 드레인 전극(40)과 연결되는 제 1 전극(48)이 형성되어 있으며, 제 1 전극(48) 상부에는 제 1 전극(48)의 주 영역을 노출시키며 그외 영역을 덮는 위치에 층간 절연막(50)이 형성되어 있고, 상기 층간 절연막(50) 상부의 발광부(EA)에는 유기발광층(54)이 형성되어 있고, 유기발광층(54) 상부 전면에는 제 2 전극(56)이 형성되어 있다.
상기 반도체층(14), 게이트 전극(20), 소스 전극(38) 및 드레인 전극(40)은 박막트랜지스터(T)를 이루며, 상기 박막트랜지스터(T)는 상기 게이트 배선(22) 및 데이터 배선(42)이 교차되는 지점에 위치하는 스위칭용 박막트랜지스터(Ts ; switching TFT)와, 상기 스위칭용 박막트랜지스터(Ts)와 전력공급 배선(28)이 교차되는 지점에 위치하는 구동용 박막트랜지스터(Td ; driving TFT)로 이루어진다.
상기 도 2b에서 제시한 박막트랜지스터(T)는 구동용 박막트랜지스터(Td)에 해당된다.
즉, 전술한 게이트 전극(20)은 스위칭용 박막트랜지스터(Ts)과 연결되고, 전술한 드레인 전극(40)은 아일랜드 패턴 구조로 이루어지며, 상기 게이트 배선(22) 및 데이터 배선(42)에서 분기되는 게이트 전극(20) 및 소스 전극(38)은 스위칭용 박막트랜지스터(Ts)를 이룬다.
상기 파워 전극(26)을 포함하여 전력공급 배선(28)과 커패시터 전극(16)이 중첩되는 영역은 스토리지 커패시터(Cst ; storage capacitor)를 이룬다.
상기 도 1, 도 2a, 2b를 통해 살펴본 바와 같이, 기존의 하부발광방식 유기전계발광 소자는 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하였다. 이런 경우, 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 기존의 유기전계발광 소자 구조에서는 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있었다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1,000 Å 정도의 박막을 사용하는 유기발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.
이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있었다.
그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기발광층 상부에 통상적으로 음극이 위치함에 따라 재료선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.
상기 문제점을 해결하기 위하여, 본 발명에서는 생산수율이 향상된 고해상도/고개구율 구조 액티브 매트릭스형 유기전계발광 소자를 제공하고자 한다.
이를 위하여, 본 발명에서는 픽셀 구동부(박막트랜지스터를 포함하는 어레이 소자층)와 발광부(발광층을 포함하는 유기전계발광 다이오드 소자)가 서로 다른 기판에 형성되고, 두 소자는 별도의 전기적 연결패턴을 통해 연결되는 방식의 듀얼패널타입 유기전계발광 소자를 제공하고자 한다.
본 발명의 또 다른 목적은, 전기적 연결부의 위치 안정화를 고려하여, 비정질 실리콘 물질 또는 마이크로 결정화 물질을 반도체층 물질로 이용하는 박막트랜지스터의 전류 구동 능력을 향상시키는 것이다.
이를 위하여, 본 발명에서는 환(環)형상으로 박막트랜지스터를 형성하고, 박막트랜지스터의 내부에 전기적 연결부를 구성하고자 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1 기판 상에 형성된 다수 개의 게이트 배선, 데이터 배선, 파워 배선과; 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터와; 상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환(環)형상의 캐리어(carrier) 이동통로인 채널(channel)을 가지는 구동용 박막트랜지스터와; 상기 구동용 박막트랜지스터의 환 형상 내부에 위치하며, 상기 구동용 박막트랜지스터와 전기적으로 연결되고 일정 두께를 가지는 전기적 연결패턴과; 상기 제 1 기판과 대향되는 제 2 기판 하부에 형성되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자를 제공한다.
본 발명의 제 2 특징에서는, 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판에 있어서, 기판 상에 형성된 다수 개의 게이트 배선, 데이터 배선, 파워 배선과; 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터와; 상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환(環)형상의 캐리어(carrier) 이동통로인 채널(channel)을 가지는 구동용 박막트랜지스터와; 상기 구동용 박막트랜지스터의 채널 내부 영역에 위치하며, 상기 구동용 박막트랜지스터와 전기적으로 연결되고 일정 두께를 가지는 전기적 연결패턴을 포함하는 듀얼패널타입 유기전계발광 소자용 기판을 제공한다.
본 발명의 제 3 특징에서는, 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판에 있어서, 기판 상에 형성된 다수 개의 게이트 배선, 데이터 배선, 파워 배선과; 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터와; 상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, U자형상의 채널을 포함하고 병렬 연결된 적어도 두 개이상의 박막트랜지스터로 이루어진 구동용 박막트랜지스터와; 상기 구동용 박막트랜지스터의 채널 내부 영역에 위치하며, 상기 구동용 박막트랜지스터와 전기적으로 연결되고 일정 두께를 가지는 전기적 연결패턴을 포함하는 듀얼패널타입 유기전계발광 소자용 기판을 제공한다.
상기 제 1 특징에 따른 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되며, 상기 제 2 특징에 따른 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되며, 상기 제 3 특징에 따른 채널폭은 상기 U자형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 U자형상의 폭에 해당되는 것을 특징으로 한다.
상기 제 2 특징에 따른 상기 구동용 박막트랜지스터는, 원형의 오픈부를 가지는 환(環)형상의 게이트 전극과; 상기 게이트 전극을 덮는 영역에 형성된 반도체층과; 상기 반도체층 상부에서, 상기 게이트 전극의 외측을 두르는 영역에 위치하며, 또 하나의 환형상을 가지는 소스 전극과; 상기 소스 전극과 일정 간격을 유지하며, 상기 원형의 오픈부 영역 내 형성된 원형 구조의 드레인 전극으로 이루어지고, 상기 구동용 박막트랜지스터는, 원형의 오픈부를 가지는 환(環)형상의 게이트 전극과; 상기 게이트 전극을 덮는 영역에 형성된 반도체층과; 상기 반도체층 상부에서, 상기 게이트 전극의 외측을 두르는 영역에 위치하는 또 하나의 환형상을 가지며, 상기 게이트 전극 영역을 일부 노출시키는 오목부를 가지는 소스 전극과; 상기 소스 전극과 일정 간격을 유지하며, 상기 원형의 오픈부 영역 내 형성되고, 상기 소스 전극의 오목부와 마주대하는 위치에서, 상기 게이트 전극 영역을 일부 노출시키는 또 하나의 오목부를 가지는 원형 구조의 드레인 전극으로 이루어지고, 상기 오목부를 경계로 하여 다수 개의 병렬로 연결된 박막트랜지스터로 이루어지는 것을 특징으로 한다.
상기 제 3 특징에 따른 상기 구동용 박막트랜지스터는, 서로 이격되게 위치하는 반원형의 오목부를 가지는 곡선구조 W형상의 게이트 전극과; 상기 게이트 전극을 덮는 영역에 형성된 반도체층과; 상기 반도체층 상부에서, 상기 게이트 전극의 외측과, 상기 반원형 오목부 간 게이트 전극 영역의 중앙부와 중첩되게 형성된 또 하나의 곡선구조 W형상의 소스 전극과; 상기 소스 전극과 일정 간격을 유지하며, 상기 반원형의 오목부 영역 내 각각 형성되는 제 1, 2 드레인 전극으로 이루어지는 것을 특징으로 한다.
상기 제 2, 3 특징에 따른 상기 스위칭 박막트랜지스터 및 구동용 박막트랜지스터는 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지고, 상기 반도체층은 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나에서 선택되며, 상기 전기적 연결패턴은, 상기 드레인 전극과 연결되고, 상기 전기적 연결패턴은, 일정두께를 가지는 돌출 패턴과, 상기 돌출 패턴을 감싸는 구조로 상기 드레인 전극과 연결되는 연결 전극으로 구성되며, 상기 소스 전극과 드레인 전극은, 상기 게이트 전극의 측면부와 일정간격 중첩되게 위치하고, 상기 환형상 및 원형 구조는 타원형 구조를 포함하는 것을 특징으로 한다.
본 발명의 제 4 특징에서는, 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터를 형성하는 단계와; 상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환형상의 채널을 가지는 구동 박막트랜지스터를 형성하는 단계와; 상기 구동 박막트랜지스터의 환형상 내에, 상기 구동 박막트랜지스터와 연결되며, 일정 두께를 가지는 전기적 연결패턴을 형성하는 단계와; 상기 제 1 기판과 대향되게 배치되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 형성하는 단계를 포함하며, 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자의 제조방법을 제공한다.
본 발명의 제 5 특징에서는, 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법에 있어서, 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터를 형성하는 단계와; 상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환형상의 채널을 가지는 구동 박막트랜지스터를 형성하는 단계와; 상기 구동 박막트랜지스터의 환형상 내에, 상기 구동 박막트랜지스터와 연결되며, 일정 두께를 가지는 전기적 연결패턴을 형성하는 단계와; 상기 제 1 기판과 대향되게 배치되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 형성하는 단계를 포함하며, 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법을 제공한다.
본 발명의 6 특징에서는, 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법에 있어서, 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터를 형성하는 단계와; 상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, U자형의 채널을 적어도 두 개 이상 가지는 병렬 구조로 연결된 다수 개의 박막트랜지스터로 이루어진 구동 박막트랜지스터를 형성하는 단계와; 상기 구동 박막트랜지스터의 U자 형상 내에, 상기 구동 박막트랜지스터와 연결되며, 일정 두께를 가지는 전기적 연결패턴을 형성하는 단계를 포함하며, 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법을 제공한다.
상기 제 5 특징에서는, 상기 구동용 박막트랜지스터를 형성하는 단계에서는, 원형의 오픈부를 가지며 환형상을 가지는 게이트 전극과; 상기 게이트 전극을 덮는 영역에 게이트 절연막을 형성하고, 상기 게이트 절연막 상부의 게이트 전극을 덮는 위치에 반도체층을 형성하는 단계와; 상기 반도체층 상부의 게이트 전극의 외측을 두르는 영역에 또 하나의 환형상을 가지는 소스 전극과, 상기 원형의 오픈부 영역에 원형 구조 드레인 전극을 형성하는 단계와; 상기 소스 전극과 드레인 전극 사이 구간에, 상기 반도체층의 순수 반도체 물질로 이루어지는 채널을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법을 제공한다.
상기 제 5, 6 특징에서는, 상기 전기적 연결패턴을 형성하는 단계는, 상기 구동용 박막트랜지스터를 덮는 위치에 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 보호층을 형성하는 단계와; 상기 보호층 상부의 드레인 전극 형성부에, 일정 두께를 갖는 돌출 패턴과, 상기 돌출 패턴을 감싸는 구조로 이루어지며, 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 연결 전극으로 이루어지는 전기적 연결패턴을 형성하는 단계를 포함하고, 상기 드레인 콘택홀을, 상기 돌출 패턴의 양쪽에 위치하는 제 1, 2 드레인 콘택홀로 이루어지는 것을 특징으로 한다.
상기 제 5 특징에서는, 상기 구동용 박막트랜지스터를 형성하는 단계는, 원형의 오픈부를 가지며 환형상을 가지는 게이트 전극과; 상기 게이트 전극을 덮는 영역에 게이트 절연막을 형성하고, 상기 게이트 절연막 상부의 게이트 전극을 덮는 위치에 반도체층을 형성하는 단계와; 상기 반도체층 상부의 게이트 전극의 외측을 두르는 영역에 또 하나의 환형상을 가지고, 상기 게이트 전극 영역을 일부 노출시키는 오목부를 가지는 소스 전극과, 상기 원형의 오픈부 영역에 원형 구조를 가지며, 상기 소스 전극과 마주대하는 위치에서 상기 게이트 전극 영역을 노출시키는 또 하나의 오목부를 가지는 드레인 전극을 형성하는 단계와; 상기 소스 전극과 드레인 전극 사이 구간에, 상기 오목부를 경계부로 하여 적어도 두 개이상의 채널을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 6 특징에서는, 상기 구동용 박막트랜지스터를 형성하는 단계는, 제 1 기판 상에, 서로 일정간격 이격되게 위치하는 반원형의 오픈부를 가지는 곡선구조 W형상으로 이루어진 게이트 전극과; 상기 게이트 전극을 덮는 영역에 게이트 절연막을 형성하고, 상기 게이트 절연막 상부의 반원형 오픈부 영역을 포함하여 상기 게이트 전극을 덮는 위치에 반도체층을 형성하는 단계와; 상기 반도체층 상부의 게이트 전극의 외측 및 상기 반원형 오픈부 간 게이트 전극 영역과 중첩되는 또 하나의 곡선구조 W형상을 가지는 소스 전극과, 상기 반원형 오픈부 영역에 각각 반원형 구조 제 1, 2 드레인 전극을 형성하는 단계와; 상기 제 1 드레인 전극과 소스 전극 간의 이격 영역에 위치하는 제 1 채널과, 상기 제 2 드레인 전극과 소스 전극 간 이격 영역에 위치하는 제 2 채널을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 4 특징에서는, 상기 유기전계발광 다이오드 소자를 형성하는 단계는, 상기 제 2 기판 상에 제 1 전극을 형성하는 단계와; 상기 1 전극 상부의 비화소 영역에 역테이퍼 구조로 일정 두께를 갖는 격벽을 형성하는 단계와; 상기 격벽에 의해 자동 패터닝되어, 화면을 구현하는 최소 단위인 화소 영역별로 분리된 구조를 가지는 유기발광층 및 제 2 전극을 차례대로 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예에 대해서 도면을 참조하여 상세히 설명한다.
본 발명에 따른 하나의 실시예는, 독립적인 발광방식의 듀얼패널타입 유기전계발광 소자에 대한 실시예이다.
-- 제 1 실시예 --
도 3, 도 4a, 4b는 본 발명의 제 1 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 도면으로서, 도 3은 전체 단면도, 도 4a는 어느 한 화소부에 대한 평면도, 도 4b는 상기 도 4a의 절단선 "IVb-IVb"에 따라 절단된 단면을 도시한 단면도이다.
도시한 바와 같이, 제 1, 2 기판(110, 170)이 서로 대향되게 배치되어 있고, 제 1 기판(110) 상부에는 박막트랜지스터(T)를 포함하는 어레이 소자층(A)이 형성되어 있으며, 어레이 소자층(A) 상부에는 박막트랜지스터(T)와 연결되는 일정 두께를 갖는 전기적 연결패턴(166)이 형성되어 있다.
상기 전기적 연결패턴(166)이 갖는 일정 두께는, 상기 전기적 연결패턴(166)에 의해 서로 다른 기판 상에 형성되는 픽셀 구동부와 발광부를 전기적으로 연결시킬 수 있는 두께범위에서 선택된다. 즉, 상기 전기적 연결패턴(166)의 두께는 두 기판 간의 셀 갭과 대응되는 값에서 선택될 수 있다.
그리고, 상기 박막트랜지스터(T)는 유기전계발광 소자에 전류를 인가하는 구동용 박막트랜지스터에 해당되며, 비정질 실리콘 물질을 이용한 역스태거형 박막트랜지스터 구조를 이루고 있다.
상기 제 2 기판(170) 하부 전면에는 제 1 전극(182)이 형성되어 있고, 제 1 전극(182) 하부의 화소 영역(P)간 경계부에 위치하는 비화소 영역(NP ; non-pixel area)에는 층간절연막(184)과, 역테이퍼 구조로 일정 두께를 갖는 격벽(186)이 차례대로 형성되어 있으며, 격벽(186) 간 사이 구간에는 격벽(186)에 의해 자동패터닝된 구조로 유기발광층(188), 제 2 전극(190)이 차례대로 형성되어 있다.
상기 격벽(186)이 가지는 일정 두께는, 상기 격벽(186)에 의해 유기발광층(188) 및 제 2 전극(190)을 화소 영역(P)별로 분리시킬 수 있는 두께범위에서 선택된다.
상기 유기발광층(188)은, 적, 녹, 청 발광층(188a, 188b, 188c)이 화소 영역(P) 단위로 차례대로 형성된 구조로 이루어지고, 상기 제 1, 2 전극(182, 190)과, 제 1, 2 전극(182, 190) 사이에 개재된 유기발광층(188)은 유기전계발광 다이오드 소자(E)를 이룬다.
그리고, 상기 제 1 전극(182)은 투광성을 가지는 물질에서 선택되어, 유기발광층(188)에서 발광된 빛은 제 1 전극(182)쪽으로 발광되는 상부발광 방식으로 화면을 구현하는 것을 특징으로 한다. 한 예로, 상기 제 1 전극(182)이 양극(anode electrode), 제 2 전극(190)이 음극(cathode electrode)에 해당될 경우, 제 1 전극(182)은 투명 도전성 물질에서 선택되고, 한 예로 ITO(indium tin oxide)로 이루어질 수 있다.
그리고, 상기 제 1, 2 기판(110, 170)은, 두 기판의 가장자리부에 위치하는 씰패턴(192)에 의해 합착되어 있다.
본 실시예에 따른 듀얼패널타입 유기전계발광 소자 구조에 의하면, 첫째, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 형성하기 때문에 생산수율 및 생산성을 향상시킬 수 있고, 제품수명을 효과적으로 늘릴 수 있으며, 둘째, 상부발광방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현 및 신뢰성을 향상시킬 수 있고, 세째, 격벽에 의해 별도의 섀도우 마스크(shadow mask)없이 자동 패터닝된 구조로 유기발광층 및 제 2 전극을 형성할 수 있으므로 공정 효율을 높일 수 있는 장점을 가진다.
도면으로 제시하지 않았지만, 풀컬러 구현을 위해서는 본 실시예에 따른 독립발광방식 이외에, 컬러필터층 단일 구조 또는, 컬러필터층 및 색변환층인 CCM(Color-changing Mediums) 이중 구조로 이루어진 풀컬러 구현소자를 구비하는 구조를 포함할 수 있다. 상기 별도의 풀컬러 구현소자가 구비되는 경우, 유기발광층은 단색발광물질로 이루어진다.
이하, 전술한 박막트랜지스터(T)를 포함하는 어레이 소자층(A)의 구체적인 평면, 단면 구조에 대해서 도 4a, 4b를 참조하여 설명하면, 제 1 기판(110) 상에 제 1 방향으로 스위칭용 게이트 전극(112)을 가지는 게이트 배선(114)이 형성되어 있고, 상기 스위칭용 게이트 전극(112) 및 게이트 배선(114)과 이격되게, 제 1 방향과 교차되는 제 2 방향을 주 방향으로 하여 아일랜드 패턴 구조로 스위칭용 게이트 전극(112)과 인접하게 연결 배선(116)이 형성되어 있고, 상기 연결 배선(116)에서는 게이트 전극(118)이 연장형성되어 있다.
그리고, 상기 스위칭용 게이트 전극(112), 게이트 배선(114), 연결 배선(116), 게이트 전극(118)을 덮는 영역에는 게이트 절연막(120)이 형성되어 있고, 게이트 절연막(120) 상부의 스위칭용 게이트 전극(112) 및 게이트 전극(118)을 각각 덮는 위치에는 아일랜드 패턴구조의 스위치용 반도체층(122) 및 반도체층(124)이 각각 형성되어 있다.
상기 반도체층(124)은, 순수 반도체 물질로 이루어진 액티브층(124a)과, 불순물 반도체 물질로 이루어진 오믹콘택층(124b)으로 이루어지며, 도면으로 상세히 제시하지 않았지만, 상기 스위칭용 반도체층(122)도 반도체층(124)과 동일한 단면구조를 가진다.
상기 반도체 물질은, 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나에서 선택된다.
상기 게이트 절연막(120)은 연결 배선(116)을 일부 노출시키는 제 1 콘택홀(130)을 가진다.
상기 스위칭용 반도체층(122) 및 반도체층(124) 상부에는, 상기 제 2 방향으로 위치하며, 스위칭용 소스 전극(134)을 가지는 데이터 배선(132)과, 상기 스위칭용 소스 전극(134)과 일정간격 이격되며 제 1 콘택홀(130)을 통해 연결 배선(116)과 연결되는 스위칭용 드레인 전극(136)과, 상기 스위칭용 드레인 전극(136)에서 연장형성된 제 1 커패시터 전극(138)이 형성되어 있다.
또한, 상기 반도체층(124)의 양측과 중첩된 위치에는 아일랜드 패턴 구조의 소스 전극(140) 및 드레인 전극(142)이 각각 형성되어 있다.
상기 스위칭용 게이트 전극(112), 스위칭용 반도체층(122), 스위칭용 소스 전극(134), 스위칭용 드레인 전극(136)은 스위칭용 박막트랜지스터(Ts)를 이루고, 상기 게이트 전극(118), 반도체층(124), 소스 전극(140), 드레인 전극(142)은 구동용 박막트랜지스터(Td)를 이룬다.
상기 스위칭용 소스 전극(134), 스위칭용 드레인 전극(136) 사이 구간 및 소스 전극(140), 드레인 전극(142) 사이 구간에는 각각 순수 반도체 물질 영역으로 이루어지며, 캐리어(carrier) 이동통로인 채널부(CH)가 구성되어 있다.
상기 스위칭용 박막트랜지스터(Ts) 및 구동용 박막트랜지스터(Td)를 덮는 영역에는, 상기 소스 전극(140)을 일부 노출시키는 제 2 콘택홀(144)을 가지는 제 1 보호층(146)이 형성되어 있고, 제 1 보호층(146) 상부에는 제 2 방향으로 데이터 배선(132)과 이격되게 위치하며, 상기 제 2 콘택홀(144)을 통해 소스 전극(140)과 연결되는 파워 전극(148)과, 상기 제 1 커패시터 전극(138)과 중첩되게 위치하는 제 2 커패시터 전극(150)을 가지는 파워 배선(152)이 형성되어 있다.
상기 제 1, 2 커패시터 전극(138, 150)이 중첩된 영역은 제 1 보호층(146)이 개재된 상태에서 스토리지 커패시터(Cst)를 이룬다.
그리고, 상기 게이트 배선(114), 데이터 배선(132), 파워 배선(152)이 서로 교차되는 영역은 화소 영역(P)으로 정의된다.
그리고, 상기 파워 배선(152), 파워 전극(148), 제 2 커패시터 전극(150)을 덮는 영역에는, 상기 제 1 보호층(146)과 공통적으로 드레인 전극(142)을 일부 노출시키는 제 3 콘택홀(154)을 가지는 제 2 보호층(156)이 형성되어 있고, 제 3 콘택홀(154)과 인접한 화소 영역(P)에는 일정두께를 갖는 돌출 패턴(158)이 형성되어 있고, 돌출 패턴(158)을 덮는 영역에는 제 3 콘택홀(154)을 통해 드레인 전극(142)과 연결되는 연결 전극(162)이 형성되어 있다.
상기 돌출 패턴(158) 및 연결 전극(162)은 전기적 연결패턴(166)을 구성한다.
이러한 구조의 듀얼패널타입 유기전계발광 소자용 박막트랜지스터는, 공정 비용 및 효율을 고려하여 버텀게이트 방식(bottom gate type)이 주로 이용된다.
상기 버텀게이트 방식으로 형성가능한 실리콘 물질로는 대표적으로 비정질 실리콘 및 마이크로(micro) 결정화 물질을 액티브층 물질로 이용할 수 있다.
전술한 마이크로 결정화 물질은, 순수 비정질 실리콘츠에 수소(H)를 과다하게 주입하여 별도의 결정계를 가지지 않는 미세한 결정으로 이루어진 물질에 해당되며, 한 예로 비정질 실리콘 물질을 반도체층으로 이용하는 박막트랜지스터는 이동도(mobility)가 1 미만으로, 유기전계발광 소자에 필요한 구동 전류를 내기 위해서는 충분히 박막트랜지스터의 폭/길이(W/L) 비를 크게 설계할 필요가 있다.
그러나, 본 실시예에서 제시한 구조에 있어서, 구동용 박막트랜지스터의 W/L 비를 이상적인 값을 설계하려면, 상대적으로 상부 및 하부 기판의 전기적 접촉을 위한 전기적 연결패턴 형성영역이 감소하게 되어 원하는 디자인으로의 설계가 자유롭지 못한 단점이 있다.
또한, 상기 전기적 연결패턴에 있어서, 연결 전극은 돌출 패턴 및 그 주변부를 완전히 감싸지 않으면, 상기 연결 전극의 뜯김과 들림현상이 생기기 때문에, 상기 돌출 패턴을 충분히 덮을 수 있는 공간이 필요하다. 또한 상대적으로 이러한 전기적 연결부에 필요한 공간 마진에 의해, 유기전계발광 소자에서 원하는 충분한 전류 능력을 갖춘 박막트랜지스터를 형성하기가 용이하지 못한 단점이 있다.
본 발명의 또 하나의 실시예는, 전기적 연결패턴의 안정성 및 전류 구동 능력을 향상시킬 수 있는 구조의 구동용 박막트랜지스터를 포함하는 실시예이다.
-- 제 2 실시예 --
도 5a, 5b는 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자용 기판에 대한 도면으로서, 도 5a는 평면도이고, 도 5b는 상기 도 5a의 절단선 "Vb-Vb"에 따라 절단된 단면을 도시한 단면도이며, 기본적인 구조는 상기 제 1 실시예를 적용하였으며, 상기 제 1 실시예와 구별되는 본 실시예의 특징적인 구조를 중심으로 설명한다.
도시한 바와 같이, 스위칭용 박막트랜지스터(Ts)의 스위치용 드레인 전극(236)과 연결되는 연결 배선(216)에서 연장형성되며, 환형상으로 원형의 오픈부(217)를 가지는 환형상의 게이트 전극(218)이 형성되어 있다.
상기 원형의 오픈부(217)는 도면으로 제시한 바와 같이 타원형 구조를 포함한다.
상기 원형의 오픈부(217)를 포함하여 게이트 전극(218)을 덮는 영역에는 게이트 절연막(220)이 형성되어 있고, 게이트 절연막(220) 상부의 게이트 전극(218)을 덮는 위치에는 반도체층(224)이 형성되어 있다. 상기 반도체층(224)을 이루는 물질은 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나에서 선택될 수 있다.
상기 반도체층(224)은 순수 반도체 물질로 이루어진 액티브층(224a)과, 불순물 반도체 물질로 이루어진 오믹콘택층(224b)으로 이루어진다.
그리고, 상기 반도체층(224) 상부의 게이트 전극(218)의 외측에는 소스 전극(240)이 형성되어 있고, 소스 전극(240)과 일정간격 이격되게 게이트 전극(218)의 원형의 오픈부(217) 영역에는 드레인 전극(242)이 형성되어 있다.
이때, 상기 소스 전극(240) 및 드레인 전극(242)은 게이트 전극(218)의 측면부와 일정간격 중첩되게 배치된다.
상기 소스 전극(240)과 드레인 전극(242) 간 이격 구간에는 반도체층(224)의 액티브층(224a) 영역이 노출되어, 노출된 액티브층(224a) 영역은 채널부(CH)를 이룬다.
상기 게이트 전극(218), 반도체층(224), 소스 전극(240), 드레인 전극(242)은 구동용 박막트랜지스터(Td)를 이룬다.
상기 구동용 박막트랜지스터(Td)를 덮는 영역에는, 소스 전극(240)을 일부 노출시키는 소스 콘택홀(244)을 가지는 제 1 보호층(246)이 형성되어 있고, 제 1 보호층(246) 상부에는 소스 콘택홀(244)을 통해 소스 전극(240)과 연결되는 파워 전극(248)이 형성된다.
상기 파워 전극(248)을 덮는 영역에는, 상기 드레인 전극(242)을 일부 노출시키는 영역에서 제 1 보호층(246)과 공통적으로 제 1, 2 드레인 콘택홀(254a, 254b)을 가지는 제 2 보호층(256)이 형성되어 있다.
상기 제 2 보호층(256) 상부의 드레인 전극(242) 형성부에는, 일정 두께를 가지는 돌출 패턴(258)과, 상기 돌출 패턴(258)을 감싸며, 상기 제 1, 2 드레인 콘택홀(254a, 254b)을 통해 드레인 전극(242)과 연결되는 연결 전극(262)으로 이루어진 전기적 연결패턴(266)이 형성되어 있다.
본 실시예에 따른 채널부(CH)는, 원형띠 구조를 가지고 있음에 따라 채널폭(W)이 원형띠의 중심지점을 연결한 값에 해당하므로, 기존보다 "W"값이 커지고, 충분한 W/L 비를 확보할 수 있으며, 전기적 연결패턴(266)의 형성범위도 드레인 전극(242) 형성부로 종래보다 넓은 공간 확보가 가능하며, 전기적 접촉 부위가 화소 영역(P)의 중앙부에 배치됨으로써, 대향 기판에 형성되는 격벽에 의해 합착 공정 중 손상될 확률이 낮아지는 이점을 가지게 된다.
이하, 도 6a 내지 6i, 7a 내지 7i는 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자용 기판에 대한 제조 공정을 단계별로 나타낸 도면으로서, 도 6a 내지 6i는 평면도이고, 도 7a 내지 7i는 상기 도 6의 절단선 "VII-VII"에 따라 절단된 단면도이다.
도 6a, 7a는, 기판(210) 상에 제 1 방향으로 위치하며, 스위칭용 게이트 전극(212)이 분기된 게이트 배선(214)을 형성하는 단계와, 상기 게이트 전극(218)과 인접한 위치에서 제 1 방향과 교차되는 제 2 방향으로 형성된 연결 배선(216)과, 상기 연결 배선(216)에서 연장형성되며, 원형의 오픈부(217)를 가지는 환형상의 게이트 전극(218)을 형성하는 단계이다.
상기 원형의 오픈부(217)는 도면에서와 같이 타원형을 포함하는 오픈부이다.
도 6b, 7b는, 상기 게이트 배선(214)을 덮는 기판 전면에, 게이트 절연막(220)을 형성하고, 상기 게이트 절연막(220) 상부에 순수 비정질 실리콘 물질, 불순물 비정질 실리콘 물질이 차례대로 형성한 다음, 상기 스위칭용 게이트 전극(212)과, 게이트 전극(218)을 덮는 위치에 아일랜드 패턴 구조의 스위칭용 반도체층(222) 및 반도체층(224)을 각각 형성하는 단계이다.
본 발명에서는, 상기 비정질 실리콘 물질 대신에 마이크로 결정화 물질을 이용하는 경우도 포함한다.
도 6c, 7c는, 상기 연결 배선(216)의 일부를 노출시키기 위하여, 게이트 절연막(220)에 제 1 콘택홀(230)을 형성하는 단계이다.
그리고, 도 6d, 7d는, 상기 스위칭용 반도체층(222) 및 반도체층(224) 상부에 상기 제 2 방향으로 위치하며, 상기 스위칭용 게이트 전극(212)의 일측과 중첩되게 위치하는 스위칭용 소스 전극(234)을 가지는 데이터 배선(232)을 형성하는 단계와, 상기 스위칭용 소스 전극(234)과 일정간격 이격되게 분기되며 제 1 콘택홀(230)을 통해 연결 배선(216)과 연결되는 스위칭용 드레인 전극(236)과, 상기 스위칭용 드레인 전극(236)과 일체형 패턴을 이루는 제 1 커패시터 전극(238)을 형성하는 단계를 포함한다.
또한, 이 단계에서는, 상기 게이트 전극(218)의 외측을 두른 위치에서 원형띠 구조를 가지는 소스 전극(240)과, 상기 원형 오픈부(217) 영역에 위치하며, 상기 소스 전극(240)과 이격되게 위치하는 드레인 전극(242)을 형성하는 단계를 포함한다.
상기 소스 전극(240) 및 드레인 전극(242)은 게이트 전극(218)의 측면부와 일정간격 중첩되게 배치된다.
도면 상에서, 소스 전극(240)의 일측은, 후속 공정에서 파워 전극과의 전기적 콘택을 용이하게 하기 위해 연장형성된 패턴(EP ; extended pattern)을 포함한다.
그러나, 상기 연장형성된 패턴(EP)의 형상은 다양하게 변경가능하다.
그리고, 이 단계에서는 상기 스위칭용 소스 전극(212) 및 스위칭용 드레인 전극(236) 사이 구간 및 상기 소스 전극(240) 및 드레인 전극(242) 사이 구간에 위치하는 불순물 비정질 실리콘 물질을 제거하고, 그 하부층을 이루는 순수 비정질 실리콘 물질을 노출하여 노출된 순수 비정질 실리콘 물질 영역을 채널부(ch, CH)로 각각 구성하는 단계를 포함한다.
상기 반도체층(224)은 액티브층(224a), 오믹콘택층(224b)으로 이루어지고, 도면으로 상세히 제시하지 않았지만, 스위치용 반도체층(222)도 동일한 적층 구조를 가진다.
상기 스위칭용 게이트 전극(212), 스위칭용 반도체층(222), 스위칭용 소스 전극(234), 스위칭용 드레인 전극(236)은 스위칭용 박막트랜지스터(Ts)를 이루고, 게이트 전극(218), 반도체층(224), 소스 전극(240), 드레인 전극(242)은 구동용 박막트랜지스터(Td)를 이룬다.
상기 구동용 박막트랜지스터(Td)의 채널부(CH)는 원형띠 구조를 가지는 것을 특징으로 하며, 이에 따라 채널폭은 전류 흐름에 직교하는 위치상의 거리이므로, 상기 구동용 박막트랜지스터(Td)의 채널부(CH) 폭(W)은 원형띠의 중앙지점 둘레 길이에 해당되고, 채널부(CH) 길이(L)는 원형띠 폭에 해당하는 값에 해당된다. 즉, 본 실시예 제조 공정에 의하면 구동용 박막트랜지스터의 채널부의 W/L를 증가시켜 공급되는 전류량을 증가시킬 수 있다.
다음, 도 6e, 7e는 상기 스위칭용 박막트랜지스터(Ts) 및 구동용 박막트랜지스터(Td)를 덮는 영역에 위치하며, 상기 소스 전극(240)을 노출시키는 영역에 소스 콘택홀(244)을 가지는 제 1 보호층(246)을 형성하는 단계이다.
그리고, 도 6f, 7f는 상기 제 1 보호층(246) 상부에, 상기 제 2 방향으로 데이터 배선(232)과 서로 이격되게 위치하며, 상기 소스 콘택홀(244)을 통해 소스 전극(240)과 연결되는 파워 전극(248)과, 상기 제 1 커패시터 전극(238)과 중첩된 위치에 제 2 커패시터 전극(250)을 가지는 파워 배선(252)을 형성하는 단계이다.
상기 제 1, 2 커패시터 전극(238, 250)은 제 1 보호층(246)이 개재된 상태에서 스토리지 커패시터(Cst)를 이룬다.
다음, 도 6g, 7g는, 상기 파워 배선(252)을 덮는 기판 전면에 위치하며, 상기 제 1 보호층(246)과 공통적으로, 상기 원형의 오픈부(217) 내에서, 상기 드레인 전극(242)을 일부 노출시키는 제 1, 2 드레인 콘택홀(254a, 254b)을 가지는 제 2 보호층(256)을 형성하는 단계이다.
도 6h, 7h는, 상기 제 2 보호층(256) 상부에, 상기 제 2 보호층(256) 상부의 제 1, 2 드레인 콘택홀(254a, 254b) 사이 구간에 일정 두께를 갖는 돌출 패턴(258)을 형성하는 단계이다.
도 6i, 7i는, 상기 드레인 전극(242) 형성부에서, 상기 돌출 패턴(258)을 감싸는 영역에, 상기 제 1, 2 드레인 콘택홀(254a, 254b)을 통해 드레인 전극(242)과 연결되며 연결 전극(262)을 형성하는 단계이다.
상기 돌출 패턴(258), 연결 전극(262)은 전기적 연결패턴(266)에 해당된다.
이하, 본 발명의 또 다른 실시예는, 안정적인 전류 구동을 위해 병렬 연결 방식으로 이루어진 환형상 구동용 박막트랜지스터에 대한 실시예이다.
-- 제 3 실시예 --
도 8은 본 발명의 제 3 실시예에 따른 듀얼패널타입 유기전계발광 소자용 구동용 박막트랜지스터에 대한 평면도로서, 상기 제 2 실시예와 구별되는 특징적인 부분을 중심으로 설명하면, 상기 제 2 실시예에서와 같이 원형의 오픈부(317)를 가지는 환형상을 가지는 게이트 전극(318)과, 상기 게이트 전극(318)을 덮는 영역에 형성된 반도체층(324)과, 상기 게이트 전극(318)의 외측을 두르는 영역에서 또 하나의 환형상 구조로 이루어진 소스 전극(340)과, 상기 게이트 전극(318)의 원형 오픈부(317) 영역에 형성된 드레인 전극(342)으로 이루어진다.
상기 소스 전극(340)과 드레인 전극(342)은 게이트 전극(318)의 측면부와 중첩되게 위치하여, 상기 소스 전극(340)과 드레인 전극(342) 간 이격구간에 위치하는 순수 반도체층 영역은 채널부(CH)를 이루고, 상기 게이트 전극(318)의 일측면을 노출시키는 오목부(CP ; concave part)를 채널부(CH)의 길이 방향으로 서로 대응되게 가지고, 상기 오목부(CP)에서는 별도의 채널이 구성되지 않기 때문에, 박막트랜지스터부간 경계부를 이룬다.
본 실시예에서는, 소스 전극(340) 및 드레인 전극(342)이 서로 대응된 위치에서 4 군데에서 오목부(CP)를 가지고, 상기 오목부(CP)에 의해 제 1 내지 제 4 박막트랜지스터(TFT1, TFT2, TFT3, TFT4)가 구성되고, 상기 제 1 내지 제 4 박막트랜지스터(TFT1, TFT2, TFT3, TFT4)는 구동용 박막트랜지스터(Td)를 이룬다.
상기 제 1 내지 제 4 박막트랜지스터(TFT1, TFT2, TFT3, TFT4)는 동일한 게이트 전압을 인가받는 병렬 구조로 연결되어 있어서, 상기 제 1 내지 4 박막트랜지스터(TFT1, TFT2, TFT3, TFT4)의 전류합이 미도시한 유기발광 소자에 공급되는 전류량에 해당되므로, 기존보다 전류 구동 특성을 향상시킬 수 있다.
또한, 병렬 연결 방식에 의하면 전압 인가시 박막트랜지스터에 가해지는 결함을 분산시킬 수 있으므로, 보다 안정적인 구동 소자로 이용할 수 있다.
본 발명에서는, 상기 병렬 구조 박막트랜지스터의 갯수를 본 실시예로 제한하지 않으며, 다양하게 변경하여 실시할 수 있다.
또한, 본 실시예의 제조 공정은 상기 제 2 실시예에서 제시한 제조 공정 순서대로 진행되며, 소스 전극 및 드레인 전극 형성 단계에서 오목부를 형성하는 부분에서만 차이를 가진다.
이하, 본 발명의 또 다른 실시예에서는, 상기 제 3 실시예와 같은 병렬 구조 환형상 박막트랜지스터에 대한 변형 실시예이다.
-- 제 4 실시예 --
도 9는 본 발명의 제 4 실시예에 따른 듀얼패널타입 유기전계발광 소자용 구동용 박막트랜지스터에 대한 평면도로서, 상기 제 2 실시예와 구별되는 특징적인 부분을 중심으로 설명하면, 곡선구조 W형상으로 서로 이웃하는 제 1, 2 반원형 오목부(417a, 417b)를 가지는 게이트 전극(418)이 형성되어 있고, 상기 제 1, 2 반원형 오목부(417a, 417b)를 포함하여 게이트 전극(418)을 덮는 영역에는 반도체층(424)이 형성되어 있으며, 상기 게이트 전극(418)의 외측부와, 상기 게이트 전극(418)의 제 1, 2 반원형 오목부(417a, 417b) 사이 구간 영역의 중심부와 중첩된 위치에는, 또 하나의 곡선구조 W형상으로 소스 전극(440)이 형성되어 있고, 상기 제 1, 2 반원형 오목부(417a, 417b) 영역에는 각각 제 1, 2 드레인 전극(442a, 442b)이 형성되어 있다.
상기 소스 전극(440) 및 제 1, 2 드레인 전극(442a, 442b)은 게이트 전극(418)의 측면부와 일정간격 중첩되게 위치하고, 상기 제 1 드레인 전극(442a)과 소스 전극(440) 간 이격 구간과, 상기 제 2 드레인 전극(442b)과 소스 전극(440) 간 이격 구간에는 각각 반도체층(424)의 순수 반도체층 물질 영역이 U자형상의 제 1, 2 채널부(CH1, CH2)를 이룬다.
상기 제 1 드레인 전극(442a)을 기준으로, 상기 제 1 채널부(CH1)와 대응된 게이트 전극(418), 반도체층(424), 소스 전극(440) 영역은 제 1 박막트랜지스터(TFT1)를 이루고, 상기 제 2 드레인 전극(442a)을 기준으로, 상기 제 2 채널부(CH2)와 대응된 게이트 전극(418), 반도체층(424), 소스 전극(440) 영역은 제 2 박막트랜지스터(TFT2)를 이루며, 상기 제 1, 2 박막트랜지스터(TFT1, TFT2)는 동일한 게이트 전압이 인가되는 병렬 구조 구동용 박막트랜지스터(Td)에 해당된다.
한 예로, 상기 제 1 드레인 전극(442a) 형성부에는 제 1 드레인 전극(442a)을 일부 노출시키는 제 1, 2 드레인 콘택홀(454a, 454b)과, 일정 두께를 갖는 돌출 패턴(458)과, 상기 돌출 패턴(458)을 감싸는 구조를 가지며, 상기 제 1, 2 드레인 콘택홀(454a, 454b)을 통해 제 1 드레인 전극(442a)과 연결되는 연결 전극(462)으로 이루어지는 전기적 연결패턴(466)을 포함한다.
상기 전기적 연결패턴(466)은 상기 제 2 드레인 전극(442b) 형성부에 형성될 수도 있고, 또는 저항 최소화의 목적으로 상기 제 1, 2 드레인 전극(442a, 442b) 형성부에 모두 형성될 수도 있다.
그리고, 상기 반원형 오목부는 적어도 두 개이상 다수 개로 구성될 수도 있다.
도면으로 상세히 제시하지 않았지만, 상기 채널폭은 상기 U자형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 U자형상의 폭에 해당된다.
본 실시예에 따른 구동용 박막트랜지스터는 상기 제 3 실시예에서와 같이 안정적인 구동 방식을 제공할 수 있는 이점을 가진다.
그러나, 본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지에 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
예를 들어, 본 발명에 따른 환형상 구동용 박막트랜지스터는 상기 제 1 실시예에 따른 듀얼패널타입 유기전계발광 소자에 적용할 수 있다.
이상과 같이, 본 발명에 따른 듀얼패널타입 유기전계발광 소자 및 그 제조방법에 의하면,첫째, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 형성하기 때문에 생산수율 및 생산성을 향상시킬 수 있고, 제품수명을 효과적으로 늘릴 수 있으며, 둘째, 상부발광방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현 및 신뢰성을 향상시킬 수 있고, 세째 환형태의 박막트랜지스터의 내부에서 발광부와의 전기적 연결부를 가짐에 따라, 격벽에 의해 전기적 연결패턴이 손상될 확률을 최소화할 수 있어 생산성 및 구동능력이 높은 소자를 제작할 수 있다.
도 1은 종래의 유기전계발광 소자 패널에 대한 단면도.
도 2a, 2b는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 도면으로서, 도 2a는 평면도이고, 도 2b는 상기 도 2a의 절단선 "IIb-IIb"에 따라 절단된 단면을 도시한 단면도.
도 3, 도 4a, 4b는 본 발명의 제 1 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 도면으로서, 도 3은 전체 단면도, 도 4a는 어느 한 화소부에 대한 평면도, 도 4b는 상기 도 4a의 절단선 "IVb-IVb"에 따라 절단된 단면을 도시한 단면도.
도 5a, 5b는 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자용 기판에 대한 도면으로서, 도 5a는 평면도이고, 도 5b는 상기 도 5a의 절단선 "Vb-Vb"에 따라 절단된 단면을 도시한 단면도.
도 6a 내지 6i, 7a 내지 7i는 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자용 기판에 대한 제조 공정을 단계별로 나타낸 도면으로서, 도 6a 내지 6i는 평면도이고, 도 7a 내지 7i는 상기 도 6의 절단선 "VII-VII"에 따라 절단된 단면도.
도 8은 본 발명의 제 3 실시예에 따른 듀얼패널타입 유기전계발광 소자용 구동용 박막트랜지스터에 대한 평면도.
도 9는 본 발명의 제 4 실시예에 따른 듀얼패널타입 유기전계발광 소자용 구동용 박막트랜지스터에 대한 평면도.
<도면의 주요부분에 대한 부호의 설명>
216 : 연결 배선 217 : 원형의 오픈부
218 : 게이트 전극 220 : 게이트 절연막
224 : 반도체층 224a : 액티브층
224b : 오믹콘택층 236 : 스위치용 드레인 전극
240 : 소스 전극 242 : 드레인 전극
244 : 소스 콘택홀 246 : 제 1 보호층
248 : 파워 전극
254a, 254b : 제 1, 2 드레인 콘택홀
256 : 제 2 보호층 258 : 돌출 패턴
262 : 연결 전극 266 : 전기적 연결패턴
CH : 채널부 Td : 구동용 박막트랜지스터
W : 채널폭 L : 채널 길이
P : 화소 영역
Ts : 스위칭용 박막트랜지스터
Claims (23)
- 제 1 기판 상에 형성된 다수 개의 게이트 배선, 데이터 배선, 파워 배선과;상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터와;상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환(環)형상의 캐리어(carrier) 이동통로인 채널(channel)을 가지는 구동용 박막트랜지스터와;상기 구동용 박막트랜지스터의 환 형상 내부에 위치하며, 상기 구동용 박막트랜지스터와 전기적으로 연결되고 일정 두께를 가지는 전기적 연결패턴과;상기 제 1 기판과 대향되는 제 2 기판 하부에 형성되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자.
- 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판에 있어서,기판 상에 형성된 다수 개의 게이트 배선, 데이터 배선, 파워 배선과;상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터와;상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환(環)형상의 캐리어(carrier) 이동통로인 채널(channel)을 가지는 구동용 박막트랜지스터와;상기 구동용 박막트랜지스터의 채널 내부 영역에 위치하며, 상기 구동용 박막트랜지스터와 전기적으로 연결되고 일정 두께를 가지는 전기적 연결패턴을 포함하는 듀얼패널타입 유기전계발광 소자용 기판.
- 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판에 있어서,기판 상에 형성된 다수 개의 게이트 배선, 데이터 배선, 파워 배선과;상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터와;상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, U자형상의 채널을 포함하고 병렬 연결된 적어도 두 개이상의 박막트랜지스터로 이루어진 구동용 박막트랜지스터와;상기 구동용 박막트랜지스터의 채널 내부 영역에 위치하며, 상기 구동용 박막트랜지스터와 전기적으로 연결되고 일정 두께를 가지는 전기적 연결패턴을 포함하는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 1 항에 있어서,상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 듀얼패널타입 유기전계발광 소자.
- 제 2 항에 있어서,상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 3 항에 있어서,상기 채널폭은 상기 U자형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 U자형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 2 항에 있어서,상기 구동용 박막트랜지스터는, 원형의 오픈부를 가지는 환(環)형상의 게이트 전극과;상기 게이트 전극을 덮는 영역에 형성된 반도체층과;상기 반도체층 상부에서, 상기 게이트 전극의 외측을 두르는 영역에 위치하며, 또 하나의 환형상을 가지는 소스 전극과;상기 소스 전극과 일정 간격을 유지하며, 상기 원형의 오픈부 영역 내 형성된 원형 구조의 드레인 전극으로 이루어지는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 2 항에 있어서,상기 구동용 박막트랜지스터는, 원형의 오픈부를 가지는 환(環)형상의 게이트 전극과;상기 게이트 전극을 덮는 영역에 형성된 반도체층과;상기 반도체층 상부에서, 상기 게이트 전극의 외측을 두르는 영역에 위치하는 또 하나의 환형상을 가지며, 상기 게이트 전극 영역을 일부 노출시키는 오목부를 가지는 소스 전극과;상기 소스 전극과 일정 간격을 유지하며, 상기 원형의 오픈부 영역 내 형성되고, 상기 소스 전극의 오목부와 마주대하는 위치에서, 상기 게이트 전극 영역을 일부 노출시키는 또 하나의 오목부를 가지는 원형 구조의 드레인 전극으로 이루어지고, 상기 오목부를 경계로 하여 다수 개의 병렬로 연결된 박막트랜지스터로 이루어지는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 3 항에 있어서,상기 구동용 박막트랜지스터는, 서로 이격되게 위치하는 반원형의 오목부를 가지는 곡선구조 W형상의 게이트 전극과;상기 게이트 전극을 덮는 영역에 형성된 반도체층과;상기 반도체층 상부에서, 상기 게이트 전극의 외측과, 상기 반원형 오목부 간 게이트 전극 영역의 중앙부와 중첩되게 형성된 또 하나의 곡선구조 W형상의 소스 전극과;상기 소스 전극과 일정 간격을 유지하며, 상기 반원형의 오목부 영역 내 각각 형성되는 제 1, 2 드레인 전극으로 이루어지는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,상기 스위칭 박막트랜지스터 및 구동용 박막트랜지스터는 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지고, 상기 반도체층은 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나에서 선택되는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 10 항에 있어서,상기 전기적 연결패턴은, 상기 드레인 전극과 연결되는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 11 항에 있어서,상기 전기적 연결패턴은, 일정두께를 가지는 돌출 패턴과, 상기 돌출 패턴을 감싸는 구조로 상기 드레인 전극과 연결되는 연결 전극으로 구성되는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 10 항에 있어서,상기 소스 전극과 드레인 전극은, 상기 게이트 전극의 측면부와 일정간격 중첩되게 위치하는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,상기 환형상 및 원형 구조는 타원형 구조를 포함하는 듀얼패널타입 유기전계발광 소자용 기판.
- 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 형성하는 단계와;상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터를 형성하는 단계와;상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환형상의 채널을 가지는 구동 박막트랜지스터를 형성하는 단계와;상기 구동 박막트랜지스터의 환형상 내에, 상기 구동 박막트랜지스터와 연결되며, 일정 두께를 가지는 전기적 연결패턴을 형성하는 단계와;상기 제 1 기판과 대향되게 배치되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 형성하는 단계를 포함하며, 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자의 제조방법.
- 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법에 있어서,제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 형성하는 단계와;상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터를 형성하는 단계와;상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, 환형상의 채널을 가지는 구동 박막트랜지스터를 형성하는 단계와;상기 구동 박막트랜지스터의 환형상 내에, 상기 구동 박막트랜지스터와 연결되며, 일정 두께를 가지는 전기적 연결패턴을 형성하는 단계와;상기 제 1 기판과 대향되게 배치되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 형성하는 단계를 포함하며, 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 구동용 박막트랜지스터를 포함하는 어레이 소자와, 상기 구동용 박막트랜지스터와 연결되는 전기적 연결패턴이 형성된 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 2 기판 하부에 위치하며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법에 있어서,제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 형성하는 단계와;상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터를 형성하는 단계와;상기 스위칭용 박막트랜지스터 및 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하며, U자형의 채널을 적어도 두 개 이상 가지는 병렬 구조로 연결된 다수 개의 박막트랜지스터로 이루어진 구동 박막트랜지스터를 형성하는 단계와;상기 구동 박막트랜지스터의 U자 형상 내에, 상기 구동 박막트랜지스터와 연결되며, 일정 두께를 가지는 전기적 연결패턴을 형성하는 단계를 포함하며, 상기 채널폭은 상기 환형상의 내측과 외측간의 중앙지점을 연결하는 둘레길이에 해당되고, 상기 채널길이는 상기 환형상의 폭에 해당되는 것을 특징으로 하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 제 16 항에 있어서,상기 구동용 박막트랜지스터를 형성하는 단계에서는,원형의 오픈부를 가지며 환형상을 가지는 게이트 전극과;상기 게이트 전극을 덮는 영역에 게이트 절연막을 형성하고, 상기 게이트 절연막 상부의 게이트 전극을 덮는 위치에 반도체층을 형성하는 단계와;상기 반도체층 상부의 게이트 전극의 외측을 두르는 영역에 또 하나의 환형상을 가지는 소스 전극과, 상기 원형의 오픈부 영역에 원형 구조 드레인 전극을 형성하는 단계와;상기 소스 전극과 드레인 전극 사이 구간에, 상기 반도체층의 순수 반도체 물질로 이루어지는 채널을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 제 16 항 또는 제 17 항 중 어느 하나의 항에 있어서,상기 전기적 연결패턴을 형성하는 단계는, 상기 구동용 박막트랜지스터를 덮는 위치에 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 보호층을 형성하는 단계와;상기 보호층 상부의 드레인 전극 형성부에, 일정 두께를 갖는 돌출 패턴과, 상기 돌출 패턴을 감싸는 구조로 이루어지며, 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 연결 전극으로 이루어지는 전기적 연결패턴을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 제 19 항에 있어서,상기 드레인 콘택홀을, 상기 돌출 패턴의 양쪽에 위치하는 제 1, 2 드레인 콘택홀로 이루어지는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 제 16 항에 있어서,상기 구동용 박막트랜지스터를 형성하는 단계는,원형의 오픈부를 가지며 환형상을 가지는 게이트 전극과;상기 게이트 전극을 덮는 영역에 게이트 절연막을 형성하고, 상기 게이트 절연막 상부의 게이트 전극을 덮는 위치에 반도체층을 형성하는 단계와;상기 반도체층 상부의 게이트 전극의 외측을 두르는 영역에 또 하나의 환형상을 가지고, 상기 게이트 전극 영역을 일부 노출시키는 오목부를 가지는 소스 전극과, 상기 원형의 오픈부 영역에 원형 구조를 가지며, 상기 소스 전극과 마주대하는 위치에서 상기 게이트 전극 영역을 노출시키는 또 하나의 오목부를 가지는 드레인 전극을 형성하는 단계와;상기 소스 전극과 드레인 전극 사이 구간에, 상기 오목부를 경계부로 하여 적어도 두 개이상의 채널을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 제 17 항에 있어서,상기 구동용 박막트랜지스터를 형성하는 단계는,제 1 기판 상에, 서로 일정간격 이격되게 위치하는 반원형의 오픈부를 가지는 곡선구조 W형상으로 이루어진 게이트 전극과;상기 게이트 전극을 덮는 영역에 게이트 절연막을 형성하고, 상기 게이트 절연막 상부의 반원형 오픈부 영역을 포함하여 상기 게이트 전극을 덮는 위치에 반도체층을 형성하는 단계와;상기 반도체층 상부의 게이트 전극의 외측 및 상기 반원형 오픈부 간 게이트 전극 영역과 중첩되는 또 하나의 곡선구조 W형상을 가지는 소스 전극과, 상기 반원형 오픈부 영역에 각각 반원형 구조 제 1, 2 드레인 전극을 형성하는 단계와;상기 제 1 드레인 전극과 소스 전극 간의 이격 영역에 위치하는 제 1 채널과, 상기 제 2 드레인 전극과 소스 전극 간 이격 영역에 위치하는 제 2 채널을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조방법.
- 제 15 항에 있어서,상기 유기전계발광 다이오드 소자를 형성하는 단계는,상기 제 2 기판 상에 제 1 전극을 형성하는 단계와;상기 1 전극 상부의 비화소 영역에 역테이퍼 구조로 일정 두께를 갖는 격벽을 형성하는 단계와;상기 격벽에 의해 자동 패터닝되어, 화면을 구현하는 최소 단위인 화소 영역별로 분리된 구조를 가지는 유기발광층 및 제 2 전극을 차례대로 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097983A KR100557732B1 (ko) | 2003-12-26 | 2003-12-26 | 듀얼패널타입 유기전계발광장치 및 그 제조방법 |
| US11/017,110 US7482622B2 (en) | 2003-12-26 | 2004-12-21 | Dual panel type organic electroluminescent device and method of fabricating the same |
| CNB2004101025568A CN100426516C (zh) | 2003-12-26 | 2004-12-24 | 双面板型有机电致发光器件及其制造方法 |
| US12/314,805 US7999290B2 (en) | 2003-12-26 | 2008-12-17 | Dual panel type organic electroluminescent device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097983A KR100557732B1 (ko) | 2003-12-26 | 2003-12-26 | 듀얼패널타입 유기전계발광장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066673A true KR20050066673A (ko) | 2005-06-30 |
| KR100557732B1 KR100557732B1 (ko) | 2006-03-06 |
Family
ID=34698569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030097983A KR100557732B1 (ko) | 2003-12-26 | 2003-12-26 | 듀얼패널타입 유기전계발광장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7482622B2 (ko) |
| KR (1) | KR100557732B1 (ko) |
| CN (1) | CN100426516C (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427824A (zh) * | 2017-09-05 | 2019-03-05 | 三星电子株式会社 | 包括发光二极管的显示装置及其制造方法 |
| CN110034169A (zh) * | 2014-08-05 | 2019-07-19 | 三星显示有限公司 | 显示设备 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4543315B2 (ja) * | 2004-09-27 | 2010-09-15 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| US7897971B2 (en) * | 2007-07-26 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5371341B2 (ja) * | 2007-09-21 | 2013-12-18 | 株式会社半導体エネルギー研究所 | 電気泳動方式の表示装置 |
| KR101274706B1 (ko) * | 2008-05-16 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2013205588A (ja) * | 2012-03-28 | 2013-10-07 | Canon Inc | 発光装置及びその駆動方法 |
| KR102033097B1 (ko) * | 2012-11-05 | 2019-10-17 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 유기 발광 표시 장치 |
| KR101987042B1 (ko) * | 2012-11-19 | 2019-06-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
| CN103022080B (zh) * | 2012-12-12 | 2015-09-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| JP6347704B2 (ja) * | 2013-09-18 | 2018-06-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6625933B2 (ja) * | 2016-06-06 | 2019-12-25 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN108598175B (zh) * | 2018-06-07 | 2021-10-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法和显示装置 |
| CN111081160B (zh) * | 2019-12-31 | 2022-01-04 | 上海天马微电子有限公司 | 显示面板、显示装置及显示面板的制作方法 |
| KR20220108289A (ko) * | 2021-01-26 | 2022-08-03 | 삼성디스플레이 주식회사 | 화소 및 이를 포함한 표시 장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847413A (en) * | 1994-08-31 | 1998-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Differential amplifier circuit and analog buffer |
| US6175345B1 (en) * | 1997-06-02 | 2001-01-16 | Canon Kabushiki Kaisha | Electroluminescence device, electroluminescence apparatus, and production methods thereof |
| JP4053136B2 (ja) * | 1998-06-17 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
| KR100439944B1 (ko) * | 1998-12-10 | 2004-11-03 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법 |
| JP2001117509A (ja) | 1999-10-14 | 2001-04-27 | Nippon Hoso Kyokai <Nhk> | 有機ｅｌ表示装置 |
| JP3840926B2 (ja) * | 2000-07-07 | 2006-11-01 | セイコーエプソン株式会社 | 有機ｅｌ表示体及びその製造方法、並びに電子機器 |
| US6636284B2 (en) * | 2000-08-11 | 2003-10-21 | Seiko Epson Corporation | System and method for providing an electro-optical device having light shield layers |
| KR100365519B1 (ko) | 2000-12-14 | 2002-12-18 | 삼성에스디아이 주식회사 | 유기 전계발광 디바이스 및 이의 제조 방법 |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| GB0107236D0 (en) | 2001-03-22 | 2001-05-16 | Microemissive Displays Ltd | Method of creating an electroluminescent device |
| US6548961B2 (en) * | 2001-06-22 | 2003-04-15 | International Business Machines Corporation | Organic light emitting devices |
| JP4182467B2 (ja) * | 2001-12-27 | 2008-11-19 | セイコーエプソン株式会社 | 回路基板、電気光学装置及び電子機器 |
| KR100464864B1 (ko) * | 2002-04-25 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 및 그의 제조방법 |
| KR100465883B1 (ko) * | 2002-05-03 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR100473591B1 (ko) * | 2002-07-18 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 |
| JP2004087682A (ja) * | 2002-08-26 | 2004-03-18 | Chi Mei Electronics Corp | 薄膜トランジスタ、画像表示素子および画像表示装置 |
| KR100497096B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
| KR100551131B1 (ko) | 2003-03-07 | 2006-02-09 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
-
2003
- 2003-12-26 KR KR1020030097983A patent/KR100557732B1/ko active IP Right Grant
-
2004
- 2004-12-21 US US11/017,110 patent/US7482622B2/en active Active
- 2004-12-24 CN CNB2004101025568A patent/CN100426516C/zh not_active Expired - Lifetime
-
2008
- 2008-12-17 US US12/314,805 patent/US7999290B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034169A (zh) * | 2014-08-05 | 2019-07-19 | 三星显示有限公司 | 显示设备 |
| CN110034169B (zh) * | 2014-08-05 | 2023-06-16 | 三星显示有限公司 | 显示设备 |
| US11925075B2 (en) | 2014-08-05 | 2024-03-05 | Samsung Display Co., Ltd. | Display apparatus |
| CN109427824A (zh) * | 2017-09-05 | 2019-03-05 | 三星电子株式会社 | 包括发光二极管的显示装置及其制造方法 |
| CN109427824B (zh) * | 2017-09-05 | 2023-09-22 | 三星电子株式会社 | 包括发光二极管的显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050139824A1 (en) | 2005-06-30 |
| KR100557732B1 (ko) | 2006-03-06 |
| US20090128025A1 (en) | 2009-05-21 |
| CN1638541A (zh) | 2005-07-13 |
| US7999290B2 (en) | 2011-08-16 |
| US7482622B2 (en) | 2009-01-27 |
| CN100426516C (zh) | 2008-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100557730B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| US7211944B2 (en) | Dual panel-type organic electroluminescent display device and method of fabricating the same | |
| US7132801B2 (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
| JP3917132B2 (ja) | 有機電界発光素子及びその製造方法 | |
| US7999290B2 (en) | Dual panel type organic electroluminescent device and method of fabricating the same | |
| US7550306B2 (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
| JP3917131B2 (ja) | デュアルパネルタイプ有機電界発光素子及びその製造方法 | |
| US7960193B2 (en) | Dual panel-type organic electroluminescent display device and method of fabricating the same | |
| KR100497096B1 (ko) | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 | |
| KR100904523B1 (ko) | 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터 | |
| KR100653265B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100549984B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100553247B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100567272B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100482166B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| KR100557238B1 (ko) | 듀얼패널타입 유기전계발광 소자 | |
| KR20050067803A (ko) | 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자 | |
| KR100557237B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100554495B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100553248B1 (ko) | 유기전계발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20031226 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20051111 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060224 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060227 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060228 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091218 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101228 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111221 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121228 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131227 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150127 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160128 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170116 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190114 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200116 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210118 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230116 Start annual number: 18 End annual number: 18 |
|
| PC1801 | Expiration of term |
Termination date: 20240626 Termination category: Expiration of duration |