KR20050059621A - Nest fixture used for manufacturing stacked semiconductor chip package - Google Patents
Nest fixture used for manufacturing stacked semiconductor chip package Download PDFInfo
- Publication number
- KR20050059621A KR20050059621A KR1020030091322A KR20030091322A KR20050059621A KR 20050059621 A KR20050059621 A KR 20050059621A KR 1020030091322 A KR1020030091322 A KR 1020030091322A KR 20030091322 A KR20030091322 A KR 20030091322A KR 20050059621 A KR20050059621 A KR 20050059621A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- fixture
- stacking
- nest
- nest fixture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10P72/0438—
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 적층 패키지 제조에 있어서 단위 반도체 칩 패키지의 적층을 안내하는 적층 패키지 제조용 네스트 픽스처(nest fixture)에 관한 것으로서, 내측에 윈도우가 형성된 사각 링 형태로서 마주보는 두 가장자리 부분에 윈도우와 인접하여 안내 바 장착 홈이 형성되어 있는 네스트 픽스처 몸체와, 마주보며 서로 대응하는 장착 홈에 양측 말단 부분이 결합되며 윈도우를 가로지르는 복수 개의 탈착형 안내 바들을 포함하며, 이웃하는 탈착형 안내 바들에 의해 단위 반도체 칩 패키지와 유연성 회로 기판이 삽입되어 적층을 안내하는 적층 안내 구멍이 형성된 것을 특징으로 한다. 이에 의하면, 네스트 픽스처의 제작비용과 제작시간이 감소될 수 있고 고품질의 네스트 픽스처를 얻을 수 있으며, 네스트 픽스처에 대한 세정 작업이 완벽하고 용이하게 이루어질 수 있다. 또한, 적절한 시기에 안내 바를 교체함으로써 오염물 또는 네스트 픽스처 변형으로 인하여 적층 불량이 발생되지 않도록 함으로써 패키지 적층 과정 중에 발생되는 패키지 품질 불량 등을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nest fixture for guiding the stacking of a unit semiconductor chip package in the manufacture of a laminated package. The present invention relates to a nested ring having a window formed therein and adjacent to two windows facing each other. The unit fixture includes a nest fixture body in which bar mounting grooves are formed, and a plurality of removable guide bars coupled to opposite mounting grooves opposite to each other and crossing the window, and adjacent to the unit guides by neighboring removable guide bars. The chip package and the flexible circuit board are inserted to form a stacking guide hole for guiding the stacking. According to this, the manufacturing cost and manufacturing time of the nest fixture can be reduced, a high quality nest fixture can be obtained, and the cleaning work on the nest fixture can be made perfectly and easily. In addition, by replacing the guide bar at a suitable time, it is possible to prevent the package quality defects generated during the package stacking process by preventing the stacking failure due to the contaminant or nest fixture deformation.
Description
본 발명은 적층 패키지 제조 장치에 관한 것으로서, 더욱 상세하게는 복수의 단위 반도체 칩 패키지를 수직으로 적층하여 구현되는 적층 패키지 제조에 있어서 단위 반도체 칩 패키지의 적층을 안내하는 적층 패키지 제조용 네스트 픽스처(nest fixture)에 관한 것이다.The present invention relates to a lamination package manufacturing apparatus, and more particularly, a nest fixture for guiding lamination of a unit semiconductor chip package in a lamination package manufacturing implemented by vertically laminating a plurality of unit semiconductor chip packages. ).
최근 반도체 산업의 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 따라, 개발된 기술 중의 하나가 용량과 실장밀도의 증가를 위하여 여러 개의 단위 반도체 소자 또는 단위 반도체 칩 패키지를 적층시키는 형태의 3차원 적층 기술이다.Recently, in accordance with the development of the semiconductor industry and the demands of users, electronic devices are increasingly required to be smaller and lighter. Accordingly, one of the developed technologies is a three-dimensional stacking technology in which a plurality of unit semiconductor devices or unit semiconductor chip packages are stacked in order to increase capacity and mounting density.
3차원 적층 기술로 제조되는 패키지는 일반적으로 3차원 패키지라 일컬으며 IBM에서 최초로 소개되었다. 이러한 3차원 패키지 기술은 고집적도를 구현할 수 있다는 장점 외에도 전체적인 상호연결(interconnection)의 길이를 감소시킴으로써 전기적 특성 향상 및 저전력 소비 등의 장점이 있다. 이러한 적층 기술의 구현에 있어서 패키징(packaging)되지 않은 반도체 소자를 여러 개 적층시키는 기술은 신뢰성이 입증된 노운 굿 다이(known good die)의 제조 기술이 선행되어야 하는 등 여러 가지 필요한 기술이 요구된다. 따라서, 개별적으로 조립 공정이 완료된 단위 반도체 칩 패키지를 여러 개 적층하여 구성되는 패키지 적층 기술이 현실적으로 실현 가능성이 높다.Packages manufactured with three-dimensional stacking technology are commonly referred to as three-dimensional packages and were first introduced by IBM. In addition to the high integration, the three-dimensional package technology has advantages such as improved electrical characteristics and low power consumption by reducing the overall interconnect length. In the implementation of such a stacking technology, a technique for stacking a plurality of unpacked semiconductor devices requires a number of necessary technologies, such as manufacturing a known good die, which has proven reliability. Therefore, there is a high possibility of realizing a package stacking technique formed by stacking a plurality of unit semiconductor chip packages in which individual assembly processes are completed.
도 1은 일반적인 적층 패키지의 일 예를 나타낸 단면도이다. 도 1에 도시된 적층 패키지(10)는 3차원 적층 기술이 적용된 대표적인 예로서, 동일한 기억용량의 단위 반도체 칩 패키지(11,21) 복수 개, 예컨대 2개가 유연성 회로 기판(30)을 사용하여 3차원적으로 적층되어 구성된다.1 is a cross-sectional view showing an example of a typical laminated package. The stacked package 10 shown in FIG. 1 is a representative example in which a three-dimensional stacking technology is applied. A plurality of unit semiconductor chip packages 11 and 21 having the same storage capacity, for example, two are used by using the flexible circuit board 30. It is laminated in three dimensions.
각각의 단위 반도체 칩 패키지들(11,21)은 반도체 칩(12,22)이 내부리드(13,23)의 밑면에 부착된 구조를 가지며 그 반도체 칩 패키지들(11,21)은 그 사이에 개재된 유연성 회로기판(30)의 접착층(33)에 의해 수직으로 적층된다. 패키지 상호 전기적인 연결은 유연성 회로기판(30)의 빔 리드(31)가 상부와 하부의 반도체 칩 패키지 외부리드(11,21)들에 부착됨으로써 이루어진다. 상부 반도체 칩 패키지(11)의 외부리드(14)와 하부 반도체 칩 패키지(21)의 외부리드(24)가 탄력적으로 접촉될 수 있도록, 그리고 상부와 하부 반도체 칩 패키지 외부리드들(14,24)간의 위치 차이를 보상하기 위하여 빔 리드(31)는 "??"자 형태로 성형된다.Each of the unit semiconductor chip packages 11 and 21 has a structure in which the semiconductor chips 12 and 22 are attached to the bottom surfaces of the inner leads 13 and 23, and the semiconductor chip packages 11 and 21 are interposed therebetween. It is laminated vertically by the adhesive layer 33 of the intervening flexible circuit board 30. The electrical interconnection between the packages is made by attaching the beam leads 31 of the flexible circuit board 30 to the upper and lower semiconductor chip package outer leads 11 and 21. The outer lead 14 of the upper semiconductor chip package 11 and the outer lead 24 of the lower semiconductor chip package 21 may be elastically contacted, and the upper and lower semiconductor chip package outer leads 14 and 24 may be elastically contacted. In order to compensate for the positional difference therebetween, the beam lead 31 is shaped into a "??" shape.
이와 같은 적층 패키지 제조 공정은 유연성 회로 기판에 대한 포밍(forming) 단계와 단위 반도체 칩 패키지에 대한 플라즈마 세정 단계가 선행되고, 다음으로 단위 반도체 칩 패키지들을 유연성 회로 기판을 개재하여 적층하는 단계를 진행한 후 솔더링 단계와 세정 단계 및 테스트 단계 등을 포함하여 구성된다.In the multilayer package manufacturing process, a forming step for the flexible circuit board and a plasma cleaning step for the unit semiconductor chip package are preceded, and then the unit semiconductor chip packages are laminated through the flexible circuit board. After the soldering step, the cleaning step and the test step, etc. are configured.
이와 같은 적층 패키지 제조 과정에 있어서 단위 반도체 칩 패키지들을 적층하는 단계는 단위 반도체 칩 패키지들 사이에 접착층이 형성된 유연성 회로 기판을 개재하여 수직으로 정렬되어 쌓여진 상태에서 고온의 분위기 조건이 인가되고 압력이 가해져 결합이 이루어지도록 함으로써 이루어진다. 이 과정에서 단위 반도체 칩 패키지들과 유연성 회로 기판에 대한 정렬이 중요하기 때문에 패키지 적층 설비 내에는 단위 반도체 칩 패키지와 유연성 회로 기판의 정렬을 안내하는 네스트 픽스처(nest fixture)가 설치되어 있다.The stacking of the unit semiconductor chip packages in the stack package manufacturing process is performed by applying a high-temperature atmosphere condition and applying pressure in a state in which the stacks are vertically aligned through a flexible circuit board having an adhesive layer formed between the unit semiconductor chip packages. This is done by having a combination. Since alignment of the unit semiconductor chip packages and the flexible circuit board is important in this process, a nest fixture is installed in the package stacking facility to guide the alignment of the unit semiconductor chip package and the flexible circuit board.
도 2는 종래 기술에 따른 네스트 픽스처의 평면도이다. 도 2에 도시되고 있는 것과 같이 종래 기술에 따른 네스트 픽스처(210)는 일체형인 네스트 픽스처 몸체(211)에 단위 반도체 칩 패키지들과 유연성 회로 기판의 크기에 대응하는 다수의 적층 안내 구멍(215)이 매트릭스(matrix) 배열되어 있는 구조이다.2 is a plan view of a nested fixture according to the prior art. As shown in FIG. 2, the nest fixture 210 according to the related art includes a plurality of stacked guide holes 215 corresponding to the sizes of unit semiconductor chip packages and a flexible circuit board in an integrated nest fixture body 211. It is a structure arranged in a matrix.
이와 같은 구조의 적층 패키지용 네스트 픽스처는 그 제작 과정에서 평판 형태의 네스트 픽스처 몸체에 적층 안내 구멍을 형성함으로써 제작이 된다. 적층 안내 구멍의 형성에 있어서는 먼저 형성될 적층 안내 구멍의 영역 부분에 드릴링(drilling)을 통하여 미세한 구멍을 형성하고 그 구멍에 와이어(wire)를 삽입한 후 와이어와 네스트 픽스처 몸체에 서로 다른 극성의 전기를 인가하여 발생되는 고열로 판 형태의 네스트 픽스처 몸체에 적층 안내 구멍을 형성하는 와이어 절단 방법을 사용하고 있다. 이에 따라, 와이어 절단 방법을 이용하여 제조되는 종래의 네스트 픽스처는 와이어 절단 방법을 이용한 정밀 가공에 따라 제작시간이 많이 소요되는 문제점이 있었다. 또한, 이와 같은 구조의 종래 기술에 따른 네스트 픽스처는 변형 및 치수 불량 등으로 인한 비용의 상승이 유발되는 문제점이 있었다.The nested fixture for the laminated package having such a structure is manufactured by forming a laminated guide hole in the nested fixture body in the form of a plate during its manufacturing process. In the formation of the laminated guide hole, first, by forming a fine hole through drilling in the area of the laminated guide hole to be formed, inserting a wire into the hole, and then applying different polarities to the wire and the nest fixture body. The wire cutting method of forming a laminated guide hole in the plate-shaped nest fixture body by applying a high temperature is used. Accordingly, the conventional nest fixture manufactured by using the wire cutting method has a problem that a lot of manufacturing time is required according to the precision processing using the wire cutting method. In addition, the nest fixture according to the prior art of such a structure has a problem that the cost is increased due to deformation and poor dimensions.
더욱이, 패키지 적층 후 경화 과정의 진행 중에 적층되는 단위 반도체 칩 패키지들 사이에 개재되는 유연성 회로 기판의 접착층으로부터 가스(fume)가 발생되고 이 가스의 누적으로 인하여 네스트 픽스처의 적층 안내 구멍 주변에 오염물이 발생되어 이를 제거하기 위한 세정 공정이 진행되는 데, 종래 기술에 따른 네스트 픽스처의 경우 일체형으로 되어 있어 적층 안내 구멍 주변에 오염물이 완전히 제거되지 않고 잔류되어 패키지 적층 과정에서 삽입과 배출이 잘 이루어지지 않아 리드 벤트(lead bent) 불량 등 패키지 품질 불량을 유발시킨다.Furthermore, fumes are generated from the adhesive layer of the flexible circuit board interposed between the unit semiconductor chip packages stacked during the curing process after stacking the package, and the accumulation of these gases causes contaminants around the stacking guide holes of the nested fixture. The cleaning process for generating and removing them is carried out. In the case of the nest fixture according to the prior art, since the contaminants are not completely removed around the lamination guide holes, they are not inserted and discharged in the package lamination process. This can lead to poor package quality, such as poor lead bent.
따라서, 본 발명의 목적은 네스트 픽스처의 제작에 소요되는 비용과 시간을 감소시키고 세정이 용이하게 이루어질 수 있으며 패키지 적층 과정 중에 발생되는 패키지 품질 불량을 방지할 수 있는 적층 패키지 제조용 네스트 픽스처를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a nest fixture for manufacturing a laminated package that can reduce the cost and time required to fabricate the nest fixture, can be easily cleaned, and can prevent package quality defects generated during the package lamination process. Is in.
이와 같은 목적을 달성하기 위한 본 발명에 따른 적층 패키지용 네스트 픽스처는, 내측에 윈도우가 형성된 사각 링 형태로서 마주보는 두 가장자리 부분에 윈도우와 인접하여 안내 바 장착 홈이 형성되어 있는 네스트 픽스처 몸체와, 마주보며 서로 대응하는 안내 바 장착 홈에 양측 말단 부분이 결합되며 윈도우를 가로지르는 복수 개의 탈착형 안내 바들을 포함하며, 이웃하는 탈착형 안내 바들에 의해 단위 반도체 칩 패키지와 유연성 회로 기판이 삽입되어 적층을 안내하는 적층 안내 구멍이 형성된 것을 특징으로 한다.Nested fixture for lamination package according to the present invention for achieving the above object, the nest fixture body with a guide bar mounting groove is formed adjacent to the window at the two edge portions facing each other in the form of a rectangular ring formed with a window therein, Both end portions are coupled to the corresponding guide bar mounting grooves facing each other and include a plurality of removable guide bars crossing the window, and the unit semiconductor chip package and the flexible circuit board are inserted and stacked by neighboring removable guide bars. It characterized in that the laminated guide hole is formed to guide the.
이하 첨부 도면을 참조하여 본 발명에 따른 적층 패키지용 네스트 픽스처를 보다 상세하게 설명하고자 한다.Hereinafter, a nest fixture for a multilayer package according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 적층 패키지용 네스트 픽스처를 나타낸 평면도이고, 도 4는 본 발명에 따른 적층 패키지용 네스트 픽스처에 패키지가 적층된 상태를 나타낸 부분 단면도이다. 도 3과 도 4에 도시된 바와 같이 본 발명에 따른 적층 패키지용 네스트 픽스처(110)는 뼈대를 이루는 네스트 픽스처 몸체(111)와 다수 개의 네스트 픽스처 안내 바(113)를 포함하여 구성된다.3 is a plan view illustrating a nested fixture for a laminated package according to the present invention, Figure 4 is a partial cross-sectional view showing a state in which a package is laminated to the nested fixture for a laminated package according to the present invention. 3 and 4, the nested fixture 110 for a laminated package according to the present invention includes a nested fixture body 111 and a plurality of nested fixture guide bars 113 forming a skeleton.
네스트 픽스처 몸체(111)는 장방형의 사각 링 형태로서 내측에 윈도우(window, 112)가 형성되어 있다. 그리고, 마주보는 두 가장자리 부분에 윈도우 (112)에 인접하여 복수 개의 안내 바 장착 홈(113)이 형성되어 있다. 네스트 픽스처(110)의 크기는 한꺼번에 적층을 실시하고자 하는 적층 패키지의 수를 고려하여 결정된다.The nest fixture body 111 has a rectangular rectangular ring shape and has a window 112 formed therein. A plurality of guide bar mounting grooves 113 are formed adjacent to the window 112 at two opposite edge portions. The size of the nest fixture 110 is determined in consideration of the number of stacking packages to be stacked at a time.
네스트 픽스처 몸체(111)에는 마주보며 서로 대응하는 안내 바 장착 홈(113)에 양측 말단 부분이 결합되며 윈도우(112)를 가로지르는 복수 개의 탈착형 안내 바(114)가 결합되어 있다. 그리고, 이웃하는 탈착형 안내 바(114)들이 단위 반도체 칩 패키지들(11,21)과 유연성 회로 기판(30)이 삽입되어 적층이 안내되는 적층 안내 구멍(115)을 형성한다. 탈착형 안내 바(114)는 각각의 안내 바 장착 홈(113)에 삽입되어 나사나 볼트 등의 체결 부재(116) 등으로 고정된다.The nested fixture body 111 has both end portions coupled to guide bar mounting grooves 113 facing each other and facing each other, and a plurality of detachable guide bars 114 across the window 112 are coupled thereto. The adjacent removable guide bars 114 are inserted into the unit semiconductor chip packages 11 and 21 and the flexible circuit board 30 to form a stacking guide hole 115 through which stacking is guided. The removable guide bar 114 is inserted into each guide bar mounting groove 113 and fixed with a fastening member 116 such as a screw or bolt.
이와 같은 본 발명에 따른 적층 패키지용 네스트 픽스처(110)는 적층 안내 구멍(115)을 형성하는 탈착형 안내 바(114)가 네스트 픽스처 몸체(111)로부터 분리 및 결합이 가능하다. 네스트 픽스처 몸체(111) 및 탈착형 안내 바(114)는 와이어 절단 가공을 사용하지 않고 절단 휠(wheel)을 이용하는 연마 가공에 의하여 각각 용이하게 제조될 수 있으며 그에 따라 제조되는 네스트 픽스처 몸체(111)와 탈착형 안내 바(114)는 표면 거칠기가 좋아진다. 만약 적층 안내 구멍(115) 부분의 소정 탈착형 안내 바(114)에 변형이 발생되거나 오염물이 형성될 경우 그 탈착형 안내 바(114)를 교체하여 주면 된다. 또한, 네스트 픽스처(110)에 대한 세정을 진행할 경우 탈착형 안내 바(114)와 네스트 픽스처 몸체(111)가 분리된 상태로 진행함으로써 보다 완벽한 세정 효과를 얻을 수 있다.In the nested fixture for fixture 110 according to the present invention as described above, the removable guide bar 114 forming the laminated guide hole 115 can be separated and combined from the nest fixture body 111. The nest fixture body 111 and the removable guide bar 114 can be easily manufactured by polishing using a cutting wheel without using wire cutting, respectively, and the nest fixture body 111 manufactured accordingly. And the removable guide bar 114 has a good surface roughness. If deformation occurs or a contaminant is formed in a predetermined removable guide bar 114 of the laminated guide hole 115, the removable guide bar 114 may be replaced. In addition, when the cleaning of the nest fixture 110 is performed, the removable guide bar 114 and the nest fixture body 111 may be separated to proceed to a more perfect cleaning effect.
이상과 같은 본 발명에 따른 적층 패키지용 네스트 픽스처에 의하면, 네스트 픽스처를 네스트 픽스처 몸체와 탈착형 안내 바로 분리 구성하고 이웃하는 안내 바들에 의해 적층 안내 구멍을 형성되도록 함으로써, 네스트 픽스처는 와이어 절단 작업 대신 휠 연마 작업 등 비교적 정밀 가공이 필요 없는 방법에 의해 제조될 수 있다. 이에 따라, 네스트 픽스처의 제작비용과 제작시간이 감소될 수 있고 고품질의 네스트 픽스처를 얻을 수 있다. 그리고, 분리 세정이 가능하여 네스트 픽스처에 대한 세정 작업이 완벽하고 용이하게 이루어질 수 있다. 또한, 네스트 픽스처의 사용 과정에서 적층 안내 구멍 부분에 잔류되는 오염물이 발생되거나 네스트 픽스처의 변형이 발생될 경우 해당되는 탈착형 안내 바를 정상적인 상태의 탈착형 안내 바로 교체하여 줌으로써, 패키지 적층 과정 중에 적층 불량에 기인된 패키지 품질 불량을 방지할 수 있으며 적층 패키지 생산성이 향상될 수 있다.According to the nested fixture for the laminated package according to the present invention as described above, by forming the nested fixture separated from the nested fixture body and the removable guide bar to form a laminated guide hole by neighboring guide bars, the nested fixture instead of wire cutting It can be produced by a method that does not require relatively precise machining such as wheel polishing. Accordingly, the manufacturing cost and manufacturing time of the nest fixture can be reduced, and a high quality nest fixture can be obtained. In addition, separate cleaning is possible, so that the cleaning operation on the nest fixture can be made perfectly and easily. In addition, when contaminants remaining in the laminated guide holes or deformation of the nested fixture are generated during the use of the nested fixture, the corresponding removable guide bar is replaced with the normal guide bar, thereby causing poor stacking. Poor package quality defects due to this can be prevented and laminated package productivity can be improved.
도 1은 일반적인 적층 패키지의 일 예를 나타낸 단면도,1 is a cross-sectional view showing an example of a typical laminated package,
도 2는 종래 기술에 따른 네스트 픽스처의 평면도, 2 is a plan view of a nested fixture according to the prior art,
도 3은 본 발명에 따른 적층 패키지용 네스트 픽스처를 나타낸 평면도. 및3 is a plan view showing a nested fixture for a laminated package according to the present invention. And
도 4는 본 발명에 따른 적층 패키지용 네스트 픽스처에 패키지가 적층된 상태를 나타낸 부분 단면도이다.4 is a partial cross-sectional view showing a state in which a package is stacked on a nested fixture for a laminated package according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 적층 패키지 11,21: 단위 반도체 칩 패키지10: stacked package 11, 21: unit semiconductor chip package
12,22: 반도체 칩 13,23: 내부리드12,22: semiconductor chip 13,23: internal lead
14,24: 외부리드 30: 유연성 회로 기판(flexible circuit board)14, 24: external lead 30: flexible circuit board
31: 빔 리드 33: 접착층31: beam lead 33: adhesive layer
110: 네스트 픽스처 111: 네스트 픽스처 몸체110: nest fixture 111: nest fixture body
112: 윈도우 113: 안내 바 장착 홈112: Windows 113: Guide bar mounting groove
114: 탈착형 안내 바 115: 적층 안내 구멍114: removable guide bar 115: laminated guide hole
116: 체결 부재116: fastening member
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091322A KR20050059621A (en) | 2003-12-15 | 2003-12-15 | Nest fixture used for manufacturing stacked semiconductor chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091322A KR20050059621A (en) | 2003-12-15 | 2003-12-15 | Nest fixture used for manufacturing stacked semiconductor chip package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050059621A true KR20050059621A (en) | 2005-06-21 |
Family
ID=37252511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091322A Withdrawn KR20050059621A (en) | 2003-12-15 | 2003-12-15 | Nest fixture used for manufacturing stacked semiconductor chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050059621A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101022907B1 (en) * | 2006-02-28 | 2011-03-16 | 마이크론 테크놀로지, 인크 | Microelectronic devices, stacked microelectronic devices, methods of making such devices |
-
2003
- 2003-12-15 KR KR1020030091322A patent/KR20050059621A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101022907B1 (en) * | 2006-02-28 | 2011-03-16 | 마이크론 테크놀로지, 인크 | Microelectronic devices, stacked microelectronic devices, methods of making such devices |
| US8450839B2 (en) | 2006-02-28 | 2013-05-28 | Micron Technology, Inc. | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
| US9362141B2 (en) | 2006-02-28 | 2016-06-07 | Micron Technology, Inc. | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
| US9768121B2 (en) | 2006-02-28 | 2017-09-19 | Micron Technology, Inc. | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
| US10211114B2 (en) | 2006-02-28 | 2019-02-19 | Micron Technology, Inc. | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8387239B2 (en) | Manufacturing method of embedded circuit substrate | |
| KR101067207B1 (en) | Trench substrate and manufacturing method | |
| KR100836663B1 (en) | Cavity formed package-on package and method for manufacturing same | |
| US20140123486A1 (en) | Method of processing cavity of core substrate | |
| TW200410613A (en) | Multilayer wiring substrate, and method of producing same | |
| US6566747B2 (en) | Semiconductor package and production method thereof | |
| KR101726714B1 (en) | Boring method for printed substrate | |
| CN101351088A (en) | Embedded circuit structure and process thereof | |
| JP5666947B2 (en) | Work suction jig and work gripping method | |
| US20060101638A1 (en) | Method and structure for creating printed circuit boards with stepped thickness | |
| JP5550977B2 (en) | Method for drilling printed circuit boards | |
| US20030173664A1 (en) | Semiconductor package and production method thereof | |
| US12315835B2 (en) | Pre-packaged chip, method of manufacturing a pre-packaged chip, semiconductor package and method of manufacturing a semiconductor package | |
| JP2015231005A (en) | Wiring board and manufacturing method of the same | |
| KR20050059621A (en) | Nest fixture used for manufacturing stacked semiconductor chip package | |
| JP4384157B2 (en) | Method for manufacturing a substrate having a cavity | |
| KR100505252B1 (en) | Manufacturing method of Printed Circuit Board | |
| KR102346030B1 (en) | Manufacturing method for pin gide structure of test socket using stacked film | |
| KR20140080112A (en) | Metal core substrate and manufacturing method thereof | |
| KR20090108340A (en) | Hole processing method of printed circuit board | |
| JP7698174B2 (en) | multilayer wiring board | |
| JP2005072210A (en) | Multilayer substrate manufacturing method, package manufacturing method, and multilayer substrate and package | |
| US20250014986A1 (en) | Embedded integrated stack capacitor (isc) in substrate build-up layer | |
| KR100276275B1 (en) | Printed Circuit Board Processing Method | |
| TWI451824B (en) | Fabricating method for package carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PC1203 | Withdrawal of no request for examination |
St.27 status event code: N-1-6-B10-B12-nap-PC1203 |
|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid | ||
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |