[go: up one dir, main page]

KR20050057080A - 개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조 - Google Patents

개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조 Download PDF

Info

Publication number
KR20050057080A
KR20050057080A KR1020057003565A KR20057003565A KR20050057080A KR 20050057080 A KR20050057080 A KR 20050057080A KR 1020057003565 A KR1020057003565 A KR 1020057003565A KR 20057003565 A KR20057003565 A KR 20057003565A KR 20050057080 A KR20050057080 A KR 20050057080A
Authority
KR
South Korea
Prior art keywords
opening
conductive material
support film
outside
substrate assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020057003565A
Other languages
English (en)
Inventor
하워드 이. 로우드즈
리차드 에이치. 레인
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20050057080A publication Critical patent/KR20050057080A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 방법 및 구조는 개구부 내에 도전 재료(예를 들어 Ⅷ족 금속)를 형성하기 위하여 평탄화 공정을 지원하는 지지층들을 사용한다. 또한, 상기 방법 및 구조는 Ⅷ족 금속을 평탄화 공정의 에칭 정지 또는 종말점으로 사용할 수 있으며 원치 않은 Ⅷ족 금속 부분을 제거하기 위하여 후속 에칭 단계를 포함한다. 개구부 내에 도전 재료(44)를 제공하는 하나의 예시적인 방법은 적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계 및 그 기판 어셈블리의 표면을 통해 한정되는 개구부를 제공하는 단계를 포함한다. 개구부는 적어도 하나의 표면에 의하여 한정된다. 적어도 하나의 도전 재료(예를 들어 백금 및/또는 로듐과 같은 적어도 하나의 Ⅷ족 금속)가 개구부를 한정하는 적어도 하나의 표면 상의 개구부 내부 및 기판 어셈블리 표면의 적어도 일부 상에 형성된다. 지지막(46)(예를 들어 산화물 재료)이 도전 재료 상에 형성되며 충진 재료(48)(예를 들어 레지스트 재료)가 그 지지막의 적어도 일부 상에 형성된다. 충진 재료는 개구부를 적어도 충진한다. 그 후, 적어도 개구부 외부의 충진 재료가 평탄화에 의하여 제거된다. 개구부 외부의 지지막 개구부 외부의 적어도 하나의 도전 재료, 개구부 내의 충진 재료, 및 개구부 내의 지지막이 이후 제거된다.

Description

개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조{METHOD FOR FORMING CONDUCTIVE MATERIAL IN OPENING AND STRUCTURE REGARDING SAME}
본 발명은 집적 회로의 제조에 관한 것이다. 보다 구체적으로, 본 발명은, 예를 들어 컨테이너형 커패시터들의 형성에 사용되는 컨테이너, 콘택트 홀 등과 같은 개구부 내에 도전성 재료를 형성시키는 것에 관한 것이다.
집적 회로의 제조에 있어서, 예를 들어 도전층 및 절연층들과 같은 여러 층들이 사용된다. 예를 들어, 다이내믹 랜덤 액서스 메모리(DRAM)들과 같은 반도체 디바이스 제조시에, 절연층들은 도핑 다결정 실리콘, 알루미늄, 금속 실리사이드(silicide) 등과 같은 도전층들을 전기적으로 절연시키는데 사용된다. 종종 절연층 내의 홀 또는 개구부들을 통해 도전층들이 상호접속되는 것이 요구된다. 예를 들어 홀이 절연층을 통과하여 액티브 디바이스 영역으로 연장되는 경우에는 상기 홀들은 공통적으로 콘택트 홀이라 지칭되며, 예를 들어 홀이 2개의 도전층들 사이의 절연층을 통과해 연장되는 경우에는 상기 홀들은 공통적으로 비아로 지칭된다. 개구부들의 프로파일이 특히 중요한데, 콘택트 홀 또는 비아가 제공되고 예를 들어, 도전성 배리어층들과 같은 1 이상의 도전성 재료들로 충진되는 경우 특정 특성이 성취되기 때문이다.
또한, 예를 들어 DRAM과 같은 반도체 소자에 사용하기 위한 소정의 저장 셀 커패시터를 제공하는 경우, 도전성 재료들이 개구부 내에 형성된다. 저장 용량 및 크기가 저장 셀의 중요한 특성이다. 일반적으로, 저장 셀 커패시터는 2개의 도전성 전극들 사이에 삽입되는 유전 재료로 형성된다. 1 이상의 여러 도전성 재료들의 층들이 전극 재료로 사용될 수 있다. 예를 들어, 로듐 또는 백금과 같은 1 이상의 Ⅷ족 금속이 전극 재료로 사용될 수 있다.
많은 저장 셀 커패시터들이 고 종횡비 개구부들을 포함하는 공정들에 의하여 형성된다. 예를 들어, 1995년 2월 21일자 파잔(Fazan) 등에 특허된 미국 특허 제 5,392,189호 "2개의 독립적인 절연층을 갖는 고 유전 재료와 양립가능한 커패시터 및 그 형성 방법" 및 1993년 12월 14일자로 데니슨(Dennison) 등에 특허된 미국 특허 제 5,270,241호 "희생적 산화물 증착 및 화학 기계적 폴리싱을 이용한 최적화된 컨테이너 적층형 커패시터 DRAM 셀"에 컨테이너형 커패시터들이 설명된다. 상기 참조 문헌에서는, 일반적으로 현존 토포그래피(topography) 상에 절연층을 형성하고 그 다음 그 절연층 내로 개구부들을 에칭하여 예를 들어 셀 커패시터의 경우 도전 영역들(예를 들어, 도전성 플러그들)을 포함할 수 있는 하부 토포그래피에 대한 액서스를 가능하게 하는 컨테이너형 셀 커패시터 구조들을 형성하는 방법이 설명된다. 그 후, 셀 커패시터의 하부 전극을 형성하는데 사용되는 도전층(예를 들어, 폴리실리콘)이 개구부들 내에, 예를 들어 개구부들의 하부 표면 및 측벽들 상에 형성되며, 그리고 개구부들이 한정된 절연층의 상부 표면상에 형성된다. 참조 문헌들에 설명된 하나의 예시적 공정에서, 폴리실리콘-라인형 개구부들을 완전히 충진하기에 충분한 두께로 산화물 재료층이 폴리실리콘 상에 형성된다. 그 후, 이 산화물 재료는 바람직하게는 폴리실리콘의 상부 노출 영역 상에서 선택적으로 정지되는 화학 기계적 평탄화(CMP)에 의하여 폴리실리콘까지 제거된다. 그 후, 폴리실리콘의 상부 일부들이 제거되어 인접 폴리실리콘 구조들과 분리되며, 이로써 개별적인 컨테이너들(예를 들어, 폴리실리콘으로 라이닝(line)되며 산화물 재료로 충진된 콘택트 개구부들)이 형성되며 그 컨테이너들 사이의 절연 재료가 노출된다. 그 후, 여전히 폴리실리콘 상에서 개구부를 충진하고 있는 산화물 재료가 제거되어, 컨테이너형 셀 커패시터를 형성하는데 사용하기 위한 폴리실리콘 하부 전극으로 라이닝된 개구부들을 남긴다.
저장 용량 및 크기가 저장 셀에서 중요한 특성이다. 디바이스의 저장 용량을 유지하고 그 크기를 감소시키는 한 방법은 저장 셀 커패시터의 유전층의 유전 상수를 증가시키는 것이다. 따라서, 바람직하게는 고 유전 재료가 2개의 전극들 사이에 삽입되는 적용예들에서 사용된다. 때때로 귀금속으로 지칭되는 로듐, 이리듐, 루테늄 및 오스뮴과 같은 Ⅷ족 금속들이 상기 고 유전 상수 커패시터들에 대하여 바람직한 전극 재료들이다. 따라서, 상기 설명된 바와 같은 개구부들 내에 Ⅷ족 금속들 또는 그들의 합금들을 형성하는 것이 바람직하다.
그러나 백금 또는 백금-로듐과 같은 백금 합금들과 같은 Ⅷ족 금속들은 쉽게 평탄화되지 않는다. 예를 들어, Ⅷ족 금속의 사용과 관련된 예시적인 평탄화 문제가 도 1A에 도시된다. 도 1A는 하부 부분(11) 및 그 위에 형성된 절연층(12)을 포함하는 기판 어셈블리(10)를 도시한다. 개구부(15)는 기판 어셈블리(10)의 하부 부분(11)까지 절연층(12) 내에 한정된다. 컨테이너형 커패시터 구조의 하부 전극을 형성하기 위하여, 백금과 같은 Ⅷ족 금속층(13)이 절연층 상에 개구부(15)의 라이닝(lining)으로 형성된다. 포토레지스트층(14)이 Ⅷ족 금속층(13) 상에 형성되어 개구부(15)를 완전히 충진한다. 평탄화 후, 층(14)의 상부 영역이 개구부(15) 외부에서 Ⅷ족 금속 부분(13)과 함께 제거되어, 비점선 라이닝(17)을 야기한다. 그러나 곤란하게도, 백금과 같은 Ⅷ족 금속이 개구부(15)의 상부 영역에서 변형된다. 도 1A에서 도시된 바와 같이, 평탄화시 백금 재료는 돌출부들(16)에 의해 나타내어진 바와 같이, 컨테이너 개구부(15)의 중심부로 밀려진다. 컨테이너 개구부(15) 내에서의 이러한 백금층의 변형은 원치 않은 프로파일을 야기하며, 개구부(15) 내부로부터 레지스트(14)를 제거하는 것이 추가적인 문제가 된다. 또한, 백금 재료가 전체 컨테이너에 걸쳐 번질 수 있어 컨테이너 커패시터의 제조를 완료하는 것을 어렵게 한다.
도 1B에서 도시된 바와 같이, Ⅷ족 금속층을 사용하는 방법이 도시되는데, 여기서 금속층(23)은 평탄화되지 않았으며 다소 에칭된다. 예를 들어, 도 1B에 도시된 바와 같이, 기판 어셈블리(20)는 절연층(22)을 갖는 하부 부분(21)을 포함한다. 개구부(25)는 절연층(22) 상에 형성되며 콘포멀(conformal)하게 개구부(25)를 라이닝하는 Ⅷ족 금속층(23)을 갖는 절연층(22) 내에 한정된다. 그 후, 포토레지스트 재료(24)가 구조 상부 및 개구부(25) 내부에 형성된다. 그러나 절연층(22)의 상부 표면까지 포토레지스트 재료(24) 및 금속층(23)을 평탄화하는 것과는 반대로, 평탄화는 단지 금속층(23)의 상부 표면까지 레지스트 재료를 제거하는데 사용될 뿐이다. 그 후, 에칭이 예를 들어 백금층과 같은 Ⅷ족 금속층(23)을 제거하는데 사용된다. 그러나 절연층(22)까지 백금 재료(23)를 습식 에칭하자마자, 레지스트 재료(24)가 백금 도전층(23)으로부터 멀어지도록 끌어당겨져서, 도 1B의 원치 않은 에칭 영역들(26)로 도시된 바와 같이 바람직하지 않은 백금 일부의 제거가 야기된다.
상기 설명된 바와 같이, 평탄화 문제점들은 개구부들 내부에 Ⅷ족 금속층들의 형성에 있어서, 예를 들어 컨테이너형 커패시터 구조들의 하부 전극의 형성에 있어서 명백하다. 또한, 예를 들어 콘택트 응용, 비아 구조 등과 같은 다른 응용예들에 있어서 개구부들 내부에 도전층들을 형성하는 경우 그러한 문제점들은 또다시 문제된다.
도 1A 및 1B는 컨테이너형 셀 커패시터 구조에서 하부 전극으로서의 Ⅷ족 금속의 형성과 관련된 평탄화 문제점들을 도시한다.
도 2A-2E는 본 발명에 따라, 예를 들어 백금과 같은 도전 재료를 형성하는 하나의 예시적인 방법을 도시한다.
도 3은 도 2A-2E를 참조하여 설명된 공정에서 하나의 특정 지점에서의 다중 개구부들에 대한 상부 평면도이다.
도 4A-4B는 본 발명에 따라 개구부 내에 예를 들어 백금과 같은 도전 재료를 형성하는 방법에 대한 또하나의 실시예를 도시한다.
도 5A-5C는 본 발명에 따라 개구부 내에 도전 재료를 형성하는 또하나의 방법을 도시한다.
도 6A-6D는 본 발명에 따라 개구부 내에 도전 재료를 형성하는 또하나의 방법을 도시한다.
도 7A-7D는 본 발명에 따라 개구부 내부에 도전 재료를 형성하는 또하나의 예시적인 실시예를 도시한다.
도 8A-8B는 콘택트 응용에 있어서 본 발명에 따라 설명된 방법들의 사용을 도시한다.
도 9A-9B는 컨테이너형 저장 셀 커패시터 응용에 있어서 본 발명에 따라 설명된 방법의 사용을 도시한다.
예를 들어 Ⅷ족 금속들의 평탄화와 관련된 것과 같은 상기 설명된 문제점들을 극복하기 위하여, 여러 방법들 및 구조들이 이하의 상세한 설명에서 제공된다. 많은 방법들이 평탄화 공정을 지원하는 지지층들을 사용하거나 또는 평탄화 공정을 위한 종말점(end point) 또는 에칭 정지부로 Ⅷ족 금속 재료를 사용하며 여러 공정들로 형성된 Ⅷ족 금속 재료의 원하지 않는 부분들을 제거하기 위한 후속 에칭 단계를 갖는다.
본 발명에 따라 개구부 내에 도전 재료를 제공하는 방법은 적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계 및 그 기판 어셈블리의 표면으로 통하여 한정되는 개구부를 제공하는 단계를 포함한다. 개구부는 적어도 하나의 표면으로 한정된다. 적어도 하나의 도전 재료(예를 들어 백금 및 로듐과 같은 적어도 하나의 Ⅷ족 금속)가 기판 어셈블리 표면의 적어도 일부 상에서 그리고 개구부를 한정하는 적어도 하나의 표면 상에 개구부 내에서 형성된다. 지지막(예를 들어 산화물 재료)이 도전 재료 상에 형성되고 충진 재료(예를 들어 레지스트 재료)가 지지막의 적어도 일부 상에 형성된다. 충진 재료는 적어도 개구부를 충진한다. 그 후, 적어도 개구부 외부의 충진 재료가 평탄화에 의하여 제거된다. 그 다음, 개구부 외부의 지지막, 개구부 외부의 적어도 하나의 도전 재료, 개구부 내부의 충진 재료, 및 개구부 내부의 지지막이 제거된다.
본 방법 발명의 일 실시예에서, 개구부 외부의 지지막과 개구부 외부의 도전 재료는 또한 평탄화에 의하여 적어도 기판 어셈블리의 표면까지 제거된다.
본 방법 발명의 또하나의 실시예에서, 개구부 외부의 지지막이 또한 평탄화에 의하여 제거되고 개구부 외부의 도전 재료가 습식 에칭 및/또는 건식 에칭에 의하여 적어도 기판 어셈블리의 표면까지 제거된다.
본 방법 발명의 또다른 하나의 실시예에서, 개구부 외부의 지지막이 건식 에칭에 의하여 제거되고, 또한 개구부 외부의 도전 재료가 습식 에칭 및/또는 건식 에칭에 의하여 적어도 기판 어셈블리의 표면까지 제거된다.
본 방법 발명의 또하나의 실시예에서, 개구부 외부의 지지막은 습식 에칭에 의하여 제거되고 또한 개구부 외부의 도전 재료는 습식 에칭 및/또는 건식 에칭에 의하여 적어도 기판 어셈블리의 표면까지 제거된다.
본 발명에 따라 개구부 내에 도전 재료를 제공하는 또하나의 방법은 적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계 및 그 기판 어셈블리의 표면을 통해 한정되는 개구부를 제공하는 단계를 포함한다. 개구부는 적어도 하나의 표면에 의하여 한정된다. 기판 어셈블리 표면의 적어도 일부 상에, 그리고 개구부를 한정하는 적어도 하나의 표면 상에 개구부 내부에서 적어도 하나의 도전 재료가 형성된다. 적어도 하나의 지지 재료가 적어도 하나의 도전 재료 상에 형성되며 적어도 개구부 외부의 적어도 하나의 도전 재료 및 지지 재료가 평탄화에 의하여 적어도 기판 어셈블리 표면까지 제거된다. 그 후, 개구부 내부의 지지 재료가 제거된다.
본 방법 발명의 일 실시예에서, 지지 재료를 형성하는 단계는 적어도 하나의 도전 재료 상에 지지막을 형성하는 단계 및 적어도 지지막의 일부 상에 충진 재료를 형성하는 단계를 포함한다. 충진 재료는 적어도 개구부를 충진한다. 또한, 적어도 개구부 외부의 충전 재료, 개구부 외부의 지지막 및 개구부 외부의 적어도 하나의 도전 재료가 적어도 기판 어셈블리 표면까지 평탄화된다.
본 발명에 따라 개구부 내에 도전 재료를 제공하는 또하나의 방법에서, 그 방법은 적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리의 표면을 통해 한정되는 개구부를 제공하는 단계를 포함한다. 개구부는 적어도 하나의 표면에 의하여 한정된다. 적어도 하나의 도전 재료는 적어도 기판 어셈블리 표면의 일부 상에 그리고 개구부를 한정하는 적어도 하나의 표면상에 개구부내에서 형성된다. 적어도 지지 재료가 적어도 하나의 도전 재료 상에 형성된다. 적어도 개구부 외부의 지지 재료가 평탄화에 의하여 적어도 하나의 도전 재료까지 제거된다. 그 후, 개구부 외부의 적어도 하나의 도전 재료 및 개구부 내부의 지지 재료가 제거된다.
본 방법 발명의 일 실시예에서, 지지 재료를 형성하는 단계는 적어도 하나의 도전 재료 상에 지지막을 형성하는 단계를 포함한다. 개구부 외부의 지지막이 적어도 하나의 도전 재료까지 평탄화된다. 또한, 개구부 외부의 적어도 하나의 도전 재료가 습식 에칭 및/또는 건식 에칭을 사용하여 적어도 기판 어셈블리 표면까지 제거된다.
본 방법 발명의 또하나의 실시예에서, 지지 재료는 적어도 개구부를 충진하며 개구부 외부의 적어도 하나의 도전 재료는 습식 에칭 및/또는 건식 에칭을 사용하여 적어도 기판 어셈블리 표면까지 제거된다.
본 발명에 따라 개구부 내에 도전 재료를 제공하는 또하나의 방법이 설명된다. 그 방법 발명은 적어도 하나의 상부 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리의 상부 표면을 통해 한정되는 개구부를 제공하는 단계를 포함한다. 개구부는 적어도 하나의 표면에 의하여 한정된다. 적어도 하나의 도전 재료, 지지막, 및 충진 재료의 적층은 개구부 내에 그리고 적어도 상부 표면의 일부 상에 형성된다. 개구부는 전체적으로 적층에 의하여 충진된다. 적어도 개구부 외부의 충진 재료가 제거되고, 이어서 개구부 외부의 지지막의 제거, 개구부 외부의 도전 재료의 제거, 개구부 내부의 충진 재료의 제거 및 개구부 내부의 지지막의 제거가 후속한다.
본 방법 발명의 일 실시예에서, 개구부 외부의 적어도 하나의 도전 재료 및 지지막이 평탄화에 의하여 적어도 기판 어셈블리의 표면까지 제거된다.
또하나의 실시예에서, 개구부 외부의 지지막이 평탄화에 의하여 제거되고, 또한, 개구부 외부의 적어도 하나의 도전 재료가 습식 에칭 및/또는 건식 에칭에 의하여 적어도 기판 어셈블리의 상부 표면까지 제거된다.
또한, 또하나의 실시예에서, 개구부 외부의 지지막이 건식 에칭되며, 또한 습식 에칭 및/또는 건식 에칭이 개구부 외부의 적어도 하나의 도전 재료를 적어도 기판 어셈블리의 상부 표면까지 제거하는데 사용된다.
또한, 다른 실시예에서, 지지막이 습식 에칭되고, 또한 습식 에칭 및/또는 건식 에칭이 개구부 외부의 적어도 하나의 도전 재료를 적어도 기판 어셈블리의 상부 표면까지 제거하는데 사용된다.
상기 설명된 본 방법 발명의 여러 실시예들에서, 개구부 내부의 충진 재료는 습식 에칭 및/또는 건식 에칭을 사용하여 제거되며, 충진 재료는 습식 에칭 및/또는 건식 에칭에 의하여 충진 재료 제거시 기판 어셈블리의 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 이루어지며, 개구부 내부의 지지막은 습식 에칭 및/또는 건식 에칭을 사용하여 제거되며, 및/또는 지지막은 습식 에칭 및/또는 건식 에칭에 의하여 지지막 제거시 기판 어셈블리의 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 이루어진다.
상기 설명된 방법들은 한정된 개구부의 적어도 하나의 측벽 및 하부 표면 상에 제 1 전극을 형성하는데 사용될 수 있다. 그 후, 유전 재료가 제 1 전극의 적어도 일부 상에 제공될 수 있으며 제 2 전극이 그 유전 재료의 적어도 일부 상에 제공될 수 있다.
본 발명에 따라 개구부 내에 도전 재료를 제공하는데 사용하기 위한 구조는 상부 표면을 통해 한정되는 개구부를 포함하는 기판 어셈블리(예를 들어 표면에서 절연 재료를 갖는 어셈블리)를 포함한다. 개구부는 적어도 하나의 표면에 의하여 한정된다. 적어도 하나의 도전 재료(예를 들어 백금 및/또는 금속 로듐과 같은 Ⅷ족 금속)가 개구부를 한정하는 적어도 하나의 표면 및 기판 어셈블리 상부 표면의 적어도 일부 상에 형성된다. 지지막(예를 들어, 산화물 재료)은 적어도 하나의 도전 재료 상에 형성되며 충진 재료(예를 들어 레지스트 재료)가 지지막의 적어도 일부 상에 형성된다. 충진 재료는 적어도 개구부를 충진한다.
본 구조의 일 실시예에서, 지지막은 예정된 에칭이 가해지는 경우 기판 어셈블리 상부 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 이루어진다.
본 구조의 다른 실시예에서, 충진 재료는 예정된 에칭 공정이 이루어지는 경우 기판 어셈블리 상부 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 이루어진다.
또하나의 실시예에서, 도전 재료는 단지 개구부를 한정하는 적어도 하나의 측벽 및 하부 표면 상에 개구부 내에서만 형성되며, 지지막은 단지 적어도 하나의 도전 재료 상에 개구부 내에만 형성되며, 또한 충진 재료는 단지 개구부 내에만 형성된다.
상기 본 발명의 개요는 모든 본 발명의 실시에 대한 각각의 실시예를 설명하고자 하는 것이 아니다.
다음의 상세한 설명 및 첨부 도면과 관련된 청구 범위들을 참조함으로써 본 발명에 대한 보다 완전한 이해와 함께 본 발명의 장점들이 명확해지고 이해될 것이다.
본 발명은 첨부 도면을 참조하여 예시적인 실시예들에 대한 다음의 설명을 통해 보다 잘 이해될 것이다.
본 발명에 따라 여러 다른 방법들 및 구조들이 도 2-7을 참조하여 일반적으로 설명될 것이다. 그 후, 본 발명에 따른 방법들 중 1 이상의 방법을 사용하는 응용예들의 설명 및 실시예들이 도 8A-8B 및 도 9A-9B를 참조하여 설명될 것이다. 도면에서의 치수(scaling)는 도시된 여러 엘리먼트들의 정확한 치수를 나타내는 것이 아님이 당업자에게 명백할 것이다.
도 2A-2E는 본 발명에 따라 기판 어셈블리(30)에 한정되는 개구부(34) 내에 예를 들어 백금층 또는 백금-로듐과 같은 백금 합금층과 같은 콘포멀한 도전 재료층(44)을 형성하는 방법을 도시한다(도 2E 참조). 도 2A에 도시된 바와 같이, 기판 어셈블리(30)는 바람직하게는 절연 재료로 이루어지는 제 1 부분(31) 및 제 2 부분(32)을 포함한다. 제 2 부분(32)은 제 1 부분(31) 상에 형성되며 제 1 부분(31)의 하부 표면 및 제 2 부분(32)의 1 이상의 측벽들(40)로 한정되는 개구부(34)를 포함한다. 바람직하게는 하부 표면(31)은 일반적으로 수평 표면이며, 그 수평 표면으로부터 1 이상의 측벽들(40)이 연장된다. 1이상의 측벽들(40)은, 도 2A에 도시된 바와 같이, 수평 하부 표면(36)에 실질적으로 수직할 수 있으며, 또는 제 2 부분(32)에 원하는 개구부(34)를 형성하기 위하여 임의의 다른 원하는 각도 또는 형상일 수 있다. 제 2 부분(32)은, 예를 들어 도 2A에 도시된 바와 같이 특정 예시적 실시예에서 일반적으로 수평하고 하부 표면(36)에 평행한 상부 표면(38)을 추가적으로 포함한다. 1 이상의 측벽들(40) 제 2 부분(32)의 일반적으로 수평한 상부 표면(38)은 에지 또는 코너(33)를 공유한다. 예를 들어, 상부 표면(38)은 에칭 또는 상부 표면(38)에 개구부(34)를 한정하기 전에 형성된 평탄화된 표면일 수 있다. 당업자는 한정된 개구부(34)는 임의의 개수의 형상 중 하나를 취할 수 있으며 본 발명은 1 이상의 표면들에 의하여 한정되는 임의의 개구부(34) 내에서 라이닝되는 콘포멀한 재료 형성하는데 유리하다는 것을 인식할 것이다.
이러한 응용예에서 사용된 것과 같이, "기판 어셈블리"는, 예를 들어 웨이퍼에서 최하부의 실리콘 재료층과 같은 베이스 반도체층과 같은 반도체 기판 또는 1 이상의 층상 구조들 또는 영역들을 갖는 반도체 기판을 의미한다. 이하의 설명에서 기판 어셈블리에 대해 설명되는 경우에는, 영역들, 접합부들, 여러 구조들 또는 트랜지스터, 활성 영역, 확산, 주입 영역, 비아, 콘택트 개구부, 고종횡비 개구부 등과 같은 피처 및 개구부들을 형성하고 한정하는데 여러 공정 단계들이 이미 사용되었을 수 있다.
예를 들어, 기판 어셈블리(30)는 그 기판 어셈블리(30)의 제 2 부분(32)이 예를 들어 실리콘 이산화물, BPSG, PSG 등과 같은 산화물층과 같은 절연층이 되는 커패시터가 형성된 구조일 수 있다. 그와 같이, 예를 들어 하부 표면(36) 및 측벽들(40)과 같은 1 이상의 표면들로 기판 어셈블리(30)에 한정되는 개구부(34)는 도 9A-9B를 참조하여 설명된 것과 같은 저장 셀 커패시터, 예를 들어 컨테이너형 커패시터의 하부 전극이 형성되는 표면들에 의하여 한정된다.
또한, 예를 들어 기판 어셈블리(30)의 제 1 부분(31)은 콘택트가 절연층(32)을 통과하여 형성되어질 소스 및/또는 드레인 영역을 포함한다. 그와 같이, 하부 표면(36) 및 1 이상의 측벽들(40)에 의하여 한정되는 개구부(34)는, 도 8A-8B를 참조하여 설명된 바와 같이, 본 발명에 따라 증착된 1 이상의 도전 재료를 사용하여 상호 접속되어질 영역에 대한 콘택트 개구부일 수 있다.
또한, 예를 들어, 기판 어셈블리(30)는 도전층이 형성되어질 임의의 개구부 또는 구조물 포함할 수 있다. 예를 들어, 구조물은 절연 트렌치(isolation trench)와 같은 계단형 피처 또는 콘포멀한 층 또는 라이너(liner)가 바람직한 임의의 다른 피처를 포함할 수 있다. 본 발명에 따른 방법들은, 예를 들어, 바람직하게는 백금 또는 그 합금과 같은 1 이상의 Ⅷ족 금속인 콘포멀한 도전 재료층과 같은 도전 재료 형성을 필요로 하는 임의의 응용예에서 사용될 수 있다 그러나, 본 발명은 피처 표면, 예를 들어, 콘택트 홀, 산화물 절연층을 통과하여 하부 재료에 대한 비아들, 트렌치들, 셀 전극의 형성을 위한 개구부 등과 같은 작은 고 종횡비의 개구부를 한정하는 하부 표면 및 1 이상의 측벽 표면상의 콘포멀한 커버리지를 제공하는데 특히 유리하다. 그와 같이, 당업자는 본 명세서에서 설명되는 방법들이 비록 1 이상의 Ⅷ족 금속을 포함하는 도전 재료를 형성하는데 바람직할지라도 개구부 내의 임의의 표면 영역상에 임의의 도전 재료를 형성하는데 사용될 수 있음을 인식할 것이다.
본 명세서에 설명된 바와 같이, 작은 고 종횡비 개구부들은 약 1 미크론 이하의 피처 크기 또는 임계 치수(예를 들어, 개구부의 직경 또는 폭이 1 미크론 미만인 경우와 같이)를 갖는다. 또한, 그러한 작은 고 종횡부 개구부들은 약 1 이상의 종횡비를 갖는다. 상기 임계 치수 및 종횡비는 콘택트 홀, 비아, 트렌치 및 임의의 기타 개구부들에 적용가능하다. 예를 들어, 1 미크론의 개구부 폭과 3 미크론의 깊이를 갖는 트렌치는 종횡비 3을 갖는다.
본 명세서에서 사용된 바와 같이, "평탄화"는, 예를 들어 통상적인 웨이퍼 제조 공정 중 사용되는 플래트닝(flatten) 및 폴리싱 공정과 같이, 일반적으로 웨이퍼 표면에서 재료를 기계적으로 제거하는 것을 의미한다. 예를 들어, 상기 평탄화는 화학 기계적 폴리싱, 화학 기계적 평탄화, 패드 및 연마재 슬러리를 사용하는 평탄화, 고정 연마 패드를 사용하는 평탄화, 슬러리 및/또는 기타 유체 조성물과 함께 고정 연마 패드를 사용하는 평탄화, 또는 웨이퍼 제조 공정 중 웨이퍼 표면을 평탄화시키기 위한 임의의 기타 기계적 표면 재료 제거 방법을 포함할 수 있다. 본 발명은 임의의 특정 평탄화 장비에 제한되지 않는다. 또한, 예를 들어, 소정의 시간 기간 동안의 반복 평탄화, 세척 단계 등 임의의 개수의 평탄화 공정 단계들이 사용될 수 있다.
본 명세서에서 사용된 바와 같이, "건식 에칭"은 웨이퍼 제조에 있어서 플라즈마를 이용하여 재료를 제거하는 임의의 공정을 의미한다. 따라서, 예를 들어, 본 명세서에서 사용된 건식 에칭은 재료의 휘발을 통해 재료를 제거하기 위하여 플라즈마에 의해 에너지가 공급되는 반응 기체들을 사용하는 것을 포함할 뿐만 아니라 물리적으로 스퍼터링하여 표면으로부터 재료를 제거하기 위하여 플라즈마에 의해 에너지가 공급되는 예를 들어 아르곤과 같은 스퍼터 에칭 또는 이온 밀링을 포함한다. 또한, 본 명세서에서 사용된 바와 같이, "습식 에칭"은, 예를 들어, 담금(immersion)에 의해서와 같이 액체 조성물에 대한 노출에 의하여 재료를 제거하는 것과 같이, 액체 조성물로 재료를 에칭하거나 재료를 제거하는 것을 의미한다. 당업자는 여러 건식 에칭 및 습식 에칭 공정들이 공지되며 본 발명은 본 명세서에서 추가적으로 설명된 바와 같은 원하는 결과를 얻기 위하여 여러 유형의 상기 공정들을 사용하는 것을 고려함을 인식할 것이며; 상기 공정들은 제거될 재료에 특히 의존한다.
본 발명이 개구부 내에서의 임의의 도전 재료의 형성과 관련하여 이하에서 일반적으로 설명될 것이지만, 본 발명은 1이상의 Ⅷ족 금속을 포함하는 도전 재료의 형성에 있어 특히 유리하다. 다시 말하면, 본 명세서에서 설명되는 공정들은, 1이상의 Ⅷ족 금속들을 포함하는 재료, 예를 들어 금속 또는 금속 합금의 형성에 적용가능하다. 보다 구체적으로, 본 발명은 백금, 팔라듐, 루테늄, 이리듐, 오스뮴 및 로듐을 포함하는 Ⅷ족 금속들 및 백금-로듐과 같은 그 금속들의 임의의 금속 합금들에 특히 적용가능하다.
또한, 도 2A-2E를 참조하여, 기판 어셈블리(30) 내에 한정된 개구부(34) 내부에 도전 재료를 형성하는 하나의 예시적 방법이 추가적으로 설명될 것이다. 도 2B에서 도시된 바와 같이, 도전 재료(44), 예를 들어 1이상의 도전층들이 개구부(34)를 한정하는 표면들 상에 그리고 상부 부분(32), 예를 들어 절연층(32)의 상부 표면(38) 상에 콘포멀하게 형성된다. 다시 말하면, 예를 들어, 백금층 또는 백금-로듐과 같은 백금 합금층과 같은 1이상의 Ⅷ족 금속을 포함하는 도전 재료가 개구부(34)를 한정하는 하부 표면(36) 및 1이상의 측벽들(40) 상에, 그리고 부분(32)의 상부 표면(38) 상에 형성된다. 도전 재료(44)는 스퍼터링 또는 화학 기상 증착(CVD)과 같은 적절한 공정으로 형성될 수 있다. 여기서 설명된 재료 형성 또는 증착 방법은 본 발명의 범위를 제한하지 않는 것으로 고려되는바, 이는 도전 재료 및 여기서 설명된 임의의 다른 층을 형성하는 임의의 적절한 기술이 사용될 수 있기 때문이다. 바람직하게는 도전 재료(44)는 약 50Å 내지 약 400Å의 측벽 두께에 이를 때까지 형성된다. 또한, 도전 재료(44)는 하나의 층 이상의 형성을 통하여 제공될 수 있다.
예를 들어 1이상의 도전층(44)과 같은 도전 재료가 형성된 후, 지지막(46)이 그 상부에 형성된다. 지지막은 바람직하게는 산화물 재료이다. 보다 바람직하게는, 지지막(46)은 습식 에칭으로 기판 어셈블리(30)의 상부 부분(32)을 형성하기 위한 재료 보다 빠른 속도로 제거될 수 있는 재료로 형성된다. 예를 들어, 상부 부분(32)은 BPSG 또는 조밀화된 BPSG로 형성될 수 있다. 이러한 재료는 QE-Ⅱ 에칭 조성물(상업적 표기 QE-Ⅱ로 오린 헌트로부터 입수가능한 습식 세척 용액(중량비 40%의 NH4F 및 중량비 1.2% - 1.3%의 H3PO4))에서 분당 약 53Å의 속도로 에칭될 수 있다. 또한, 예를 들어, NH4F로 버퍼링된 HF의 희석 용액인 BOE(버퍼링된 산화물 에칭; buffered oxide etch) 조성물이 사용될 수 있는데, 예를 들어, 20:1 BOE 조성물(680ml 물의 454g NH4F 20에 48% HF 1 비율)이 분당 250Å의 속도로 상기 재료들을 에칭하는데 사용될 수 있다. 바람직하게는, 지지막(46)은 개구부(34)가 한정되는 상부 부분(32)을 형성하는 재료의 경우 보다 적어도 1.5배로 에칭되는 재료로 형성된다. 예를 들어, 지지막(46)은 QE-Ⅱ 에칭 조성물에서는 분당 약 80Å의 속도로, 그리고 20:1 BOE 조성물에서는 분당 약 690Å의 속도로 에칭되는 로우 시레인 산화물(low silane oxide; LSO)로 형성될 수 있다. 그와 같이, 조밀화된 BPSG에 대한 LSO의 에칭 속도 비율은 1.5 이상이도록 선택된다. 예를 들어, 예정된 에칭 기술에 가해지는 경우 개구부(34)가 한정되는 상부 부분(32)에 일반적으로 사용되는 재료 보다 빠른 속도로 에칭되는 PSG, TEOS, 오존 강화 TEOS(ozone enhanced TEOS), 및 실리콘 옥시나이트라이드와 같은 다른 재료들이 지지막(46)을 형성할 수도 있다.
지지막(46)을 형성하는 어떠한 방법도 사용될 수 있다. 또한, 지지막은 1이상의 재료 또는 층들을 포함할 수 있다. 그러나 바람직하게는, 지지막(46)은 산화물 재료의 단일층이다. 본 발명은 지지막(46) 또는 본 명세서에서 설명되는 임의의 다른 층 또는 재료를 형성하는 임의의 특정 방법에 제한되지 않는다. 바람직하게는 지지막(46)은 약 50Å 내지 약 500Å 범위의 측벽 두께에 이를 때까지 형성된다.
지지막(46)을 형성한 후에, 개구부(34)를 완전히 충진하도록 지지막(46) 상부에서 개구부(34) 내부에 충진 재료(48)가 제공된다. 충진 재료는 상부 표면(38) 상에서 지지막(46) 위의 개구부(34) 외부에 형성될 수도 있다. 충진 재료(48)는 쉽게 제거되거나 및/또는 평탄화되는 임의의 재료로 형성된다. 예를 들어, 충진 재료는 산화물 재료, 질화물 재료, 폴리실리콘 재료, 또는 포토레지스트 재료일 수 있다. 바람직하게는, 충진 재료(48)는 포토레지스트 재료이다.
도전 재료(44), 지지막(46), 및 충진 재료(48)를 포함하는 재료들의 적층물이 기판 어셈블리(30) 상에 형성되고 그 기판 어셈블리(30)에 한정되는 개구부(34)를 완전히 충진한 후에는, 개구부(34) 외부의 충진 재료(48), 지지막(46) 및 도전 재료(44) 부분들을 제거하는데 평탄화 공정이 사용된다. 다시 말해, 평탄화 공정은 적어도 기판 어셈블리(30) 상부 부분(32)의 상부 표면(38) 까지 상기 재료들을 제거하는데 사용된다. 적은 양의 상부 표면(38) 재료가 제거될 수 있음이 인식될 것이다.
평탄화시 도전 재료(44)가 개구부(34) 중앙으로 밀려지는 것이 방지되도록, 지지막(46), 및 충진 재료(48)는 어느 정도 하부 도전 재료(44)를 지지한다. 이는 도 1A에 도시된 선행 기술과 상이하다. 다중 개구부들(34)에 대한 상부 평면도가 도 3에서 도시된다. 다중 개구부들(34)은 도전 재료(44), 지지막(46), 및 충진 재료(48)를 포함하는 재료들의 적층물로 충진된다. 백금과 같은 도전 재료가 개구부(34)로 스미어링(smear)되는 것을 방지하는 것과 함께, 평탄화 공정 중에 제공되는 구조는 또한 평탄화 공정시 개구부 대 개구부의 지지를 제공한다. 다시 말해, 상기 구조는 기판 어셈블리(30) 상부 부분(32)의 상부 표면(38)까지 적절한 평탄화 공정을 제공하는 것을 지원하도록 컨테이너들 사이의 영역들(50)에 지지를 제공한다. 예를 들어, 컨테이너형 전극 구조들을 형성하는 경우, 상기 재료들의 적층물, 특히 지지막(46)은 바람직한 표면(38)까지의 평탄화를 성취하도록 평탄화 공정을 위한 컨테이너 대 컨테이너의 지지를 제공한다.
평탄화 공정이 수행된 후에, 그 결과 구조가 도 2C에 도시된다. 그 결과 구조는 하부 표면(36) 및 1이상의 측벽들(40)로 한정되는 개구부(34)를 라이닝하는 도전 재료(44), 개구부(34) 내에서 그 상부에 콘포멀하게 형성되는 지지막(46), 및 개구부(34)를 완전히 충진하는 충진 재료(48)를 포함한다.
그 후, 개구부(34) 내부의 충진 재료(48)는 도 2D에 도시된 바와 같이 제거된다. 충진 재료(48)를 제거하는 임의의 방법이 본 발명에 따라 사용될 수 있다. 바람직하게는, 습식 에칭 및/또는 건식 에칭 공정이 충진 재료(48)를 제거하는데 사용된다. 예를 들어, 충진 재료(48)가 포토레지스트인 경우에는, 포토레지스트는 산소 애쉬(oxygen ash), 또는 농축 현상제 조성물 또는 웨트 오존 스트립(wet ozone strip)과 같은 임의의 다른 적절한 기술로 제거될 수 있다. 바람직하게는, 충진 재료(48)를 개구부(34) 내부로부터 제거하기 위해 습식 에칭 또는 건식 에칭이 가해지는 경우 상부 부분(32)의 표면(38)에서의 재료 보다 빠른 속도로 제거되는 재료로 충진 재료(48)가 형성된다.
충진 재료(48)가 제거된 후에, 지지막(46)이 제거되어 도 2E에 도시된 구조, 예를 들어, 기판 어셈블리(30)의 상부 부분(32)에서 개구부(34)를 한정하는 표면들 상에 콘포멀하게 형성되는 1이상의 도전층(44)들이 야기된다. 지지막(46)은 상부 부분(32)을 형성하는 재료에 대하여 선택적인 임의의 방법, 예를 들어 건식 에칭 또는 습식 에칭으로 제거될 수 있다. 상부 부분(32)을 형성하는 재료를 제거하는 것이 얻고자하는 원하는 구조에 따라 일부 가능할 수 있지만, 바람직하게는, 제거 기술은 상부 부분(32)을 형성하는 재료의 제거를 초과하는 속도로 지지막(46)을 제거한다. 보다 바람직하게는, 지지막은 상부 부분(32)을 형성하는 재료 보다 1.5배 빠르게 제거된다. 바람직하게는, 상부 부분(32) 재료의 최소 손실은 지지막(46)의 적합한 제거로 성취된다. 예를 들어, LSO는 QE-Ⅱ 에칭 조성물 또는 20:1 BOE 에칭 조성물을 사용하여 제거될 수 있다. 마찬가지로, 지지막(46)이 PSG막인 경우에는, 그러한 막은 20:1 BOE 에칭 조성물을 사용하여 적절하게 제거될 수 있다.
도 2E에 도시된 바와 같이, 사용된 도전 재료가 평탄화하기 어려운 1이상의 Ⅷ족 금속을 포함하는 경우라도, 결과적인 도전 재료(44)는 상기 설명된 평탄화 공정을 사용하여 개구부(34) 내에서 자체 정렬된다. 1이상의 Ⅷ족 금속을 사용하여 개구부(34) 내에 상기 콘포멀한 라이닝을 형성하는 이러한 방법에서, 앞서 도 1A 및 1B를 참조하여 본 명세서에서 설명된 문제점들은 실질적으로 제거된다.
도전 재료(44)가 백금 또는 백금 합금과 같은 다른 재료들 하부에 형성되는 배리어 또는 접착형 층들을 포함할 수 있음이 인식될 것이다. 그와 같이, 본 발명이 Ⅷ족 금속으로 형성되는 도전층에 있어 특히 유리하다고 설명되지만, 본 발명은 개구부(34) 내에 콘포멀하게 형성되어질 1이상의 도전층들 중 임의의 한 층이 Ⅷ족 금속으로 형성되는 경우 유리하다. 예를 들어, 티타늄 나이트라이드, 텅스텐 나이트라이드, 탄탈 나이트라이드, 탄탈 실리콘 나이트라이드, 또는 티타늄 실리콘 나이트라이드 확산 배리어 또는 접착층으로 형성될 수 있다.
도 4A-4B는 도전 재료로 개구부를 라이닝하는 방법의 대안적인 예시적 실시예를 도시한다. 도 4A에 도시된 바와 같이, 기판 어셈블리(30)는 제 1 부분(71) 및 그 상부에 형성되는 제 2 부분(72)을 포함한다. 개구부(77)는 하부 표면(76) 및 1이상의 측벽들(80)로 상부 부분(72)에 한정된다. 개구부(77)를 한정하는 표면들 상에 도전 재료를 형성하는 이러한 방법에서는, 상부 부분(72)의 상부 표면(73) 까지 재료들의 적층물을 평탄화하는 것과 대조적으로 평탄화는 도전 재료(74)의 상부 표면(75) 상에서 정지된다.
이 예시적인 실시예에서, 도 2B에서 도시된 것과 실질적으로 동일한 재료들의 적층물이 제공된다. 예를 들어, 적층물은 도전 재료(74), 지지막(76), 및 충진 재료(78)를 포함한다. 백금과 같은 소정의 Ⅷ족 금속을 평탄화하는 것이 어려울 수 있기 때문에, 이러한 대안적인 특정 실시예는 Ⅷ족 금속을 평탄화 정지부 또는 종말점으로 사용한다. 다시 말해, 적층물은 도전 재료(74)의 상부 표면(75)까지 평탄화된다. 도 4A는 도전 재료(74)의 상부 표면(75) 상에서 정지된 상기 평탄화 공정의 완료에 의하여 결과되는 구조를 도시한다. 그와 같이, 결과적인 구조는 기판 어셈블리(70) 제 2 부분(72)의 상부 표면(73) 상에서 하부 표면(76) 및 1이상의 측벽들(80)으로 한정되는 개구부(77)를 콘포멀하게 라이닝하는 도전 재료를 포함한다. 또한, 평탄화 후의 결과적인 구조는 개구부(77) 내에서 도전 재료(74) 상부에 형성되는 지지막(76) 및 개구부(77) 내부의 충진 재료(78)를 포함한다.
평탄화 후에, 예를 들어 백금 또는 그 합금과 같은 도전 재료(74)가 개구부(77) 외부에서 제거된다. 다시 말해, 기판 어셈블리(70)의 제 2 부분(72) 상부 표면(73) 상에 형성되는 도전 재료(74)가 제거된다.
개구부(77) 외부의 도전 재료(74)의 제거는 습식 에칭 및/또는 건식 에칭으로 수행될 수 있다. 예를 들어, 백금은 일반적으로 3:1의 염산(Hydrochloric Acid) : 질산(nitric acid) 용액인 아쿠아 레지아 용액(aqua regia solution)을 사용하여 제거될 수 있다. 그러한 경우, 개구부(77) 내의 백금은 예를 들어, PSG, LSO 등과 같은 지지막(76)으로 보호된다. 또한, 예를 들어, 상기 백금 재료는, 예를 들어 백금을 스터퍼링 제거하도록 에너지가 공급된 아르곤 플라즈마 또는 아르곤과 Cl2 플라즈마와 같은 적절한 건식 에칭 공정으로 제거될 수 있다.
개구부(77) 외부의 도전 재료(74)를 제거한 후의 결과적인 구조가 도 4B에 도시된다. 도 4B에 도시된 결과적인 구조는 도 2C에 도시된 구조와 유사하며 충진 재료(78) 및 지지막(76)이 도 2A-2E를 참조하여 설명된 바와 유사한 방식으로 제거될 수 있다. 그와 같이, 도 2E에 도시된 바와 유사하게 자기-정렬 도전 재료가 개구부(77) 내에 형성된다.
개구부에 도전 재료를 형성하는 방법에 대한 또 하나의 대안적인 예시적 실시예가 도 5A-5C에 도시된다. 도 5A는 본 발명에 따른 평탄화 후의 결과적인 구조를 도시한다. 상기 평탄화 이전에, 초기 구조는 도 2B에 도시된 구조와 실질적으로 유사하다. 초기 구조는 기판 어셈블리(100)의 제 2 부분(102)에 한정되는 개구부(117)를 포함한다. 기판 어셈블리(100)는 제 1 부분(101) 및 그 상부에 형성되는 제 2 부분(102)을 포함한다. 앞서 설명된 바와 같이, 제 2 부분(102)은 바람직하게는 절연 재료이며, 그 제 2 부분(102)에서 하부 표면(106) 및 1이상의 측벽들(110)을 포함하는 1이상의 표면들로 개구부(117)가 한정된다. 재료들의 적층물이 이후 형성된다. 적층물은 하부 표면(106) 및 1이상의 측벽들(110)을 포함하는 개구부(117)를 한정하는 표면들 상에서 개구부(117) 내에 형성되며 또한 제 2 부분(102)의 상부 표면(108) 상에 형성되는 도전 재료(114)를 포함한다. 또한, 재료들의 적층물은 도 2B에 도시된 바와 실질적으로 유사한 방식으로 도전 재료(114) 상부에 형성되는 지지막(116) 및 그 지지막 상부에 형성되는 충진 재료(118)를 포함한다. 그러나, 도 5A에서 도시된 바와 같이, 평탄화 공정은 지지막(116)의 상부 표면(109)에서 정지된다. 이는 도 4A-4B를 참조하여 도시되고 설명된 바와 같이 도전 재료(74)상에서 평탄화 공정을 정지시키는 것과 대조되며, 또한 도 2A-2E를 참조하여 도시되고 설명된 바와 같이 제 2 부분(32)의 상부 표면(38) 상에서 정지하는 평탄화 공정과도 대조된다.
지지막(116) 상부 표면(109) 상에서 정지되거나 종말점을 갖는 평탄화 공정과 함께, 습식 에칭 및/또는 건식 에칭이 개구부(117) 외부의 지지막(116) 부분을 제거하는데 사용된다. 예를 들어, 지지막이 PSG와 같은 산화물 재료로 형성되는 경우, BOE 습식 에칭이 개구부(117) 외부에 존재하는 지지막(116)을 제거하는데 사용될 수 있다. 또한, 예를 들어 C2F6, CHF3 또는 CF4 에칭과 같은 건식 에칭이 산화물 지지막을 제거하는데 사용될 수 있다.
개구부(117) 외부의 지지막(116)에 대한 습식 에칭 및/또는 건식 에칭 후의 결과적인 구조가 도 5B에 도시된다. 개구부(117) 외부에서 제거된 지지막(116)과 함께, 습식 에칭 및/또는 건식 에칭이 개구부(117) 외부의 도전 재료(114)를 제거하는데 사용될 수 있다. 다시 말하면, 예를 들어 도전 재료가 백금인 경우, 아쿠아 레지아 에칭과 같은 습식 에칭이 기판 어셈블리(100)의 제 2 부분(102) 상부 표면(108) 까지 그 백금을 제거하는데 사용될 수 있다. 또한, 예를 들어, 아르곤 플라즈마를 사용하는 건식 에칭이 백금을 스퍼터링 제거하는데 사용될 수 있다.
예를 들어 백금 또는 백금 합금과 같은 도전 재료(114)가 개구부(117) 외부에서 제거되는 경우의 결과적인 구조가 도 5C에 도시된다. 이 구조는 도 2C에서 도시된 구조와 유사하며, 도 2A-2E를 참조하여 설명된 바와 유사한 방식으로 충진 재료(118) 및 지지막(116)을 제거한 경우, 도 2E에 도시된 구조와 유사한, 개구부(117) 내부에서 형성된 도전 라이너를 갖는 결과적인 구조가 성취된다.
개구부 내에 도전 재료를 형성하는 방법에 대한 또다른 하나의 예시적인 실시예에서는, 도 4A-4B를 참조하여 설명된 바와 유사한 방법이 이하에서 도 6A-6D를 참조하여 도시되고 설명된다. 상기 실시예들의 주요한 차이점은, 도 6A-6D에서는 개구부(145) 내에 자기-정렬 도전 재료를 제거하는데 필요한 지지 및 보호를 성취하는데 지지 재료(146)가 사용될 뿐 충진 재료는 사용되지 않는다는 것이다.
도 6A에 도시된 바와 같이, 기판 어셈블리(130)는 제 1 부분(131) 및 제 2 부분(132), 예를 들어 절연 부분을 포함한다. 제 2 부분(132)은 그 부분에 한정되는 개구부(145)를 갖는다. 개구부(145)는 하부 표면(136) 및 1이상의 측벽들(140)을 포함하는 1이상의 표면들로 한정된다. 재료들의 적층물, 예를 들어 층들이 개구부(145)를 갖는 기판 어셈블리(130) 상에 형성된다. 층들의 적층물은 개구부(145)를 한정하는 하부 표면(136) 및 1이상의 측벽들(140) 상에 형성되며, 또한 기판 어셈블리(130)의 제 2 부분(132) 상부 표면(138) 상에 형성되는 1이상의 도전층(144)들을 포함한다. 도 2A-2E를 참조하여 설명된 바와 같은 지지막(146)이 1이상의 도전층(144)들 상에 형성된다.
도 6A에 도시된 바와 같이, 기판 어셈블리(130) 상에 층들의 적층물을 형성한 경우, 평탄화 공정이 개구부(145) 외부의 지지막(146)을 제거하는데 사용된다. 다시 말해, 지지막(146)은 개구부(145) 외부에서 1이상의 도전층(144)들의 상부 표면(149)까지 제거된다. 상기 평탄화 공정의 결과적인 구조가 도 6B에 도시된다.
그 후, 습식 에칭 및/또는 건식 에칭이 개구부(145) 외부의 1이상의 도전층(144) 부분을 제거하는데 사용되어 도 6C에 도시된 구조를 야기한다. 예를 들어, 본 명세서에서 앞서 설명된 바와 같이, 백금층이 아쿠아 레지아 공정과 같은 습식 에칭 조성물로 제거될 수 있다. 그 후, 도 6C에 도시된 지지막(146)이 도 2A-2E를 참조하여 설명된 바와 유사한 방식으로 제거되어, 도 6D에 도시된 구조를 야기할 수 있다.
평탄화 공정이 도 2A-2E를 참조하여 설명된 바와 같은 방식으로 상부 표면(138)을 종말점으로 사용할 수 있음이 인식될 것이다. 그러나, 도 2A-2E와는 달리, 어떠한 충진 재료도 형성되거나 제거되지 않으며 평탄화에 대한 지지는 단지 지지막(146)에 의하여 제공된다.
도 6D에서 추가적으로 도시된 바와 같이, 1 이상의 도전층(144)들이 컨테이너형 셀 커패시터의 하부 전극으로 사용될 수 있다. 그 후, 유전 재료(150)가 하부 전극의 적어도 일부에 대하여 형성되고 제 2 전극(154)이 유전 재료(150)의 적어도 일부 상에 형성된다. 커패시터 구조를 위한 상기 응용예가 도 9A-9B를 참조하여 추가적으로 설명될 것이다.
개구부 내에 도전 재료를 형성하는 방법에 대한 마지막 대안적인 예시적 실시예가 도 7A-7D에 도시된다. 이 특정 예시적 실시예에서는, 개구부(145)를 전체적으로 충진시키지 않고 단지 지지막(146)만이 형성되는 도 6A-6D의 실시예와는 달리, 기판 어셈블리(170)에 한정되는 개구부(175)를 전체적으로 충진하는 단일형 재료가 형성된다.
도 7A에 도시된 기판 어셈블리(170)는 제 1 부분(171) 및 제 2 부분(172), 예를 들어 절연 부분을 포함한다. 제 2 부분(172)은 예를 들어 하부 표면(176) 및 1이상의 측벽들(180)을 포함하는 1이상의 표면들로 그 제 2 부분(172)에 한정되는 개구부(175)를 포함한다. 도전 재료(184)는, 도 2A-2E를 참조하여 설명된 바와 같이 개구부(175)를 한정하는 1이상의 표면들 상에 그리고 제 2 부분(172)의 상부 표면(178) 상에 형성된다. 그 후, 지지 재료(190)가 1이상의 도전층(184)들 상에 형성되고 개구부(175)를 전체적으로 충진한다. 바람직하게는, 지지 재료(190)가 도전 재료(184)의 상부 표면(185) 상에 형성된다.
이러한 특정 실시예에서, 지지 재료(190)는 산화물 재료, 질화물 재료(예를 들어, 실리콘 질화물), 폴리실리콘 재료, 스핀 온 글래스(SOG), 또는 포토레지스트 재료 중 1이상일 수 있다. 바람직하게는, 이하에서 추가적으로 설명되듯이 적합한 지지 및 보호를 제공하도록 상기 재료는 포토레지스트이다.
지지 재료(190) 형성후, 개구부(175) 외부의 지지 재료 부분을 도전 재료(184)까지 제거하도록 평탄화 공정이 사용된다. 다시 말해, 예를 들어 도전 재료가 백금층 또는 백금 합금층인 경우, 평탄화 공정이 백금 또는 백금 합금층의 상부 표면(185) 상에서 정지된다. 그와 같이, 본 형성 방법의 장점을 성취하기 위하여, 산화물과 같은 다른 재료들이 제거되는 평탄화 공정에 있어서 종말점으로서의 백금층의 유리한 특성이 사용된다. 평탄화 공정 수행후의 결과적인 구조가 도 7B에 도시된다. 이러한 결과적인 구조는 제 2 부분(172)의 상부 표면(178) 상에 여전히 존재하며 개구부(175)를 라이닝하는 도전 재료(184)를 포함한다. 지지 재료(190)는 이제 단지 개구부(175) 내부에만 있게 된다.
그 후, 도 7C에서 도시된 바와 같이, 도전 재료(184)가 개구부(175) 외부에서 제거된다. 이러한 개구부(175) 외부의 도전 재료의 제거는 건식 에칭 및/또는 습식 에칭으로 수행될 수 있다. 예를 들어, 앞서 설명된 바와 같이, 백금이 아쿠아 레지아 조성물 제거 기술을 사용하여 제거될 수 있다. 또한 아르곤 플라즈마 스퍼터링 방법과 같은 건식 에칭이 사용될 수 있다.
그 후, 개구부(175) 내의 지지 재료(190)가 도 2A-2E를 참조하여 앞서 설명된 방식으로 습식 에칭 및/또는 건식 에칭을 사용하여 제거된다. 다시 말해, 지지막(46) 또는 충진 재료(48)를 제거하기 위한 제거 기술과 동일한 유형의 제거 기술이 지지 재료(190)를 제거하는데 사용될 수 있다. 지지 재료(190)가 제거된 결과적인 구조가 도 7D에 도시된다. 또한, 도 7D에 도시된 바와 같이, 하부 전극으로서 개구부(198)를 라이닝하는 도전 재료(184)를 사용하는 커패시터 구조가 도시된다. 예를 들어, 커패시터 구조는 하부 전극(184), 그 하부 전극의 적어도 일부 상에 형성되는 유전 재료(196), 및 그 유전 재료(196)의 적어도 일부 상에 형성되는 제 2 전극(198)을 포함한다.
개구부 내에 도전 재료를 형성하는 상술된 방법들을 이용하는 2개의 예시들이 도 8A-8B 및 도 9A-9B를 참조하여 이하에서 설명된다. 본 발명에 따른 형성 방법들의 사용이 도 8A-8B를 참조하여 설명되는데, 그 도면들에서는 콘택트 라이너가 설명된다. 또한, 본 발명에 따른 방법들이 도 9A-9B를 참조하여 설명되는데, 그 도면들에서는 도전 재료가 저장 셀의 고 유전 커패시터의 하부 전극으로 사용된다. 간략함을 기하기 위하여, 이러한 2개의 예시적 구조들에서 설명되는 백금층의 사용으로 상세한 설명을 제한하기로 한다. 예를 들어 CMOS 디바이스, 메모리 디바이스 등과 같은 여러 디바이스들을 위한 본 발명이 유리할 기타 반도체 공정들 및 구조들이 있으며, 본 발명이 본 명세서에서 설명된 예시적인 실시예들, 예를 들어 콘택트 라이너 및 전극 구조에 제한되지는 않는다. 형성 방법들은 개구부 내에 임의의 자기-정렬 구조를 제공하는데 사용될 수 있다.
도 8A에 도시된 바와 같이, 기판(207)의 노출된 콘택트 영역(255)에 대한 금속 배전 이전에 콘택트 개구부(259) 형성을 통하여 통상적인 공정 기술들에 따라 디바이스 구조(200)가 제조된다. 그와 같이, 금속 배선 이전에, 디바이스 구조(200)는 필드 산화물 영역(205)들 및 활성 영역들, 즉 필드 산화물에 의해 커버되지 않는 기판(207) 영역들을 포함한다. 필드 산화물 영역(205) 및 활성 영역들에 대하여 워드 라인(221) 및 전계 효과 트랜지스터(222)가 형성된다. 적절히 도핑된 소스/드레인 영역들(225, 230)이 당업자에 공지된 바와 같이 형성된다. 콘포멀한 산화물 재료층(240)이 그 상부에 형성되며 실리콘 기판(207)의 도핑 영역(230)에서 노출된 콘택트 영역(255)에 대한 콘택트 개구부(259)가 한정된다. 그 후, 1이상의 금속 배선 또는 도전층들이 기판 영역(230)에 대한 전기 접속을 가능하게 하기 위하여 콘택트 개구부(259) 내에 형성된다. 예를 들어, 접착형 층들, 확산 배리어 재료들, 또는 1이상의 Ⅷ족 금속으로 형성된 기타 층들과 같은 여러 재료들이 콘택트 개구부(259) 내에 형성될 수 있다. 예를 들어, 콘택트 라이너(285)는 개구부(259)를 한정하는 1이상의 측벽들(261)과 함께 일반적으로 수평인 상부 표면들(263) 및 하부 표면(260) 상부에 본 발명에 따라 증착되는 백금으로 형성될 수 있다. 콘택트 라이너는 개구부(259) 외부의 1이상의 재료들을 제거하는, 평탄화를 포함하는 전술된 임의의 방법들로 형성될 수 있다. 본 명세서에서 설명되는 예시적인 방법들 중 1이상의 방법에 따라 콘택트 라이너(285)를 형성한 후, 도 8B에 도시된 바와 같이, 도전 재료(276)가 기판(207)의 도핑 영역(230)에 대한 접속부를 제공하기 위하여 콘택트 개구부 내에 형성된다.
도 9A에 도시된 바와 같이, 디바이스 구조(300)가 개구부(384)의 형성을 통하여 통상적인 공정 기술들에 따라 제조된다. 상기 공정은 개구부(384)를 한정하는 표면들 상에 하부 전극 구조를 증착하기 전에 본 발명에 따라 설명된 방법들 중 어느 하나의 방법을 사용하여 수행된다. 그와 같이, 그리고 파잔 등의 미국 특허 제 5,392,189호에서 추가적으로 설명된 바와 같이, 디바이스 구조(300)는 필드 산화물 영역(305), 및 활성 영역들, 즉 필드 산화물로 커버되지 않은 기판(207) 영역들을 포함한다. 워드 라인(321) 및 전계 효과 트랜지스터(FET)(322)가 필드 산화물 영역(305) 및 활성 영역들과 관련되어 형성된다. 적절히 도핑된 소스 및/또는 드레인 영역들(325, 330)이 실리콘 기판(307)에 생성된다. 산화물 재료의 콘포멀한 절연층(340)이 FET(322) 및 워드 라인(321) 상에 형성된다. 기판(307)과 그 상부에 형성될 저장 셀 커패시터 사이에서 전기적 접속을 가능하게 하기 위하여 폴리실리콘 플러그(365)가 형성된다. 이 예시적인 실시예에서 도시된 바와 같은 층들(367, 375)을 포함하는 여러 배리어층들이 폴리실리콘 플러그(365) 상에 형성된다. 예를 들어, 티타늄 나이트라이드, 텅스텐 나이트라이드, 티타늄 실리사이드, 또는 임의의 기타 금속 나이트라이드 또는 금속 실리사이드를 포함하는 1이상의 층들이 배리어로서 기능할 수 있다. 그 후, 다른 절연층(383)이 형성되고 개구부(384)가 그 절연층에 한정된다. 본 발명의 일 실시예에 따라, 본 명세서에서 앞서 설명된 임의의 방법들에 따라 백금층(387)이 개구부(384)를 한정하는 하부 표면(385) 및 1이상의 측벽들(386) 상에 형성된다. 도 9B에 도시된 바와 같이, 백금 도전층(387)으로 형성된 콘포멀한 자기-정렬 하부 전극이 개구부(384)를 라이닝한다.
그 다음, 유전 재료(391)가 백금 하부 전극(187)에 대하여 형성된다. 예를 들어, 유전층은 BaxSr(1-x)TiO3[BST], BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3[PZT], (Pb,La)(Zr,Ti)O3[PLZT], (Pb,La)TiO3[PLT], KNO3, Ta2O5, Al2O3 및 LiNbO3와 같은 적절한 유전 상수를 갖는 임의의 적절한 재료일 수 있다.
그 이후에, 제 2 전극(392)이 유전 재료(391)에 대하여 형성된다. 본 발명의 일 실시예에서, 제 2 전극(392)은 백금으로도 형성될 수 있다. 커패시터 전극들의 어느 하나 또는 양 전극 모두가 커패시터 전극 구조용으로 일반적으로 사용되는 임의의 도전 재료로 형성될 수 있음이 당업자에게 인식될 것이다. 예를 들어, 그리고 바람직하게는, 하부 전극은 예를 들어 백금, 이리듐, 오스뮴, 로듐, 또는 루테늄과 같은 적어도 하나의 Ⅷ족 금속 또는 그 합금으로 형성된다. 또한, 1이상의 Ⅷ족 금속을 포함하는 층은 전극 적층을 형성하는 수개의 층들 중 어느 하나의 층일 수 있음이 인식될 것이다. 예를 들어, 앞서 언급된 바와 같이, 배리어층 또는 접착층은 Ⅷ족 금속을 함유하는 1이상의 층들과 함께 사용될 수 있다.
본 명세서에서 인용되는 모든 특허 문헌들 및 참조 문헌들은 그 각각이 별개로 통합되듯이 그들 문헌들의 전체로 통합된다. 본 발명은 예시적인 실시예를 참조로 설명되었으며 제한의 측면에서 해석되는 것을 의도하지 않는다. 앞서 설명된 바와 같이, 당업자는 여러 다른 예시적 응용예들이 개구부 내에 도전 재료를 제공하기 위하여 본 명세서에서 설명된 바와 같은 형성 방법들을 사용할 수 있음을 인식할 것이다. 본 명세서를 참조할 때 본 발명의 부가적인 실시예들 뿐만 아니라 예시적인 실시예들에 대한 여러 수정예들이 당업자에게 자명할 것이다. 따라서, 첨부된 청구 범위로 한정되는 본 발명의 범위 내에 속할 수 있는 임의의 상기 수정예들 또는 실시예들을 첨부된 청구 범위가 커버할 것으로 생각된다.

Claims (90)

  1. 개구부에 도전 재료를 제공하는 방법으로서, 상기 방법은
    적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계;
    상기 기판 어셈블리의 상기 표면을 통하여 한정되며 적어도 하나의 표면으로 한정되는 개구부를 제공하는 단계;
    상기 개구부를 한정하는 상기 적어도 하나의 표면의 상기 개구부 내부 및 상기 기판 어셈블리 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계;
    상기 적어도 하나의 도전 재료 상에 지지막을 형성하는 단계;
    상기 지지막의 적어도 일부 상에 상기 개구부를 적어도 충진하는 충진 재료를 형성하는 단계;
    평탄화에 의해 적어도 상기 개구부 외부의 상기 충진 재료를 제거하는 단계;
    상기 개구부 외부의 상기 지지막을 제거하는 단계;
    상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계;
    상기 개구부 내의 상기 충진 재료를 제거하는 단계; 및
    상기 개구부 내의 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  2. 제 1 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계 및 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 평탄화에 의하여 적어도 상기 기판 어셈블리의 상기 표면까지 상기 개구부 외부의 상기 지지막 및 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  3. 제 2 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제공하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  4. 제 2 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  5. 제 1 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 평탄화에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 표면까지 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  6. 제 1 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 건식 에칭에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  7. 제 1 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 습식 에칭에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  8. 제 1 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  9. 제 1 항에 있어서, 상기 충진 재료는, 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 상기 충진 재료를 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공 방법.
  10. 제 1 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  11. 제 1 항에 있어서, 상기 지지막은, 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 상기 지지막을 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공 방법.
  12. 제 1 항에 있어서, 상기 지지막은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료, 및 스핀 온 글래스(spin on glass)로 이루어지는 그룹으로부터 선택되는 적어도 하나의 재료로 형성되는, 도전 재료 제공 방법.
  13. 제 12 항에 있어서, 상기 지지막은 산화물 재료로 형성되는, 도전 재료 제공 방법.
  14. 제 1 항에 있어서, 상기 충진 재료는 레지스트 재료로 형성되는, 도전 재료 제공 방법.
  15. 제 1 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속을 포함하는, 도전 재료 제공 방법.
  16. 제 15 항에 있어서, 상기 적어도 하나의 도전 재료는 백금, 루테늄, 및 로듐 중 적어도 하나를 포함하는, 도전 재료 제공 방법.
  17. 제 1 항에 있어서, 상기 기판 어셈블리의 상기 표면의 적어도 일부는 절연 재료로 형성되는, 도전 재료 제공 방법.
  18. 개구부에 도전 재료를 제공하는 방법에 있어서, 상기 방법은
    적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계;
    상기 기판 어셈블리의 상기 표면을 통해 한정되며 적어도 하나의 표면에 의하여 한정되는 개구부를 제공하는 단계;
    상기 개구부를 한정하는 상기 적어도 하나의 표면 상의 상기 개구부 내부 및 상기 기판 어셈블리 표면들의 적어도 일부 상에 적어도 하나의 도전 재료를 제공하는 단계;
    상기 적어도 하나의 도전 재료 상에 적어도 지지 재료를 제공하는 단계;
    평탄화에 의하여 적어도 상기 기판 어셈블리 표면까지 상기 개구부 외부에서 적어도 상기 지지 재료 및 상기 적어도 하나의 도전 재료를 제거하는 단계; 및
    상기 개구부 내의 상기 지지 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  19. 제 18 항에 있어서, 상기 적어도 지지 재료를 형성하는 단계는
    상기 적어도 하나의 도전 재료 상에 지지막을 제공하는 단계; 및
    상기 지지 재료의 적어도 일부 상에 충진 재료를 형성하는 단계를 포함하며,
    상기 충진 재료는 적어도 상기 개구부를 충진하며, 적어도 상기 기판 어셈블리 표면까지 적어도 상기 지지 재료 및 상기 적어도 하나의 도전 재료를 평탄화하는 단계는 적어도 상기 기판 어셈블리 표면까지 적어도 상기 개구부 외부의 상기 충진 재료, 상기 개구부 외부의 상기 지지막 및 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 평탄화하는 단계를 포함하는, 도전 재료 제공 방법.
  20. 제 19 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  21. 제 19 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  22. 제 21 항에 있어서, 상기 지지막은, 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 상기 지지막을 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공 방법.
  23. 제 19 항에 있어서, 상기 지지막은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료, 및 스핀 온 글래스로 이루어지는 그룹으로부터 선택되는 적어도 하나의 재료로 형성되는, 도전 재료 제공 방법.
  24. 제 19 항에 있어서, 상기 충진 재료는 레지스트 재료로 형성되는, 도전 재료 제공 방법.
  25. 제 21 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속으로 형성되는, 도전 재료 제공 방법.
  26. 개구부 내에 도전 재료를 제공하는 방법으로서, 상기 방법은
    적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계;
    상기 기판 어셈블리의 상기 표면을 통하여 한정되며 적어도 하나의 표면에 의하여 한정되는 개구부를 제공하는 단계;
    상기 개구부를 한정하는 상기 적어도 하나의 표면 상의 상기 개구부 내부 및 상기 기판 어셈블리 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계;
    상기 적어도 하나의 도전 재료 상에 적어도 지지 재료를 형성하는 단계;
    평탄화에 의하여 상기 적어도 하나의 도전 재료까지 적어도 상기 개구부 외부의 상기 지지 재료를 제거하는 단계;
    상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계; 및
    상기 개구부 내에서 상기 지지 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  27. 제 26 항에 있어서, 적어도 지지 재료를 형성하는 단계는 상기 적어도 하나의 도전 재료 상에 지지막을 제공하는 단계를 포함하며, 평탄화에 의하여 상기 적어도 하나의 도전 재료까지 적어도 상기 개구부 외부의 지지 재료를 제거하는 단계는 상기 적어도 하나의 도전 재료까지 상기 개구부 외부의 상기 지지막을 평탄화하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 적어도 상기 기판 어셈블리까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  28. 제 27 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  29. 제 28 항에 있어서, 상기 지지막은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료, 및 스핀 온 글래스로 이루어진 그룹으로부터 선택된 적어도 하나의 재료를 포함하는, 도전 재료 제공 방법.
  30. 제 26 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속을 포함하는, 도전 재료 제공 방법.
  31. 제 26 항에 있어서, 상기 지지 재료는 적어도 상기 개구부를 충진하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 적어도 상기 기판 어셈블리 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  32. 제 31 항에 있어서, 상기 개구부 내의 상기 지지 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  33. 제 32 항에 있어서, 상기 지지 재료는, 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 상기 지지 재료를 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공 방법.
  34. 개구부에 도전 재료를 제공하는 방법으로서, 상기 방법은
    적어도 하나의 표면을 갖는 기판 어셈블리를 제공하는 단계;
    상기 기판 어셈블리의 상기 표면을 통하여 한정되며 적어도 하나의 표면에 의하여 한정되는 개구부를 제공하는 단계;
    상기 개구부를 한정하는 상기 적어도 하나의 표면 상의 상기 개구부 내부 및 상기 기판 어셈블리 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계;
    상기 적어도 하나의 도전 재료 상에 지지막을 형성하는 단계;
    상기 지지막의 적어도 일부 상에 상기 개구부를 적어도 충진하는 충진 재료를 형성하는 단계;
    평탄화에 의하여 적어도 상기 적어도 하나의 도전 재료까지 적어도 상기 개구부 외부의 상기 충진 재료 및 상기 지지막을 제거하는 단계;
    적어도 상기 기판 어셈블리의 상기 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 에칭하는 단계;
    상기 개구부 내의 상기 충진 재료를 제거하는 단계; 및
    상기 개구부 내의 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  35. 제 34 항에 있어서, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 에칭하는 단계는 적어도 상기 기판 어셈블리의 상기 표면까지 상기 적어도 하나의 도전 재료를 습식 에칭 및 건식 에칭 중 적어도 하나로 에칭하는 단계를 포함하는, 도전 재료 제공 방법.
  36. 제 34 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  37. 제 36 항에 있어서, 상기 충진 재료는, 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 개구부 내의 상기 충진 재료를 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공 방법.
  38. 제 34 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  39. 제 38 항에 있어서, 상기 지지막은, 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 개구부 내의 상기 지지막을 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공 방법.
  40. 제 34 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속을 포함하는, 도전 재료 제공 방법.
  41. 커패시터를 형성하는데 사용하기 위한 방법으로서, 상기 방법은
    개구부를 포함하는 기판 어셈블리를 제공하는 단계 - 상기 개구부는 상기 기판 어셈블리의 상부 표면을 통해 한정되며, 하부 표면 및 상기 하부 표면으로부터 상부 표면까지 연장되는 적어도 하나의 측벽으로 한정됨 - ;
    상기 하부 표면 및 상기 적어도 하나의 측벽 상에 1 전극을 형성하는 단계 - 상기 전극을 형성하는 단계는
    상기 개구부를 한정하는 상기 하부 표면 및 상기 적어도 하나의 측벽 상의 상기 개구부 내부, 및 상기 기판 어셈블리의 상기 상부 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계,
    상기 적어도 하나의 도전 재료 상에 지지막을 형성하는 단계,
    상기 지지막의 적어도 일부 상에 상기 개구부를 적어도 충진하는 충진 재료를 형성하는 단계,
    평탄화에 의하여 적어도 상기 개구부 외부의 상기 충진 재료를 제거하는 단계,
    상기 개구부 외부의 상기 지지막을 제거하는 단계,
    상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계,
    상기 개구부 내의 상기 충진 재료를 제거하는 단계를 포함하며, 및
    상기 개구부 내의 상기 지지막을 제거하는 단계를 포함함 - ;
    상기 제 1 전극의 적어도 일부 상에 유전 재료를 제공하는 단계; 및
    상기 유전 재료의 적어도 일부 상에 제 2 전극을 제공하는 단계를 포함하는, 커패시터 형성 방법.
  42. 제 41 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계 및 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 평탄화에 의하여 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 지지막 및 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  43. 제 42 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계를 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  44. 제 42 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계를 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 커패시터 형성 방법.
  45. 제 41 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 평탄화에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  46. 제 41 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 건식 에칭에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  47. 제 41 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 습식 에칭에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  48. 제 41 항에 있어서, 상기 개구부 외부의 상기 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  49. 제 41 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 커패시터 형성 방법.
  50. 제 41 항에 있어서, 상기 지지막은, 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 상기 지지막을 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 커패시터 형성 방법.
  51. 제 41 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속을 포함하는, 커패시터 형성 방법.
  52. 커패시터를 형성하는데 사용하기 위한 방법으로서, 상기 방법은
    개구부를 포함하는 기판 어셈블리를 제공하는 단계 - 상기 개구부는 상기 기판 어셈블리의 상부 표면을 통해 한정되며, 하부 표면 및 상기 하부 표면으로부터 상부 표면까지 연장되는 적어도 하나의 측벽으로 한정됨 - ;
    상기 하부 표면 및 상기 적어도 하나의 측벽 상에 1 전극을 형성하는 단계 - 상기 전극을 형성하는 단계는
    상기 개구부를 한정하는 상기 적어도 하나의 표면 상의 상기 개구부 내부, 및 상기 기판 어셈블리의 상기 상부 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계,
    상기 적어도 하나의 도전 재료 상에 적어도 지지 재료 형성하는 단계,
    평탄화에 의해 적어도 상기 기판 어셈블리의 상기 상부 표면까지 적어도 상기 개구부 외부의 상기 지지 재료 및 상기 적어도 하나의 도전 재료를 제거하는 단계, 및
    상기 개구부 내의 상기 지지 재료를 제거하는 단계를 포함함 - ;
    상기 제 1 전극의 적어도 일부 상에 유전 재료를 제공하는 단계; 및
    상기 유전 재료의 적어도 일부 상에 제 2 전극을 제공하는 단계를 포함하는, 커패시터 형성 방법.
  53. 제 52 항에 있어서, 적어도 지지 재료를 형성하는 단계는
    상기 적어도 하나의 도전 재료 상에 지지막을 형성하는 단계; 및
    상기 지지막의 적어도 일부 상에 충진 재료를 형성하는 단계를 포함하며,
    상기 충진 재료는 적어도 상기 개구부를 충진하며, 적어도 상기 기판 어셈블리의 상기 상부 표면까지 적어도 상기 지지 재료 및 상기 적어도 하나의 도전 재료를 평탄화하는 단계는 적어도 상기 기판 어셈블리의 상기 상부 표면까지 적어도 상기 개구부 외부의 상기 충진 재료, 상기 개구부 외부의 상기 지지막 및 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 평탄화하는 단계를 포함하는, 커패시터 형성 방법.
  54. 제 53 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  55. 제 53 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 커패시터 형성 방법.
  56. 제 55 항에 있어서, 상기 지지막은, 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 상기 지지막을 제거하는 중에 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 커패시터 형성 방법.
  57. 제 52 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속을 포함하는, 커패시터 형성 방법.
  58. 커패시터를 형성하는데 사용하기 위한 방법으로서, 상기 방법은
    개구부를 포함하는 기판 어셈블리를 제공하는 단계 - 상기 개구부는 상기 기판 어셈블리의 상부 표면을 통해 한정되며, 하부 표면 및 상기 하부 표면으로부터 상부 표면까지 연장되는 적어도 하나의 측벽으로 한정됨 - ;
    상기 하부 표면 및 상기 적어도 하나의 측벽 상에 1 전극을 형성하는 단계 - 상기 전극을 형성하는 단계는
    상기 개구부를 한정하는 상기 적어도 하나의 표면 상의 상기 개구부 내부, 및 상기 기판 어셈블리의 상기 상부 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계,
    상기 적어도 하나의 도전 재료 상에 적어도 지지 재료 형성하는 단계,
    평탄화에 의해 상기 적어도 하나의 도전 재료까지 적어도 상기 개구부 외부의 상기 지지 재료를 제거하는 단계,
    적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계, 및
    상기 개구부 내의 상기 지지 재료를 제거하는 단계를 포함함 - ;
    상기 제 1 전극의 적어도 일부 상에 유전 재료를 제공하는 단계; 및
    상기 유전 재료의 적어도 일부 상에 제 2 전극을 제공하는 단계를 포함하는, 커패시터 형성 방법.
  59. 제 58 항에 있어서, 적어도 지지 재료를 형성하는 단계는 상기 적어도 하나의 도전 재료의 도전 재료 상에 지지막을 형성하는 단계를 포함하며, 평탄화에 의하여 상기 적어도 하나의 도전 재료까지 적어도 상기 지지 재료를 제거하는 단계는 상기 개구부 외부의 상기 적어도 하나의 도전 재료까지 상기 개구부 외부의 상기 지지막을 평탄화하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  60. 제 59 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 커패시터 형성 방법.
  61. 제 60 항에 있어서, 상기 지지막은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료 및 스핀 온 글래스로 이루어진 그룹으로부터 선택되는 적어도 하나의 재료로 형성되는, 커패시터 형성 방법.
  62. 제 58 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속으로 형성되는, 커패시터 형성 방법.
  63. 제 58 항에 있어서, 상기 지지 재료는 적어도 상기 개구부를 충진하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 적어도 상기 기판 어셈블리의 상기 상부 표면까지 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  64. 제 63 항에 있어서, 상기 개구부 내의 상기 지지 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  65. 제 64 항에 있어서, 상기 지지 재료는 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료 및 스핀 온 글래스로 이루어진 그룹으로부터 선택되는 적어도 하나의 재료로 형성되는, 커패시터 형성 방법.
  66. 커패시터를 형성하는데 사용하기 위한 방법으로서, 상기 방법은
    개구부를 포함하는 기판 어셈블리를 제공하는 단계 - 상기 개구부는 상기 기판 어셈블리의 상부 표면을 통해 한정되며, 하부 표면 및 상기 하부 표면으로부터 상부 표면까지 연장되는 적어도 하나의 측벽으로 한정됨 - ;
    상기 하부 표면 및 상기 적어도 하나의 측벽 상에 1 전극을 형성하는 단계 - 상기 전극을 형성하는 단계는
    상기 개구부를 한정하는 상기 적어도 하나의 표면 상의 상기 개구부 내부, 및 상기 기판 어셈블리의 상기 상부 표면의 적어도 일부 상에 적어도 하나의 도전 재료를 형성하는 단계,
    상기 적어도 하나의 도전 재료 상에 적어도 지지막을 형성하는 단계,
    상기 지지막의 적어도 일부 상에 상기 개구부를 적어도 충진하는 충진 재료를 형성하는 단계,
    평탄화에 의해 적어도 상기 적어도 하나의 도전 재료까지 적어도 상기 개구부 외부의 상기 충진 재료 및 상기 지지막을 제거하는 단계,
    적어도 상기 기판 어셈블리의 상기 표면까지 적어도 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 에칭하는 단계,
    상기 개구부 내의 상기 충진 재료를 제거하는 단계, 및
    상기 개구부 내의 상기 지지막을 제거하는 단계를 포함함 - ;
    상기 제 1 전극의 적어도 일부 상에 유전 재료를 제공하는 단계; 및
    상기 유전 재료의 적어도 일부 상에 제 2 전극을 제공하는 단계를 포함하는, 커패시터 형성 방법.
  67. 제 66 항에 있어서, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 에칭하는 단계는 적어도 상기 기판 어셈블리의 상기 표면까지 상기 적어도 하나의 도전 재료를 습식 에칭 및 건식 에칭 중 적어도 하나로 에칭하는 단계를 포함하는, 커패시터 형성 방법.
  68. 제 66 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계를 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 커패시터 형성 방법.
  69. 제 66 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 커패시터 형성 방법.
  70. 제 69 항에 있어서, 상기 지지막은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료 및 스핀 온 글래스로 이루어진 그룹으로부터 선택되는 적어도 하나의 재료로 형성되는, 커패시터 형성 방법.
  71. 제 66 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속으로 형성되는, 커패시터 형성 방법.
  72. 개구부 내에 도전 재료를 제공하는데 사용하기 위한 구조로서, 상기 구조는
    개구부를 포함하는 기판 어셈블리 - 상기 개구부는 상기 기판 어셈블리의 상부 표면을 통해 한정되며, 적어도 하나의 표면에 의하여 한정됨 - ;
    상기 개구부를 한정하는 상기 적어도 하나의 표면 및 상기 기판 어셈블리의 상기 상부 표면의 적어도 일부 상에 형성되는 적어도 하나의 도전 재료;
    상기 적어도 하나의 도전 재료 상에 형성되는 지지막; 및
    상기 지지막의 적어도 일부 상에 형성되는, 상기 개구부를 적어도 충진하는 충진 재료를 포함하는, 도전 재료 제공용 구조.
  73. 제 72 항에 있어서, 상기 지지막은, 예정된 에칭이 가해지는 경우 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공용 구조.
  74. 제 73 항에 있어서, 상기 지지막은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 산화물 재료 및 스핀 온 글래스로 이루어진 그룹으로부터 선택되는 적어도 하나의 재료로 형성되는, 도전 재료 제공용 구조.
  75. 제 72 항에 있어서, 상기 충진 재료는, 예정된 에칭 공정이 가해지는 경우 상기 기판 어셈블리의 상기 표면에서의 재료 보다 빠른 속도로 제거되는 재료로 형성되는, 도전 재료 제공용 구조.
  76. 제 75 항에 있어서, 상기 충진 재료는 레지스트 재료로 형성되는, 도전 재료 제공용 구조.
  77. 제 72 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속으로 형성되는, 도전 재료 제공용 구조.
  78. 제 77 항에 있어서, 상기 적어도 하나의 도전 재료는 백금, 루테늄, 및 로듐 중 적어도 하나로 형성되는, 도전 재료 제공용 구조.
  79. 제 72 항에 있어서, 상기 기판 어셈블리의 상기 상부 표면의 적어도 일부는 절연 재료로 형성되는, 도전 재료 제공용 구조.
  80. 제 72 항에 있어서, 상기 적어도 하나의 도전 재료는 단지 개구부를 한정하는 하부 표면 및 적어도 하나의 측벽 상의 상기 개구부 내에만 형성되며, 상기 지지막은 단지 상기 적어도 하나의 도전 재료 상의 상기 개구부 내에만 형성되며, 상기 충진 재료는 단지 상기 개구부 내에만 형성되는, 도전 재료 제공용 구조.
  81. 개구부 내에 도전 재료를 제공하는 방법으로서, 상기 방법은
    적어도 상부 표면을 갖는 기판 어셈블리를 제공하는 단계;
    상기 기판 어셈블리의 상기 상부 표면을 통해 한정되며 적어도 하나의 표면에 의하여 한정되는 개구부를 제공하는 단계;
    상기 개구부 내부 및 상기 상부 표면의 적어도 일부 상에 적어도 하나의 도전 재료, 지지막, 및 충진 재료의 적층물을 형성하는 단계 - 상기 개구부는 상기 적층물에 의하여 전체적으로 충진됨 - ;
    적어도 상기 개구부 외부의 상기 충진 재료를 제거하는 단계;
    상기 개구부 외부의 상기 지지막을 제거하는 단계;
    상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계;
    상기 개구부 내의 상기 충진 재료를 제거하는 단계; 및
    상기 개구부 내의 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  82. 제 81 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계 및 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 평탄화에 의하여 적어도 상기 기판 어셈블리의 상기 표면까지 상기 개구부 외부의 상기 지지막 및 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  83. 제 82 항에 있어서, 상기 개구부 내의 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  84. 제 82 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  85. 제 81 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 평탄화에 의하여 상기 개구부 외부의 상기 지지막을 제거하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나에 의하여 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  86. 제 81 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 기 지지막을 건식 에칭하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나로 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 에칭하는 단계를 포함하는, 도전 재료 제공 방법.
  87. 제 81 항에 있어서, 상기 개구부 외부의 상기 지지막을 제거하는 단계는 상기 개구부 외부의 상기 지지막을 습식 에칭하는 단계를 포함하며, 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나로 적어도 상기 기판 어셈블리의 상기 상부 표면까지 상기 개구부 외부의 상기 적어도 하나의 도전 재료를 에칭하는 단계를 포함하는, 도전 재료 제공 방법.
  88. 제 81 항에 있어서, 상기 개구부 내의 상기 충진 재료를 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 충진 재료를 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  89. 제 81 항에 있어서, 상기 개구부 내의 상기 지지막을 제거하는 단계는 습식 에칭 및 건식 에칭 중 적어도 하나를 사용하여 상기 지지막을 제거하는 단계를 포함하는, 도전 재료 제공 방법.
  90. 제 81 항에 있어서, 상기 적어도 하나의 도전 재료는 적어도 하나의 Ⅷ족 금속을 포함하는, 도전 재료 제공 방법.
KR1020057003565A 2002-08-29 2003-08-28 개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조 Withdrawn KR20050057080A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/230,887 2002-08-29
US10/230,887 US6884692B2 (en) 2002-08-29 2002-08-29 Method for forming conductive material in opening and structures regarding same

Publications (1)

Publication Number Publication Date
KR20050057080A true KR20050057080A (ko) 2005-06-16

Family

ID=31976616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003565A Withdrawn KR20050057080A (ko) 2002-08-29 2003-08-28 개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조

Country Status (7)

Country Link
US (2) US6884692B2 (ko)
EP (1) EP1540724A1 (ko)
JP (1) JP2005537646A (ko)
KR (1) KR20050057080A (ko)
CN (1) CN100342520C (ko)
AU (1) AU2003262986A1 (ko)
WO (1) WO2004021434A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US6884692B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Method for forming conductive material in opening and structures regarding same
US20050032350A1 (en) * 2003-08-06 2005-02-10 Shepard Daniel Robert Topography controlled interconnects
KR100583118B1 (ko) * 2003-12-19 2006-05-23 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7122424B2 (en) * 2004-02-26 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making improved bottom electrodes for metal-insulator-metal crown capacitors
KR101334506B1 (ko) * 2005-11-18 2013-12-02 레플리서러스 그룹 에스에이에스 마스터 전극 및 이의 형성 방법
US7547598B2 (en) * 2006-01-09 2009-06-16 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
US8168542B2 (en) * 2008-01-03 2012-05-01 International Business Machines Corporation Methods of forming tubular objects
US8012811B2 (en) * 2008-01-03 2011-09-06 International Business Machines Corporation Methods of forming features in integrated circuits
US8679970B2 (en) * 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US20120315754A1 (en) * 2011-06-08 2012-12-13 Micron Technology, Inc. Interconnection barrier material device and method
CN103094189B (zh) * 2011-10-31 2015-11-25 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
US9576903B2 (en) 2015-07-16 2017-02-21 Macronix International Co., Ltd. Structure with conductive plug and method of forming the same
TWI578440B (zh) * 2015-07-16 2017-04-11 旺宏電子股份有限公司 導體插塞及其製造方法
EP3367428A1 (en) * 2017-02-23 2018-08-29 IMEC vzw Method for blocking a trench portion during patterning of trenches in a dielectric material, and corresponding semiconductor structure
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
CN114242688B (zh) * 2020-09-09 2025-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270241A (en) 1992-03-13 1993-12-14 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US5392189A (en) 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US5670425A (en) 1995-11-09 1997-09-23 Lsi Logic Corporation Process for making integrated circuit structure comprising local area interconnects formed over semiconductor substrate by selective deposition on seed layer in patterned trench
US5760434A (en) 1996-05-07 1998-06-02 Micron Technology, Inc. Increased interior volume for integrated memory cell
US5998257A (en) 1997-03-13 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry
US6046093A (en) * 1997-06-13 2000-04-04 Micron Technololgy, Inc. Method of forming capacitors and related integrated circuitry
US6200901B1 (en) 1998-06-10 2001-03-13 Micron Technology, Inc. Polishing polymer surfaces on non-porous CMP pads
US6177696B1 (en) 1998-08-13 2001-01-23 International Business Machines Corporation Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
KR100317042B1 (ko) * 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
US6436786B1 (en) * 1999-05-14 2002-08-20 Matsushita Electronics Corporation Method for fabricating a semiconductor device
US6265262B1 (en) * 1999-06-02 2001-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6492241B1 (en) 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
US6455370B1 (en) * 2000-08-16 2002-09-24 Micron Technology, Inc. Method of patterning noble metals for semiconductor devices by electropolishing
US6884692B2 (en) 2002-08-29 2005-04-26 Micron Technology, Inc. Method for forming conductive material in opening and structures regarding same

Also Published As

Publication number Publication date
US20050186779A1 (en) 2005-08-25
US7112508B2 (en) 2006-09-26
JP2005537646A (ja) 2005-12-08
CN1679160A (zh) 2005-10-05
US20040043619A1 (en) 2004-03-04
EP1540724A1 (en) 2005-06-15
WO2004021434A1 (en) 2004-03-11
AU2003262986A1 (en) 2004-03-19
CN100342520C (zh) 2007-10-10
US6884692B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
US6165864A (en) Tapered electrode for stacked capacitors
US7053462B2 (en) Planarization of metal container structures
US6048763A (en) Integrated capacitor bottom electrode with etch stop layer
US5994181A (en) Method for forming a DRAM cell electrode
US6727542B2 (en) Semiconductor memory device and method for manufacturing the same
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US7071510B2 (en) Capacitor of an integrated circuit device and method of manufacturing the same
US6777305B2 (en) Method for fabricating semiconductor device
US6884692B2 (en) Method for forming conductive material in opening and structures regarding same
US20060183252A1 (en) Ferroelectric memory devices
JP2914359B2 (ja) 半導体素子のキャパシタ形成方法
JP2000101048A (ja) コンデンサ及びコンデンサの作製方法
US5981334A (en) Method of fabricating DRAM capacitor
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
JP3233051B2 (ja) 半導体装置の製造方法
US6844581B2 (en) Storage capacitor and associated contact-making structure and a method for fabricating the storage capacitor and the contact-making structure
JPH0870100A (ja) 強誘電体キャパシタ製造方法
JP2003224206A (ja) 半導体装置及びその製造方法
US7115468B2 (en) Semiconductor device and method for fabricating the same
US7294876B2 (en) FeRAM device and method for manufacturing the same
US6309923B1 (en) Method of forming the capacitor in DRAM
JP2004235616A (ja) 半導体メモリ素子及びその製造方法
US6218308B1 (en) Method of manufacturing a contact for a capacitor of high density DRAMs
HK1024564A (en) Tapered electrode for stacked capacitors

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050228

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid