KR20050047673A

KR20050047673A - Liquid crystal display of line-on-glass type and driving method thereof

Info

Publication number: KR20050047673A
Application number: KR1020030081425A
Authority: KR
Inventors: 박재용
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-11-18
Filing date: 2003-11-18
Publication date: 2005-05-23
Anticipated expiration: 2023-11-18
Also published as: KR100987673B1

Abstract

본 발명은 신호왜곡에 따른 화질 저하를 최소화할 수 있는 라인 온 글래스형 액정 표시 장치 및 그 구동방법을 제공하는 것이다.The present invention provides a line-on-glass type liquid crystal display and a driving method thereof capable of minimizing image degradation due to signal distortion.

본 발명에 라인 온 글래스형 액정 표시 장치는 액정셀 매트릭스를 갖는 액정패널과; 상기 액정패널을 구동하기 위한 적어도 두 개의 집적회로들과; 상기 액정패널의 기판 상에 형성되어 상기 적어도 두 개의 집적회로들에 구동신호들을 전송하는 라인 온 글래스형 신호라인들과; 상기 라인 온 글래스형 신호라인들 사이에 형성되어 상기 집적회로와 상기 라인 온 글래스형 신호라인에 상기 구동신호를 전송하는 신호전송라인과; 상기 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성된 버퍼부를 구비하는 것을 특징으로 한다. A line-on glass liquid crystal display device according to the present invention comprises: a liquid crystal panel having a liquid crystal cell matrix; At least two integrated circuits for driving the liquid crystal panel; Line-on-glass signal lines formed on a substrate of the liquid crystal panel and transmitting driving signals to the at least two integrated circuits; A signal transmission line formed between the line on glass type signal lines and transmitting the driving signal to the integrated circuit and the line on glass type signal line; And a buffer unit formed at at least one of an input terminal and an output terminal of the signal transmission line.

Description

Line-on-glass type liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY OF LINE-ON-GLASS TYPE AND DRIVING METHOD THEREOF}

본 발명은 액정 표시 장치에 관한 것으로, 특히 신호왜곡에 따른 화질 저하를 최소화할 수 있는 라인 온 글래스형 액정 표시 장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a line on glass type liquid crystal display device and a driving method thereof capable of minimizing image degradation due to signal distortion.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다. The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal display panel.

액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. In the liquid crystal display panel, the liquid crystal cells display an image by adjusting the light transmittance according to the pixel signal.

구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다. The driving circuit includes a gate driver for driving the gate lines of the liquid crystal display panel, a data driver for driving the data lines, a timing controller for controlling the driving timing of the gate driver and the data driver, the liquid crystal display panel and the driving. And a power supply unit supplying power signals necessary for driving the circuits.

데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.The data driver and the gate driver are separated into a plurality of integrated circuits (hereinafter, referred to as ICs) and manufactured in a chip form. Each of the integrated drive ICs is mounted on an open IC area on a tape carrier package (TCP) or mounted on a base film of TCP in a chip on film (COF) method, and a liquid crystal display panel and a tape automated bonding (TAB) method. Electrically connected. In addition, the drive IC may be directly mounted on the liquid crystal panel using a chip on glass (COG) method. The timing control unit and the power supply unit are manufactured in a chip form and mounted on a main printed circuit board (PCB).

TCP에 의해 액정 표시 패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.The drive ICs connected to the liquid crystal display panel by TCP are connected to the timing control part and the power supply part of the main PCB through the flexible printed circuit (FPC) and the sub PCB. Specifically, the data drive ICs receive data control signals and pixel data from the timing controller mounted on the main PCB through the FPC and the data PCB, and power signals from the power supply. The gate drive ICs receive gate control signals from the timing controller mounted on the main PCB and power signals from the power supply through the gate FPC and the gate PCB.

COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다. Drive ICs mounted on a liquid crystal display panel in a COG method control signals from a timing controller mounted on a main PCB through line on glass (LOG) type signal lines formed on the FPC and the liquid crystal display panel. And power signals from the pixel data and the power supply unit.

최근에는 드라이브 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다. 이 경우, 게이트 드라이브 IC에 공급되는 게이트 제어 신호들과 게이트 전원 신호들이 LOG 신호 라인들의 라인 저항에 의해 왜곡됨으로써 액정 표시 패널에 표시되는 화상의 품질이 저하되는 문제가 발생하게 된다.Recently, even when the drive ICs are connected to the liquid crystal display panel via TCP, the LOG type signal lines are adopted to eliminate the PCB, thereby making the liquid crystal display device even thinner. In particular, signal lines for removing gate PCBs that transmit relatively few signals and supplying gate control signals and power signals to gate drive ICs are formed in a LOG type on the liquid crystal display panel. Accordingly, the gate drive ICs mounted in TCP are gate control signals from the timing controller and power signals from the power supply via the main PCB-> FPC-> data PCB-> data TCP-> LOG signal line-> gate TCP. Will be supplied. In this case, the gate control signals and the gate power signals supplied to the gate drive IC are distorted by the line resistance of the LOG signal lines, thereby causing a problem in that the quality of the image displayed on the liquid crystal display panel is degraded.

구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(18)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 구동 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 구동 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.In detail, the LOG type liquid crystal display device in which the gate PCB is removed includes the main PCB 20 including the timing controller 22 and the power supply unit 24 and the main PCB (FPC 18) as shown in FIG. 1. A data PCB 16 connected to the 20, a data driver IC 14 mounted thereon, a data TCP 12 connected between the data PCB 16 and the liquid crystal display panel 6, and a gate driver IC 10; And a gate TCP 8 connected to the liquid crystal display panel 6.

액정 표시 패널(6)은 박막 트랜지스터 어레이 기판(2)과, 칼러 필터 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.The liquid crystal display panel 6 is formed by bonding the thin film transistor array substrate 2 and the color filter array substrate 4 to each other with a liquid crystal interposed therebetween. The liquid crystal display panel 6 includes liquid crystal cells independently driven by thin film transistors in regions defined by intersections of the gate lines GL and the data lines DL. The thin film transistor supplies the pixel signal from the data line DL to the liquid crystal cell in response to the scan signal from the gate line GL.

데이터 드라이브 IC들(14)은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(14)은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.The data drive ICs 14 are connected to the data lines DL via the data TCP 12 and the data pad portion of the liquid crystal display panel 6. The data drive ICs 14 convert the pixel data into analog pixel signals and supply them to the data lines DL. To this end, the data drive ICs 14 transmit data control signals, pixel data, and power signals from the timing control unit 22 and the power supply unit 24 on the main PCB 20 via the data PCB 16 and the FPC 18. Will be supplied.

게이트 드라이브 IC들(10)은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다. The gate drive ICs 10 are connected to the gate lines GL via the gate TCP 8 and the gate pad portion of the liquid crystal display panel 6. The gate drive ICs 10 sequentially supply scan signals of the gate high voltage VGH to the gate lines GL. In addition, the gate drive ICs 10 supply the gate low voltage VGL to the gate lines GL in a period other than the period in which the gate high voltage VGH is supplied.

이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(8)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.To this end, gate control signals and power signals from the timing control unit 22 and the power supply unit 24 on the main PCB 20 are supplied to the data TCP 12 via the FPC 18 and the data PCB 16. . Gate control signals and power signals supplied through the data TCP 12 are supplied to the gate TCP 8 via the LOG signal line group 26 formed in the edge region of the thin film transistor array substrate 2. Gate control signals and power signals supplied to the gate TCP 8 are input into the gate drive IC 10 through the input terminals of the gate drive IC 10 and used. The gate control signals and the power signals are output through the output terminals of the gate drive IC 10, and the gate drive mounted on the next gate TCP 8 via the gate TCP 8 and the LOG signal line group 26. It is supplied to the IC 10.

LOG 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.The LOG signal line group 26 is normally supplied from the power supply unit 24 such as the gate low voltage VGL, the gate high voltage VGH, the common voltage VCOM, the ground voltage GND, and the base driving voltage VCC. DC drive voltages; It is composed of signal lines that supply each of the gate control signals supplied from the timing controller 22, such as the gate start pulse GSP, the gate shift clock signal GSC, and the gate enable signal GOE.

이러한 LOG 신호 라인군(26)은 박막 트랜지스터 어레이 기판(2)의 한정된 패드 영역에 게이트 라인들과 동일한 게이트 금속층을 이용하여 미세 패턴으로 형성된다. 또한, LOG 신호 라인군(26)은 게이트 TCP(8)와 ACF 본딩(Bonding)을 통해 접촉됨에 따라 그 게이트 TCP(8)와의 접촉 부분(A)이 증가하여 접촉 저항이 커지게 된다. 이에 따라, LOG 신호 라인군(26)은 기존의 게이트 PCB의 신호 라인들 보다 큰 라인 저항을 가지게 된다. 이러한 라인 저항으로 인하여 LOG 신호 라인군(26)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡됨으로써 가로 줄무늬, 얼룩 등이 발생되고 도트 패턴의 크로스토크, 그리니쉬(Greenish) 등과 같은 화질 저하 현상이 심해지게 된다.The LOG signal line group 26 is formed in a fine pattern by using the same gate metal layer as the gate lines in a limited pad region of the thin film transistor array substrate 2. Further, as the LOG signal line group 26 is contacted with the gate TCP 8 through ACF bonding, the contact portion A with the gate TCP 8 increases, resulting in a large contact resistance. Accordingly, the LOG signal line group 26 has a larger line resistance than the signal lines of the conventional gate PCB. Due to this line resistance, the gate control signals GSP, GSC, and GOE transmitted through the LOG signal line group 26 and the power signals VGH, VGL, VCC, GND, and VCOM are distorted, thereby causing horizontal stripes, spots, and the like. The deterioration of image quality such as crosstalk of the dot pattern, greenish, etc. becomes worse.

예를 들면, 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)을 공급하는 LOG 신호 라인군(26)들은 도 2에 도시된 바와 같이 게이트 TCP들(8) 사이 각각에 접속되는 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)으로 구성된다. 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4) 각각은 그 라인길이에 비례하는 라인 저항(aΩ, bΩ, cΩ, dΩ)을 갖고 게이트 TCP(8)와 게이트 드라이브 IC(10)를 경유하여 직렬로 연결된다. 이러한 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)으로 인하여 게이트 드라이브 IC(10) 마다 입력되는 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM) 간에 레벨 차가 발생하게 된다. 이 결과, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 수평라인 블록들(A 내지 D) 간에 휘도차가 발생되어 가로선 줄무늬(32)가 생기게 된다.For example, the LOG signal line groups 26 that supply the gate control signals GSP, GSC, and GOE and the power signals VGH, VGL, VCC, GND, and VCOM may include the gate TCP as shown in FIG. And first to fourth LOG signal line groups LOG1 to LOG4 connected to the respective ones 8. Each of the first to fourth LOG signal line groups LOG1 to LOG4 has a line resistance (aΩ, bΩ, cΩ, dΩ) that is proportional to the line length, and passes through the gate TCP 8 and the gate drive IC 10. Are connected in series. Due to the first to fourth LOG signal line groups LOG1 to LOG4, gate control signals GSP, GSC, and GOE input to each gate drive IC 10 and power signals VGH, VGL, VCC, GND, VCOM) will cause a level difference. As a result, a luminance difference is generated between the horizontal line blocks A to D driven by the different gate drive ICs 10, resulting in horizontal stripes 32.

구체적으로, 제1 게이트 드라이브 IC(10)에는 제1 LOG 신호 라인군(LOG1)의 제1 라인 저항(aΩ)에 의해, 제2 게이트 드라이브 IC(10)에는 제1 및 제2 LOG 신호 라인군(LOG1, LOG2)의 제1 및 제2 라인 저항(aΩ+bΩ)에 의해, 제3 게이트 드라이브 IC(10)에는 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)의 제1 내지 제3 라인 저항(aΩ+bΩ+cΩ)에 의해, 제4 게이트 드라이브 IC(10)에는 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)의 제1 내지 제4 라인 저항(aΩ+bΩ+cΩ+dΩ)에 의해 전압 강하된 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 공급된다. 예를 들어, 제1 내지 제4 라인 저항(aΩ, bΩ, cΩ, dΩ) 각각은 약 5~100Ω정도의 저항값을 갖게 된다. 이에 따라, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 제1 내지 제4 수평 블록(A 내지 D)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG4) 간에 차이가 발생함에 따라 그 수평 라인 블록(A 내지 D) 간에 가로선 줄무늬(32)가 발생하게 된다. Specifically, the first gate drive IC 10 is provided with the first line resistance aΩ of the first LOG signal line group LOG1, and the second gate drive IC 10 is provided with the first and second LOG signal line groups. Due to the first and second line resistances aΩ + bΩ of LOG1 and LOG2, the third gate drive IC 10 includes the first to third of the first to third LOG signal line groups LOG1 to LOG3. By the line resistance aΩ + bΩ + cΩ, the fourth gate drive IC 10 has the first to fourth line resistances aΩ + bΩ + cΩ + of the first to fourth LOG signal line groups LOG1 to LOG4. The gate control signals GSP, GSC, and GOE, which are dropped by dΩ, and the power signals VGH, VGL, VCC, GND, and VCOM are supplied. For example, each of the first to fourth line resistors aΩ, bΩ, cΩ, and dΩ has a resistance value of about 5 to 100 mA. Accordingly, as the difference occurs between the gate signals VG1 to VG4 supplied to the gate lines of the first to fourth horizontal blocks A to D driven by different gate drive ICs 10, the horizontal Horizontal stripes 32 are generated between the line blocks A to D. FIG.

특히, 라인저항(aΩ, bΩ, cΩ, dΩ)에 게이트 드라이브 IC(110) 내에 포함된 제1 및 제2 내부저항(Ra,Rb)이 더해져 수평 블럭 간의 휘도차가 두드러지게 나타난다.In particular, the first and second internal resistors Ra and Rb included in the gate drive IC 110 are added to the line resistances aΩ, bΩ, cΩ, and dΩ, so that the luminance difference between the horizontal blocks is prominent.

이를 상세히 설명하면, 게이트 드라이브 IC(10)들 각각의 내부에는 도 3에 도시된 바와 같이 다음 게이트 드라이브 IC(10)에 게이트제어신호와 게이트전원신호를 공급하기 위한 제1 내부저항(Ra)을 갖는 신호전송라인(40)이 형성된다. 그리고, 게이트 드라이브 IC(10)에서 생성된 게이트구동신호를 액정셀에 공급하기 위한 각각의 제1 내지 제i 게이트라인(GL1 내지 GLi) 사이에는 제2 내부저항(Rb)이 형성된다. 이 때, 제1 내부 저항(Ra)은 예를 들어 수Ω의 저항값을 가지며, 제2 내부 저항(Rb)들 저항값의 합은 예를 들어 수Ω이다. 이 제1 및 제2 내부저항(Ra,Rb)과 라인저항에 의해 다음 단 게이트 드라이브 IC(10)에는 전압강하된 게이트제어신호와 게이트전원신호가 공급된다.In detail, each of the gate drive ICs 10 includes a first internal resistor Ra for supplying a gate control signal and a gate power signal to the next gate drive IC 10 as shown in FIG. 3. The signal transmission line 40 is formed. A second internal resistance Rb is formed between each of the first to i-th gate lines GL1 to GLi for supplying the gate driving signal generated by the gate drive IC 10 to the liquid crystal cell. In this case, the first internal resistance Ra has a resistance value of, for example, several Ω, and the sum of the resistance values of the second internal resistances Rb is, for example, several Ω. By the first and second internal resistors Ra and Rb and the line resistances, the gate control signal and the gate power signal of which the voltage is dropped are supplied to the next stage gate drive IC 10.

이에 따라, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 제1 내지 제4 수평 블록(A 내지 D)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG4)간에 라인저항들(a,b,c,d)과 제1 및 제2 내부저항(Ra,Rb)에 의해 차이가 발생함에 따라 그 수평 라인 블록(A 내지 D) 간에 가로선 줄무늬(32)가 두드러지게 발생하게 된다. Accordingly, the line resistances a and b between the gate signals VG1 to VG4 supplied to the gate lines of the first to fourth horizontal blocks A to D driven by the different gate drive ICs 10. As the difference occurs due to c, d and the first and second internal resistances Ra and Rb, horizontal stripes 32 are remarkably generated between the horizontal line blocks A to D.

따라서, 본 발명의 목적은 신호왜곡에 따른 화질 저하를 최소화할 수 있는 LOG형 액정 표시 장치 및 그 구동방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide a LOG type liquid crystal display device and a driving method thereof capable of minimizing image degradation due to signal distortion.

상기 목적을 달성하기 위하여, 본 발명에 따른 라인 온 글래스형 액정표시장치는 액정셀 매트릭스를 갖는 액정패널과; 상기 액정패널을 구동하기 위한 적어도 두 개의 집적회로들과; 상기 액정패널의 기판 상에 형성되어 상기 적어도 두 개의 집적회로들에 구동신호들을 전송하는 라인 온 글래스형 신호라인들과; 상기 라인 온 글래스형 신호라인들 사이에 형성되어 상기 집적회로와 상기 라인 온 글래스형 신호라인에 상기 구동신호를 전송하는 신호전송라인과; 상기 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성된 버퍼부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the line-on-glass type liquid crystal display device according to the present invention comprises a liquid crystal panel having a liquid crystal cell matrix; At least two integrated circuits for driving the liquid crystal panel; Line-on-glass signal lines formed on a substrate of the liquid crystal panel and transmitting driving signals to the at least two integrated circuits; A signal transmission line formed between the line on glass type signal lines and transmitting the driving signal to the integrated circuit and the line on glass type signal line; And a buffer unit formed at at least one of an input terminal and an output terminal of the signal transmission line.

상기 라인 온 글래스형 액정표시장치는 상기 액정패널 상에 형성되는 게이트라인을 추가로 구비하며, 상기 집적회로는 상기 게이트라인에 게이트신호를 공급하는 게이트 집적회로인 것을 특징으로 한다.The line on glass type liquid crystal display further includes a gate line formed on the liquid crystal panel, wherein the integrated circuit is a gate integrated circuit supplying a gate signal to the gate line.

상기 신호전송라인은 상기 게이트집적회로 내에 형성되는 것을 특징으로 한다.The signal transmission line is formed in the gate integrated circuit.

상기 라인 온 글래스형 액정표시장치는 상기 게이트 집적회로가 실장된 게이트 테이프 캐리어 패키지를 추가로 구비하는 것을 특징으로 한다.The line on glass type liquid crystal display further includes a gate tape carrier package in which the gate integrated circuit is mounted.

상기 버퍼부는 상기 게이트 집적회로에 내장되어 형성되는 것을 특징으로 한다. The buffer unit is formed in the gate integrated circuit.

상기 버퍼부는 상기 게이트 테이프 캐리어 패키지 상에 형성되는 것을 특징으로 한다.The buffer unit is formed on the gate tape carrier package.

상기 버퍼부는 상기 신호전송라인의 입력단과 출력단에 형성되는 것을 특징으로 한다.The buffer unit is formed at an input terminal and an output terminal of the signal transmission line.

상기 신호전송라인은 수Ω의 저항을 포함하는 것을 특징으로 한다.The signal transmission line is characterized by including several resistors.

상기 목적을 달성하기 위하여, 본 발명에 따른 라인 온 글래스형 액정표시장치의 구동방법은 라인 온 글래스형 신호라인들 사이에 형성된 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성된 버퍼부를 통해 집적회로에 구동신호를 공급하는 단계와; 상기 집적회로에 공급된 구동신호를 이용하여 액정패널을 구동하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the driving method of the line-on-glass type liquid crystal display device according to the present invention is an integrated circuit through a buffer unit formed in at least one of the input terminal and the output terminal of the signal transmission line formed between the line-on-glass type signal lines Supplying a driving signal to the; And driving the liquid crystal panel by using the driving signal supplied to the integrated circuit.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 본 발명에 따른 LOG형 액정표시장치를 나타내는 도면이다.4 is a view showing a LOG type liquid crystal display device according to the present invention.

도 4를 참조하면, 본 발명에 따른 LOG형 액정표시장치는 액정셀 매트릭스를 갖는 액정패널(106)과, 액정패널(106)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이브 IC(110)와, 액정패널(106)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이브 IC(114)와, 게이트 드라이브 IC(110) 및 데이터 드라이브 IC(114)를 제어하기 위한 타이밍 제어부(122)와, 액정표시장치의 구동에 필요한 구동전압을 발생하는 전원부(124)와, 게이트 드라이브 IC(110) 각각에 내장되어 있는 버퍼부(130,132)를 구비한다.Referring to FIG. 4, the LOG type liquid crystal display according to the present invention includes a liquid crystal panel 106 having a liquid crystal cell matrix and a gate drive IC for driving gate lines GL1 to GLn of the liquid crystal panel 106. 110, a data drive IC 114 for driving the data lines DL1 to DLm of the liquid crystal panel 106, a timing controller for controlling the gate drive IC 110 and the data drive IC 114. 122, a power supply unit 124 for generating a driving voltage required for driving the liquid crystal display device, and buffer units 130 and 132 embedded in the gate drive IC 110, respectively.

전원부(124)는 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정표시장치의 구동에 필요한 구동전압들(게이트 하이전압(VGH), 게이트 로우 전압신호(VGL), 기준 감마전압, 공통전압(VCOM) 등)을 발생하여 타이밍 제어부(122), 데이터 드라이브 IC(114) 및 게이트 드라이브 IC(110) 등에 공급한다.The power supply unit 124 uses driving voltages (gate high voltage VGH, gate low voltage signal VGL, reference gamma voltage, and common voltage) required for driving the liquid crystal display using a voltage input from a system power supply (not shown). Voltage VCOM, etc.) are supplied to the timing controller 122, the data drive IC 114, the gate drive IC 110, and the like.

타이밍 제어부(122)는 그래픽 카드로부터의 비디오데이터(R, G, B)를 중계하여 데이터 드라이브 IC(114)에 공급한다. 아울러, 타이밍 제어부(122)는 그래픽카드로부터의 제어신호에 응답하여 데이터 및 게이트 드라이브 IC(114,110)의 타이밍을 제어하기 위한 타이밍 신호들과 제어신호들을 발생하게 된다.The timing controller 122 relays the video data R, G, and B from the graphics card and supplies the data drive IC 114. In addition, the timing controller 122 generates timing signals and control signals for controlling the timing of the data and gate drive ICs 114 and 110 in response to a control signal from the graphics card.

액정패널(106)은 박막 트랜지스터 어레이 기판(102)과, 칼러 필터 어레이 기판(104)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정패널(106)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.The liquid crystal panel 106 is formed by bonding the thin film transistor array substrate 102 and the color filter array substrate 104 to each other with a liquid crystal interposed therebetween. The liquid crystal panel 106 is provided with liquid crystal cells independently driven by thin film transistors in regions defined by intersections of the gate lines GL and the data lines DL. The thin film transistor supplies the pixel signal from the data line DL to the liquid crystal cell in response to the scan signal from the gate line GL.

데이터 드라이브 IC들(114)은 데이터 TCP(112) 및 액정패널(106)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(114)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(114)은 데이터 PCB(116)와 FPC(118)를 통해 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.The data drive ICs 114 are connected to the data lines DL via the data TCP 112 and the data pad portion of the liquid crystal panel 106. The data drive ICs 114 convert pixel data into analog pixel signals and supply them to the data lines DL. To this end, the data drive ICs 114 transmit data control signals, pixel data, and power signals from the timing controller 122 and the power supply 124 on the main PCB 120 via the data PCB 116 and the FPC 118. Will be supplied.

게이트 드라이브 IC들(110)은 게이트 TCP(108) 및 액정패널(106)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다. The gate drive ICs 110 are connected to the gate lines GL via the gate TCP 108 and the gate pad portion of the liquid crystal panel 106. The gate drive ICs 110 sequentially supply a scan signal of the gate high voltage VGH to the gate lines GL. In addition, the gate drive ICs 110 supply the gate low voltage VGL to the gate lines GL in a period other than the period in which the gate high voltage VGH is supplied.

이를 위하여, 타이밍 제어부(122) 및 전원부(124)로부터의 게이트 제어 신호들과 전원 신호들은 데이터 PCB(116)를 경유하여 데이터 TCP(112)에 공급된다. 데이터 TCP(112)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(102)의 가장자리 영역에 형성된 LOG 신호 라인군(126)를 경유하여 게이트 TCP(108)에 공급된다. 게이트 TCP(108)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 입력 단자들을 통해 게이트 드라이브 IC(110) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 출력 단자들을 통해 출력되어 게이트 TCP(108)와 LOG 신호 라인군(126)을 경유하여 다음 게이트 TCP(108)에 실장된 게이트 드라이브 IC(110)로 공급된다.To this end, gate control signals and power signals from the timing controller 122 and the power supply unit 124 are supplied to the data TCP 112 via the data PCB 116. Gate control signals and power signals supplied through the data TCP 112 are supplied to the gate TCP 108 via the LOG signal line group 126 formed in the edge region of the thin film transistor array substrate 102. Gate control signals and power signals supplied to the gate TCP 108 are input into the gate drive IC 110 through the input terminals of the gate drive IC 110 and used. The gate control signals and the power signals are output through the output terminals of the gate drive IC 110 to be mounted on the next gate TCP 108 via the gate TCP 108 and the LOG signal line group 126. Supplied to the IC 110.

LOG형 신호 라인군(126)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(미도시)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(미도시)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.The LOG signal line group 126 is normally provided from a power supply unit (not shown) such as a gate low voltage VGL, a gate high voltage VGH, a common voltage VCOM, a ground voltage GND, and a base driving voltage VCC. Supplied DC drive voltages; A signal line is provided to supply each of the gate control signals supplied from a timing controller (not shown), such as a gate start pulse GSP, a gate shift clock signal GSC, and a gate enable signal GOE.

한편, 본 발명에 따른 게이트 드라이브 IC(110)는 도 5에 도시된 바와 같이 게이트라인(GL)에 공급될 게이트신호를 생성하는 구동신호 발생부(134)와, 게이트 제어신호 및 게이트 전원신호를 다음 게이트 드라이브 IC(110)에 공급하는 신호전송라인(140)의 입력단과 출력단 각각에 위치하는 제1 및 제2 버퍼부(130,132)를 구비한다.Meanwhile, the gate drive IC 110 according to the present invention includes a driving signal generator 134 for generating a gate signal to be supplied to the gate line GL, a gate control signal and a gate power signal as shown in FIG. 5. Next, first and second buffer units 130 and 132 are provided at the input terminal and the output terminal of the signal transmission line 140 to be supplied to the gate drive IC 110.

구동신호 발생부(134)는 제1 버퍼부(130)를 통해 공급되는 게이트제어신호 및 게이트전원신호를 이용하여 게이트라인(GL)에 공급될 게이트신호를 생성한다.The driving signal generator 134 generates a gate signal to be supplied to the gate line GL using the gate control signal and the gate power signal supplied through the first buffer unit 130.

제1 버퍼부(130)는 입력 임피던스가 높고 출력 임피던스가 낮은 완충증폭기(Votalge follower)로써 제1 버퍼부(130)에 포함된 버퍼 각각은 신호전송라인(140)의 입력단에 위치하게 된다. 제1 버퍼부(130)는 라인저항에 의한 이전 게이트 드라이브 IC(110)로부터의 게이트 제어신호 및 게이트전원신호의 변동을 방지하여 구동신호 발생부(134)에 안정화된 게이트 제어신호 및 게이트전원신호를 공급하게 된다. 이러한 제1 버퍼부(130)는 게이트 드라이브 IC(110) 내에 내장되어 형성되거나 해당 게이트 드라이브 IC(110)가 실장된 게이트 TCP(108) 상에 형성된다.The first buffer unit 130 is a buffer follower having a high input impedance and a low output impedance, and each of the buffers included in the first buffer unit 130 is positioned at an input terminal of the signal transmission line 140. The first buffer unit 130 prevents the gate control signal and the gate power signal from the previous gate drive IC 110 due to the line resistance, thereby stabilizing the gate control signal and the gate power signal in the driving signal generator 134. Will be supplied. The first buffer unit 130 is formed in the gate drive IC 110 or formed on the gate TCP 108 in which the gate drive IC 110 is mounted.

제2 버퍼부(132)는 완충증폭기로써 제1 및 제2 내부 저항(Ra,Rb)에 의한 게이트 제어신호 및 게이트전원신호의 변동을 방지하여 다음 게이트 드라이브 IC(110)에 안정화된 게이트 제어신호 및 게이트전원신호를 공급하게 된다. 이 때, 제1 내부 저항(Ra)은 예를 들어 수Ω의 저항값을 가지며, 제2 내부 저항(Rb)들 저항값의 합은 예를 들어 수Ω이다.The second buffer unit 132 is a buffer amplifier which prevents the gate control signal and the gate power signal from being changed by the first and second internal resistors Ra and Rb, thereby stabilizing the gate control signal to the next gate drive IC 110. And a gate power signal. In this case, the first internal resistance Ra has a resistance value of several Ω, for example, and the sum of the resistance values of the second internal resistors Rb is, for example, several Ω.

이러한 제2 버퍼부(132)는 게이트 드라이브 IC(110) 내에 내장되어 형성되거나 해당 게이트 드라이브 IC(110)가 실장된 게이트 TCP(108) 상에 형성된다.The second buffer unit 132 is formed in the gate drive IC 110 or formed on the gate TCP 108 in which the gate drive IC 110 is mounted.

이와 같이, 게이트 드라이브 IC(110) 내에 내장된 제1 및 제2 버퍼부(130,132)는 제1 및 제2 내부 저항(Ra,Rb)에 의한 부하효과를 최소화하여 게이트 제어신호 및 게이트전원신호의 변동을 방지하게 된다. 이에 따라, 제1 및 제2 내부저항(Ra,Rb)에 의한 게이트 구동신호의 변동을 방지할 수 있어 수평블럭간의 휘도차를 최소화할 수 있다. As described above, the first and second buffer units 130 and 132 embedded in the gate drive IC 110 minimize the load effect caused by the first and second internal resistors Ra and Rb, thereby reducing the gate control signal and the gate power signal. Prevents fluctuations. Accordingly, variations in the gate driving signals due to the first and second internal resistors Ra and Rb can be prevented, thereby minimizing the luminance difference between the horizontal blocks.

상술한 바와 같이, 본 발명에 따른 LOG형 액정 표시 장치 및 그 구동방법은 게이트 드라이브 IC 내에 형성된 신호전송라인의 입력단과 출력단에 버퍼를 형성한다. 이 버퍼에 의해 신호전송라인에 포함된 내부저항과 라인저항에 의한 게이트구동신호의 변동을 방지할 수 있어 수평 블럭간의 휘도차를 최소화할 수 있다. 또한, 본 발명에 따른 LOG형 액정 표시 장치 및 그 구동방법은 게이트구동신호의 노이즈 증가에 따른 액정패널 상의 화소 커플링현상에 의한 영향을 줄일 수 있다.As described above, the LOG type liquid crystal display and the driving method thereof according to the present invention form a buffer at the input terminal and the output terminal of the signal transmission line formed in the gate drive IC. This buffer can prevent variations in the gate driving signal due to internal resistance and line resistance included in the signal transmission line, thereby minimizing the luminance difference between the horizontal blocks. In addition, the LOG type liquid crystal display and the driving method thereof according to the present invention can reduce the influence of the pixel coupling phenomenon on the liquid crystal panel due to the noise of the gate driving signal.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 라인 온 글래스형 액정 표시 장치를 도시한 평면도이다.1 is a plan view illustrating a line-on glass liquid crystal display device.

도 2는 도 1에 도시된 액정 표시 장치에서의 가로선 줄무늬 현상을 설명하기 위한 도면이다.FIG. 2 is a diagram for describing a horizontal stripe phenomenon in the liquid crystal display illustrated in FIG. 1.

도 3은 도 2에 도시된 게이트 드라이브 IC를 상세히 나타내는 도면이다.3 is a view illustrating in detail the gate drive IC shown in FIG.

도 4는 본 발명의 실시 예에 따른 LOG형 액정 표시 장치를 도시한 평면도이다.4 is a plan view illustrating a LOG type liquid crystal display according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 게이트 드라이브 IC를 상세히 나타내는 도면이다. FIG. 5 is a diagram illustrating the gate drive IC shown in FIG. 4 in detail.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

2,102 : 박막 트랜지스터 어레이 기판 4,104 : 칼라 필터 어레이 기판 2,102: thin film transistor array substrate 4,104: color filter array substrate

6,106 : 액정패널 8,108 : 게이트 TCP6,106: liquid crystal panel 8,108: gate TCP

10,110 : 게이트 구동 IC 12,112 : 데이터 TCP10,110: gate drive IC 12,112: data TCP

14,114 : 데이터 구동 IC 16,116 : 데이터 PCB14,114: Data Drive IC 16,116: Data PCB

18,118 : FPC 20,120 : 메인 PCB 18,118: FPC 20,120: Main PCB

22,122 : 타이밍 제어부 24,124 : 전원부22,122: timing controller 24,124: power supply

26,126 : LOG 신호 라인군 32 : 가로선26,126: LOG signal line group 32: horizontal line

130,132 : 버퍼부 130,132: buffer part

Claims

A liquid crystal panel having a liquid crystal cell matrix;

At least two integrated circuits for driving the liquid crystal panel;

A line-on-glass signal line formed on a substrate of the liquid crystal panel to transmit driving signals to the at least two integrated circuits;

A signal transmission line formed between the line on glass type signal lines and transmitting the driving signal to the integrated circuit and the line on glass type signal line;

And a buffer unit formed on at least one of an input terminal and an output terminal of the signal transmission line.

The method of claim 1,

Further comprising a gate line formed on the liquid crystal panel,

And the integrated circuit is a gate integrated circuit for supplying a gate signal to the gate line.

The method of claim 2,

And the signal transmission line is formed in the gate integrated circuit.

The method of claim 2,

And the buffer part is formed in the gate integrated circuit.

The method of claim 2,

And a gate tape carrier package having the gate integrated circuit mounted thereon.

The method of claim 5, wherein

And the buffer part is formed on the gate tape carrier package.

The method of claim 1,

And the buffer unit is formed at an input terminal and an output terminal of the signal transmission line.

The method of claim 1,

And the signal transmission line includes several resistances.

Supplying a driving signal to an integrated circuit through a buffer unit formed at at least one of an input terminal and an output terminal of a signal transmission line formed between the line-on-glass signal lines;

And driving the liquid crystal panel using the driving signal supplied to the integrated circuit.