[go: up one dir, main page]

KR20050010138A - 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치 Download PDF

Info

Publication number
KR20050010138A
KR20050010138A KR1020030049027A KR20030049027A KR20050010138A KR 20050010138 A KR20050010138 A KR 20050010138A KR 1020030049027 A KR1020030049027 A KR 1020030049027A KR 20030049027 A KR20030049027 A KR 20030049027A KR 20050010138 A KR20050010138 A KR 20050010138A
Authority
KR
South Korea
Prior art keywords
signal line
pixel
electrode
liquid crystal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020030049027A
Other languages
English (en)
Other versions
KR101071254B1 (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030049027A priority Critical patent/KR101071254B1/ko
Priority to JP2004141931A priority patent/JP4550484B2/ja
Priority to CN2004100552802A priority patent/CN1573488B/zh
Priority to TW093113455A priority patent/TWI349129B/zh
Priority to US10/844,538 priority patent/US7206054B2/en
Publication of KR20050010138A publication Critical patent/KR20050010138A/ko
Priority to US11/734,089 priority patent/US7995017B2/en
Application granted granted Critical
Publication of KR101071254B1 publication Critical patent/KR101071254B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선, 게이트선을 덮는 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 소스 전극을 가지며 굽은 부분과 게이트선과 직교하는 부분을 가지는 데이터선, 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극, 드러난 반도체층을 덮는 보호막, 보호막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 데이터선과 인접한 변이 데이터선을 따라 굽어져 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다. 이때, 화소는 두 부분으로 나뉘어 있으며, 화소 전극은 두 부화소에 형성되어 있는 제1 화소 전극과 제2 화소 전극을 포함한다. 또한, 박막 트랜지스터 표시판은 데이터선의 양쪽에 배치되어 있으며, 제1 및 제2 화소 전극과 일부 중첩하는 유지 전극을 포함하는 유지 전극 배선을 가진다.

Description

박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치{THIN FILM TRANSISTOR PANEL AND MULTI-DOMAIN LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 방식의 액정 표시 장치 및 그의 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
그런데 돌기나 절개 패턴을 형성하는 방법에서는 돌기나 절개 패턴 부분으로 인하여 개구율이 떨어진다. 이를 보완하기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조를 고안하였으나, 이러한 초고개구율 구조는 인접한 화소 전극 사이의 거리가 매우 가까워서 화소 전극 사이에 형성되는 측방향 전기장(lateral field)이 강하게 형성된다. 따라서 화소 전극 가장자리에 위치하는 액정들이 이 측방향 전기장에 영향을 받아 배향이 흐트러지고, 이로 인하여 텍스쳐나 빛샘이 발생하게 되어 표시 특성을 저하시킨다.
또한, 일반적으로 마스크 크기보다 액정 표시 장치용 패널의 액티브 영역(active area)이 큰 경우에 이 액티브 영역에 패턴을 형성하기 위해서는 액티브 영역을 분할하여 스텝 앤 리피트(step and repeat) 공정을 수행하는 분할 노광이 필요하다. 이 경우 실제의 숏은 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 숏 사이가 정확히 정렬되지 않아 숏 사이의 각 배선과 화소 전극 사이에 기생 용량의 차이가 생기거나 패턴 위치의 차이가 생기게 된다. 이러한 기생 용량의 차이와 패턴 위치의 차이는 각각 영역의 전기적인 특성의 차이와 개구율의 차이를 초래하기 때문에, 결국 숏간의 경계 부분에서 화면 밝기의 차이를 초래하게 되어 스티치 불량을 야기한다.
본 발명이 이루고자 하는 기술적 과제는 개구율을 확보하면서 안정한 다중 도메인을 형성하는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 스티치 불량을 최소화할 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 2는 도 1의 액정 표시 장치에서 II-II'선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 4는 도 3의 액정 표시 장치에서 IV-IV'선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 6은 도 5의 액정 표시 장치에서 VI-VI'선을 따라 잘라 도시한 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판과 액정 표시 장치를 마련한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판 위에 제1 방향으로 뻗어 있는 제1 신호선이 형성되어 있으며, 제1 신호선과 절연되어 교차하고 있으며 굽은 부분과 제2 방향으로 뻗어 있는 부분을 가지는 제2 신호선이 형성되어 있다. 제1 신호선과 제2 신호선이 교차하여 정의하는 화소마다에는 화소 전극이 형성되어 있고, 화소 전극과 중첩하여 유지 용량을 형성하며, 화소의 가장자리에 배치되어 제2 신호선에 인접하여 나란히 뻗어 있는 분지를 가지는 제3 신호선이 형성되어 있다. 각각의 화소에는 제1 신호선, 제2 신호선 및 화소 전극과 연결되어 있는 박막 트랜지스터가 형성되어 있다.
이때, 화소는 적어도 두 부분의 부화소로 분리되어 있으며, 제2 신호선의 굽은 부분과 제2 방향으로 뻗은 부분은 화소의 길이를 단위로 하여 반복적으로 나타나고 있다.
부화소는 제2 신호선의 양쪽에 각각 위치하고, 화소 전극은 절개되어 부화소에 각각 위치하는 제1 및 제2 화소 전극을 포함하며 박막 트랜지스터는 제1 및 제2 화소 전극과 각각 연결되어 있는 제1 및 제2 박막 트랜지스터를 포함한다.
제3 신호선의 분지는 제2 신호선의 양쪽에 각각 배치되어 있으며, 제1 및 제2 화소 전극의 가장자리와 중첩하는 것이 바람직하며, 제3 신호선의 분지는 제1 및 제2 화소 전극과 일부 중첩하여 제1 및 제2 화소 전극의 경계는 제3 신호선의 분지에 위치하는 것이 바람직하다.
이때, 제1 및 제2 화소 전극은 연결부를 통하여 서로 연결되어 있는데, 연결부는 제2 신호선의 굽은 부분과 교차하는 것이 바람직하며, 화소 전극 또는 제1 신호선과 동일한 층인 것이 바람직하다.
제2 신호선의 굽은 부분은 2개 이상의 직선 부분을 포함하고, 2개 이상의 직선 부분은 제1 신호선에 대하여 실질적으로 교대로 ±45도를 이루는 것이 바람직하다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판 상부에 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선 위에 형성되어 있는 게이트 절연막에는 반도체층이 형성되어 있다. 그 상부에는, 적어도 일부는 반도체층 위에 위치하는 소스 전극을 가지며, 굽은 부분과 게이트선과 직교하는 부분을 가지는 데이터선이 형성되어 있고, 적어도 일부는 반도체층 위에 위치하며 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극이 형성되어 있고, 반도체층을 덮는 보호막이 형성되어 있다. 보호막 상부에는 드레인 전극과 전기적으로 연결되어 있고, 데이터선과 인접한 변이 데이터선을 따라 굽어져 있으며 적어도 두 부분으로 나뉜 제1 및 제2 화소 전극을 포함하는 화소 전극이 형성되어 있고, 기판 상부에는 제1 및 제2 화소 전극과 중첩하여 유지 용량을 형성하며, 데이터선의 굽은 부분과 나란히 뻗은 유지 전극을 가지는 유지 전극 배선이 형성되어 있다.
데이터선의 굽은 부분은 게이트선과 ±45도를 이루는 것이 바람직하며, 제1 및 제2 화소 전극은 데이터선을 중심으로 양쪽에 배치되어 있으며, 유지 전극은 데이터선을 중심으로 양쪽에 배치되어 제1 및 제2 화소 전극의 가장자리와 중첩하는 것이 바람직하다. 이때, 유지 전극은 제1 및 제2 화소 전극과 일부만 중첩되어 유지 제1 및 제2 화소 전극의 경계는 유지 전극의 상부에 위치한다.
제1 및 제2 화소 전극은 연결부를 통하여 서로 연결되어 있는데, 연결부는 제1 및 제2 화소 전극과 동일한 층으로 이루어질 수 있으며, 연결부는 상기 게이트선과 동일한 층으로 이루어질 수 있다. 연결부는 데이터선의 굽은 부분과 교차하여 상기 제1 및 제2 화소 전극을 서로 연결한다.
본 발명의 실시예에 따른 액정 표시 장치는, 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 제1 신호선, 제1 절연 기판 위에 형성되어 있으며 제1 신호선과 절연되어 교차하고 있고 굴절부를 가지는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있는 화소 전극, 화소 전극과 중첩하여 유지 용량을 형성하며, 상기 제2 신호선과 나란하게 배치되어 있는 분지를 가지는 제3 신호선, 제1 신호선, 제2 신호선 및 화소 전극과 연결되어 있는 박막 트랜지스터, 제1 절연 기판과 대향하고 있는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있는 공통 전극, 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 일측에 형성되어 있는 도메인 분할 수단, 제1 절연 기판과 제2 절연 기판 사이에 주입되어 있는 액정층을 포함한다. 이때, 화소는 적어도 두 개의 부화소로 나뉘어 있고, 액정층의 액정 분자는 도메인 분할 수단에 의하여 복수의 도메인으로 분할 배향되고 도메인의 장변은 인접한 제2 신호선의 굴절부와 실질적으로 나란하다.
액정층에 포함되어 있는 액정 분자는 음의 유전율 이방성을 가지며 액정은 그 장축이 제1 및 제2 기판에 대하여 수직으로 배향되어 있는 것이 바람직하며, 도메인 분할 수단은 공통 전극 상부에 형성되어 있는 돌기 또는 화소 전극 또는 상기 공통 전극에 형성되어 있는 절개부일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는 박막 트랜지스터 표시판에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II' 선을 따라 잘라 도시한 단면도이다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(200) 및 이들 두 표시판 사이에 주입되어 있고 그에 포함되어 있는 액정 분자의 장축이 이들 표시판에 대하여 수직으로 배향되어 있는 액정층(300)으로 이루어진다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)을 이룬다. 이때, 게이트 전극은 제1 및 제2 게이트 전극(124a, 124b)을 포함한다. 게이트선(121)의 한쪽 끝 부분은 외부 회로와의 연결을 위하여 폭이 확장될 수도 있으며, 절연 기판(110)의 상부에 게이트 구동 회로를 직접 설계하는 실시예에서 게이트선의 끝 부분은 게이트 구동 회로의 출력단과 연결된다.
또 절연 기판(110) 위에는 화소 영역의 상부 및 하부에 위치하는 이중의 유지 전극선(131a, 131b)과 제1 및 제2 유지 전극(133a, 133b)과 제3 유지 전극(134, 135)이 형성되어 있다. 유지 전극선(131a, 131b)은 가로 방향으로 뻗어 있고 제1 및 제2 유지 전극(133a, 133b)은 마름모꼴 또는 직사각형으로 게이트선(121)에 인접한 유지 전극선(131a)에 연결되어 있는데, 각각은 제1 및 제2 게이트 전극(124a, 124b)에 인접하게 배치되어 있다. 제3 유지 전극(134, 135)은 이중의 유지 전극선(131a, 131b)을 서로 연결하고, 화소의 모양을 따라 굽은 모양을 가지는데, 일부(134)는 이후에 형성되는 데이터선(171)의 양쪽에 배치되어 있으며, 나머지 일부(135)는 서로 이웃하는 화소의 부화소(Pa, Pb) 사이에 배치되어 있다.
게이트선(121) 및 유지 전극 배선(131a, 131b, 133a, 133b, 134, 135)은 물리적 성질이 다른 두 개의 막을 포함할 수 있으며, 단일막으로 이루어질 수 있다. 두 도전막인 경우에 하나의 막은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어지며, 나머지 다른 막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어지는 것이 바람직하다.
게이트선(121) 및 유지 전극 배선(131a, 131b, 133a, 133b, 134, 135)의 측변은 경사져 있으며, 그 경사각은 기판(110) 표면에 대하여 약 30-80° 범위이며, 이들의 상부에는 질화 규소 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
제1 및 제2 게이트 전극(124a, 124b)의 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 반도체(151)가 형성되어 있다. 반도체층(151)은 박막 트랜지스터의 채널을 형성하는 채널부를 포함하며, 채널부는 제1 게이트 전극(124a) 상부에 위치하는 제1 채널부와 제2 게이트 전극(124b) 상부에 위치하는 제2 채널부를 포함한다. 이때, 반도체층(154)은 이후에 형성되는 데이터선(171)을 따라 선형일 수 있으며, 다른 실시예에서 설명하기로 한다.
반도체층(154)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉 부재(ohmic contact)가 형성되어 있다. 저항성 접촉층은 제1 및 제2 게이트 전극(124a, 124b) 상부의 중앙에 위치하는 소스부 저항성 접촉 부재(163)와 제1 및 제2 게이트 전극(124a, 124b)을 중심으로 소스부 저항성 부재(163)와 각각 마주하는 제1 및 제2 드레인부 저항성 접촉 부재(165a, 165b)로 이루어져 있다.
저항성 접촉층(163, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터선(171)과 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 데이터선(171)은 길게 뻗어 있으며 게이트선(121)과 교차하고 있으며, 데이터선(171)에 연결되어 있으며 소스부 저항성 접촉 부재(163)의 상부까지 연장되어 있는 소스 전극(173)을 가진다. 제1 및 제2 드레인 전극(175a, 175b)은 소스 전극(173)과 분리되어 있으며 제1 및 제2 게이트 전극(124a, 124b)에 대하여 소스 전극(173)의 반대쪽 제1 및 제2 드레인부 저항성 접촉 부재(165a, 165b) 상부에 각각 위치한다. 데이터선(171)의 한쪽 끝 부분(179)은 외부 회로와 연결하기 위하여 폭이 확장되어 있다.
여기서, 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분을 가진다. 이 때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121)과 교차한다.
이 때, 데이터선(171)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 데이터선(171) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)이다.
따라서, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소는 꺾인 띠모양을 가지며, 데이터선(171)을 중심으로 두 개의 부화소(Pa, Pb)로 분리되어 있다.
또, 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 화소 전극(191a, 192b)과 연결되는 부분이 직사각형 모양으로 넓게 확장되어서 제1 및 제2 유지 전극(133a, 133b)과 중첩하고 있다. 이와 같이, 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 유지 전극(133a, 133b)과 게이트 절연막(140)만을 사이에 두고 중첩함으로써 보다 효과적으로 유지 용량을 형성한다.
데이터선(171)과 제1 및 제2 드레인 전극(175a, 175b) 및 노출된 반도체층(154) 위에는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 제1 및 제2 드레인 전극(175a, 175b)을 드러내는 접촉구(185a, 185b)와 데이터선의 폭이 확장되어 있는 끝 부분(179)을 드러내는 접촉구(182)가 형성되어 있다. 또한, 보호막(180)은 게이트선(121)의 끝 부분(도시하지 않음)을 드러내는 접촉구를 게이트 절연막(140)과 함께 가질 수 있다.
이때, 도 2에서 보는 바와 같이 접촉구(185a, 185b)의 측벽은 기판(110) 면에 대하여 30도에서 80도 사이의 완만한 경사를 가지거나, 계단형 프로파일(profile)을 가진다.
또, 이들 접촉구(185a, 185b)는 평면적으로 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(180) 위에는 접촉구(185a, 185b)를 통하여 제1 및 제2 드레인 전극(175a, 175b)과 각각 연결되어 있으며 화소의 모양을 따라 꺾인 띠 모양으로 제1 및 제2 화소 전극(191a, 191b)이 각각의 부화소(Pa, Pb)에 형성되어 있다. 이 때, 제1 및 제2 화소 전극(191a, 191b)은 가장자리가 제3 유지 전극(134, 135)과 중첩하고 있으며, 제1 및 제2 화소 전극(191a, 191b)의 경계선은 가장자리가 제3 유지 전극(134, 135) 상부에 위치한다. 제1 및 제2 화소 전극(191a, 191b)은 연결부(192)를 통하여 서로 연결되어 있다.
또 보호막(180) 위에는 접촉구(182)를 통하여 데이터선의 끝 부분(179)과 각각 연결되어 있는 데이터 접촉 보조 부재(82)가 형성되어 있다. 물론, 게이트선(121)의 끝 부분에 게이트 접촉 보조 부재를 추가할 수 있다. 여기서, 화소 전극(191a, 191b) 및 접촉 보조 부재(82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
이제, 도 1 및 도 2를 참고로 하여 공통 전극 표시판에 대하여 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청색의 색필터(230)가 순차적으로 형성되어 있고, 색필터(230) 위에는 질화 규소 또는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있으며, 공통 전극(270)의상부에는 유기 물질로 이루어진 돌기(240)가 형성되어 있다.
이 때, 돌기(240)는 도메인 규제 수단으로서 작용하며 그 폭은 5㎛에서 10㎛ 사이인 것이 바람직하다. 만약 도메인 규제 수단으로 프린지 필드를 형성하기 위해 공통 전극(270)에 돌기(240) 대신 절개부를 형성하는 경우에는 절개부의 폭을 9㎛에서 12㎛ 사이로 하는 것이 바람직하다. 절개부의 배치적인 모양은 돌기(240)와 유사하다.
한편, 절개부는 도메인 규제 수단으로 화소 전극(190a, 190b)에 형성될 수도 있으며, 돌기(240) 또한 화소 전극(190a, 190b)의 상부에 배치될 수도 있다.
여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다.
적, 녹, 청의 색필터(230)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.
돌기(240) 역시 구부러져 있어서 굽은 부화소를 좌우로 양분하는 모양으로 형성되어 있는데, 돌기(240)의 끝단은 다양한 모양을 가질 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)에는 서로 마주하는 면 상부에 배향막(11, 21)이 각각 형성되어 있다. 이때, 각각의 배향막(11, 21)은 액정 분자를 기판 면에 대하여 수직으로 배향하는 수직 배향막일 수 있으며 그렇지 않을 수도 있다.
이상과 같은 구조의 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 결합하고 그 사이에 액정을 주입하여 액정층(300)을 형성하면 본 발명의 제1 실시예에 따른 액정 표시 장치의 기본 패널이 이루어진다.
액정층(300)에 포함되어 있는 액정 분자는 화소 전극(191a, 191b)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다.
하부 기판(110)과 상부 기판(210)은 제1 및 제2 화소 전극(191a, 191b)이 색필터(230)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소의 액정 분자(310)들은 돌기(240)에 의해 형성된 돌기(240)의 경사면에 대하여 수직하게 배향되어 복수의 도메인으로 분할 배향된다. 이 때, 부화소는 돌기(240)에 의하여 좌우로 양분되며, 부화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 도면에서는 부화소가 하나의 꺾인 부분을 중심으로 상하에 배치되어 있는데, 꺾인 부분을 적어도 둘 이상으로 배치할 수도 있다.
이러한 액정 표시 장치의 구조에서 색필터(230)가 공통 전극 표시판(200)에 배치되어 있지만, 박막 트랜지스터 표시판(100)에 배치할 수 있으며, 이 경우에는 게이트 절연막(140) 또는 보호막(180)의 하부에 형성될 수 있다.
액정 표시 장치는 이러한 기본 패널 양측에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다.
이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로 데이터선(171)을 사이에 두고 인접하는 두 화소 전극(191a, 191b) 사이에서 형성되는 측방향 전계에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.
액정 표시 장치는 데이터선(171) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.
또한, 편광판의 투과축을 게이트선(121)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.
또한, 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에서는, 각각의 부화소 전극(190a, 190b)이 제3 유지 전극(134, 135)과는 중첩되어 있으나, 데이터선(171)과 중첩되어 있지 않아 부화소 전극(190a, 190b)과 데이터선(171) 사이에서는 기생 용량이 거의 발생하지 않으며, 제조 공정시 오정렬이 발생하더라도 부화소 전극(190a, 190b)은 데이터선(171)을 중심으로 양쪽에 배치되어 있어, 기생 용량을보상하는 구조가 된다. 따라서, 화소 전극에 전달되는 화소 전압은 거의 왜곡이 발생하지 않아, 화상을 표시할 때 얼룩이 발생하는 것을 방지할 수 있으며, 숏간의 경계 부분에서 화면 밝기의 차이가 나타나지 않아 스티치 불량이 발생하는 것을 방지할 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서는 화소 전극(190a, 190b)과 제3 유지 전극(134, 135)이 중첩되어 있는 부분에서는 유지 용량이 형성되어, 유지 용량을 충분히 확보할 수 있다.
또한, 이상과 같은 구조의 액정 표시 장치에서 액정에 전계가 인가되었을 때 각 도메인 내의 액정 분자 중 박막 트랜지스터 표시판에 인접하고 부화소(Pa, Pb)의 가장자리에 위치하는 액정 분자들은 제1 및 제2 화소 전극(191a, 191b)의 경계에서 형성되는 프린지 필드에 의해 분할 배향된다. 이때, 제1 화소 전극(191a)과 제2 화소 전극(191b) 하부 가장자리에서는 제3 유지 전극(134, 135) 일부가 노출되어 있고, 제3 유지 전극(134, 135)에는 공통 전극(270)에 인가되는 공통 전압이 전달되어, 제3 유지 전극(134, 135)은 제1 및 제2 화소 전극(191a, 191b)의 경계에서 형성되는 프린지 필드를 강화시키는 역할을 한다. 제1 화소 전극(191a)과 제2 화소 전극(191b) 사이의 간격을 밀접하게 배치할 수 있으며, 이를 통하여 화소의 개구율을 극대화할 수 있다.
이러한 구조의 액정 표시 장치에 있어서 박막 트랜지스터 표시판을 제조하는 방법에 대하여 개략적으로 설명한다.
먼저, Cr 또는 Mo 합금 등으로 이루어지는 금속층 또는 저항이 작은 Al 또는Ag 합금 등으로 이루어지는 금속층을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 게이트선(121)과 유지 전극 배선(131a, 131b, 133a, 133b, 134, 135)을 형성한다.
다음, 게이트 절연막(140), 수소화 비정질 규소층 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 채널부가 연결되어 있는 저항성 접촉층과 비정질 규소의 반도체층(154)을 형성한다.
이어, Cr 또는 Mo 합금 등으로 이루어지는 도전막 또는 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 도전막을 스퍼터링 등의 방법으로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171)과 제1 및 제2 드레인 전극(175a, 175b)을 형성한다.
이어, 데이터선(171) 및 제1 및 제2 드레인 전극(175a, 17b)으로 가려지지 않은 저항성 접촉층을 식각하여 소스 전극(173)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 반도체층(154)을 드러내고 양쪽으로 분리된 저항성 접촉층(163, 165a, 165b)을 형성한다.
이어, 보호막(180)을 형성하고, 보호막(180)을 게이트 절연막(140)과 함께 패터닝하여 접촉구(185a, 185b, 182)를 형성한다.
다음, 도 1 및 도 2에 나타낸 바와 같이, ITO 또는 IZO를 400 Å 내지 500Å 두께로 증착하고 사진 식각하여 제1 및 제2 화소 전극(191a, 191b)과 접촉 보조 부재(192, 199)를 형성한다.
한편, 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에서 제1 및 제2 화소 전극(191a, 191b)은 이들과 동일한 층으로 이루어진 연결부(192)를 통하여 서로 연결되어 있으나, 이들은 다른 층의 도전막을 통하여 연결될 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV' 선을 따라 절단한 단면도이다.
도 3 및 도 4에서 보는 바와 같이 대부분의 구조는 도 1 및 도 2와 동일하다.
하지만, 도 1 및 도 2와 다르게, 데이터선(171)에 인접하게 배치되어 있는 제3 유지 전극(134)은 화소 영역이 굽은 부분에서 분리되어 있으며, 이 부분에는 데이터선(171)의 굽은 부분과 교차하는 부화소 전극 연결부(128)가 형성되어 있다. 이때, 부화소 전극 연결부(128)는 게이트선(121)과 동일한 층을 이루며, 보호막(180) 및 게이트 절연막(140)의 접촉구(188)를 통하여 두 부화소 전극(190a, 190b)과 연결되어, 데이터선(171)을 중심으로 양쪽에 배치되어 있는 두 부화소 전극(190a, 190b)을 전기적으로 연결한다.
한편, 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터 표시판은 5매의 마스크를 이용하는 사진 식각 공정으로 완성할 수 있지만, 4매 마스크를 이용해서도 박막 트랜지스터 표시판은 완성할 수 있다. 이러한 제조 방법에서는 데이터선(171) 및 드레인 전극(175a, 175b)과 반도체층(154)을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하며, 이러한 감광막 패턴은 박막 트랜지스터의 채널부에 대응하는 부분은 다른 데이터선 및 드레인 전극에 대응하는 부분보다 낮은 두께를 가진다. 이때, 완성된 박막 트랜지스터 표시판의 구조는 도 1 내지 도 4의 구조와 약간 다르며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI'선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124a, 124b)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 반도체(154), 복수의 저항성 접촉 부재(163, 165a, 165b)가 차례로 형성되어 있다. 저항성 접촉 부재(163, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉구(182, 185a, 185b)가 형성되어 있으며, 보호막(180) 위에는 복수의부화소 전극(190a, 190b)과 복수의 접촉 보조 부재(82)가 형성되어 있다.
그러나 도 1 내지 도 4에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판에서 반도체층(154)은 선형으로 데이터선(171)과 함께 뻗어 있으며, 저항성 접촉 부재(163) 또한 데이터선(171)과 함께 세로 방향으로 뻗어 있다.
이때, 반도체층(154)은 박막 트랜지스터의 채널부를 제외하면 데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 그 하부의 저항성 접촉 부재(163, 165a, 165b)와 실질적으로 동일한 평면 형태를 가지고 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상과 같이, 데이터선을 굴절시켜 화소를 꺾인 띠 모양으로 형성하면 인접한 화소 사이의 측방향 전계가 도메인의 형성을 돕는 방향으로 작용하여 도메인이 안정하게 형성되고, 공통 전압이 인가되는 유지 전극선을 화소 전극의 절개부에 중첩되도록 배치하여 프린지 필드를 강화함으로써 화소의 개구율을 극대화할 수 있다. 또한, 화소를 두 개의 부화소로 나누고 데이터선을 중심으로 양쪽에 부화소를 배치하여 형성함으로써 제조 공정시 마스크의 전이, 회전, 비틀림 등의 왜곡이 발생하더라도 데이터선과 화소 전극 사이에 기생 용량의 편차를 최소화할 수 있어 화면 밝기의 차이가 발생하는 것을 방지할 수 있다.

Claims (17)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 제1 방향으로 뻗어 있는 제1 신호선,
    상기 절연 기판 위에 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있으며 굽은 부분과 제2 방향으로 뻗어 있는 부분을 가지는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있는 화소 전극,
    상기 화소 전극과 중첩하여 유지 용량을 형성하며, 상기 화소의 가장자리에 배치되어 상기 제2 신호선에 인접하여 나란히 뻗어 있는 분지를 가지는 제3 신호선,
    상기 제1 신호선, 상기 제2 신호선 및 상기 화소 전극과 연결되어 있는 박막 트랜지스터
    를 포함하고,
    상기 화소는 적어도 두 부분의 부화소로 분리되어 있으며, 상기 제2 신호선의 굽은 부분과 제2 방향으로 뻗은 부분은 상기 화소의 길이를 단위로 하여 반복적으로 나타나고 있는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 부화소는 상기 제2 신호선의 양쪽에 각각 위치하고, 상기 화소 전극은절개되어 상기 부화소에 각각 위치하는 제1 및 제2 화소 전극을 포함하며 상기 박막 트랜지스터는 상기 제1 및 제2 화소 전극과 각각 연결되어 있는 제1 및 제2 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제3 신호선의 분지는 상기 제2 신호선의 양쪽에 각각 배치되어 있으며, 상기 제1 및 제2 화소 전극의 가장자리와 중첩하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제3 신호선의 분지는 상기 제1 및 제2 화소 전극과 일부 중첩하여 상기 제1 및 제2 화소 전극의 경계는 상기 제3 신호선의 분지에 위치하는 박막 트랜지스터 표시판.
  5. 제2항에서,
    상기 제1 및 제2 화소 전극은 연결부를 통하여 서로 연결되어 있는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 연결부는 상기 제2 신호선의 굽은 부분과 교차하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 제2 신호선의 굽은 부분은 2개 이상의 직선 부분을 포함하고, 상기 2개 이상의 직선 부분은 상기 제1 신호선에 대하여 실질적으로 교대로 ±45도를 이루는 박막 트랜지스터 표시판.
  8. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    적어도 일부는 상기 반도체층 위에 형성되어 있는 소스 전극을 가지며, 굽은 부분과 상기 게이트선과 직교하는 부분을 가지는 데이터선,
    적어도 일부는 상기 반도체층 위에 형성되어 있으며, 상기 게이트 전극 상부에서 상기 소스 전극과 각각 대향하고 있는 드레인 전극,
    상기 반도체층을 덮는 보호막,
    상기 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선과 인접한 변이 상기 데이터선을 따라 굽어져 있으며 적어도 두 부분으로 나뉜 제1 및 제2 화소 전극을 포함하는 화소 전극,
    상기 제1 및 제2 화소 전극과 중첩하여 유지 용량을 형성하며, 상기 데이터선의 굽은 부분과 나란히 뻗은 유지 전극을 가지는 유지 전극 배선
    을 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 데이터선의 굽은 부분은 상기 게이트선과 ±45도를 이루는 박막 트랜지스터 표시판.
  10. 제8항에서,
    상기 제1 및 제2 화소 전극은 상기 데이터선을 중심으로 양쪽에 배치되어 있으며, 상기 유지 전극은 상기 데이터선을 중심으로 양쪽에 배치되어 상기 제1 및 제2 화소 전극의 가장자리와 중첩하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 유지 전극은 상기 제1 및 제2 화소 전극과 일부만 중첩되어 상기 유지 제1 및 제2 화소 전극의 경계는 상기 유지 전극의 상부에 위치하는 박막 트랜지스터 표시판.
  12. 제8항에서,
    상기 제1 및 제2 화소 전극은 연결부를 통하여 서로 연결되어 있는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 연결부는 제1 및 제2 화소 전극과 동일한 층으로 이루어져 있는 박막 트랜지스터 표시판.
  14. 제12항에서,
    상기 연결부는 상기 게이트선과 동일한 층으로 이루어져 있으며, 상기 데이터선과 교차하여 상기 제1 및 제2 화소 전극을 서로 연결하는 박막 트랜지스터 표시판.
  15. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있고 굴절부를 가지는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있는 화소 전극,
    상기 화소 전극과 중첩하여 유지 용량을 형성하며, 상기 제2 신호선과 나란하게 배치되어 있는 분지를 가지는 제3 신호선,
    상기 제1 신호선, 상기 제2 신호선 및 상기 화소 전극과 연결되어 있는 박막 트랜지스터,
    상기 제1 절연 기판과 대향하고 있는 제2 절연 기판,
    상기 제2 절연 기판 위에 형성되어 있는 공통 전극,
    상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 일측에 형성되어 있는 도메인 분할 수단,
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입되어 있는 액정층
    을 포함하고, 상기 화소는 적어도 두 개의 부화소로 나뉘어 있고, 상기 액정층의 액정 분자는 상기 도메인 분할 수단에 의하여 복수의 도메인으로 분할 배향되고 상기 도메인의 장변은 인접한 상기 제2 신호선의 굴절부와 실질적으로 나란한 액정 표시 장치.
  16. 제15항에서,
    상기 액정층에 포함되어 있는 액정 분자는 음의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 기판에 대하여 수직으로 배향되어 있는 액정 표시 장치.
  17. 제15항에서,
    상기 도메인 분할 수단은 상기 공통 전극 상부에 형성되어 있는 돌기 또는 상기 화소 전극 또는 상기 공통 전극에 형성되어 있는 절개부인 액정 표시 장치.
KR1020030049027A 2003-05-13 2003-07-18 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치 Expired - Lifetime KR101071254B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030049027A KR101071254B1 (ko) 2003-07-18 2003-07-18 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
JP2004141931A JP4550484B2 (ja) 2003-05-13 2004-05-12 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
CN2004100552802A CN1573488B (zh) 2003-05-13 2004-05-13 液晶显示器及其薄膜晶体管阵列面板
TW093113455A TWI349129B (en) 2003-05-13 2004-05-13 Liquid crystal display and thin film transistor array panel therefor
US10/844,538 US7206054B2 (en) 2003-05-13 2004-05-13 LCD with bent split pixel electrodes with transistor for each partition
US11/734,089 US7995017B2 (en) 2003-05-13 2007-04-11 Liquid crystal display and thin film transistor array panel therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049027A KR101071254B1 (ko) 2003-07-18 2003-07-18 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20050010138A true KR20050010138A (ko) 2005-01-27
KR101071254B1 KR101071254B1 (ko) 2011-10-10

Family

ID=37222599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049027A Expired - Lifetime KR101071254B1 (ko) 2003-05-13 2003-07-18 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치

Country Status (1)

Country Link
KR (1) KR101071254B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1688531A1 (en) 2005-02-03 2006-08-09 Lg Electronics Inc. Drum type washing and drying machine
US7502089B2 (en) 2005-07-15 2009-03-10 Samsung Electronics Co., Ltd Liquid crystal display
CN113013191A (zh) * 2019-12-20 2021-06-22 三星显示有限公司 显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1688531A1 (en) 2005-02-03 2006-08-09 Lg Electronics Inc. Drum type washing and drying machine
US7502089B2 (en) 2005-07-15 2009-03-10 Samsung Electronics Co., Ltd Liquid crystal display
US7973901B2 (en) 2005-07-15 2011-07-05 Samsung Electronics Co., Ltd. Liquid crystal display
CN113013191A (zh) * 2019-12-20 2021-06-22 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
KR101071254B1 (ko) 2011-10-10

Similar Documents

Publication Publication Date Title
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
US7379142B2 (en) Liquid crystal display
US7995017B2 (en) Liquid crystal display and thin film transistor array panel therefor
KR100366770B1 (ko) 액정 표시 장치
KR20050014414A (ko) 다중 도메인 액정 표시 장치
KR20050068538A (ko) 다중 도메인 액정 표시 장치
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
US7408200B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20050036128A (ko) 다중 도메인 액정 표시 장치
KR20050077571A (ko) 다중 도메인 액정 표시 장치
TWI390317B (zh) 液晶顯示器及其薄膜電晶體陣列面板
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101061848B1 (ko) 박막 트랜지스터 패널 및 이를 포함하는 다중 도메인 액정표시 장치
KR101071254B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
KR101071253B1 (ko) 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR100980018B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101122227B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20160087031A (ko) 곡면 액정 표시 장치 및 그 제조 방법
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20100118556A (ko) 액정 표시 장치 및 그의 박막 트랜지스터 표시판
KR20060003186A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20050016833A (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050015520A (ko) 다중 도메인 액정 표시 장치
KR20050017033A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030718

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080708

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030718

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100223

Patent event code: PE09021S01D

AMND Amendment
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20100920

Patent event code: PE09021S02D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110530

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100920

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20100223

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20110615

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20110530

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20110801

Appeal identifier: 2011101003905

Request date: 20110615

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20110615

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20110615

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20101122

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20100524

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20110801

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20110718

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190822

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 11

End annual number: 11

PC1801 Expiration of term

Termination date: 20240118

Termination category: Expiration of duration