KR101061848B1

KR101061848B1 - 박막 트랜지스터 패널 및 이를 포함하는 다중 도메인 액정표시 장치

Info

Publication number: KR101061848B1
Application number: KR1020040072221A
Authority: KR
Inventors: 안순일; 송유리
Original assignee: 삼성전자주식회사
Priority date: 2004-09-09
Filing date: 2004-09-09
Publication date: 2011-09-02
Anticipated expiration: 2024-09-09
Also published as: CN1746752A; KR20060023393A; CN100437300C; US8755014B2; US20060059837A1

Abstract

본 발명의 실시예에 따른 액정 표시 장치는 게이트 전극을 가지는 게이트선을 포함하는 게이트선, 게이트선을 덮는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있으며 소스 전극을 가지는 데이터선, 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극, 데이터선 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 제1 절개부를 가지는 화소 전극을 포함하는 박막 트랜지스터 패널과 화소 전극의 제1 절개부와 일정한 간격으로 배치되어 있는 제2 절개부를 가지는 공통 전극이 형성되어 있는 공통 전극 패널을 가진다. 이때, 화소의 중앙에 위치하는 도메인 분할 수단으로 사용되는 제1 절개부는 데이터선과 평행한 도메인 분할 수단간의 간격에 대하여 적어도 1/2 이상의 길이를 가지며, 더욱 바람직하게는 1:1 이상의 길이를 가진다.

액정표시장치, 도메인분할수단, 응답속도, 텍스쳐

Description

박막 트랜지스터 패널 및 이를 포함하는 다중 도메인 액정 표시 장치{THIN TRANSISTOR ARRAY PANEL AND MULTI-DOMAIN LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 패널의 배치도이고,

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 공통 전극 패널의 배치도이고,

도 3 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,

도 4는 도 3의 IV-IV'선에 대한 단면도이고,

도 5는 화소의 중앙을 가로지르는 절개부 중 일부인 도메인 분할 수단의 구조를 구체적으로 도시한 배치도이고,

도 6 내지 도 8은 도 3에서 A, B, C 부분을 확대하여 도시한 배치도이고,

도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,

도 10은 도 7의 액정 표시 장치를 VIII-VIII' 선을 따라 잘라 도시한 단면도이고,

도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,

도 12는 도 11의 액정 표시 장치를 XII-XII'선을 따라 절단한 단면도이다.

본 발명은 박막 트랜지스터 패널 및 이를 포함하는 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 모드의 박막 트랜지스터 패널 및 이를 포함하는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하여 화소를 다중 도메인으로 분할하는 방법이 유력시되고 있다.

그런데 돌기나 절개 패턴을 가지는 수직 배향 모드의 액정 표시 장치는 액정 의 응답 속도를 줄이는데 있어서 한계가 있다. 그 원인 중 하나는 휘도를 확보하기 위해 구동 전압을 증가시키는 경우에는 데이터선과 화소 전극 사이에 형성되는 전계에 의한 액정 배열의 왜곡으로 인하여 화소 가장자리의 액정에까지 영향을 미쳐서 액정에 응답 시간을 지연시키게 된다. 또한, 개구율을 확보하기 위해 절개부 사이의 간격을 넓게 설계할 때는 각각의 도메인마다 상대적으로 데이터선과 평행하게 마주하는 부분이 증가할 뿐만 아니라, 화소 전극 또는 공통 전극의 절개부에서 형성되는 테두리 전계(fringe field)의 효과가 상대적으로 줄어들어 응답 시간 지연이 발생한다.

본 발명이 이루고자 하는 다른 기술적 과제는 화소의 개구율을 확보하면서 액정 분자의 액정의 응답 속도를 향상시킬 수 있는 박막 트랜지스터 패널 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.

이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 패널의 화소 전극은 데이터선과 평행하지 않은 경계를 가지며, 화소의 중앙에서 가로지르는 절개부 중 데이터선과 45°를 이루어 도메인 분할 수단으로 사용하는 사선 경계선은 데이터선에 평행한 도메인 분할 수단간의 간격에 대하여 적어도 1/2 이상의 길이를 가지며, 더욱 바람직하게는 1:1 이상의 길이를 가진다.

더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 패널에는 절연 기판 위에 제1 신호선 및 제1 신호선과 절연되어 교차하는 제2 신호선이 형성되어 있 다. 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역에는 화소 전극과 제1 신호선, 제2 신호선 및 화소 전극에 3단자가 각각 전기적으로 연결되어 있는 박막 트랜지스터가 형성되어 있으며, 화소를 적어도 둘 이상으로 분할하는 도메인 분할 수단이 형성되어 있다. 이때, 화소의 중앙에 위치하는 도메인 분할 수단은 제2 신호선과 평행한 도메인 분할 수단간의 간격에 대하여 적어도 1/2 이상의 길이를 가진다.

화소의 중앙에 위치하는 도메인 분할 수단은 제2 신호선과 평행한 도메인 분할 수단간의 간격에 대하여 적어도 1:1 이상의 길이를 가지는 것이 더욱 바람직하며, 도메인 분할 수단은 상기 화소 전극의 절개부일 수 있으며, 절개부는 제1 신호선에 대하여 45°를 이룬다.

본 발명의 다른 실시예에 따른 박막 트랜지스터 패널에는 절연 기판 위에 게이트 전극을 포함하는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층이 형성되어 있다. 게이트 절연막 상부에는 적어도 일부가 반도체층 위에 위치하는 소스 전극을 포함하는 데이터선이 형성되어 있고, 적어도 일부가 반도체층 위에 위치하는 소스 전극과 대향하는 드레인 전극이 형성되어 있다. 데이터선 및 드레인 전극 위에는 보호막이 형성되어 있고, 그 상부에는 도메인 분할 수단인 절개부를 가지며, 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 게이트선과 데이터선으로 둘러싸인 화소의 중앙에 위치하는 절개부는 제2 데이터선과 평행한 절개부간의 간격에 대하여 적어도 1/2 이상의 길이를 가지며, 더욱 바람직하게는 1:1 이상의 길이를 가진다.

절개부는 게이트선에 대하여 45°를 이루고, 절개부는 게이트선과 평행한 화소의 이등분선에 대하여 거울상 대칭을 이루는 것이 바람직하다.

본 발명의 한 실시예에 따른 액정 표시 장치는, 제1 신호선, 제1 신호선과 절연되어 교차하는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 각 화소마다 형성되어 있는 화소 전극, 제1 신호선, 제2 신호선, 화소 전극에 삼단자가 연결된 박막 트랜지스터를 가지는 제1 패널과 화소 전극과 마주하는 공통 전극이 형성되어 있는 제2 패널과 제1 패널과 제2 패널 사이에 형성되어 있는 액정층을 포함한다. 여기서, 제1 패널과 제2 패널 중의 적어도 일측에는 액정층의 액정 분자를 화소에서 다수의 도메인으로 분할하는 다수의 도메인 분할 수단이 형성되어 있는데, 화소의 중앙에 위치하는 도메인 분할 수단은 제2 신호선과 평행한 도메인 분할 수단간의 간격에 대하여 적어도 1/2 이상의 길이를 가진다. 더욱 바람직하게, 화소의 중앙에 위치하는 도메인 분할 수단은 제2 신호선과 평행한 상기 도메인 분할 수단간의 간격에 대하여 적어도 1:1 이상의 길이를 가진다.

도메인 분할 수단은 화소 전극 또는 공통 전극의 절개부이며, 절개부는 제1 신호선에 대하여 45°를 이룬다.

절개부는 화소 전극이 가지는 다수의 제1 절개부와 공통 전극이 가지는 다수의 제2 절개부를 포함하는데, 절개부는 제1 신호선과 평행한 화소의 이등분선을 중심으로 양쪽에 화소를 5개의 도메인으로 분할하는 것이 바람직하다.

제1 절개부와 제2 절개부는 교대로 배치되어 있으며, 화소의 중심에서는 상기 제1 절개부가 연속하여 배치되어 있는 것이 바람직하다.

제1 및 제2 절개부는 제1 신호선에 대하여 실질적으로 ±45도를 이룰 때, 제1 및 제2 패널의 바깥 면에 각각 부착되어 있으며, 제1 신호선 및 제2 신호선과 평행한 편광축을 가지는 제1 및 제2 편광판을 더 포함한다.

이때, 화소의 중앙에서 제1 절개부와 만나는 화소 전극의 경계선은 편광축에 대하여 수직하거나 평행하지 않는 것이 바람직하고, 제2 절개부는 제1 신호선 및 제2 신호선과 평행한 단부를 포함하며, 제2 신호선과 평행한 단부는 편광축에 수직하거나 평행하지 안은 경계선을 가지는 것이 바람직하다.

화소 전극 또는 공통 전극은 편광축에 수직하거나 평행하지 않은 다수의 슬릿을 포함할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 패널 및 이를 포함하는 다중 도메인 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 패널의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 패널의 구조를 도시한 배치도이고, 도 3은 도 1 및 도 2의 패널을 정렬하여 완성한 한 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 잘라 도시한 단면도이다. 도 5는 화소의 가운데 부분에 위치하는 하나의 도메인의 구조를 구체적으로 도시한 배치도이고, 도 6 내지 도 8은 도 3에서 A, B, C 부분을 확대하여 도시한 배치도이다.

액정 표시 장치는 하측의 박막 트랜지스터 패널(100)과 이와 마주보고 있는 상측의 공통 전극 패널(200) 및 이들 사이에 형성되어 있으며, 두 패널(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)을 포함한다. 이때, 각각의 패널(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자(310)를 패널(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하나, 그렇지 않을 수도 있다. 또한, 상부 패널(200)과 하부 패널(100)의 바깥 면에는 각각 상부 및 하부 편광판(22, 12)이 부착되어 있다.

박막 트랜지스터 패널(100)은 유리등의 절연 기판(110)을 포함하고, 그 기판(110) 위에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193, 194, 195)를 가지고 있는 화소 전 극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 턴-온(turn-on)/턴-오프(turn-off)된다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.

공통 전극 패널(200)은 유리등의 투명한 절연 기판(210)을 포함하고, 그 기판(210) 위에는 개구부를 가지며 서로 이웃하는 화소 사이에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273, 274)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273, 274)로 인해 발생하는 빛샘을 방지하기 위함이다.

다음은 박막 트랜지스터 패널(100)에 대하여 좀 더 상세히 설명한다.

박막 트랜지스터 패널(100)에는 하부 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 게이트선(121)에는 게이트 전극(124)은 돌기의 형태로 형성되어 있고, 본 실시예와 같이 게이트선(121)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가질 수 있다. 이때 게이트선(121)의 끝 부분(129)은 다른 부분보다 넓은 폭은 가지는 것이 바람직하며, 게이트선(121)의 끝 부분은 기판(110) 상부에 직접 형성되어 있는 게이트 구동 회로의 출력단에 직접 연결될 수 있다.

절연 기판(110) 위에는 게이트선(121)과 동일한 층으로 유지 전극 배선이 형성되어 있다. 각 유지 전극 배선은 화소 영역의 가장자리에서 게이트선(121)과 나란하게 뻗어 있는 유지 전극선(131)과 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode, 133a, 133b, 133c, 133d)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c, 133d)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 유지 전극선(131)에 의하여 서로 연결되어 있는 세로부(133a, 133b)와 이후에 형성되는 화소 전극(190)의 절개부(191, 192, 194, 195)와 중첩하며 세로부(133a, 133b)를 연결하는 사선부(133c, 133d)로 이루어진다. 이때, 유지 전극 배선은 한 벌의 유지 전극(133a, 133b, 133c, 133d)을 가지지 않을 수 있으며, 필요에 따라 다양한 모양으로 변형시킬 수 있다.

게이트선(121) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta 또는 Mo 등의 금속 따위로 만들어진다. 도 4에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 다중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극 배선(131, 133a, 133b, 133c, 133d)을 만들 수 있다.

게이트선(121)과 유지 전극 배선(131, 133a, 133b, 133c, 133d)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.

게이트선(121)과 유지 전극 배선(131, 133a, 133b, 133c, 133d)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 데이터선(171)으로부터 확장된 소스 전극(source electrode)(173)을 가진다. 데이터선(171)의 한쪽 끝 부분에 위치한 접촉부(179)는 외부로부터의 화상 신호를 데이터선(171)에 전달한다. 또, 게이트 절연막(140) 위에는 게이트선(121)과 중첩하는 다리부 금속편(172)이 형성되어 있다.

데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta 또는 Mo 등의 도전 물질로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.

데이터선(171), 드레인 전극(175)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)을 향하여 확장된 채널부(154)를 가진다.

반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이에는 상호간의 접촉 저항을 감소시키기 위한 복수의 선형 저항성 접촉 부재(ohmic contact)(161)와 섬 형의 저항성 접촉 부재(165)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어지며, 분지로 뻗은 저항성 접촉 부재(163)를 가지며, 섬형의 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 저항성 접촉 부재(163)와 마주한다.

데이터선(171) 및 드레인 전극(175) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 또는 질화 규소 따위로 이루어진 보호막(180)이 형성되어 있다.

보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(185, 182)이 구비되어 있다. 한편, 게이트선(121)의 끝 부분(129)도 외부의 구동 회로와 연결되기 위한 접촉부를 가지는데, 복수의 접촉 구멍(181)이 게이트 절연막(140)과 보호막(180)을 관통하여 게이트선(121)의 끝 부분(129)을 드러낸다.

보호막(180) 위에는 절개부(191, 192, 193, 194, 195)를 가지는 복수의 화소 전극(190)을 비롯하여 복수의 데이터 접촉 보조 부재(82, 81)가 형성되어 있다. 화소 전극(190)과 데이터 접촉 보조 부재(81, 82)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체를 사용하여 형성한다.

화소 전극(190)에 형성되어 있는 절개부(191, 192, 193, 194, 195)는 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부 (193)와 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개부(191, 192, 194, 195)를 포함한다. 절개부(193)는 화소 전극(190)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 대칭적으로 확장되어 모따기 모양을 이루고 있는데, 데이터선(171)에 45°를 이루는 경계선(193a)은 사선 절개부(191, 192, 194, 195)와 평행하며 도메인 분할 수단 역할을 한다. 이때, 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.

이 때, 화소의 하부 영역 사선 절개부(191, 192)와 상부 영역 사선 절개부(194, 195)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.

이러한 화소 전극(190)에서, 도 5에서 보는 바와 같이, 화소의 중앙에서 가로지르는 절개부(193) 중 데이터선(171)과 45°를 이루어 도메인 분할 수단으로 사용하는 사선 경계선(193a)의 길이(W2)는 데이터선(171)에 평행한 도메인 분할 수단간의 간격(W1)에 대하여 적어도 1/2 이상이며, 더욱 바람직하게는 1:1 이상의 길이를 가진다.

또한, 도 7에서 보는 바와 같이 사선 경계선(193a)에서 이어지는 화소 전극(190)의 외곽 경계선(190b)은 데이터선(171)에 대하여 평행하지 않고 절개부(191, 192, 194, 195)인 도메인 분할 수단이 기울어진 방향으로 경사진 경계선(190b)을 가진다.

또, 화소 전극(190)과 동일한 층에는 게이트선(121)을 건너 서로 이웃하는 화소의 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 다리부 금속편(172)과 중첩하고 있으며, 이들은 서로 전기적으로 연결할 수도 있다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 배선은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.

한편, 박막 트랜지스터 패널(100)과 마주하는 공통 전극 패널(200)에는 상부의 절연 기판(210)에 화소 가장자리에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 전면적으로 평탄화막(250)이 형성되어 있고, 그 상부에는 절개부(271, 272, 273, 274)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.

공통 전극(270)의 한 벌의 절개부(271, 272, 273, 274)는 화소 전극(190)의 절개부(191, 192, 193, 194, 195) 중 게이트선(121)에 대하여 45°를 이루는 부분 (191, 192, 194, 195)과 교대로 배치되어 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.

이때, 도 6에서 보는 바와 같이 세로 방향 단부는 데이터선(171) 또는 유지 전극(133b) 또는 화소 전극(190)의 외곽 경계선과 평행하지 않고, 도메인 분할 수단인 절개부(191, 192, 194, 195, 271, 272, 273, 274)가 기울어진 방향으로 기울어진 경계선(273a)을 가진다.

이상과 같은 구조의 박막 트랜지스터 패널과 공통 전극 패널을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.

박막 트랜지스터 패널(100)과 공통 전극 패널(200)을 정렬한 다음, 공통 전극(270)과 화소 전극(190)에 전계가 인가된 상태에서 화소의 액정 분자들은 절개부(191, 192, 193, 194, 195, 271, 272, 273, 274)의 경계 및 화소 전극(190)의 가장자리 경계에서 형성되는 프린지 필드에 의해 복수의 도메인을 형성한다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 6개로 나뉘며, 각각의 도메인은 길쭉하게 형성되어 폭과 길이를 가진다.

본 실시예에서는 화소 전극(190)의 절개부(191, 192, 193, 194, 195)와 공통 전극(270)의 절개부(271, 272, 273, 274) 사이의 간격 및 화소 중심에서 절개부(194)의 경계선과 절개부(193)의 사선 경계선(193a) 사이의 거리(W3), 즉 각각의 도메인 폭은 20㎛ 이하의 범위로 설계하여, 게이트선과 평행한 화소의 중앙을 중심 으로 화소의 상부 및 하부에는 5 도메인이 각각 형성된다.

그러므로, 화소 전극(190)의 절개부(191, 192, 193, 194, 195)와 공통 전극(270)의 절개부(271, 272, 273, 274)는 도메인을 분할 배향하는 도메인 규제 수단으로서 작용하며, 도메인 규제 수단으로 절개부(271, 272, 273, 274, 191, 192, 193, 194, 195) 대신 화소 전극(190)의 상부 또는 공통 전극(270)의 하부에 무기 물질 또는 유기 물질로 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.

본 실시예에 따른 액정 표시 장치에서 편광판(12, 22)의 편광축은 서로 수직하게 배치되며, 편광축은 게이트선(121) 및 데이터선(171)과 평행하게 배치한다.

이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 앞에서 설명한 바와 같이, 화소의 중앙에서 가로지르는 절개부(193) 중 데이터선(171)과 45°를 이루어 도메인 분할 수단으로 사용하는 사선 경계선(193a)의 길이(W2)가 데이터선(171)에 평행한 도메인 분할 수단간의 간격(W1)에 대하여 적어도 1/2 이상의 길이를 가지고 있다. 따라서, 화소의 중앙에 위치하는 액정 분자들은 화소 전극(190)과 데이터선(171) 사이에 형성되는 전기장에 대한 영향보다는 사선 경계선(193a)에 의해 형성되는 프린지 필드에 의해 제어되며, 이를 통하여 화소의 중앙에서 발생하는 텍스쳐를 최소화할 수 있고, 액정의 응답 시간이 지연되는 것을 최소화할 수 있다.

또한, 데이터선(171)과 평행한 절개부(271, 272, 273)의 세로부가 도메인 분할 수단이 기울어진 방향으로 뻗어 편광축과 평행하지 않은 경계선(273a)을 가지고 있어, 이에 인접하게 위치하는 액정 분자들은 경계선(273a)에 의한 프린지 필드의 영향으로 액정층을 통과하는 빛에 대하여 위상 지연(retardation)을 유도함으로써, 이 부분 부분에서 텍스쳐 발생하는 것을 최소화할 수 있다.

한편, 본 발명의 다른 실시예에서는 도 8에서 보는 바와 같이, 데이터선(171)과 평행한 절개부(271, 272, 273, 274)의 세로부와 중첩하는 화소 전극(190)이 도메인 규제 수단이 기울어진 방향 또는 편광축과 평행하지 않은 방향으로 뻗은 다수의 슬릿을 포함하는 슬릿(c)을 가질 수 있다. 이때, 슬릿은 공통 전극(270)의 절개부(271, 272, 273, 274)의 세로부에 배치할 수 있다. 이러한 슬릿 패턴에 인접하게 위치하여 슬릿이 뻗은 방향으로 배열되어 있는 액정 분자들은 액정층을 통과하는 빛에 대하여 위상 지연(retardation)을 유도함으로써, 텍스쳐가 발생하는 것을 최소화할 수 있다.

이때, 슬릿(c)은 공통 전극(270)에 배치할 수도 있다.

한편, 본 발명의 실시예에서 박막 트랜지스터 패널은 다른 모양을 가질 수 있고, 이에 대한 실시예를 도면을 참조하여 구체적으로 설명하기로 한다.

도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 패널을 포함하는 액정 표시 장치의 배치도이고, 도 10은 도 9의 액정 표시 장치를 X-X' 선을 따라 잘라 도시한 단면도이다.

도 9 내지 도 10에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 패널의 층상 구조는 대개 도 1 내지 도 4에 도시한 액정 표시 장치의 박막 트랜지스터 패널의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게 이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 181, 185)이 형성되어 있으며, 그 상부에는 화소 전극(190)과 접촉 보조 부재(81, 82)가 형성되어 있다.

그러나, 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.

이러한 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 패널은 제조 공정에서 데이터선(171)과 반도체(151)를 부분적으로 위치에 따라 다른 두께를 가지는 감광막 패턴을 이용한 사진 식각 공정으로 함께 패터닝하여 형성한 것이다.

한편, 이러한 본 발명의 실시예에 따른 액정 표시 장치의 구조에서 색 필터(230)가 공통 전극 패널(200)에 배치되어 있지만, 박막 트랜지스터 패널(100)에 배 치할 수 있으며, 이 경우에는 게이트 절연막(140) 또는 보호막(180)의 하부에 형성될 수 있다. 이에 대하여 도면을 참조하여 하나의 실시예를 구체적으로 설명하기로 한다.

도 11은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 패널을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고, 도 12는 도 11의 액정 표시 장치를 XII-XII' 선을 따라 절단한 단면도이다.

도 11 및 도 12에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 패널의 층상 구조는 대개 도 1 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 패널의 층상 구조와 동일하다.

하지만, 보호막(180)의 하부에는 적, 녹 및 청의 색 필터(230R, 230G, 230B)가 화소에 순차적으로 형성되어 있다. 적, 녹, 청의 색 필터(230R, 230G, 230B)는 각각 데이터선(171) 상부에 경계를 두고 있으며 화소 열을 따라 세로로 길게 형성되어 있으며, 서로 이웃하는 색 필터가 데이터선(171) 위에서 서로 부분적으로 중첩되어 있어서 데이터선(171) 위에서 언덕을 이룰 수 있다. 이때, 서로 중첩되어 있는 적, 녹, 청의 색 필터(230R, 230G, 230B)는 서로 이웃하는 화소 영역 사이에서 누설되는 빛을 차단하는 블랙 매트릭스의 기능을 가질 수 있다. 따라서, 본 실시예에 따른 액정 표시 장치용 공통 전극 패널에는 블랙 매트릭스가 생략되어 공통 전극(270)만 형성될 수 있다.

이상과 같이, 본 발명의 실시예에서는 선경사막을 추가하여 액정 분자에 기 울기를 부여함으로써 액정의 응답 속도를 향상시켜 동영상 구현이 가능한 액정 표시 장치를 제작할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

절연 기판,

상기 절연 기판 위에 형성되어 있는 제1 신호선,

상기 제1 신호선과 절연되어 교차하는 제2 신호선,

상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 화소 전극,

상기 제1 신호선, 상기 제2 신호선 및 상기 화소 전극에 3단자가 각각 전기적으로 연결되어 있는 박막 트랜지스터,

상기 화소를 적어도 둘 이상으로 분할하는 도메인 분할 수단을 포함하며,

상기 화소의 중앙에 위치하는 도메인 분할 수단은 상기 제2 신호선과 평행한 상기 도메인 분할 수단간의 간격에 대하여 적어도 1/2 이상의 길이를 가지고,

상기 화소 전극은 상기 제2 신호선과 평행한 변을 포함하고, 상기 제2 신호선과 평행한 상기 화소 전극의 변에 복수의 슬릿이 위치하는 박막 트랜지스터 패널.
제1항에서,

상기 화소의 중앙에 위치하는 도메인 분할 수단은 상기 제2 신호선과 평행한 상기 도메인 분할 수단간의 간격에 대하여 적어도 1:1 이상의 길이를 가지는 박막 트랜지스터 패널.
삭제
삭제
절연 기판,

상기 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,

상기 게이트선 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있는 반도체층,

상기 게이트 절연막 상부에 형성되어 있으며 적어도 일부가 상기 반도체층 위에 형성되어 있는 소스 전극을 포함하는 데이터선,

적어도 일부가 상기 반도체층 위에 형성되어 있으며 상기 소스 전극과 대향하는 드레인 전극,

상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막,

상기 보호막 위에 형성되어 있고 도메인 분할 수단인 절개부를 가지며, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,

상기 게이트선과 상기 데이터선으로 둘러싸인 화소의 중앙에 위치하는 상기 절개부는 상기 데이터선과 평행한 상기 절개부간의 간격에 대하여 적어도 1/2 이상의 길이를 가지고,

상기 화소 전극은 상기 데이터선과 평행한 변을 포함하고, 상기 데이터선과 평행한 상기 화소 전극의 변에 복수의 슬릿이 위치하는 박막 트랜지스터 패널.
제5항에서,

상기 화소의 중앙에 위치하는 절개부는 상기 데이터선과 평행한 상기 절개부간의 간격에 대하여 적어도 1:1 이상의 길이를 가지는 박막 트랜지스터 패널.
삭제
삭제
제1 신호선, 상기 제1 신호선과 절연되어 교차하는 제2 신호선, 상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소마다 형성되어 있는 화소 전극, 상기 제1 신호선, 상기 제2 신호선, 상기 화소 전극에 삼단자가 연결된 박막 트랜지스터를 가지는 제1 패널,

상기 화소 전극과 마주하는 공통 전극이 형성되어 있는 제2 패널,

상기 제1 패널과 상기 제2 패널 사이에 형성되어 있는 액정층,

상기 제1 패널과 상기 제2 패널 중의 적어도 일측에 형성되어 있으며, 상기 액정층의 액정 분자를 상기 화소에서 다수의 도메인으로 분할하는 다수의 도메인 분할 수단을 포함하며,

상기 화소의 중앙에 위치하는 도메인 분할 수단은 상기 제2 신호선과 평행한 상기 도메인 분할 수단간의 간격에 대하여 적어도 1/2 이상의 길이를 가지고,

상기 화소 전극은 상기 제2 신호선과 평행한 변을 포함하고, 상기 제2 신호선과 평행한 상기 화소 전극의 변에 복수의 슬릿이 위치하는 액정 표시 장치.
제9항에서,

상기 화소의 중앙에 위치하는 도메인 분할 수단은 상기 제2 신호선과 평행한 상기 도메인 분할 수단간의 간격에 대하여 적어도 1:1 이상의 길이를 가지는 액정 표시 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제