KR20040046704A - method for fabricating storage node electrodes in capacitor - Google Patents
method for fabricating storage node electrodes in capacitor Download PDFInfo
- Publication number
- KR20040046704A KR20040046704A KR1020020074703A KR20020074703A KR20040046704A KR 20040046704 A KR20040046704 A KR 20040046704A KR 1020020074703 A KR1020020074703 A KR 1020020074703A KR 20020074703 A KR20020074703 A KR 20020074703A KR 20040046704 A KR20040046704 A KR 20040046704A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- storage node
- film
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000003860 storage Methods 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 캐패시터의 스토리지노드 전극 분리 공정에서, 스토리지노드 전극 구조를 덮고 있는 감광막 제거 공정을 단순화할 수 있는 캐패시터의 스토리지노드 전극 형성 방법에 관해 개시한 것으로서, 반도체 기판 상에 스토리지노드 콘택을 가진 층간절연막을 형성하는 단계와, 층간절연막을 포함한 기판 상에 다결정 실리콘막을 형성하는 단계와, 상기 구조의 기판을 포토 장비로 이송시키는 단계와, 기판 상에 감광막을 도포하는 단계와, 감광막을 디포커스 상태에서 노광 및 현상하여 상기 감광막의 소정 두께를 제거하는 단계와, 감광막 제거 공정이 완료된 기판을 식각 챔버 내로 이송시키는 단계와, 식각 챔버 내에서 층간절연막이 노출되는 시점까지 상기 다결정 실리콘막을 전면 식각하여 스토리지노드 전극을 형성하는 단계를 포함한다.The present invention discloses a method of forming a storage node electrode of a capacitor, which can simplify a process of removing a photoresist film covering a storage node electrode structure in a storage node electrode separation process of a capacitor, and has an interlayer having a storage node contact on a semiconductor substrate. Forming an insulating film, forming a polycrystalline silicon film on a substrate including an interlayer insulating film, transferring the substrate having the structure to a photo equipment, applying a photosensitive film on the substrate, and defocusing the photosensitive film. Exposing and developing the photoresist to remove the predetermined thickness of the photoresist, transferring the substrate having the photoresist removal process into the etching chamber, and etching the entire polysilicon layer until the interlayer insulating layer is exposed in the etching chamber. Forming a node electrode.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 캐패시터의 스토리지노드 전극 분리 공정에서, 스토리지노드 전극 구조를 덮고 있는 감광막 제거 공정을 단순화할 수 있는 캐패시터의 스토리지노드 전극 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a storage node electrode of a capacitor which can simplify a process of removing a photoresist film covering a storage node electrode structure in a storage node electrode separation process of a capacitor. .
도 1a 내지 도 1e는 종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the prior art.
종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 도 1에 도시된 바와 같이, 먼저, 도전 플러그(3)를 구비한 반도체 기판(1)을 제공한다. 이어, 상기 기판 상에 층간절연막(5)을 형성한 후, 상기 층간절연막을 선택 식각하여 도전 플러그(3)를 노출시키는 스토리지노드 콘택(6)을 형성한다.In the method of forming a storage node electrode of a capacitor according to the prior art, as shown in FIG. 1, first, a semiconductor substrate 1 having a conductive plug 3 is provided. Subsequently, after the interlayer dielectric layer 5 is formed on the substrate, the interlayer dielectric layer is selectively etched to form a storage node contact 6 exposing the conductive plug 3.
그런 다음, 상기 스토리지노드 콘택(6)을 포함한 기판 전면에 다결정 실리콘막(7)을 형성한다.Then, a polycrystalline silicon film 7 is formed on the entire surface of the substrate including the storage node contact 6.
도 2는 도 1b의 SEM사진이다. 또한, 도 3은 도 1c의 SEM사진이고, 도 4는 도 1c 상태의 공정평면을 보인 SEM사진이다.FIG. 2 is an SEM photograph of FIG. 1B. 3 is an SEM photograph of FIG. 1C, and FIG. 4 is an SEM photograph showing a process plane of the FIG. 1C state.
이 후, 상기 기판을 포토장비 내로 이송시킨 다음, 도 1b 및 도 2에 도시된 바와 같이, 상기 구조에 감광막(9)을 0.84㎛ 두께로 두껍게 도포한다. 이어서, 상기 감광막을 포함한 기판을 식각 챔버(미도시) 내로 이송시킨 다음, 도 1c, 도 3 및 도 4에 도시된 바와 같이, 상기 감광막을 전면 식각하여 다결정 실리콘막(7)을 노출시킨다. 이때, 상기 스토리지노드 콘택 내부에는 감광막이 일부 잔류된다.(도면부호 9a참조)Thereafter, the substrate is transferred into the photo equipment, and as shown in FIGS. 1B and 2, the photoresist film 9 is thickly applied to the structure with a thickness of 0.84 μm. Subsequently, the substrate including the photoresist film is transferred into an etching chamber (not shown), and then the photoresist is etched to the entire surface as shown in FIGS. 1C, 3, and 4 to expose the polycrystalline silicon film 7. At this time, a portion of the photosensitive film remains inside the storage node contact (see reference numeral 9a).
도 5는 도 1d의 SEM사진이고, 도 6은 도 1d 상태의 공정평면을 보인 SEM사진이다.FIG. 5 is an SEM photograph of FIG. 1D, and FIG. 6 is an SEM photograph showing a process plane in the FIG. 1D state.
이어서, 도 1d, 도 5 및 도 6에 도시된 바와 같이, 상기 다결정 실리콘막을 전면 식각하여 층간절연막(5)을 노출시킴으로서, 개별적인 캐패시터로 분리시킨다.이때, 스토리지노드 콘택(6) 내부에 잔류된 다결정 실리콘막이 캐패시터의 스토리지노드 전극(S1)이 된다.Subsequently, as shown in FIGS. 1D, 5, and 6, the polycrystalline silicon film is etched entirely to expose the interlayer insulating film 5, so as to be separated into individual capacitors. At this time, remaining inside the storage node contact 6 The polycrystalline silicon film becomes the storage node electrode S1 of the capacitor.
그런 다음, 도 1e에 도시된 바와 같이, 상기 스토리지노드 전극을 포함한 기판을 감광막 스트립(strip)장비(미도시) 내로 이송시킨 다음, 스토리지노드 콘택 내부에 잔류된 감광막을 제거한다.Next, as shown in FIG. 1E, the substrate including the storage node electrode is transferred into a photoresist strip device (not shown), and then the photoresist film remaining inside the storage node contact is removed.
도 7은 종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정흐름도이다.7 is a process flowchart illustrating a method of forming a storage node electrode of a capacitor according to the prior art.
상술한 종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 도 7을 참조하여 설명하면 다음과 같다.A method of forming a storage node electrode of a capacitor according to the related art described above will be described with reference to FIG. 7.
종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 도 7에 도시된 바와 같이, 기판에 감광막 도포 공정이 완료되면, 상기 기판을 식각 챔버로 이송하여 감광막 전면 식각 공정 및 다결정 실리콘막 전면 식각 공정을 차례로 진행한다. 이 후, 식각 공정이 완료된 기판을 감광막 스트립 장비로 이송하여 잔류된 감광막을 스트립하는 공정을 진행한다.In the method of forming a storage node electrode of a capacitor according to the prior art, when the photoresist coating process is completed on a substrate, the substrate is transferred to an etching chamber to perform a photoresist front etch process and a polycrystalline silicon film front etch process. Proceed in turn. Subsequently, the substrate on which the etching process is completed is transferred to the photoresist strip equipment to proceed to strip the remaining photoresist.
그러나, 종래의 기술에서는 식각 챔버 내에서 감광막을 전면 식각하는 데에는 많은 비용 및 공정 시간이 소요되는 문제점이 있었다.However, in the related art, the entire etching of the photoresist in the etching chamber requires a lot of cost and processing time.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 감광막을 식각하는 데 소요되는 시간 및 비용을 절감할 수 있는 캐패시터의 스토리지노드 전극 형성 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of forming a storage node electrode of a capacitor which can reduce the time and cost required to etch the photosensitive film.
도 1a 내지 도 1e는 종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정단면도.1A to 1E are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the prior art.
도 2는 도 1b의 SEM사진.Figure 2 is a SEM photograph of Figure 1b.
도 3은 도 1c의 SEM사진.Figure 3 is a SEM photograph of Figure 1c.
도 4는 도 1c 상태의 공정평면을 보인 SEM사진Figure 4 is a SEM photograph showing the process plane in the state of Figure 1c
도 5는 도 1d의 SEM사진Figure 5 is a SEM photograph of Figure 1d
도 6은 도 1d 상태의 공정평면을 보인 SEM사진6 is a SEM photograph showing the process plane in the state of FIG.
도 7은 종래 기술에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정흐름도.7 is a process flowchart illustrating a method of forming a storage node electrode of a capacitor according to the prior art.
도 8은 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정흐름도.8 is a process flow diagram illustrating a method of forming a storage node electrode of a capacitor according to the present invention.
도 9a 내지 도 9d는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정단면도.9A to 9D are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the present invention.
상기 목적을 달성하기 위한 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 반도체 기판 상에 스토리지노드 콘택을 가진 층간절연막을 형성하는 단계와, 층간절연막을 포함한 기판 상에 다결정 실리콘막을 형성하는 단계와, 상기 구조의 기판을 포토 장비로 이송시키는 단계와, 기판 상에 감광막을 도포하는 단계와, 감광막을 디포커스 상태에서 노광 및 현상하여 상기 감광막의 소정 두께를 제거하는 단계와, 감광막 제거 공정이 완료된 기판을 식각 챔버 내로 이송시키는 단계와, 식각 챔버 내에서 층간절연막이 노출되는 시점까지 상기 다결정 실리콘막을 전면 식각하여 스토리지노드 전극을 형성하는 단계를 포함한 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a storage node electrode of a capacitor, the method including: forming an interlayer insulating film having a storage node contact on a semiconductor substrate; forming a polycrystalline silicon film on a substrate including the interlayer insulating film; Transferring the substrate of the structure to a photo equipment, applying a photoresist film on the substrate, exposing and developing the photoresist film in a defocused state to remove a predetermined thickness of the photoresist film, and removing the photoresist film. And transferring the substrate into the etching chamber, and forming a storage node electrode by etching the entire polycrystalline silicon layer until the interlayer insulating layer is exposed in the etching chamber.
상기 감광막을 도포하기 이전에, HMDS처리한다.Before applying the photoresist film, HMDS treatment.
상기 감광막은 아이라인용 감광막을 사용하며, 0.2∼3.0㎛ 두께로 도포한다.상기 감광막을 도포한 다음, 110℃ 온도에서 90초 동안 소프트 베이킹 공정을 실시하는 단계를 추가한다.The photoresist film is coated with an eyeline photoresist film and coated with a thickness of 0.2 to 3.0 μm. After the photoresist film is applied, a soft baking process is performed at a temperature of 110 ° C. for 90 seconds.
상기 노광 공정에서, 노광광은 KrF, ArF, EUV, 전자빔, 이온빔 및 엑스레이 중 어느 하나를 사용하며, 레티클없이 0.1∼+2.0㎛ 및 -0.1∼-2.0㎛ 중 어느 나하의 디포커스 상태에서 1∼500 mJ/Cm2 의 노광 에너지를 가지고 광을 조사한다.In the exposure process, the exposure light uses any one of KrF, ArF, EUV, electron beam, ion beam, and X-ray, and 1 to 1 in a defocus state of any one of 0.1 to +2.0 µm and -0.1 to -2.0 µm without a reticle. The light is irradiated with an exposure energy of 500 mJ / Cm 2.
상기 감광막의 노광 공정과 현상 공정 사이에 110℃ 온도에서 90초동안 PEB를 실시한다.PEB is performed at the temperature of 110 ° C. for 90 seconds between the exposure process and the development process of the photosensitive film.
상기 현상 공정은 상기 PEB 공정을 진행한 후, 2.38% TMAH용액에서 60초동안 실시한다.The developing process is carried out in a 2.38% TMAH solution for 60 seconds after the PEB process.
상기 스토리지노드 전극을 형성한 다음, 결과물을 감광막 스트립장비로 이송시키는 단계와, 잔류된 감광막을 스트립하는 단계를 추가한다.After forming the storage node electrode, the step of transferring the result to the photoresist strip equipment, and the step of stripping the remaining photoresist film is added.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 8은 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정흐름도로서, 이하에서 간략하게 설명한다.8 is a flowchart illustrating a method of forming a storage node electrode of a capacitor according to the present invention, which will be briefly described below.
본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 도 9에 도시된 바와 같이, 먼저, 기판에 스토리지노드 전극용 다결정 실리콘막 및 감광막 도포한다. 이어, 상기 기판을 감광막 스트립 장비 내로 이송시킨 다음, 디포커스 상태에서 노광 및 현상하여 감광막을 소정 두께로 제거한다. 그런 다음, 상기 감광막 제거 공정이 완료된 기판을 식각 챔버 내로 이송시킨 다음, 층간절연막의 상부 표면이 노출되는 시점까지 다결정 실리콘막을 식각함으로서 캐패시터의 스토리지노드 전극을 형성한다. 이 후, 상기 캐패시터의 스토리지노드 전극을 포함한 기판을 다시 감광막 스트립 장비 내로 이송시킨 다음, 잔류된 감광막을 제거한다.In the method of forming a storage node electrode of a capacitor according to the present invention, as shown in FIG. 9, first, a polycrystalline silicon film and a photosensitive film for a storage node electrode are coated on a substrate. Subsequently, the substrate is transferred into the photoresist strip equipment, and then exposed and developed in a defocus state to remove the photoresist to a predetermined thickness. Then, the substrate having the photoresist film removal process is transferred into the etching chamber, and then the polysilicon film is etched until the upper surface of the interlayer insulating film is exposed to form the storage node electrode of the capacitor. Thereafter, the substrate including the storage node electrode of the capacitor is transferred back into the photoresist strip equipment, and then the remaining photoresist is removed.
도 9a 내지 도 9d는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 설명하기 위한 공정단면도이다.9A to 9D are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the present invention.
상술한 본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법을 이하에서 도 9a 내지 도 9d를 참조하여 상세하게 설명한다.A method of forming a storage node electrode of a capacitor according to the present invention described above will be described in detail with reference to FIGS. 9A to 9D.
본 발명에 따른 캐패시터의 스토리지노드 전극 형성 방법은, 도 9a에 도시된 바와 같이, 먼저 도전 플러그(12)를 포함한 기판(10) 전면에 층간절연막(14)을 형성한 다음, 상기 층간절연막을 선택 식각하여 도전 플러그(12)를 노출시키는 스토리지노드 콘택(15)을 형성한다.In the method of forming a storage node electrode of a capacitor according to the present invention, as shown in FIG. 9A, an interlayer insulating film 14 is first formed on an entire surface of a substrate 10 including a conductive plug 12, and then the interlayer insulating film is selected. Etching forms a storage node contact 15 exposing the conductive plug 12.
이어, 상기 스토리지노드 콘택(15)을 포함한 기판 전면에 스토리지노드 전극 형성용 다결정 실리콘막(16)을 200Å두께로 형성한다.Subsequently, a polysilicon film 16 for forming a storage node electrode 16 is formed on the entire surface of the substrate including the storage node contact 15 to have a thickness of 200 μs.
그런 다음, 상기 결과물을 포토장비로 이송시킨 다음, 감광막(18)을 0.2∼3.0㎛ 두께로 도포하고 나서, 110℃ 온도에서 90초 동안 소프트 베이킹(soft baking) 공정(미도시)을 실시한다. 이때, 상기 감광막(18)은 화학증폭형 감광막을 주로 사용하며, 아이라인(i-line), 딥 유브(deep Ultra Violet), ArF, EUV, E-빔(beam), 엑스레이(X-ray), 이온-빔용 등의 노광광에 적용 가능한 감광막을 포함한다.Then, the resultant is transferred to a photo equipment, and then the photosensitive film 18 is applied to a thickness of 0.2 ~ 3.0㎛, and then subjected to a soft baking (not shown) for 90 seconds at 110 ℃ temperature. At this time, the photosensitive film 18 mainly uses a chemically amplified photosensitive film, i-line, deep ultra violet, ArF, EUV, E-beam, X-ray And a photosensitive film applicable to exposure light, such as for ion-beams.
한편, 상기 감광막을 도포하기 이전에, HMDS(Hexa Methyl Di Silazane)처리를 함으로서, 다결정 실리콘막과 감광막 간의 접착력을 증가시킨다.On the other hand, prior to applying the photosensitive film, by performing Hexa Methyl Di Silazane (HMDS) treatment, the adhesion between the polycrystalline silicon film and the photosensitive film is increased.
그런 다음, 9b에 도시된 바와 같이, 아이라인 노광기(미도시)에서 레티클(reticle)없이 상기 감광막에 노광 공정을 진행한다. 이때, 상기 노광 공정은 레티클없이 0.1∼+2.0㎛ 및 -0.1∼-2.0㎛ 중 어느 나하의 디포커스 상태에서 1∼500 mJ/Cm2 의 노광 에너지를 가지고 노광광을 조사한다. 또한, 상기 노광광으로는 KrF, ArF, EUV, 전자빔, 이온빔 및 엑스레이 중 어느 하나를 사용한다.Then, as shown in 9b, an exposure process is performed on the photosensitive film without an reticle in an eyeline exposure machine (not shown). At this time, the exposure step irradiates the exposure light with an exposure energy of 1 to 500 mJ / Cm 2 in a defocus state of any of 0.1 to +2.0 µm and -0.1 to -2.0 µm without a reticle. As the exposure light, any one of KrF, ArF, EUV, electron beam, ion beam, and X-ray is used.
이 후, 상기 노광 완료된 감광막에 110℃ 온도에서 90초동안 PEB(Post Exposure Bake)(미도시)를 실시한 다음, 상기 PEB가 완료된 결과물에 2.38% TMAH용액에서 60초동안 현상 공정 및 건조 공정을 진행한다.Thereafter, the exposed photoresist was subjected to PEB (Post Exposure Bake) (not shown) for 90 seconds at 110 ° C., and then developed and dried for 60 seconds in a 2.38% TMAH solution on the resultant PEB. do.
상술한 디포커스 노광 및 현상하는 과정에서 캐패시터 구조의 상부의 감광막이 제거된다. 즉, 디포커스 상태에서 감광막에 노광 공정을 실시하게 되면 기판 위에 상(phase)이 정확하게 맺히지 않게 되어 캐패시터 구조의 상부 감광막 만이 제거된다.In the process of defocus exposure and development described above, the photoresist layer on the capacitor structure is removed. That is, when the exposure process is performed on the photoresist film in a defocused state, phases do not form accurately on the substrate, and only the upper photoresist film of the capacitor structure is removed.
그런 다음, 상기 감광막이 일부 제거된 기판을 식각 챔버(미도시) 내로 이송시킨 다음, 도 9c에 도시된 바와 같이, 상기 층간절연막의 상부 표면이 노출되는 시점까지 다결정 실리콘막을 식각하여 캐패시터의 스토리지노드 전극(S2)을 형성한다.Subsequently, the photoresist is partially removed, and then the substrate is transferred into an etching chamber (not shown). Then, as shown in FIG. 9C, the polysilicon layer is etched until the upper surface of the interlayer insulating layer is exposed, thereby storing the capacitor. The electrode S2 is formed.
이후, 캐패시터의 스토리지노드 전극(S2)을 포함한 기판을 다시 감광막 스트립장비 내로 이송시킨 다음, 도 9d에 도시된 바와 같이, 스토리지노드 콘택(15) 내부에 잔류된 감광막을 스트립한다.Subsequently, the substrate including the storage node electrode S2 of the capacitor is transferred back into the photoresist strip equipment, and as shown in FIG. 9D, the photoresist remaining inside the storage node contact 15 is stripped.
이상에서와 같이, 본 발명은 포토장비 내에서 감광막 도포 및 디포커스 노광, 현상함으로써, 기판 위에 정확하게 상이 맺히지 않아 캐패시터 구조 상부의 감광막만을 제거할 수 있다. 따라서, 별도의 감광막 제거를 위한 식각 챔버로의 이송이 불필요함으로써, 감광막을 제거하는 데 소요되는 시간을 단축시킬 수 있다.As described above, according to the present invention, the photosensitive film is applied, defocused, and developed in the photo equipment, and thus, only the photosensitive film on the capacitor structure can be removed because the phase is not exactly formed on the substrate. Therefore, since the transfer to the etching chamber for removing the photoresist film is unnecessary, the time required to remove the photoresist film can be shortened.
그러므로, 본 발명은 반도체 소자의 제조 원가를 낮추어 생산성을 높일 수 있다.Therefore, the present invention can increase the productivity by lowering the manufacturing cost of the semiconductor device.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020074703A KR20040046704A (en) | 2002-11-28 | 2002-11-28 | method for fabricating storage node electrodes in capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020074703A KR20040046704A (en) | 2002-11-28 | 2002-11-28 | method for fabricating storage node electrodes in capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040046704A true KR20040046704A (en) | 2004-06-05 |
Family
ID=37342217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020074703A Withdrawn KR20040046704A (en) | 2002-11-28 | 2002-11-28 | method for fabricating storage node electrodes in capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040046704A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449383B2 (en) | 2006-09-14 | 2008-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a capacitor and method of manufacturing a dynamic random access memory device using the same |
| US7638388B2 (en) | 2006-11-27 | 2009-12-29 | Samsung Electronics Co., Ltd. | Method of forming a pattern and method of manufacturing a capacitor using the same |
| US7776730B2 (en) | 2007-07-09 | 2010-08-17 | Samsung Electronics Co., Ltd. | Siloxane polymer composition, method of forming a pattern using the same, and method of manufacturing a semiconductor using the same |
| US8053308B2 (en) | 2006-11-27 | 2011-11-08 | Samsung Electronics Co., Ltd. | Method of forming a pattern and method of manufacturing a capacitor |
-
2002
- 2002-11-28 KR KR1020020074703A patent/KR20040046704A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449383B2 (en) | 2006-09-14 | 2008-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a capacitor and method of manufacturing a dynamic random access memory device using the same |
| US7638388B2 (en) | 2006-11-27 | 2009-12-29 | Samsung Electronics Co., Ltd. | Method of forming a pattern and method of manufacturing a capacitor using the same |
| US8053308B2 (en) | 2006-11-27 | 2011-11-08 | Samsung Electronics Co., Ltd. | Method of forming a pattern and method of manufacturing a capacitor |
| US7776730B2 (en) | 2007-07-09 | 2010-08-17 | Samsung Electronics Co., Ltd. | Siloxane polymer composition, method of forming a pattern using the same, and method of manufacturing a semiconductor using the same |
| US8450444B2 (en) | 2007-07-09 | 2013-05-28 | Samsung Electronics Co., Ltd. | Siloxane polymer composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63116430A (en) | Method of forming mask | |
| JP2008306144A (en) | Pattern forming method | |
| US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
| KR20040046704A (en) | method for fabricating storage node electrodes in capacitor | |
| US20060257749A1 (en) | Method for reducing critical dimension | |
| KR20100102422A (en) | Method for manufacturing contact hole using spacer patterning technology | |
| JPH08227873A (en) | Manufacture of semiconductor device | |
| JP2010156819A (en) | Semiconductor device manufacturing method | |
| JP2001085407A (en) | Method and apparatus for manufacturing semiconductor integrated circuit device | |
| JPS6343320A (en) | Manufacture of semiconductor device | |
| KR20030000475A (en) | Method for forming a pattern | |
| JP2006173260A (en) | Semiconductor device and manufacturing method therefor | |
| TW201248685A (en) | Method for via formation in a semiconductor device | |
| US20220091513A1 (en) | Film structure for electric field assisted bake process | |
| KR100348297B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR980003872A (en) | 3-layer photosensitive film shading method | |
| KR100198645B1 (en) | Pattern Method of Semiconductor Devices | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| KR100396689B1 (en) | Method for manufacturing gate of semiconductor device | |
| KR100275934B1 (en) | Microconductive Line Formation Method of Semiconductor Device | |
| KR20040046701A (en) | method for fabricating storage node electrodes in capacitor | |
| KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
| KR100557923B1 (en) | Manufacturing Method of Semiconductor Memory Device | |
| KR101167192B1 (en) | Manufacturing method for high voltage device | |
| JP2570493B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20021128 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |