[go: up one dir, main page]

KR20040015283A - 상방 활성 광학 소자 장치 및 그 제조 방법 - Google Patents

상방 활성 광학 소자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040015283A
KR20040015283A KR10-2003-7016816A KR20037016816A KR20040015283A KR 20040015283 A KR20040015283 A KR 20040015283A KR 20037016816 A KR20037016816 A KR 20037016816A KR 20040015283 A KR20040015283 A KR 20040015283A
Authority
KR
South Korea
Prior art keywords
substrate
wafer
laser
optical element
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR10-2003-7016816A
Other languages
English (en)
Inventor
파스카톰
듀도프그레그
Original Assignee
자놉티스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/896,983 external-priority patent/US6790691B2/en
Priority claimed from US09/897,160 external-priority patent/US6724794B2/en
Priority claimed from US09/896,665 external-priority patent/US20030015572A1/en
Priority claimed from US09/897,158 external-priority patent/US6753197B2/en
Priority claimed from US09/896,189 external-priority patent/US6620642B2/en
Application filed by 자놉티스 인코포레이티드 filed Critical 자놉티스 인코포레이티드
Publication of KR20040015283A publication Critical patent/KR20040015283A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H10H20/8142—Bodies having reflecting means, e.g. semiconductor Bragg reflectors forming resonant cavity structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

전자 칩(324)에 상방형 광학 소자를 집적하는 방법으로서, 상방형 광학 소자는 그 상방측에 전기적 콘택트를 가지고 상기 전자 칩은 연결 측에 콘택트를 가지며, 이 방법은, 벽에 의해 정의된 트렌치(308)를, 상기 상방형 광학 소자를 포함하는 웨이퍼의 상방측으로부터 상기 웨이퍼의 기판(304)내로 형성하는 단계; 상기 벽의 일부에 도전성 재료를 도포하여, 상기 벽의 일부를 도전성으로 형성하는 단계; 및 상기 도전성 재료를 노출시키도록 상기 기판을 박막화하는 단계를 포함한다.

Description

상방 활성 광학 소자 장치 및 그 제조 방법{TOPSIDE ACTIVE OPTICAL DEVICE APPARATUS AND METHOD}
본 발명을 개시함에 있어서, 도면의 부재는 예로서 #1-#2와 같은 형식으로 나타내는데, #1은 도면을, #2는 그 도면의 부재번호를 나타낸다. 예를 들면, 23-114 는 도 23의 부재 114을 의미한다.
상방 방출/처리 소자는, 광학 소자가 그 소자가 형성된(즉, 광학 소자가 포함된) 웨이퍼의 기판으로부터 멀어지도록 배향되어 있는 소자이다. 하방(내지 후방) 방출/처리 소자는, 광학 소자 자체가 기판을 향하여 배향되어 있는 소자이다.
상방 방출/수신 소자는 당해 기술 분야에서 일반적으로 이용되는 소자이므로, 즉시 가용하며, 용이하게 입수가능하며, 널리 공지되고 특성화되어 있다.
더욱이, 상방 방출 레이저, 수신 검출기, 또는 반사/흡수 모듈레이터는, 광학 소자를 위한 기판이 불투명하게 되는 파장에서 동작되도록 용이하게 제조될 수 있는데, 이러한 타입의 소자에서는 광이 기판을 관통하여 진행할 필요가 없기 때문이다.
또한, 상방 방출/수신/처리 소자들은, 하방형 소자들보다 전자 장치에 집적화되기 전에 용이하게 테스트될 수 있는데, 이는 콘택트와 광학적 접근이 웨이퍼의 동일한 측(상방측)에 형성되기 때문이다.
이들 소자를 위한 구동 및 제어 회로는 일반적으로 실리콘 회로로 제조된다. 전기적 콘택트들은 구동 및 제어 회로(실리콘 웨이퍼)의 전방(상방) 표면상에 형성되어 있다. 이 전기적 콘택트들이 광학 소자, 구동 및 제어 회로 칩의 상방측에 형성되어 있기 때문에, 이들을 서로 연결하는 하는 것은 용이하지 아니하다. 상방형 광학 소자를 반전시킴으로써 구동 및 제어 회로에 전기적 배선접속을 가능케 할 수는 있지만, 전자 구동 칩에 형성된 홀이 없으며 정확한 광학적 기능을 방해한다.
상방 방출 소자를 전자 장치에 집적시키는 다른 접근법들이 시도되어 왔다. 그 하나의 접근법은 도 1에 도시되어 있다. 도 1의 공정에 있어서, 그 공정은 웨이퍼(1-100)로부터 시작된다. 하나 또는 그 이상의 홀, 그루브, 또는 트렌치(1-102)가 에픽텍셜 층(1-104)에 형성되고, 콘택트(1-106, 1-108)가 상부면(1-110)상에 형성된다. 수퍼스트레이트(1-112)가 상부면(1-110)에 그 보강을 위해 부착된다. 다음에, 웨이퍼(1-100)의 기판(1-114)이 완전히 제거된다. 다음에, 광학 소자가 에피텍셜 층(1-104)에 정의된다. 비아 또는 그 밖의 개구(1-116)가 하방(이하, "후방"이라고도 함) 측(1-118)으로부터 에픽텍셜 층(1-104)를 거쳐 하부 콘택트(1-106, 1-108)로 형성된다. 전기적 단락을 방지하기 위해 필요한 절연체(도시되지 않음)가 비아(1-116)에 도포된 후에, 도전체(1-120, 1-122)가 비아(1-116)의 측부상에 형성되어, 그 도전체(1-120, 1-122)들 통해 하방측(1-118)상에의 전기적 콘택트(1-106, 1-108)와 하방측(1-118)상에 형성된 전기적 콘택트(1-124, 1-126)를 연결하는 능력을 효과적으로 제공한다. 다음, 상방 방출 소자를 예로서, 회로 기판(1-132) 또는 다른 웨이퍼 상의 다른 전기적 콘택트(1-130)에 연결하기 위해 솔더가 도포될 수 있다.
이러한 접근법은 복잡하며, 수퍼스트레이트를 부착하는데에 어려움이 있고, 수퍼스트레이트를 동작 온도 사이클 범위에서 온전하게 유지하는데도 어려움이 있으며, 적절할 수율을 얻는데에 어려움이 있어, 이러한 접근법은 상용의 응용분야에서는 바람직하지 않다.
그래서, 전술한 문제점을 야기하지 않고 전자 장치에 집적될 수 있는 상방형 광학 소자를 제조할 수 있는 공정이 필요하다
발명의 요약
본 발명을 개시함에 있어서, 도면의 부재는 #-#의 형식으로 나타내는데, 앞의 번호 #는 도면의 번호를, 뒤의 번호 #는 부재번호를 나타낸다.
수퍼스트레이트와 관련된 종래기술의 문제점을 해결하기 위해, 도 2에 도시된 바와 같이, 수퍼스트레이트를 이용하지 않고 기판을 관통하도록 에칭을 하는 유사한 방식으로 종래기술의 방식을 적용하는 것을 고려해 볼 수도 있다.
도 2의 공정에 있어서, 웨이퍼(2-200)가 에칭되고 도핑되어 광학 소자(2-202)를 형성한다. 콘택트(2-204, 2-206)가 소자상에 형성된다. 기판(2-208)이 박막화되어 비아가 에칭될 수 있도록 한다. 비아(2-210)는 기판을 관통하여 소자의 상부상의 콘택트(2-204, 2-206)에 도달할 때까지 에칭된다. 유전체(도시하지 않음)코팅이 비아홀상에 형성되고, 도전성 재료가 유전체의 상부에서 홀내에 부가되어 후방측으로부터 상부측상의 콘택트(2-204, 2-206)로 연장되는 콘택트(2-212, 2-214)를 형성한다. 솔더 또는 다른 전기적 연결 재료(2-216)가 콘택트들에 부가되어 그 소자를 다른 소자들에 결합되도록 한다.
하지만, 도 2의 공정은 종래기술의 문제점, 특히, 수퍼스트레이트에 의해 발생되는 문제점에 초점을 두고 다루고 있으나, 이 공정으로서는 종래기술의 다른 문제점은 해결하지 못한다. 예를 들면, 웨이퍼의 양측에서의 식별표시들 사이에 정렬은 여전히 적절하게 수행되어야 하고, 따라서 광소자를 손상시킬 위험성이 여전히 존재하며, 이는 단위 칩당 소자의 밀도가 증가되는 경우에는 특히, 그러하다.
그래서, 본 발명의 발명자는 전자 회로에 고밀도로 집적될 수 있는 VCSEL, 검출기, 또는 모듈레이터와 같은 상방 방출/수신/처리 구조를 형성하는 기술을 개발하여 왔다. 이에 의하면, 정렬-의존형 처리가 광학 소자의 상부측에서만 일어나도록 함으로써, 웨이퍼의 양측상에 고정밀도 소자가 서로에 대해 정렬하도록 요구되는 후방측 정렬 처리는 그 필요성을 감소시키거나 제거하도록 한다.
새로운 VCSEL 개발은 상방 방출 소자에 먼저 실현되어 있기 때문에, 본 발명의 기술은 예로서 1310㎛ 또는 1500㎛ 파장 VCSEL에 대한 최신의 기술을 이용하는 것을 가능케 한다.
또한, 본 발명의 기술을 이용하면, 특정한 목적의 장치를 제조하는 대신에 다수의 공급자가 "오프-더-셀프" 제품으로 공급할 수 있기 때문에, 그 비용이 절감된다.
본 발명의 기술은 또한, 산업 표준의 반도체 처리 기술이 개개의 단계에 이용되기 때문에, 향상된 제품 수명 및 수율을 제공한다.
본 발명에 따르면, 상호접속 배선의 고밀도화가 가능하다. 그 결과, 어떤 구현예에서는, 본 발명은 상호접속배선의 이격거리를 예로서 현재의 기술에서는 20㎛정도로 근접시킬 수 있고 향후에는 더욱 좁게 할 수 있다.
또한, 기판을 통한 상호접속배선을 형성함으로써, 상호접속 점들이 칩의 주변부에 한정되지 않는다. 따라서, 사용되지 않을 수도 있었던 표면들이 상호접속배선을 위해 가용될 수 있다.
본 발명에 따르면, 구동 회로와 광학 소자 사이에 더욱 직접적인 상호접속이 이루어질 수 있다. 이로써, 상호접속 배선의 저항, 커패턴스 및 인덕턴스를 감소시킬 수 있다. 그 결과, 기생 파라미터들이 감소되어, 전력 및 구동에 있어서의 요구사항이 적어 지고, 소자의 속도가 증가된다.
또한, 광학 소자가 다이 또는 웨이퍼 형태에 있는 때에 상호접속배선이 형성될 수 있기 때문에, 제조성이 향상된다. 더욱이, 이들 경우에서는, 상호 접속 배선이 다이 또는 웨이퍼내에 동시에 형성될 수 있다. 대안으로서, 대체적인 변형예에서는, 마찬가지의 기술이 광학 소자 및 전자 칩이 개별적인 다이인 경우에도 이용될 수 있다. 이때, 광학 소자가 다이상에 있고 구동 회로 웨이퍼상으로도 연결될 것이다. 또는, 이때 광학 소자와 구동 회로가 모두 웨이퍼 형태로 있다.
다른 이점은, 연결을 형성하는데에 이용된 비아가 광학 소자의 제조중에 형성될 수 있다는 것이다. 또한, 기판의 제거가 간단하고, 기판의 제거가 한번 수행되면, 그 공정은 추가적인 처리를 요구하지 않게 된다.
또 다른 이점은, 음향 센서, 열 센서, 광학 센서, 기계적 센서, 및 활성 소자의 여러가지 조합, 또는 그 2개, 3개, 또는 그 이상의 소자/웨이퍼/칩을 함께 집적하는데에 바로 이용될 수 있다는 것이다.
또 다른 이점은, 본 발명을 채용하면, 상방 방출 VCSEL의 양호한 열적 관리를 할 수 있다는 것이며, 이는 이들이 구동 및 제어 회로에 히트 싱크로 제공될 수 있기 때문이다.
또 다른 이점은, 본 발명을 채용하면, 광학 커플러, 표면형 평판, MEMS 검출기, 광학적 결합기, 광학적 스플리터, 렌즈, 마이크로 렌즈, 또는 다른 광학적 또는 전기적 소자의 채용이 제조공정 중에 수용될 수 있다는 것이다.
본 발명의 다른 이점은 광방출 소자 및 광검출 소자에 적용될 수 있다는 것은 이해되어야 한다.
여기에 개시된 이점과 특징은 대표적인 실시예로부터 얻어지는 것들 중의 일부이며, 이들 대표적인 실시예는 본 발명을 이해를 돕기 위해서 개시된 것이다. 청구의 범위에 의해 정의되는 본 발명은 이들 실시에에 의해 제한되지 않으며 청구의 범위에 대한 균등물도 제한되지 아니한다. 예를 들면, 어떤 이점들은 동일한 실시에에서는 동시에 실현될 수 없어 서로 상반될 수도 있다. 마찬가지로, 어떤 이점들은 본 발명의 하나의 태양에서는 적용될 수 있지만, 다른 태양에서는 적용될 수 없을 수도 있다. 그래서, 이들 이점 및 특징들은 동일성 여부를 판단하는데에 결정적 기준으로 고려되어서는 안된다. 본 발명의 추가적인 특징 및 이점은 다음의 상세한 설명, 첨부된 도면, 청구의 범위에 의해 분명해 질 것이다.
본 발명은 광학 소자에 관한 것이고, 특히, 상방 활성 광학 소자에 관한 것이다.
도 1은 상방 활성 소자를 전자 칩에 집적하는 종래기술의 기법을 나타낸다;
도 2는 상방 활성 소자를 전자 칩에 집적하는 기법의 일예를 나타낸다;
도 3은 본 발명에 따라 상방 활성 소자를 전자칩에 집적하는 방법의 일예를 나타낸다;
도 4A는 본 발명의 변형예인 도 3에 따라 처리된 소자 웨이퍼의 일부의 측단면도이다;
도 4B는 도 3의 대체 변형예를 나타낸다;
도 5는 본 발명에 따른 상방 활성 광학 소자를 형성하는 방법의 대체 변형예를 나타낸다;
도 6A 내지 도 6G는 본 발명에 따라 형성된 소자를 이용하여 제조할 수 있는 장치의 구성의 일예를 나타낸다;
도 7은 집적형 광전자 칩을 형성하기 위해 다수의 하방 방출 소자를 부착하는데에 종래기술에서 이용된 기법을 나타낸다;
도 8은 집적형 광전자 칩을 형성하기 위해 다수의 하방 방출 소자를 부착하는데에 종래기술에서 이용된 기법을 나타낸다;
도 9은 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 가진 단일 광학 소자와 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 가진 전자 웨이퍼의 일부를 나타낸다;
도 10는 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 가진 단일 광학 소자와 제조자에 의해 특정된 위치에 배치되며 그들이 서로 정렬되지 않는 콘택트 패드를 가진 전자 웨이퍼의 일부를 나타낸다
도 11는 본 발명에 따른 예시적 기법에 대한 개략도를 나타낸다;
도 12 및 도 13은 몇가지 서로 다른 접근 수단의 변형예를 나타낸다;
도 14은 파이버가 기판에 의해 지지되어 있는 광학적 어레이를 나타낸다;
도 15는 마이크로 렌즈 어레이를 수용하는 광학적 어레이를 나타낸다;
도 16은 개시된 기술에 따른 변형예의 광전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 17은 개시된 기술에 따른 변형예의 광전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 18는 개시된 기술에 따른 변형예의 광전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 19은 개시된 기술에 따른 변형예의 광전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 20는 도 16 내지 도 28의 소자와 유사한 방식으로 형성된 다른 광전자 소자를 나타낸다;
도 21는 저면 활성 소자에 이용가능한 공정을 나타낸다;
도 22A는 상측 활성 소자에 이용가능한 공정을 나타낸다;
도 22B는 콘택트 홀이 코팅되고, 충전되지 않고, 정렬에 보조할 수 있는 공정을 나타낸다;
도 22C는 다른 칩상의 콘택트와 정합하도록 기판상의 트레이스를 패터닝함으로써 재-라우팅된 콘택트를 갖춘 광학 칩을 도시한다;
도 22D는 광학 칩상의 콘택트와 정합하도록 기판상의 트레이스를 패터닝함으로써 재-라우팅된 광학 칩상의 콘택트를 도시한다;
도 23은 캐리어가 이용되지 않는다는 점을 제외하고는 도 22A에 도시된 것과 유사한 공정을 나타낸다;
도 24은 다른 소자를 연결하는데에 이용된 연결 칩 또는 어댑터 칩을 나타낸다;
도 25는 다른 대체의 실시예로서, 상측 활성 소자에 이용될 수 있는 어댑터 칩 또는 연결 칩의 다른 변형예를 나타낸다;
도 26A는 본 발명에 따른 기술중의 하나를 이용하는 두개 또는 그 이상의 소자의 적층을 나타낸다;
도 26B는 본 발명에 따른 기술중의 하나를 이용하는 레이저의 상면에 적층된 모듈레이터를 나타낸다;
도 27은 본 발명에 따른 기술중의 하나를 이용하여 형성된 예를들어 100개의 레이저의 어레이를 나타낸다;
도 28는 본 발명에 따른 기술중의 하나를 이용하는 DWDM 응용을 위한 어레이를 형성하는 단계들을 나타낸다;
도 29은 도 28의 공정을 평면도로 나타낸다;
도 30는 본 발명에 따른 공정예에 대한 흐름도를 나타낸다;
도 31은 도 30의 공정에 따라 결합되는 다양한 콤포넌트를 나타낸다;
도 32은 본 발명에 따른 다른 공정예에 대한 흐름도를 나타낸다;
도 33A 내지 도 33D는 본 발명에 따라 구성된 어셈블리의 일예를 나타낸다;
도 34는 집적형 전자 회로의 상측에의 레이저 어레이의 상측에 있는 모듈레이터 어레이를 개략적으로 나타낸다;
도 35는 전자 칩에 미리 집적된 집적형 레이저 소자의 일예에 연결을 맞추기 위해 형성된 연결을 가진 모듈레이터를 나타낸다;
도 36은 후방형 공정을 이용하여 레이저 소자상에 연결을 맞추기 위해 형성된 연결을 가진 대체의 모듈레이터를 나타낸다;
도 37은 리던던시 활성 영역을 가진 이산적 레이저 또는 단일의 레이저를 이용하기 위한 모듈레이터 유니트를 나타낸다;
도 38A는 종래기술의 에지 방출 DFB를 나타낸다;
도 38B는 종래기술의 에지 방출 DBR을 나타낸다;
도 39는 일차원(즉, 선형) 어레이로 일시에 소자를 집적하여 제조된 평행형 송수신기를 나타낸다;
도 40A는 상방 내지 "상부측" 방출 격자 결합형 레이저를 나타낸다;
도 40B는 하방 내지 "하부측" 방출 격자 결합형 레이저를 나타낸다;
도 40c는 상방 내지 "상부측" 방출 마이크로 미러 결합형 레이저를 나타낸다;
도 40d는 하방 내지 "하부측" 방출 마이크로 미러 결합형 레이저를 나타낸다;
도 41은 이차원 어레이로 소자를 구성하고, 소자들이 집적 회로상에 장착된 구동 회로부에 고밀도로 집적될 수 있는 것을 나타낸다; 및
도 42는 모듈레이터가 집적되어 있는 격자 결합형 DBR 레이저의 이차원 어레이로 구성되어 있는 집적 유니트의 일부분의 측면도를 나타낸다.
본 발명은 미국특허출원번호 US09/896,189, US09/897,160, US9/896,983, US09/897,158 및 US09/896,665(모두 2001년 6월 29일 출원됨)와 함께 양도된 것으로서, 이들 출원은 참조로서 채용된다. 또한, 본 발명은 미국의 임시특허출원번호 US60/365,998 및 US60/366,032(모두 2002년 5월 19일 출원되고, 본 발명과 함께 양도됨)을 참조로서 채용된다.
발명의 개시를 명확히 하기 위해서, 본 발명의 다른 태양 및 변형예와 관련된 특별한 상세 사항은 이하에서, "광전자 소자 집적", "다수 소자의 연속적 집적 공정 및 그 제품", 및 "전자 장치상의 모듈레이터 및 레이저의 집적 어레이"라는 부제로 개시한다.
본 발명의 발명자는 상방 방출 레이저, 상방 수신 검출기, 상방 처리 모듈레이터(이하, 이들은 "상방형 광학 소자" 라고도 함)를 전자 칩상에 용이하게 집적될 수 있도록 제조할 수 있는 공정을 개발하여 왔다.
개략적으로 설명하면, 본 발명에 따르면, 전자 장치에 집적될 수 있고, 종래기술 상에서 문제점이 없는 상방형 소자를 형성하기 위한 공정은, 웨이퍼를 포함하는 소자의 상부측으로부터 기판으로 깊은 트렌치를 에칭하는 것 및 컨덕터가 상기 트렌치의 바닥면까지 계속 연장되도록 하기 위해 유전체 및 컨덕터를 상기 트렌치의 벽상에 패터닝하는 것을 포함한다. 다음, 기판은 트렌치내의 도전체 영역의 저면이 노출되는 점까지 또는 이 기판의 박막화 된 측을 트렌치에 연결할 때까지 박막화된다. 이에 ㄸ라, 충분한 잔류 기판을 유지하여 상방형 광학 소자가 스트레스에 의해 손상되는 것을 방지한다.
이하, 본 발명에 따른 상방형 광학 소자를 형성하는 공정 전체를 도 3을 참조하여 상세히 설명한다.
도 3에 도시된 바와 같이, 광학적 웨이퍼(3-300)는 기판(3-304)상에 에피텍셜 층(3-302)를 포함하며, 본 예에서는 본 공정의 출발점이 된다(단계 3-3000).
광학 소자(3-306)(한 개만 도시되어 있음)가 예로서, 도핑, 패터닝, 에칭, 산화, 및 금속배선형성의 조합에 의해, 정의된다(단계 3-3002, 3-3004).
깊은 트렌치(3-308)는 웨이퍼의 상부측으로부터 기판내까지 에칭되는데, 예로서 약 20㎛ 내지 150㎛ 또는 그 이상 기판내로 에칭되어, 그 트렌치의 프로파일이 차후에 증착되는 도전체의 커버리지를 양호하게 유지할 수 있도록 하는데, 예를 들면, 벽의 경사를 수직으로 하거나 외향 테이핑보다는 내향 테이핑되도록(상부에서 보았을 때) 하는 것을 보장한다.
단락이 우려되는 경우에는 유전 재료(도시하지 않음) 및 도전체(3-310, 3-312)가 증착되어 상방형 광학 소자를 위한 포지티브 소자 콘택트 및 네가티브 소자콘택트(3-314, 3-316)를 형성하며, 이들 중의 하나는 도 3에 명확히 도시되어 있지 않다. 대안의 변형예에서는, 기판은 콘택트로서 이용될 수 있고, 이 경우에 깊은 트렌치만이 형성될 필요가 있다. 마찬가지로, 3 단자 소자 또는 4 단자 소자, 예로서 레이저-검출기 소자, 레이저-모듈레이터 소자, 또는 레이저-모듈레이터-검출기 소자등이 형성되어, 충분한 비아 또는 트렌치(3-308)가 상방형 광학 소자상의 적절한 위치 모두에 대해 콘택트가 형성될 수 있도록 하며, 여기서 예로서 4단자 구조는 기판이 콘택트로 이용되는지에 따라 4개 또는 그 이하의 트렌치를 필요로 하거나, 또는 단일의 트렌치내에 수개의 콘택트를 조합하는 것도 가능하다.
다음, 기판(3-304)은 트렌치의 저면상의 도전체가 노출되는 점까지 박막화되어, 콘택트(3-318, 3-320)이 웨이퍼의 저면상에 형성되거나 배치될 수 있다.
이 점에서, 상방형 광학 소자(3-322)는, 예로서 구동 및 제어 회로를 포함하는 전자 칩(3-324)에 고밀도로 집적될 수 있다.
어떤 점에서는, 후에 상방형 광학 소자(3-322) 및 전자 칩(3-324) 웨이퍼의 결합이 집적 광학 유니트를 형성한다.
어떤 변형에에서는, 콘택트가 형성된 후에 또는 콘택트에 내구성을 부가하는 및/또는 콘택트의 손상을 방지하는 결합을 한 후에, 폴리이미드와 같은 폴리머 또는 스펀-온(spun-on) 글래스가 트렌치에 부가된다.
또 다른 변형에에서는, 전술한 바와 같은 공정이 수행되되, 기판의 박막화가 도전층에 도달된 때에도 중지되지 않는다. 대신에, 그 박막화는 도전층내에 홀이 형성될 때까지 진행된다. 이러한 차이점은 도 4A 및 도 4B에 도시되어 있으며, 본변형예를 도 3의 변형예와 대비시켜 도시한다.
도 4A는 도3에 도시된 본 발명의 변형예에 따라 처리된 소자 웨이퍼의 일부를 나타내는 단면도이다. 도 4A에 도시된 바와 같이, 홀(4-400)이 페이퍼를 갖는 벽(4-402)을 가지도록 형성된다. 절연성 유전체(4-404) 및 도전체(4-406)가 부가된다. 다음, 기판(4-408)이 박막화된다. 다만, 도 4A에서, 박막화는 도전체(4-406)가 노출되는 때로부터 도전체 내부 표면(4-410)이 돌파되기 전의 어느 한 지점에서 중지된다.
반면에, 도 4B에서는, 박막화가 도전체(4-406)(및 그 표면상에 존재할 수도 있는 어떤 유전체)의 내부 표면(4-410)내에 실제적인 개구가 존재하게 될 때까지 계속된다.
이러한 변형에에 따른 공정에 의해, 상방형 광학 소자(4-412)가 전자 칩(4-418)의 대응하는 콘택트(4-416)상에 솔더(4-414)와 접촉되고, 그 솔더(4-414)가 용융되며, 그 용융된 솔더(4-414)는 모세관 현상에 의해 캐비티(4-400)내로 끌려 들어간다.
이것은 2개의 이점을 제공한다. 제1의 이점은, 솔더가 홀내로 흘러 들어감에 따라 두 부재가 서로를 향해 끌려 정렬된다는 것이다. 그래서, 어느 정도는, 이 변형예는 자기정합 방식이 된다. 제2의 이점은, 솔더가 홀내로 끌려 들어감에 따라 두 소자사에 양호한 전기적 연결이 보장된다는 것이다.
도 5는 도 3과 유사한 공정의 예를 나타내며, 다만 도 4B의 기법을 채용하는 변형예인 점이 상이하다.
도 6A 내지 도 6L은 상방형 광학 소자에 대해 본 발명에 따라 형성될 수 있는 많은 구성들의 몇가지를 나타내며, 여기서 상방형 광학 소자는 예로서, 본 발명에 따르는 상방 활성 레이저(6-600), 상방 활성 검출기(6-602), 또는 상방 처리 모듈레이터(6-604)와 다른 레이저(6-606), 검출기(6-608), 또는 모듈레이터(6-610) 소자들이 그 상방형 광학 소자의 기판(6-61)에 대해 결합된 것이다.
광전자 소자 집적
도 7 및 도 8은 다수의 저면 방출 소자 또는 저면 검출 소자 (이하, "후방 방출 소자" 또는 "후방 검출 소자"라 함)를 부착하여 집적형 광전자 칩을 형성하는 종래기술에서 이용되어 온 방법을 나타낸다
도 7의 기법에 따르면, 다수의 레이저가 웨이퍼 기판(7-102) 상에 종래의 방식으로 형성되고, 그들 자신 위에 또는 웨이퍼 기판 위에 다수의 검출기(이하, "광 검출기"라고도 함)가 레이저들과 함께 형성된다. 전형적으로, 광학 소자(7-106, 7-108)와 기판(7-102) 사이의 접합부에 가장 근접해 있는 기판(7-102)의 부분(7-104)은 광학 소자가 동작하는 파장에서 광학적으로 투명한 재질로 이루어진다. 이 광학 소자(7-106, 7-108)는 습식 에칭 또는 건식 에칭과 같은 종래의 기술을 이용하여 처리되어, 광학 소자(7-106, 7-108) 중에 트렌치(7-112)가 형성되고, 이들 광학 소자를 일련의 이산적 개별적 레이저 소자 (7-106) 또는 검출기 소자(7-108)로 분리한다. 이에 이용된 특정의 기술에 따라서는, 그 에칭된 트렌치(7-112)는 기판(7-102)에 도달하기 전에 정지되거나 기판(7-102) 내부로 부분적으로 확장될 수도 있다. 에칭에 이어서, 기판(7-102) 및 이와 연계된 소자들이 반전되어, 실리콘(Si) 전자 웨이퍼(7-114)상의 적절한 위치에 정렬되고, 종래의 플립 칩 본딩 기술을 이용하여 Si 전자 웨이퍼(7-114)에 본딩된다. 이 본딩에 이어서, 기판(7-102)의 전체가, 종래의 기계적 연마법, 종래의 에칭법, 또는 이들의 조합에 의해 두께가 약 5㎛ 또는 그 이하 정도로 매우 얇게 박막화도어, 소자에 대한 근접한 광학적 접근을 제공하여, 집적형 광전자 웨이퍼(7-116)를 형성할 수 있도록 한다.
선택사항으로서, 이 집적화된 광전자 웨이퍼(7-116)는 개개의 레이저를 보호하기 위해 종래의 기술을 이용하여 패터닝되고, 개개의 검출기는 방지(AR: anti-reflection) 코팅막(7-118)으로 코팅된다.
도 7의 기법에 대한 대안적인 기법이 도 8에 도시되어 있다. 이 기법에서는, 레이저와 검출기는 전술한 바와 같이 형성된다. 하지만, 도 8의 기술이 이용되는 경우에, 트렌치(8-112)는 기판(8-102)내부까지 에칭되어 들어간다. 그리고 나서, 기판(8-102) 및 그에 연계된 소자들은 반전되어, 실리콘(Si) 전자 웨이퍼(8-114)상의 적절한 위치에 정렬되고, 종래의 플립 칩 본딩 기술을 이용하여 Si 전자 웨이퍼(8-114)에 본딩된다. 이 본딩에 이어서, 기판(8-102)은 종래의 기계적 연마법, 종래의 에칭법, 또는 이들의 조합에 의해 완전히 제거되며, 소자에 대한 근접한 광학적 접근을 제공하고, 집적화된 광전자 웨이퍼(8-116)을 형성하게 된다.
선택사항으로서, 이 집적화된 광전자 웨이퍼(8-116)는 개개의 레이저를 보호하기 위해 패터닝되고, 개개의 검출기는 반사 방지(AR: anti-reflection) 코팅막으로 코팅된다.
도 7 및 도 8의 기법은, 크로스토크와 같은 문제를 인접 소자들에 일으키는인접 소자들로의 광유입 또는 인접 소자로부터의 광유출을 허용함이 없이 적절한 광을 획득하기 위해 소자들에 충분히 근접한 광 파이버 또는 광학 렌즈를 얻을 수 있게 한다. 전형적으로, 이를 위해서는, 소자와 광 파이버 또는 광학 렌즈 사이의 분리 거리는 100㎛보다 작아야 한다.
또한, 도 7의 박막화 기술이 기판(7-102)의 전체의 두께를 약 5㎛ 또는 그 이하까지 감소시키고 도 8의 기법은 기판(8-102)의 전체를 제거하여 다수의 완전히 독립된 광학 소자를 주기 때문에, 이들 두 기술은 광이 누설되는 것을 방지하는 소자의 활성 영역에 걸쳐 심각한 흡수층이 존재하지 않음을 보장한다.
하지만, 하지만, 이들 두 기법은, 그 특성상 그 이용중에 열 소모 문제를 가진 광전자 칩을 형성하며, 개개의 소자가 제조 공정에서 발생되는 열적 및 기계적 스트레스에 더 민감하게 하는 결과를 초래하며, 이로 인하여 개개의 소자의 수명을 단축시키고, 따라서 수율을 감소시키며 전체 칩의 수명을 단축시킨다.
더욱이, 도 7의 기술(기판의 초박막화) 및 도 8의 기술(기판의 완전 제거)에서는, 소자에 가해지는 스트레스가 초박막 광전자 소자 층에 주로 전달된다. 이 초박막 광전자 소자 층은 광전자 소자에 있어서 구조적으로 가장 취약한 부분이다.
따라서, 공정처리 및/또는 사용으로 인한 열적 및 구조적 스트레스에 민감하지 않은 집적형 광전자 칩을 형성하는 방법이 필요하다.
한편, 광전자 소자의 제조자는 광학적 전자 웨이퍼를 얻는데에 두가지 방법이 있다. 즉, 제조자가 이들중의 어느 하나 또는 모두를 제조하거나 이들중의 하나 또는 모두를 제3자로부터 구입하는 것이다. 광학 소자(이하, 단순히 "광학 칩"이라고도 함)와 전자 웨이퍼(이하, "전자 칩"이라고도 함)을 모두 제조한다면, 광학 칩이 전자 칩 상부에 배치되도록 하는 경우에 제조자는 그 각각의 표면상의 패드들이 서로 정렬되도록 적절히 배치시키는 조치를 취할 수 있다. 그러나, 전자 칩과 광학 칩은, 동일한 조직체내에서 설계 및 제작되더라도, 서로 동시에 설계될 수는 없었다. 그래서, 단일의 제조자로서는, 광학 칩과 전자 칩의 설계에 관하여 그 동일한 조직체내에서 상호간 밀접한 업무협력이 존재하지 않으면, 이들 각각 위에의 콘택트 패드간의 대응성이 쉽게 상실될 수 있다. 특히, 한쪽 또는 양쪽 모두가 제3자의 판매까지도 고려하여 설계되거나, 서로 다른 입수처로부터 얻은 소자를 집적하는 경우에 더욱 그러하다. 더나아가, 이들에 대한 설계의 계속적 향상 내지 변경은 콘택트 패드의 배치위치의 변경을 필요로 하고, 이로써 이전에 미처 예상하지 못한 패드 오정렬을 야기하게 될 수도 있다
더욱 바람직하지 못한 점으로서, 만약 특정의 전자 칩이 서로 다른 다양한 광학 칩과 함께 이용되도록 설계되지만, 그 광학 칩들이 서로 관련이 없는 다수의 사용자에게 공급하기 위해 대량 생산하는 제3자가 제공하는 제품(예를 들면, 상방 방출 수직 캐비디 레이저, 하방 방출 수직 캐비디 레이저, 분산형 궤환(DFB: distributed feedback) 레이저, 분산형 브래그 반사기(DBR: distributed Bragg reflector) 레이저(이들 각각은 원거리 응용분야에서 양호한 처프(chirp) 특성과 선폭 특성을 가짐), 상방 수신 검출기, 또는 하방 수신 검출기를 포함하는 칩들)이라면, 광학 소자상의 패드들은 전자 칩과 호환된다 하더라도 모두 동일한 위치에 배치되어 있을 가능성은 없다.
예를 들면, 도 9에 도시된 바와 같이, 단일의 광학 소자(9-300)는 제조자에 의해 특정된 위치에 배치된 콘택트 패드(9-302, 9-304)를 가지고, 전자 웨이퍼(9-306)의 일부분도 또한 제조자에 의해 특정된 위치에 배치되고 광학 소자가 그 위에 연결될 수 있는 콘택트 패드(9-308, 9-310)을 가진다. 이 광학 소자가 플립-오버형인 경우에, 전자 웨이퍼와의 플립-칩 타입 본딩에 있어서, 이들 각각의 콘택트 패드(9-302, 304, 9-308, 9-310)는 도 10에 도시된 바와 같이 서로 정렬되지 않게 된다.
이것은 소자들의 조합/정합하는 능력을 제한한다는 점에서 문제를 야기한다. 더욱이, 어떤 칩이 특정의 다른 칩에의 연결을 의도하여 설계된다면, 다음에는 다른 콘택트 위치를 가진 다른 소자를 이용할 필요가 있고, 원래의 소자에 대해 행해진 모든 계획 및 조정은 새로운 소자에 대해서는 무용하게 된다.
그래서, 표준적 배치 기법 또는 일반적 배치 기법을 이용하는 설계자들간에 어떠한 조정이 없이도 소자들을 조합/정합할 수 있는 능력을 줄 수 있는 공정이 더욱 필요하게 된다.
또한, 어떤 경우에는, AR 코팅을 이용하여 소자들 중의 일부, 특히, 검출기들을 코팅하는 것이 바람직하다.
AR 코팅은 광이 검출기의 상면에 입사하는 것을 방지하고 또한 검출기-공기의 계면에서 이들의 굴절률의 차이에 의해 광이 반사하는 것을 방지한다. 이것에 의해 반사광이 검출기 자체로 입사하지 않게 되고 따라서 반사광이 전기적 신호로 변환되지 않게 되므로, AR 코팅은 검출기를 위해 중요하다. 즉, 반사광이 전기적신호로 변환된다면, 이는 시스템 관점에서는 광손실에 해당한다. 그래서, AR 코팅은, 계면에서의 광 반사를 방지하기 때문에 검출기의 수광 효율을 최적화하게 된다.
하지만, 레이저는 그 동작을 위해서 고 반사율을 가진 상부 미러를 요구한다. 레이저상의 AR 코팅은 상부 미러의 반사율을 변화시킨다. 그 결과, 이들이 함께 레이징하는 것을 방지하지 못한다면, 이러한 변화는 최소한이더라도 레이저의 레이징 동작에 악영향을 미치게 된다.
웨이퍼가 레이저와 검출기를 어레이로 가지는 경우에, 종래기술에서는 검출기만을 AR 코팅하기 위해서 웨이퍼에 특별한 패터닝을 수행하여 AR 코팅 증착 공정동안에 레이저를 보호하여야 했고, 이로써 레이저 소자가 AR 코팅에 의해 피복되지 않도록 하는 것을 보장하였다.
이러한 보호 내지 별개의 처리가 웨이퍼상에서 다양한 서로 다른 소자들에 대해 이루어지는 경우에는 추가적인 처리 공정을 요구하게 되어, 처리시간을 증가시키고 그래서 처리 비용이 증가된다. 또한, 보호된 소자들을 손상시킬 가능성도 높아지게 된다. 결국, 이러한 전기적 콘택트 패드도 또한 보호되어야 한다.
또한, 소자들에 대해 별개의 처리들이 이루어지면, 동일한 영역내에 전기적 콘택트 패드들을 가진 칩에 대해 공정이 행해져야 하는 경우에, 또 다른 공정상의 문제점을 야기하게 된다. 예를 들면, 칩이 소자들 근처에 전기적 콘택트를 가지며, 전기도금법, 전해 도금법, 열적 증착법, e-빔 증착법, 또는 스퍼터링법이 그 콘택트 패드에의 솔더를 형성하는데에 이용되는 경우에, 솔더 범프가 광학 소자보다 더 크기 때문에, 결과적인 솔더 범프의 높이로 인하여, 레이저를 AR 코팅으로부터 보호하기 위한 영역을 패터닝하는 것이 곤란하게 된다.
종래기술에서는, 웨이퍼 전체(즉, 레이저 및 검출기)가 AR 코팅되는 것을 허용하면서도 상기 레이저 상에 보호층을 패터닝할 필요가 없도록 할 방법이 없었다.
그래서, 전자 칩상에 여러 타입의 소자가 집적될 수 있게 하여 반사 방지 코팅과 같은 어떤 추가적인 처리 단계가 전체 웨이퍼에 대해 수행될 수 있고 집적공정후에 별도의 특별한 패터닝 공정이 필요하지 않은 기술이 더욱 필요하게 되었다.
본 발명은 다음과 같은 이점의 하나 이상을 얻을 수 있는 광전자 칩을 다양한 실시 예로서 제공한다. 즉, 낮은 동작 전류를 이용할 수 있게 하여 전력 소모를 줄이고 열 발생을 줄이는 이점, 발생된 열을 양호하게 방열시키는 이점, 레이저를 저온에서 동작시킬 수 있어 수명을 연장시킬 수 있고 양호한 파장 제어를 가능케 하는 이점, 및/또는 구조적 완성도를 높여 결함을 감소시키고 소자의 수명을 연장시키는 이점이 얻어질 수 있다.
본 발명은 콤포넌트 소자이 미리 구축된 방식으로 제조되거나 호환성이 있는 대응하는 전기적 콘택트 점을 가지는 것에 관계없이 집적형 광전자 칩을 형성하기 위해 광학 칩과 전자 칩을 집적하는 기술을 제공한다.
또한, 본 발명은 레이저를 보호하는 특별한 처리를 하지 않으며 레이저의 레이징에 영향을 미치지 않으면서도 개별적인 소자들을 포함하는 웨이퍼 전체가 AR 코팅되도록 하는 집적형 광전자 소자를 형성하는 기술을 제공한다.
광학 소자를 전자 칩에 근접하여 집적하는 경우에, 신뢰성 있는 집적형 광학소자를 형성함에 있어 다음의 4가지의 특성을 가지는 것이 바람직하다.
제1의 특성은, 크로스토크 없이 광을 획득하는데에 충분하도록 광파이버 또는 광학 렌즈를 근접시키는 것이 가능하여야 한다는 것이다. 제2의 특성은, 소자의 활성 영역 상부에, 광이 특정의 소자로 빠져나가거나 입사하는 것을 방해하는 흡수층이 없어야 한다는 것이다. 제3의 특성은, 효율적인 열 방출을 제공하도록 충분히 큰 열적 매스(mass)가 그 소자에 부착되어야 한다는 것이다. 제4의 특성은, 소자의 구조적 완전성이 처리공정동안 유지되어 소자가 스트레스나 스트레인을 격더라도 소자 성능이 손상되지 않아야 한다는 것이다.
전술한 바와 같이, 도 7 및 도 8의 기법은 제1 및 제2의 특성은 만족시키지만, 이들 기법에서는 큰 열적 매스(즉, 소자의 기판)가 소자에 부착되어 있지 아니하고 소자에 대한 스트레스를 줄일 수 없기 때문에, 제3 또는 제4의 특성은 전혀 만족시키기 못한다.
본 발명의 출원인이 종래기술에 이러한 경우가 존재하는지 또는 그렇지 아니한지는 알 수 없지만, 도 7의 기법은 소자 상의 기판에 더욱 두꺼운 층을 남김으로써 제4의 특성을 만족시킬 가능성이 있을 수도 있다. 하지만, 이는 단지 특정의 소자의 동작 파장이 그 소자가 동작하는 파장에서 투광성을 가진다면 얻어질 수도 있는 것이다. 더욱이, 많은 경우에, 제1 특성을 만족시키는 능력은 감소되거나 손상되게 되며, 예로서 레이저가 반도체 재료 내부로 방출되도록 재설계되지 않으면 레이저가 공기로 방출하는 경우보다 레이저 소자의 동작은 더욱 손상될 것이다. 또한, 두꺼운 기판이 잔류하면, AR 코팅을 하여 광이 레이저로 궤환하는 것을 방지하여야 한다. 또한, 이러한 기법은, 제3자에 의해 제공되는 수직 캐비티 표면 방출 레이저(vertical cavity surface emitting laser), 분포형 궤환 (DFB: distributed feedback) 레이저, 또는 분포형 브래그 반사기(DBR: distrrbuted Bragg reflector) 레이저 등의 상용적으로 입수가능한 미리 제작된 반도체 광학 소자를 이용하는 것을 방해하게 된다.
요약하면, 본 발명은 광학 소자와 전자 칩을 집적하여 이상의 네가지 특성을 모두 만족시킬 수 있는 광전자 칩을 제조할 수 있는 기술을 제공한다. 더욱이, 원한다면 제3자로부터 입수한 소자를 이용할 수도 있다. 또한, 본 발명에 따르면 종래기술보다 제조 비용이 낮고, 수율이 높으며, 수명이 길다는 이점을 얻을 수 있다.
상위 개략도인 도 11에는, 본 발명에 따른 예시적인 실시예가 개시되어 있다. 본 실시예는 근접한 광학적 접근을 허락하고, 흡수 영역을 제거하며, 더 높은 구조적 완성도를 제공하며, 더욱 양호한 방열 특성을 제공하면서, 종래기술의 문제점을 극복하게 한다.
도 11의 실시예에 있어서, 기판(11-102)에 레이저들이 집적되어 이루어진 레이저 웨이퍼(11-502)와 기판(11-102)에 검출기들이 집적되어 이루어진 검출기 웨이퍼(11-504)는, 종래기술을 이용하여 제조함으로써 또는 적당한 제3자로부터 구매함으로써 얻어진다. 대안으로서, 공통의 기판에 레이저들과 검출기들이 모든 집적되어 이루어진 혼성 웨이퍼가, 예를 들면 어떤 교대 패터닝 또는 다른 그루핑으로 제조되거나 얻어진다.
트렌치(11-506)가 에칭되어(기판 내부가 에칭되도록 함으로써) 웨이퍼를 개개의 소자로 분할하고, 또한 어떤 경우에는 적절한 소자 그룹으로 분할한다. 이는 예시적으로, 본 발명과 동시에 출원되고 본 발명에서 참조로서 채용하고 본 발명과 함께 양수된 발명의 명칭: "리던던시 소자 어레이"의 명세서에 개시된 바와 같이, 일정한 영역의 기판내로 에칭하면서 다른 영역의 기판에 에칭이 도달하기 전에 에칭을 중지함으로써 이루어진다.
대안으로서, 본 발명은 광학 칩 자체를 형성하는 것은 아니기 때문에, 광학 소자 웨이퍼를 직접 제조하는 대신에 이를 구매함으로써 전술한 공정, 즉, 웨이퍼의 형성, 소자의 성장, 또는 이산적 소자를 형성하기 위한 에칭 등은 완전히 생략될 수도 있다.
다음으로, 광학 소자 웨이퍼는 반전되고 전자 웨이퍼(11-508)에 대해 정렬되며, 광학적 웨이퍼를 전자 웨이퍼에 적절하고 신뢰성 있게 본딩할 수 있는 방법, 예로서 종래의 플립-칩 본딩법 또는 그 밖의 다른 적절한 특허 방법을 이용하여 광학 웨이퍼를 전자 웨이퍼(11-508)에 본딩한다.
대안으로서, 어떤 경우에는, 기판(11-102)의 추가적인 처리가 광학적 웨이퍼를 전자 웨이퍼에 본딩되기 전 또는 본딩된 후에 수행되는 것이 이점이 있으며, 그 처리가 수행된 후의 소자 동작에 대한 동작 온도 한계를 넘어 소자를 사이클링하기 전에 그 처리가 수행되는 한 그러하다. 이러한 처리는 도 7 및 도 8를 참조하며 설명한 종래기술에 대해서는 적절하지 못한데, 만약 이 처리가 이용된다면, 기판의 완전 제거된 경우에는 각각의 이산적 소자의 본딩을 개별적으로 하여야 하기 때문에 소자의 제조비용이 매우 증가되고, 기판이 매우 박형으로된 경우에는 스트레스 및/또는 스트레인 문제로 인해 수율이 매우 감소된다.
이용되는 특정의 웨이퍼 및 광학 소자에 따라, 처리의 다른 변형예가 가능하다.
제1 변형예에서는, 기판이 50㎛를 초과하는 두께까지 박막화되며, 전형적으로는 약 50㎛ 내지 약 100㎛의 두께 범위내에서의 박막화가 근접한 광학적 접근을 위해 전형적으로 요구된다.
제2 변형예에서는, 기판이 약 100㎛ 내지 웨이퍼의 광학 소자 부분의 두께에 상당하는 두께의 범위로 박막화된다.
제3 변형예에서는, 기판이 약 20㎛ 내지 50㎛의 두께의 범위로 박막화된다.
제4 변형예에서는, 기판의 두께가 웨이퍼의 광학 소자의 두께와 대략 동일하여, 박막화를 요구하지 않는다.
제5 변형예에서는, 기판이 웨이퍼의 광학 소자 부분의 두께와 대략 동일한 두께까지 박막화된다.
후술하는 바와 같이, 본 발명에 따르면, 전체의 기판의 두께가 근접한 광학적 접근을 위해 필요한 두께보다 두껍게 유지될 수도 있는데, 예를 들면 이하에서 설명하는 접근 수단을 구성하여 광 파이버 또는 마이크로 렌즈에의 접근 수단으로서 삽입을 허락하되 근접한 광학적 접근의 범위내에서 소자와 분리거리를 갖도록 한다. 하지만, 이러한 경우는 변칙적인 것에 해당한다고 예상되고 있다.
트렌치 또는 홀의 형태인 접근 수단(11-510)은 광이 방출되거나 검출되는 광학 소자의 일부에 대해 기판에서 종래의 에칭법 또는 드릴링법을 이용하여 에칭되거나 또는 드릴링되며, 한편 기판 자체는 손상되지 않도록 유지하는 것이 바람직하다. 특정의 기판 및 소자에 따라, 레이저 드릴링, 에칭, 또는 이들의 조합과 같은 다른 기술이 이용될 수 있다. 또한, 사용되는 특정의 기술에 따라, 접근 수단은 직선형 측벽, 경사형 측벽, 또는 이들의 조합을 가질 수도 있다.
예를 들면, 기판의 외부 표면 근처에 초기의 직선형 측벽과 그 기판이 소자와 만나는 개소 근처에 경사형 측벽을 가진 접근 수단(510)을 형성하기 위하여, AlGaAs(aluminum gallium arsenate) 정지층이 ASIC(이하, "샘플"이라고도 함)에 혼성되어 있는 GaAs(gallium arsenate) 기판에서, 다음과 같은 공정기법이 이용될 수 있다. 여기서, AlGaAs 정지층은 VCSEL 및/또는 광검출기(이하, "검출기"라고도 함)와 같은 광학 소자를 지지하는 기능을 한다.
우선, 접근 수단(11-510)이 기판상에서 레지스트 패터닝된다.
다음, 샘플이 13.56MHz 평행판 반응성 이온 에칭장치(RIE)에 장착되고, 공정가스가 도입되기 전에 잔류 수분을 감소 내지 제거하기 위해 약 3x10-5 Torr 아래의 압력으로 배기된다. 이 기준 압력이 얻어지면, 에칭의 제1 부분이 표 1의 공정 조건에서 개시된다.
표 1
SiCl4 14 sccm
SF6 7 sccm
압력 20 mTorr
척 온도 30 ℃
RF 전력 129 watts
바이어스 전압 -245 Vdc
시간 5 min
이로써, 기판의 표면으로부터 기판내로 소자방향으로 일정 거리만큼 연장되는 직선형 측벽이 형성된다.
이러한 공정 조건은, 본 실시예에서 최소의 소자 손실을 가지며 GaAs-대-AlGaAs 선택도가 거의 무한대인 경사형 측벽을 가진 접근 수단(11-510)의 일부를 형성하기 위해서는 최적화된다. 특히, 그 공정 조건은 표 2에 개시되어 있다.
표 2
SiCl4 14 sccm
SF6 7 sccm
압력 70 mTorr
척 온도 30 ℃
RF 전력 92 watts
바이어스 전압 -190 Vdc
시간 30 min
이러한 공정은, 잔류 Cl을 AlGaAs 정지층으로부터 게터링하기 위해 최적화된다. 이로써, 샘플이 공정 챔버로부터 꺼내진 후에 추가적인 HCl의 형성(습식 에칭을 처리하는 경우)을 방지할 수 있게 된다. 이러한 공정의 일부를 위한 공정 조건은 표 3에 개시된 바와 같이 설정된다.
표 3
SF6 7 sccm
압력 70 mTorr
척 온도 30 ℃
RF 전력 50 watts
바이어스 전압 -20 Vdc
시간 3 min
가장 간단한 경우에는, 이 접근 수단은 될 수 있는 한 작게 하여, 소자상에 잔류 기판의 량이 최대로 되도록 한다. 잔류하는 기판은, 예로서 전자적 장치에 부착되는 동안에 격게 되는 스트레스로부터 개개의 소자를 보호하기 위한 견고한프레임 워크를 제공한다. 하지만, 이용된 특정의 소자 및 기판에 따라서는, 예로서 접근 수단이 형성되는 때에 또는 후속하는 전자 웨이퍼에의 부착시에 어떤 개소에 기판을 패터닝함으로써, 기판에 대한 추가적인 제거가 이루어지게 된다.
주목할 것은, 기판에 대한 추가적인 제거가 적절히 계획되지 않는다면 더 많은 기판이 제거되어 방열의 이점이 감소되거나 사라질 수도 있다는 것이다. 더욱이, 추가적인 기판이 제거되는 량 및 그 개소에 따라서는, 스트레스 및 스트레지 저지 능력도 또한 감소될 수도 있다. 하지만, 어떤 경우에도, 구조적 이점을 크게 희생시키지 아니하고 기판의 전체 표면적을 증대시킴으로써 기판의 선택적 제거에 의해 방열의 이점이 향상될 수 있다는 것은 분명히 이해될 것이다. 그래서, 기판 제거에 있어서의 중요한 점은 충분한 기판이 소자상에 잔류하여 소망하는 열적 특성 및 구조적 특성이 성취되도록 하여야 하는 점이라는 것은 이해되어야 한다.
더욱이, 이용된 특정의 기법에 따라서는, 어떤 경우에는, 예를 들어 소자를 분리하는 트렌치가 에칭되는 중에, 그 전에, 또는 그 후에 수행되는 본딩 공정 전에 또는 후에 접근 수단의 형성 공정이 수행되는 것이 바람직하다.
선택사항으로서, 희망하는 경우에는, AR 코팅이 검출기에 도포될 수 있다.
전술한 3개의 변형예 중 어느 것이 사용되었는가에 따라 각각 서로 다른 처리가 수행된다. 도 12 및 도 13은 몇가지의 서로 다른 접근 수단의 변형예를 예시하고 있다. 예로서, 제1 변형예가 이용되면, 접근 수단은 기판을 완전히 관통하도록 연장된다(도 12a, 도 12B, 도 13A, 도 13C, 도 13E 참조). 대안으로서, 이들 접근 수단은 기판의 외부 표면으로부터, 광학 소자의 부분에 직접 잔류하는 기판이감소하되 완전히 제거되지는 아니한 위치까지 연장될 수도 있다(예로서, 도 12C, 도 12D, 도 13B, 도 13D, 도 13F 참조). 여기서, 광학 소자는 광이 그로부터 방출되거나 검출되는 소자이다. 일반적으로, 광이 방출되거나 검출되는 소자인 광학적 소자의 부분에 대해 직접 잔류하는 기판은 대략 100㎛ 또는 그 이하의 두께까지 감소되어 소자에 대한 근접한 광학적 접근을 가능케 한다. 다른 경우에는, 이 두께가 대략 50㎛ 또는 그 이하까지 감소될 수도 있고, 어떤 경우에는 20㎛ 또는 그 이하까지 감소될 수도 있으며, 전형적인 두께는 20㎛ 내지 50㎛의 범위내에 있다.
또한, 형성된 특정의 접근 수단에 따라서는, 이 접근 수단이 광 파이버(예로서, 도 12a, 도 12C, 도 13B, 도 13D 참조) 또는 마이크로 렌즈(예로서, 도 12B, 도 12D, 도 13A, 도 13C 참조)를 수용하는데 이용되는 것이 더욱 바람직하다.
그래서, 이상과 같은 기법중의 하나를 채용함으로써, 광 파이버의 단부가 기판에 의해 지지되는 광학적 어레이가 형성될 수 있고(도 14참조), 기판에 의해 지지되는 하나 그 이상의 개별적으로 배치된 마이크로 렌즈를 수용하는 광학적 어레이가 형성될 수 있고(도 12B, 도 12D, 도 13A, 도 13C, 도 13E 참조), 마이크로 렌즈의 어레이를 수용하는 광학적 어레이가 형성될 수도 있다(도 15참조).
전술한 바와 같이, 기판은 또한 그 기판의 표면을 거칠게 하여 양호한 방열을 위한 노출 표면적을 증대시키도록 패터닝될 수도 있다.
여기에 개시된 기술, 즉 기판에 부착되도록 남겨두는 기술을 이용하면 스트레스가 광학 소자에 크게 전달되지 않고, 연결 매체 또는 전자 칩에 의해 흡수되도록 하여, 스트레스가 더욱 양호하게 저지될 수 있다는 것은 이해될 것이다.
도 16 내지 도 19은 전술한 기술에 따른 광전자 칩의 형성 공정의 예시적 실시예를 나타낸다.
도 16A는 레이저 어레이의 일부인 단일의 하방 표면 방출 레이저 소자(16-1002)의 개략도이며, 나머지 부분은 도시되어 있지 않다.
하방 표면 방출 레이저 소자(16-1002)는 분리 트렌치(16-1004)에 의해 주변부와 분리되고 적절한 재료(예로서, Si(silicon), SiGe(silicon-germanium), GaAs(gallium-arsenide), 또는 InP(indium-phosphate))로 이루어진 기판상에 지지되어 있다. 기판에 이용되는 특정의 재료는 본 발명과는 무관한 요인에 의해 결정될 수 있지만, 열적 요인에 의한 스트레스는 광학 소자 기판과 전자 소자 기판의 열 팽창 계수가 가능하면 일치하도록 함으로써 감소될 수 있다는 것은 주목할 필요가 있다. 이상적인 경우는, 이 두 기판이 동일한 물질로 이루어져 열 팽창 계수가 동일한 경우이다
레이저의 여기 및 제어에 이용되는 전기적 콘택트(16-1008, 16-1010)는 이를 지지하기 위한 스탠드(16-1012, 16-1014) 상에 각각 장착된다. 각각의 전기적 콘택트의 각각의 일단부(16-1016, 16-1018)는 레이저 소자에 대한 전극으로서 역할을 하고, 각각의 타단부는 솔더와 같은 도전재(16-1024)가 전자 웨이퍼에의 소자(16-1002)의 본딩을 위해 증착되어 이루어진 패드(16-1020, 16-1022)의 역할을 한다.
도 16B는 레이저 어레이가 전자 웨이퍼(16-1030)의 대응하는 패드(16-1026, 16-1028)에 대해 반전되어 배치된 후의 도 16A의 레이저 소자(16-1002)를 나타낸다.
도 16C는 각각의 패드(16-1020, 16-1022, 16-1026, 16-1028) 사이에 솔더 본드(16-1032)를 통해 전자 웨이퍼(16-1030)에 부착된 후의 레이저 소자(16-1002)를 나타낸다.
도 16D는 기판(16-1006)이 20㎛ 내지 50㎛의 범위로 박막화된 후의 레이저 소자를 나타낸다.
도 16E는 드릴링 대신에 에칭을 이용하는 경우에 접근 수단(16-1034)가 기판내에 형성된 후의 소자를 나타낸다. 주목할 것, 이 경우에, 접근 수단은 기판(16-1036)의 표면으로부터 소자 클래딩 층(16-1038)까지 연장되어 있다는 것이다.
도 16F는 경화시에 양호한 열전도도를 가지게 되는 저점도 열적 에폭시등의 선택사항으로서의 열전도성 재료(16-1040)이 소자에 도포된 후의 도 16e의 소자를 나타내며, 여기서 저점도는 양호한 커버리지를 위해 유동성을 좋게 한다.
이상은 레이저를 참조하며 설명되었지만, 이러한 공정은 검출기형 소자에 대해서도 동일하게 적용되며, 다만 검출기 소자는 AR 코팅이 되지 않는다는 점만 상이하다.
도 17A 내지 도 17B는 도 16A 내지 도 16F에 도시된 광전자 소자와 유사한 방식으로 형성하되 레이저 소자가 스탠드(17-1102, 17-1104)로서의 소자의 반도체 재료로 이용된다는 점이 상이한 다른 광전자 소자를 나타낸다.
도 18A 내지 도 18F는 전술한 소자와 유사한 방식으로 형성된 다른 광전자 소자를 나타낸다. 도시된 바와 같이, 이 타입의 광전자 소자는 스탠드로서 반도체 재료를 이용하지 않는다. 또한, 이 광전자 소자의 레이저는 리던던시 방식으로 이용될 수 있도록 그룹핑되어 있다. 전술한 바와 같이, 리던던시 레이저를 가진 어레이의 형성은 발명의 명칭 "리던던시 광학 소자 어레이"의 명세서를 참조로 채용하면서 설명된다. 특히, 도 19은 어레이내에 두개의 인접한 레이저가 있고, 접근 수단(19-1034)이 형성되고, 그루핑 트렌치(19-1302, 19-1304)가 공지의 에칭법에 의해 그루핑 트렌치(19-1302, 19-1304)와 분리 트렌치(19-1004)와 연결되는 깊이까지 잔류 기판(19-1006)에서 에칭된다. 이러한 방식으로, 두개 또는 그 이상의 레이저가 백업 레이저로서 이용되는 하나의 이상의 레이저와 공통의 광파이버를 공유하도록 배치될 수 있고, 이는 본 발명과 함께 양수되어 본 발명에서 참조로서 채용하고 있는 발명의 명칭, "리던던시 광학 소자 어레이"의 명세서에 개시되어 있다.
이러한 방식으로 레이저를 그루핑하여 얻어지는 이점은, 단일의 웨이퍼당의 수율이 증대되는 것으로서, 이는 예로서 그루핑된 레이저 쌍으로 구성되어 하나의 레이저가 손상되는 경우에 다른 레이저가 그 위치에서 이용될 수 있게 되기 때문이다. 이러한 방식의 다른 이점은, 광전자 소자의 수명이 증가되는 것으로서, 예를 들면, 이 레이저의 쌍중의 하나의 레이저가 결국에 고장되는 경우에, 레이저가 외부에서 독립적으로 선택될 수 있다면, 제2의 레이저가 선택될 수 있고 고장난 부분을 대체하여 라인으로 가져갈 수 있다.
또 다른 이점은 이들 전술한 2개의 직접적인 이점 중의 하나 또는 모두를 성취하면서도 비용을 절감한다는 것이다. 웨이퍼 상의 레이저의 개수를 증대시키는데에 따른 비용의 증가는 무시할 정도이기 때문에, 향상된 수율, 향상된 신뢰성 및/또는 증가된 수명은 실질적으로 비용없이 얻어진 것이라 볼 수 있다.
도 19은 또한 도 17A 내지 도 17F의 기법을 이용하여 형성된 예시적인 어레이(19-1306)을 기능적으로 나타낸다. 어레이(19-1306)는 소자의 상부로부터 도시되어, 각각의 레이저에 대한 접근 수단(19-1304)과 잔류 기판(19-1006)이 명확히 보일 수 있도록 되어 있다. 도 19에 도시된 바와 같이, 레이저들은 4개의 레이저가 하나의 그룹이 되도록 그루핑되고, 하나의 그룹(19-1038)은 트렌치(19-1302, 19-1304)의 그루핑에 의해 정의되며, 이로써 전기적으로 도전체인 기판(19-1006)을 통하여 그 그룹(19-1308)내의 인접한 레이저들 사이에 전류 경로가 생기지 않도록 하는 것을 보장한다. 도시상의 이유로, 실질적으로 관찰하기 좋은 지점으로부터 보여질 수는 없지만, 분리 트렌치들(19-1004)의 일부만 도시되어 있다.
도 20A 내지 도 20F는 도 16 내지 도 18의 소자와 유사한 방식으로 형성되는 다른 광전자 소자를 나타낸다. 도시된 바와 같이, 이 타입의 광전자 소자는 스탠드(20-1402, 20-1404)로서 반도체 재료를 이용한다. 또한, 이 광전자 소자의 레이저는 도 18 및 도19의 방식으로 이용될 수 있도록 그룹핑되어 있고, 다만 그루핑 트렌치로부터 명확히 알 수 있둣이 쌍으로 이루어져 있다는 점만이 상이하다.
전술한 바와 같이, 상기에서 설명하는 타입의 광전자 소자의 제조자는 광학 소자를 얻는데에 두가지 방법이 있다. 즉, 제조자가 이들중의 어느 하나 또는 모두를 제조하거나 이들중의 하나 또는 모두를 제3자로부터 구입하는 것이다. 광학 소자(이하, "광학 칩"이라고도 함)와 전자 웨이퍼(이하, "전자 칩"이라고도 함)을 모두 제조한다면, 광학 칩이 전자 칩 상부에 배치되도록 하는 경우에 제조자는 그 각각의 표면상의 패드들이 서로 정렬되도록 적절히 배치시키는 조치를 취할 수 있다. 그러나, 전자 칩과 광학 칩은, 동일한 조직체내에서 설계 및 제작되더라도, 서로 동시에 설계될 수는 없었다. 그래서, 단일의 제조자로서는, 광학 칩과 전자 칩의 설계가 조직체내에서 상호간 밀접한 업무협력이 존재하지 않으면, 이들 각각 위에의 콘택트 패드간의 대응성이 쉽게 상실될 수 있다. 특히, 한쪽 또는 양쪽 모두가 제3자의 판매까지도 고려하여 설계되거나, 서로 다른 입수처로부터 얻은 소자를 집적하는 경우에 더욱 그러하다. 더나아가, 이들에 대한 설계의 계속적 향상 내지 변경은 콘택트 패드의 배치위치의 변경을 필요로 하고, 이로써 이전에 미처 예상하지 못한 패드 오정렬을 야기하게 될 수도 있고, 이는 심지어 동일한 조직체내에서도 그러하다.
더욱 바람직하지 못한 점으로서, 만약 특정의 전자 칩이 서로 다른 다양한 광학 칩과 함께 이용되도록 설계되지만, 그 광학 칩들이 서로 관련이 없는 다수의 사용자에게 공급하기 위해 대량 생산하는 제3자가 제공하는 제품(예를 들면, 상방 방출 수직 캐비디 레이저, 하방 방출 수직 캐비디 레이저, DFB 레이저, 이산적 DBR 레이저, 상방 수신 검출기, 또는 하방 수신 검출기를 포함하는 칩들)이라면, 광학 소자상의 패드들은 전자 칩과 호환된다 하더라도 모두 동일한 위치에 배치되어 있을 가능성은 없다.
예를 들면, 도 9에 도시된 바와 같이, 단일의 광학 소자는 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 가지고, 전자 웨이퍼의 부분도 또한 제조자에 의해 특정된 위치에 배치되고 광학 소자가 그 위에 연결될 수 있는 콘택트 패드를 가진다. 만약 이 광학 소자가 플립-오버형인 경우에, 전자 웨이퍼와의 플립-칩 타입 본딩에 있어서, 이들 각각의 콘택트 패드는 서로 정렬되지 않게 된다. 그럼에도 불구하고, 전술한 바와 같은 기법을 변경함으로써, 본 발명은 다른 콘택트 패드 정렬을 가진 하방 방출 레이저, 상방 수신 검출기, 또는 하방 수신 검출기는 물론 지금까지의 실시예에서 참조한 하방 방출 레이저와는 다른 레이저를 채용할 수 있다.
바람직하게는, 이로써 응용분야에 대한 개별적인 최적의 성능을 가진 "최상 품질" 칩을 선택하여 이용하는 것을 가능하게 하고, 관련 판매자가 전기적 콘택트 배치 위치에 대한 요구사항 내지 기준을 만족시킬 수 없거나 할 수 없기 때문에 그러한 판매자를 제외할 필요가 없게 된다.
일반적으로, 광학 소자가 하방 방출/수신형인지 또는 상방 방출/수신형인지에 따라 두개의 서로 다른 공정이 이용된다.
설명을 용이하게 하기 위해서, 용어, "하방 활성"은 하방 방출 소자(레이저) 및 하방 수신 레이저(검출기) 모두를 지칭하는 것으로 이용된다. 마찬가지로, 용어, "상방 활성"은 상방 방출 레이저 및 상방 수신 검출기 모두를 지칭하는 것으로 이용된다.
하방 활성 소자 공정
본 공정은 하방 방출/수신 소자(즉, 하방 활성 소자들)에 이용될 수 있는 것으로서 도 21를 참조하며 설명된다. 설명을 용이하게 하기 위해서, 전술한 바와 같이, 광학적 웨이퍼(21-1502)는 광학 칩(21-1504)내로 처리되어 들어간다는 것으로 가정한다. 대안으로서는, 광학 칩(21-1504)은 제3자로부터 얻어질 수도 있다.
우선, 절연층(21-1506)이 공지의 방법으로 광학 칩(21-1504)의 표면에 피착된다.
다음, 개구 또는 비아(21-1508)들이 그 절연층(21-1506)에 형성되어, 광학 칩의 콘택트 패드에 접근을 가능케 한다. 이것도 본 발명과 동시에 출원되고 본 발명에서 참조로서 채용하고 본 발명과 함께 양수된 발명의 명칭, "다수 개구 광파이버 광학 소자 및 제조방법"의 명세서에 개시된 웨이퍼내에 관통홀을 형성하는데 이용되는 방식으로 레이저 드릴링 또는 에칭법에 의해 수행된다.
대안으로서, 개구 또는 비아(21-1508)는, 예를 들어 콘택트 패드의 개소가 미리 알려져 있다면, 부착 전에 절연층에 미리 형성될 수 있다.
다음에, 개구 또는 비아(21-1508)는, 개구 또는 비아의 측벽에 도전성 재료(21-1510)를 도포함으로써(선택사항으로서, 이들에 대해 미리 절연체로 코팅할 수도 있음) 또는 개구 또는 비아를 도전성 재료(21-1510)로 충전함으로써 도전성을 갖게 된다.
바람직하게는, 개구 또는 비아가 완전히 충전되지 않는 경우에는, 이는 정렬을 보조하는데에 이용될 수도 있다. 이것은, 개구 또는 비아가 충분히 넓어서 다른 칩상의 솔더 범프가 그 관통홀내로 "슬로팅"되어, 이들 사이의 최초의 정렬을 제공하는 것이 가능하게 된다. 더욱이, 어떤 경우에는, 모세관 현상에 의해, 솔더는 개구 또는 비아내로 일부가 흡입되고, 이것이 용융되어 더 양호한 연결을 형성하고 정렬을 더욱 보조할 수 있도록 하게 한다.
선택 사항으로서, 그리고 대안으로서, 개구 또는 비아가 부착 전에 미리 형성되는 경우에, 개구 또는 비아(소망하는 경우에)의 코팅 또는 충전이 광학 칩에 절연층을 부착하기 전에 형성될 수도 있다.
다음에, 전기적 트레이스(21-1512)가 절연층의 노출된 측에 패터닝되어 그 개구 또는 비아(현재 코팅 또는 충전되어 있는 것)로부터 절연체상의 위치(이는 전자 웨이퍼상의 콘택트 패드의 위치와 정렬하게 됨)로의 도전 경로를 형성한다.
선택 사항으로서, 몇가지 서로 다른 정렬이 가능한 경우에는, 서로 쌍을 이루게 될 콘택트들이 처리가능하게 정의된 영역에서 서로 약간 오프셋되면, 그 광전자 칩과 쌍을 이루는 특정의 전자 칩에 따라, 단일의 트레이스가 두개 또는 그 이상의 연결점을 형성하거나 연결 영역을 형성할 수 있게 된다.
다른 변형예에서는, 광학 칩이 연결되는 칩이 전자 칩(모듈레이터와 같은 다른 광학 칩에 또는 광학 칩이 선택사항으로서 투명하게 되어 있는 다른 레이저에 대향하도록 되어 있음)인 경우, 일반적으로 대부분의 전자 칩은 콘택트 재-라우팅에 이용될 수 있는 절연층을 미리 구비하고 있기 때문에, 전기적 트레이스가 전자 칩상에 패터닝될 수도 있다.
이렇게 완성된 후에, 전술한 공정이 진행되어, 두개의 칩(21-1514)의 결합이 (본 예에서는, 플립-칩 기법에 의해) 수행되며, 특별한 경우에는, 기판의 박막화, 기판의 완전 제거, 또는 그 두께까지 기판을 남기는 공정이 후속될 수도 있다. 그후에, 접근 수단(21-1516)의 형성, 칩 기판의 패터닝, 열도전체의 플로잉, 또는 AR 코팅의 도포등이 필요하거나 소망하는 경우에 수행될 수도 있다.
상방 활성 소자 공정
본 공정은 상방 방출/수신 소자(즉, 상방 활성 소자들)에 이용될 수 있는 것으로서 도 22를 참조하며 설명된다. 설명을 용이하게 하기 위해서, 전술한 바와 같이, 광학 칩은 광학 칩은 제3자로부터 얻어질 수도 있으며, 그 광학 칩 자체를 형성하는 공청은 본 발명과 무관하게 이루어질 수도 있다는 것을 가정한다.
또한, 두개의 단계가 각각 또는 모두 선택사항으로서 본 공정을 개시하기 전에 수행될 수 있다. 제1의 단계는, 광학 칩의 상부 표면에 캐리어를 부착하는 것이다. 이 캐리어는, 견고하여 나머지 공정 동안에 광학 칩을 유지하는데에 이용할 수 있다면, 어떤 물질로도 이루어질 수 있다. 제2의 단계는, 광학 칩 기판을 박막화하는 것이다. 이로써, 광학 칩의 전면에 존재하는 콘택트에 접근할 수 있도록, 에칭 또는 드릴링되어야 하는 재료의 량을 감소시킬 수 있게 된다.
이때, 본 공정은 도 21의 공정과 유사한 방식으로 다음과 같이 진행된다.
홀 또는 비아가, 광학 칩을 관통하여 광학 칩의 전면에 형성된 콘택트까지 에칭 또는 드릴링된다.
홀 또는 비아는 도전성 재료로 코팅 또는 충전되어, 콘택트를 광학 칩의 후방까지 외부로 가져가며, 여기서 도전성 재료에는 절연 코팅이 하층에 적층될 수도 있다.
대안으로서, 예로서, 기판을 통해 칩의 후방으로부터 직접 접근이 칩을 손상하거나 다른 문제를 일으키게 되도록 콘택트가 배치되는 경우에는, 홀 또는 비아는 적절한 위치에서 에칭 또는 드릴링되고, 도전체가 그 전방측에 부가되어, 콘택트 패드를 홀 또는 비아를 코팅 또는 충전하는 도전체와 연결시킬 수 있게 된다.
바람직하게는, 홀 또는 비아가 완전히 충전되지 않는 경우에는, 이는 정렬을 보조하는데에 이용될 수도 있다. 이것은, 홀 또는 비아가 충분히 넓어서 다른 칩상의 솔더 범프가 그 관통홀내로 "슬로팅"되어(도 22B 참조), 이들 사이의 최초의 정렬을 제공하는 것이 가능하게 된다. 더욱이, 어떤 경우에는, 모세관 현상에 의해, 솔더는 홀 또는 비아내로 일부가 흡입되고, 이것이 용융되어 더 양호한 연결을 형성하고 정렬을 더욱 보조할 수 있도록 하게 한다. 또한, 전자 칩과 쌍을 이루도록 정렬을 위해 적절한 위치와 일치하도록 홀 또는 비아가 배치되면, 비아 또는 홀이 종래의 기법을 이용하여 그 전방측상의 콘택트 패드에 연결될 수 있다.
후방 방출/수신 소자 집적 공정에 있어서, 비아 또는 홀이 전자 칩의 콘택트 패드와 일치하지 않는 경우에, 전기적 트레이스가 도 22C의 광학적 웨이퍼의 표면상에 또는 도 22D의 다른 칩, 이 경우에는 상기 전자 칩에 패터닝되고, 이 경우에는 비아 또는 홀과 다른 칩상의 콘택트 위치사이의 연결을 제공하게 된다.
이 때, 전술한 바와 같이, 칩들은 서로 모여져서 연결될 수 있다.
캐리어를 부가하는 선택 공정이 수행되었다면, 이단계에서 캐리어가 제거될 수 있다. 캐리어가 너무 두꺼워 광학적 접근에 문제를 일으키거나 캐리어를 통해 레이저 광이 통과하는데에 부작용을 일으키게 되는 복잡한 굴절률 부정합을 가진 경우에는, 이 캐리어는 반드시 제어되어야 한다. 대안적인 변형예에서는, 캐리어가 광학적 접근에 문제를 일으키거나 캐리어를 통해 레이저 광이 통과하는데에 부작용을 일으키게 되는 복잡한 굴절률 부정합을 가지더라도, 바람직하게는 광학 칩에 부착하기 전에 접근 수단 또는 캐리어내의 관통홀을 패터닝함으로써, 캐리어가잔류할 수도 있다.
또한, 소망하는 경우에는, 마이크로 렌즈 또는 도파관과 같은 하나 또는 그 이상의 추가적인 광학 부재가 캐리어 상부에 형성될 수도 있다.
도 23은 도 22와 유사한 공정을 나타내며, 다만 캐리어가 이용되지 않는다는 점만 상이하다.
연결체 또는 어댑터 칩의 대체예
이용가능한 다른 변형예에서, 예를 들면, 광학 칩과 다른 칩 모두를 제3자로부터 구입하는 경우나, 두개 또는 그 이상의 칩이 고려되고 이들이 서로 다른 콘택트 패드 위치를 가지는 경우에 (다만, 이들 콘택트 패드 위치는 공지되어 있음), "어댑터" 또는 연결 칩이 여기에서 개시하는 방법을 그대로 채용하여 즉시 제조될 수 있어, 설계 및/또는 제조가 진행될 수 있도록 한다.
도 24를 참조하면, 서로 다른 소자를 연결하는데 이용된 연결 칩 내지 어댑터 칩이 도시되어 있고, 공통 웨이퍼 (24-1800)의 상측(24-1802) 및 하측(24-1804)은 패터닝되어, 상측 및 하측 각각 위에 트레이스(24-1806 24-1808, 24-1810)가 각각의 칩에 대한 특정의 콘택트 패드 위치(24-1812, 24-1814, 24-1816, 24-1818)로부터 각각에 대한 공통 위치까지 형성되도록 한다.
관통홀이 형성되고, 도전성 재료로 크레이팅(crate)되거나 충전되어, 이들을 서로 함께 가져오는 경우에, 대응하는 쌍, 즉, 상측의 콘택트와 하측의 콘택트를 연결한다.
도 25는 상방 활성 소자에서 이용할 수 있는 어댑터의 변형예 또는 연결 칩의 변형예인 또 다른 대체 실시예를 나타낸다. 도시된 바와 같이, 어댑터 또는 연결 칩(25-1902)은 연결 패드(25-1908)를 통한 광학 칩(25-1906)에의 직접 연결 및 예로서, 스탠드오프(25-1912), 점퍼, 와이어, 리본, 또는 다른 공지의 부착 부재를 통한 전자 칩(25-1910)에의 연결을 위해 일측상에만 전기적 콘택트(25-1904)를 가진다. 이러한 구성에 있어서, 소자는 상방 방출/수신형이고 어댑터는 상측에 배치되어 있기 때문에, "광학적 비아"(25-1914)가 어댑터에 제공되어 광에의 접근을 허락하게 된다.
다음, 광학 칩은 전자 칩의 상부에 배치될 수 있고, 연결 칩은 광학 칩과 전자 칩사이의 연결성을 제공하도록 이들 칩 모두의 상부에 배치될 수 있다.
부가적으로 설명하면, 이상은 광학 칩을 전자 칩과 한쌍으로 형성하는 것과 관련하여 설명하였지만, 기본적으로 동일한 공정(패드 부정합을 해결하기 위한 연결 칩의 이용, 적절하게 패터닝된 절연체의 이용 및 기판의 이용)이, 광학적 웨이퍼, 전기적 웨이퍼, 전자 웨이퍼 또는 광전자 웨이퍼, 또는 이들 조합들 사이에서 패드 오정렬을 해결하기 위해 그대로 채용될 수 있다.
그 밖의 변형예
전술한 바와 같이, 어떤 경우에는, 소자의 일부, 특히, 검출기를 AR 코팅막으로 코팅하는 것이 바람직하다. 하지만, 전술한 광전자 칩은 두개(그 이상일 가능성도 있음)의 서로 상이한 광학 소자로 이루어진다. 또한, AR 코팅이 레이저를 손상시키는 것은 바람직하지 않다.
바람직하게는, 전술한 공정들의 또 다른 선택사항으로서의 변형예에 있어서,AR 코팅될 필요가 있는 소자는 본래 AR 코팅되지 않은 것과 구별되어야 할 필요는 없다.
본 공정은 대체로 도 11을 참조하며 전술한 공정 흐름을 따르며, 그 공정에서는 레이저 웨이퍼와 검출기 웨이퍼가 형성되고, 플립 오버되고, 플립-칩 본딩 법을 통해 전자 칩에 부착된다.
기판이 박막화되되, 레이저 기판에 대해서는 기판이 레이저 캐비티의 두께 보다 두껍다고 고려될 수 있는 정도까지만 수행된다. 서로 다른 타입의 레이저 장치는 서로 다른 특정의 두께를 요구하지만, 기판의 두께는 DFB 및 DBR의 경우에는 레이저 캐비티의 두께보다 적어도 수 배 두껍게 되고, VCSEL의 경우에는 미러들 간의 거리보다 적어도 수 배 두껍게 되어야 한다. 정확한 거리는 소자에 따라 다르기 때문에, 대략적으로 말하면 레이저 캐비티의 두께의 10배를 이용한다고 할 수 있다. 하지만, 이 두께가 정밀하게 제어될 수 있다면, 10배 보다 작게 될 수도 있고, 특정의 최소 두께는 AR 코팅이 레이저의 레이징 능력에 영향을 주지 않는 최소의 두께로서 경험적으로 얻어질 수 있다.
상방 활성 레이저에 대해서도 마찬가지의 기법이 이용될 수 있다. 상방 활성 레이저의 경우에 있어서, 기판은 레이저의 상측에 부착되는데, 이 기판은 전술한 바와 같이 캐리어가 될 수 있고, 캐리어가 제거된 후에 별도의 기판이 부착되거나, 콘택트 재-라우팅이 필요하지 않거나 또는 다른 칩상에서 수행되는 경우에는, 캐리어를 대신하게 된다. 기판은 피착후에 전술한 두께까지 박막화되거나, 피착전에 전술한 두께까지 박막화 된다.
이렇게 완성된 후에, 레이저 및 검출기가 동시에 반사 방지 코팅된다. 그래서, AR 코팅 공정중에 특별한 패터닝 또는 레이저와 검출기간의 구별이 필요없게 된다.
그래서, 전술한 공정은 다양한 서로 다른 소자에도 적용될 수 있다는 것으로 이해되어야 한다. 예를 들면, 본 발명에 따르면, 레이저의 상측에 모듈레이터를 적층하는 것이 어레이-호환 포맷으로 수행될 수 있다. 사실상, 이것은 모듈레이터가 레이저의 상측 또는 레이저의 하측에 있는 경우에 수행될 수 있다. 더욱이, 두개(또는 그 이상)의 소자가 단일의 에피텍셜 공정에서 형성되는지 또는 그렇지 아니한지에 관계없이 수행될 수 있다. 마찬가지로, 상방 활성 소자 또는 후방 활성 소자의 상측에 상방 활성 소자를 적층하는 것이 수행될 수 있고, 도 26A에 도시된 바와 같이 상방 활성 소자 또는 후방 활성 소자의 상측에 후방 활성소자가 적층하는 것이 수행될 있으며, 더 자세히 설명하면, 도 26B의 후방 방출 레이저상에 모듈레이터가 장착될 수 있다.
격자 부정합을 가진 소자는 개개의 소자가 수행하는 기능과 무관하게 마찬가지로 적층될 수 있다.
또 다른 응용예에서는, 다른 에피텍셜 웨이퍼로부터의 소자들이 웨이퍼 스케일 레벨에서 공통 칩상에 함께 집적될 수도 있다. 그래서, 서로 다른 파장의 레이저가 도 27에 도시된 바와 같이, DWDM(dual wavelength division multiplexing)과 MWDM(multiple wavelength division multiplexing)에의 응용을 위해 혼성될 수 있다.
도 27은 웨이퍼 스케일에서 공통 칩상에 집적된 백개의 서로 다른 파장 레이저의 어레이를 나타낸다. 이렇게 함으로써, 그리고 각각의 레이저가 선택가능하게 됨으로써, 특정의 파장(또는 파장들의 조합)이 선택될 수 있다. 이로써, 튜닝가능 레이저의 필요성을 없앨 수 있다. 튜닝가능 레이저는 물리적 부재의 아날로그적 이동에 영향을 받으며, 열적 변화 내지 열적 효과를 보이고, 그 속도가 밀리초로 제한되고, 그 정밀도도 제한되는 소자이다.
또한, 파장들이 데이터의 전송율과 동일한 비율로 스위칭가능하여, 다양한 데이터 스트림을 서로 다른 파장에서도 동일한 비율로 멀티플렉싱할 수 있게 된다. 그래서, 이러한 스위칭은 약 100 피코초(gigabits/sec의 10배)로 이루어질 수 있다.
더욱이, 서로 다른 타입의 서로 다른 소자(즉, 서로 다른 타입의 레이저, 레이저 및 검출기 등)가 도 28의 단면도에 도시된 바와 같이 혼성될 수 있다.
도 28에 도시된 바와 같이, 두개의 서로 다른 파장 레이저(28-2202, 2206)의 스트립이 형성되고, 상보적인 두개의 파장의 광검출기(28-2204, 2208)의 서로 다른 두개의 스트립이 형성된다. 제1의 소자(예시적으로 레이저(28-2202)(λ1)의 스트립이 본 명세서에 개시된 공정을 이용하여 부착된다. 다음의 제2의 소자(예시적으로 레이저(28-2204)(Δλ1))의 스트립이 동일한 방식으로 부착된다. 다음, 제3의 소자(예시적으로 레이저(28-2206)(λ2))가 동일한 방식으로 부착된다. 마지막으로, 마지막의 제4의 소자(예시적으로 레이저(28-2204)(Δλ2))가 동일한 방식으로 부착된다.
특정의 경우에 따라서는, 예를 들면, 기판 또는 캐리어가 다음의 소자의 집적을 방해하지 않는 경우에 기판 또는 캐리어가 모든 소자로부터 일시에 제거되거나 박막화될 수 있고, 또는 각각의 소자의 세트가 부착된 후에 이들이 제거되거나 박막화될 수 있다.
도 29은 도 28의 집적화를 평면도로 나타낸다. 도시된 바와 같이, 모든 제1 파장 레이저가 부착된다. 다음에, 모든 제1 파장 광검출기가 부착된다. 다음 모든 제2 파장 레이저가 부착된 후, 모든 제2 파장 광검출기가 부착된다. 그 결과, 완전 집적화된 이중 파장 송수신 칩이 얻어지고, 그 일부가 도 29의 우측에 확대되어 도시되어 있다.
물론, 전술한 실시에에서는 2개의 레이저와 2개의 검출기를 이용하는 경우이지만, 본 공정은 서로 다른 소자의 개수에 무관하게 본질적으로 동일하게 적용될 있고, 이들이 상방 또는 하방 활성형, 그룹핑형, 모든 레이저, 또는 모두 검출기이거나 상관없으며, 이는 본 공정의 이점이 특히, 웨이퍼 스케일에서 조합하고 정합시키는 능력에 있기 때문이다.
이러한 경우에, 집적화는 개개의 소자(또는 소자 타입)에 기초하여 즉시 수행될 수 있고, 예를 들면, 스트립(29-2202, 29-2204, 29-2206, 29-2208) 또는 그룹을 정의하도록 잔류된 기판과 함께 스트립에 기초하여(도시되어 있음) 또는 그룹에 기초하여 수행될 수도 있다.
더 나아가, 하나의 파장의 리던던시 레이저의 그룹을 다른 파장의 리던던시레이저의 그룹과 집적화함으로써, 매우 신뢰성있는 DWDM 또는 MWDM 모듈이 저가로 제조될 수 있다.
그래서, 종래기술에서는 DWDM을 위한 단일 소자 집적형 송신기 어레이가 가용하지 않았기 때문에, 단일의 칩상에 수많은 레이저를 집적하여 패키지 크기를 감소시킬 수 있다. 2개 또는 그 이상의 서로 다른 파장의 10개 또는 그 이상의 레이저 어레이를 단일의 칩상에 집적화함으로써, 또한 예로서 파이버 기반형 결합기/반전 스플리터, 홀로그래픽 렌즈 어레이, 또는 발명의 명칭, "다수의 파이버 광학 부재 및 그 제조 방법"(이 발명은 본 발명에서 참조로서 채용하고 있음)에 개시된 기술을 이용하여 이들의 세트를 단일의 파이버내로 결합함으로써, 다수의 파장의 멀티플렉싱이 출력 파이버에서 얻어질 수 있고, 어떤 경우에는 광전자 소자 또는 광학적-기계적 소자가 스위칭(광학적 교차연결)할 필요도 없이 얻어진다.
본 발명의 다른 응용예에 있어서, 펌핑 레이저 및 통신 레이저로서 역할을 하는 대형의 어레이가 서로 다른 시점에서 또는 동시에 구성될 수도 있다.
다수 소자의 연속적 집적 공정 및 그 제품
전자적 연결이 광전적 모듈을 구성하는 칩들, 패키지들, 및 회로 기판들사이에 형성되는 경우에, 칩들, 패키지들, 및 회로 기판들 중의 하나 또는 그 이상의 것에 솔더링된 단형(short) 와이어로 구성된 와이어 본드가 전형적으로 이용된다. 와이어 본드는, 그 길이가 길어 높은 커패시턴스 및 인덕턴스의 경우 주파수 응답에 제한이 있다.
그래서, 외이어 본드를 이용하여 고속의 광전자적 모듈을 구성하는 것은 바람직하지 않다.
다른 경우에는, 와이어 본딩이 이용되지 않더라도, 모듈이 "내부-대-외부" 집적 공정에 기초하여 형성되며, 완전한 모듈이 완성될 때까지, 최내부의 콤포넌트(및 이들과 평행하게 형성될 수 있는 외부 콤포넌트)가 결합된 후에, 그 결합된 콤포넌트들 서로 간의 또는 하나 또는 그 이상의 회로 기판의 집적이 수행된다. 이러한 공정은 대부분 모듈내의 콤포넌트의 위치에 기초하고 그 공정 자체는 전형적으로는 고려되지 않고 전체 모듈이 형성되거나, 또는 하나의 콤포넌트를 집적하는 것은 다른 콤포넌트들에 영향을 주거나(이로 인해 수명이 단축됨) 그 연결에 영향을 준다(이로 인해 커패시턴스 및/또는 인덕턴스가 증대됨). 그래서 현재까지 기법은 제품의 신뢰성을 낮게 하고 그 성능을 낮게 하며, 이는 하나의 콤포넌트의 집적이 연결을 약화시키고, 그 연결에서의 컨덕턴스 및/또는 인덕턴스를 증대시키거나, 이전에 집적된 콤포넌트에 대한 연결에서의 열적 및/또는 물리적 스트레스의 민감도를 증대시키기 때문이다.
그래서, 와어어 본딩 연결이 이용되지 않는 경우에, 이용되는 특정한 공정은 최종적으로 제조된 전체적인 제품의 신뢰성 및/또는 성능에 바람직하지 않은 부작용을 일으킨다.
본 발명의 발명자는 다수의 콤포넌트로 구성되며 와이어 본딩을 이용하지 않고 콤포넌트들을 연결하는 모듈을 형성할 수 있도록 하는 공정을 개발해왔다. 또한, 본 발명의 발명자는 후에 집적된 콤포넌트의 집적이 먼저 집적된 콤포넌트에 부작용을 일으키지 않는 공정도 개발해왔다. 그 결과, 본 발명의 공정에 따라 제조된 제품은 종래기술의 공정에 따라 제조된 대응하는 제품보다 신뢰성이 더 높게 된다.
특히, 계층적인 부착 공정을 이용함으로써, 와이어 본딩을 전혀 사용하지 아니하고도, 광학 소자가 전자 소자에 부착되도록 하고, 전자 소자가 패키지에 부착되도록 하고, 또한 패키지가 인쇄 회로 기판에 부착되도록 하는 패키징 기법을 실현하게 되었다. 이것은 일반적으로, 초고주파 응답 연결을 가능케 한다(즉, 속도는 단지 콤포넌트의 성능에 의해서만 제한되며 콤포넌트간의 배선에 의해는 제한되지 않는다). 또한, 이로써 더욱 신뢰성있는 제품이 얻어진다.
개략적으로 말하면, 본 발명의 발명자는 서로 다른 용융점과 부착 온도를 가진 서로 다른 솔더 재료를 이용함으로써, 또한 이용되는 부착 재료에 관련하여 특정의 부착 시퀀스를 채용함으로써, 콤포넌트들을 대향하도록 부착할 때에, 본 발명의 공정은 종래기술에서와 같은 문제점을 가지지 않는다. 더욱이, 본 발명의 공정은 비광학적 전자적 모듈에도 적절히 적용되고, 특히, 커패시턴스, 인덕턴스 및 저항의 감소가 주요 관심 대상인 고성능 광전자 모듈에도 적절히 적용된다.
본 발명에 따르면, 적어도 다음과 같은 공정의 시퀀스를 이용한다.
B. 제1 용융점과 제1 부착 온도를 가진 제1의 솔더 재료가, 제1 그룹의 콤포넌트를 서로 부착하는데에 이용되며, 예로서 광학 소자를 전자 칩에 부착하는데에 이용된다.
C. 제2 용융점과 제2 부착 온도를 가진 제2의 솔더 재료가, 미리 결합된 콤포넌트들을 다른 콤포넌트에 부착하는데 이용되며, 예로서 하나 또는 그 이상의 전자 칩을 패키지에 부착하는데에 이용된다.
D. 제3 용융점과 제3 부착 온도를 가진 제3의 솔더 재료가, ii) 에서 형성된 하나 또는 그 이상의 콤포넌트를 다른 콤포넌트에 부착하는데 이용되며, 예로서 패키지를 인쇄 회로 기판에 부착하는데에 이용된다.
이들 공정은 직접적인 재료선택에 의해 4개 또는 그 이상의 레벨까지 확장될 수 있고, 그 공정의 확장은 전술한 것과 동일한 방식으로 이루어진다.
3개 또는 그 이상의 서로 다른 부착 공정에 이용되는 재료는 이들이 열적으로 서로 호환성이 있기 때문에 구체적으로 선택된다. 다시 말하면, 예로서, 칩의 페이지에 대한 연결에 대한 집적 조건은 칩과 패키징 사이의 부착이 수행되기 이전에 광학적 콤포넌트와 칩사이의 연결에 영향을 미치지 않게 된다.
특히, 주어진 부착을 위한 솔더의 용융점은 일반적으로 공정의 후속 단계에서 이용되는 솔더의 용융점보다도 높도록 선택된다.
다시 말하면, 제1 부착 단계를 위한 솔더는 가장 높은 용융점을 가진다.
제2 부착 단계를 위한 솔더는 제1 부착 단계를 위한 솔더보다 낮은 용융점을 가진다. 제3 부착 단계를 위한 솔더는 이전의 두개의 단계에서 이용된 솔더들보다 낮은 용융점을 가진다. 특정의 실시예에 따라서는, 제4 또는 그 이상의 부착 단계를 수반할 수도 있다.
어느 단계에서는 솔더가 아닌 감열성(thermally sensitive) 접착제를 이용하더라도, 동일한 처리가 적용될 수도 있다. 즉, 용융점은 그 접착제를 용융점까지 가열하는 것이 이전의 모든 연결을 위해 이용되었던 재료들의 용융점을 초과하는온도(이전의 모든 연결점에서 측정된 온도)를 초래하지 않도록 하여 한다.
이와 같은 점은 부착 온도들 사이에서 전형적으로는(반드시 그러할 필요는 없지만) 동일하여, 즉, 주어진 단계를 위한 부착온도는 어떤 후속하는 단계에서 이용되는 재료의 부착 온도보다 더 높게 될 것이다.
어떤 변형예에서는, 동일한 재료를 이용하는 것이 가능하여, 이전의 연결점들에서 측정된 온도가 그 재료의 용융점을 초과하는 아니한다면, 모든 단계에서 용융점과 부착 온도는 동일하게 된다.
주목할 것은, 어떤 경우에는, 하나의 단계에서의 부착온도가 이전의 단계에서의 용융점보다 더 높을 수도 있다는 것이다. 하지만, 이것은 문제점을 야기하지 않는데, 콘택트의 위치에서 비록 밀봉제가 이용되거나 특정한 콤포넌트의 이격거리가 수반될지라도, 이전에 결합된 콤포넌트들이 부작용을 일으킬 정도로 높은 온도에 이르지 않기 때문이다.
지금까지 일발적인 방식으로 설명한 본 발명의 공정을 두개의 실시예를 통해 더 상세히 설명한다. 제1 실시예는 광전자 송수신기 모듈의 제품을 제조하는 것이다. 이 제품은 수개의 레이저(광학 칩)가 하나의 전자 칩에 집적된 것과 수개의 광검출기(제2의 광학 칩)가 다른 하나의 전자 칩에 집적된 것으로 구성되어 있다. 두개의 전자 칩은 패키지내로 집적되어 전자 회로 기판상에 집적된다.
제2 실시예는 유사한 수신기를 제조하되, 두 광학 칩(즉, 레이저 칩과 광검출기 칩)이 공통의 전자 칩을 공유하고, 광학 소자에 대한 파이버의 정렬을 위해 이용되는 추가적인 콤포넌트가 전자 칩에 열적 활성 접착제에 의해 부착된다는 점이 상이하다.
실시예 1
본 실시예에 있어서, 공정 단계, 결합 재료(즉, 솔더 금속)의 조합, 용융점, 및 부착 온도가 표 4에 개시되어 있다.
표 4
공정 재료 재료의용융점 부착 온도
전자 IC에의 광학 소자의 부착 20% Au/80% Sn 280 ℃ 310 ℃
패키지에의 IC의 부착 95% Sn/5% Sb 240 ℃ 270 ℃
인쇄 회로 기판에의 패키지의 부착 63% Sn/37% Pb 180 ℃ 210 ℃
본 실시예에서, 공정의 제1 단계는 집적 회로(IC)에 광학 소자를 부착하는 것으로부터 시작한다. 이것은, 최고의 용융점을 가지는 재료(본 실시예에서는 280 ℃의 용융점을 갖는 20% Au/80% Sn)에 의해 수행된다. 결합될 연결점들을 서로 맞대고 그 온도를 용융점이상으로 상승시켜 솔더가 용융되도록 한다. 다음, 결합된 콤포넌트는 용융점아래로 냉각되어, 솔더가 완전히 경화된다.
레이저를 포함하는 집적형 광전자 IC와 검출기를 포함하는 집적형 광전자 IC가 다음에, 이전의 솔더 재료의 용융점보다 낮은 용융점을 가지는 솔더를 이용하여 IC 패키지에 부착되어, 광전자 모듈 패키지를 형성한다. 이 경우에, 240 ℃의 용융점을 가진 Sn 95%/Sb 5% 솔더가 이용된다. 레이저 IC의 콘택트와 검출기 IC의 콘택트가 IC 패키지상의 대응하는 연결 위치에서 서로 맞대어진다. 콤포넌트들이 240 ℃보다 높고 280 ℃보다 낮은 온도에서 가열되어, 이전의 결합에서의 솔더들이 다시 용융되지 않도록 한다. 다음에, 결합부분은 새로운 결합부분을 고정시키는솔더의 용융점보다 낮은 온도까지 냉각된다.
감온성(temperature sensitive) 본딩 공정의 마지막 단계는 모듈 패키지를 인쇄 회로 기판에 부착하여 모듈을 형성하는 것이다. 이것은 이전에 이용된 두 솔더들 보다 낮은 용융점을 가진 재료에 의해 수행된다. 이 경우에는, 180 ℃의 용융점을 가진 Sn 63%/Pb 37% 솔더가 이용된다.
결합되는 부분의 콘택트가 서로 맞대어 지고 180℃와 240℃사이의 온도까지 가열된다. 다음에, 이 모듈은 새로운 결합부분을 고정시키는 솔더의 용융점보다 낮은 온도까지 냉각된다.
이로써, 일련의 부착단계의 부착온도는 그 이전의 모든 부착단계의 부착온도보다 낮게 되기 때문에, 그 부착이 이전의 연결을 방해하거나 균열시키지 않게 된다.
실시예 2
본 실시예에서는, 전술한 실시예와 유사한 공정을 이용하여 유사한 송수신기를 제조하며, 다만 두개의 광학 칩(즉, 레이저 칩과 광검출기 칩)이 공통의 전자 칩을 공유하고 광학 소자에 대한 파이버의 정렬을 위해 이용되는 추가적인 콤포넌트가 전자 칩에 열적 활성 접착제에 의해 부착된다는 점이 상이하며, 이 열적 활성 접착제는 비도전성이고 230℃의 용융점과 230℃의 경화 온도를 가진다. 그 결과, 본 공정은, 인쇄 회로 기판에 모듈을 부착하기 전에 접착제를 요구하는 콤퍼넌트의 부착이 수행되도록 되도록 변경되어 있다. 본 실시예에 있어서, 공정 단계, 재료 등이 표 5에 개시되어 있다
표 5
공정 재료 재료의용융점 부착 온도
전자 IC에의 광학 소자의 부착 20% Au/80%Sn 280 ℃ 310 ℃
패키지에의 IC의 부착 95% Sn/5% Sb 240 ℃ 260 ℃
패키지에의 정렬 부재의 부착 열적 접착제 230 ℃ 230 ℃
인쇄 회로 기판에의 패키지의 부착 63% Sn/37% Pb 180 ℃ 210 ℃
본 공정은 상기 표와 같이 진행된다. 우선 광학 IC 모두가 전자 IC에 연결된다. 다음, 광전자 IC가 240 ℃보다 높고 280 ℃보다 낮은 온도에서 솔더를 용융시킴으로써 패키지에 부착된다. 다음, 정렬 부재가 230 ℃와 240 ℃ 사이의 온도를 이용하여 패키지에 본딩된다. 마지막으로, 패키지는 180 ℃와 230 ℃ 사이의 온도를 이용하여 인쇄 회로 기판에 부착된다.
수많은 다양한 솔더가 공지되어 있으며, 예를 들면 순수 금, 그 합금, 및 은, 납, 주석, 안티몬, 비스무스, 그 밖의 금속 같은 금속의 공정혼합물(eutectic)들이 있다. 표 6은 현재 상업적으로 입수할 수 있는 솔더를 그의 적절한 용융점과 함께 개시하고 있다.
표 6
솔더 재료 용융점(℃)
81. % Au/19% In 487
96.85% Au/3.15% Si 363
88% Au/12% Ge 361
100% Pb 327
9S% Pb/5% In 314
95% Pb/5% Sn 314
5% Ag/90% Pb/5% In 310
1.5% Ag/97.5%Pb/1%Sn 309
78% Au/22% Sn 305
2.5% Ag/95.5% Pb/2% Sn 304
2.5% Ag/97.5% Pb 303
90% Pb/10% Sn 302
2.5% Ag/92.5% Pb/5% In 300
2.5%Ag/92.5%Pb/5%Sn 296
95% Pb/5% Sb 295
5% Ag/90% Pb/5% Sn 292
2% Ag/88% Pb/10% Sn 290
85% Pb/15% Sn 288
86% Pb/8% Bi/4% Sn/l% In/l% Ag 286
80% Au/20% Sn 280
80%Pb/20%Sn 280
81% Pb/19% In 280
75% Pb/25% In 264
70% Pb/30% Sn 257
63.2% Pb/35% Sn/1.8% In 243
95% Sn/5% Sb 240
60% Pb/40% Sn 238
97% Sn/3% Sb 238
99% Sn/1% Sb 235
100% Sn 232
2.5% Ag/97. 5% Sn 226
3.5% Ag/95% Sn/1.5% Sb 226
60%Pb/40%In 225
3.5% Ag/96.5% Sn 221
10% Au/90% Sn 217
95.5% Sn/3.9% Ag/0.6% Cu 217
96.2% Sn/2.5% Ag/0.8% Cu/0.5% Sb 217
10% Pb/90% Sn 213
50% Pb/50% Sn 212
50% Pb/50% In 209
15% Pb/85% Sn 205
45%Pb/55%Sn 200
20% Pb/80% Sn 199
91% Sn/9% Zn 199
40% Pb/60% Sn 188
2.8% Ag/77.2% Sn/20% In 187
89% Sn/8% Zn/3% Bi 187
30% Pb/70% Sn 186
40%Pb/60%In 185
37% Pb/63% Sn 183
37.5% Pb/37.5% Sn/25% In 181
2% Ag/36% Pb/62% Sn 179
30%Pb/70%In 174
100% In 157
5% Ag/15% Pb/80% In 149
58% Sn/42% In 145
3% Ag/97%In 143
42% Sn/58% Bi 139
48% Sn/52% In 118
30%Pb/18% Sn/52% Bi 96
마찬가지로, 비도전성 열적 활성 접착제가 존재하며, 본 발명에서 개시하고 있는 기법에 따라 전술한 솔더들과 함께 이용될 수 있다.
더욱이, 나아가 그 이전 단계에서 연결점의 온도가 특정 단계를 위해 이용된 재료의 용융점보다 낮게 유지 된다면, 특정 단계를 위해 이용된 재료의 용융점은 그 이전의 단계에서 이용된 재료보다 더 높게 할 수 있다는 것으로 이해되어야 한다. 예를 들면, 실시예 1을 참조할 때, 만약 광전자 IC가 그 광전자 IC를 어느 정도까지 열적으로 단열시키는 밀봉제로 코팅되어 있다면, 광학 IC를 전자 IC에 본딩하는 재료의 용융점 온도보다 높게 온도를 상승시키는 것이 가능한데, 이는 연결점의 온도가 밀봉제로 인해 용융점을 초과하지 않게 되기 때문이다. 부가적으로, 또는 대안으로서, 결합될 콤포넌트가 공간, 또는 열적 차폐 수단 또는 히트 싱크에 의해 충분히 분리되어 있으면, 이전의 연결점들의 용융점 온도를 초과하지 않는 한, 그 온도는 새로운 연결점에서 초과될 수도 있다. 그래서, 실시예 2에서는, 열적 차폐 수단이 이전에 본딩된 콤포넌트와 정렬 부재사이에 위치되어 있거나 이전의 연결체들로부터 충분히 이격되어 있으면, 이전의 연결점의 온도가 240 ℃를 초과하지 않는 경우에 정렬부재의 연결점의 국부적인 온 온도는 240 ℃를 초과하지 않았어야 한다.
표 6에서는 솔더들간의 조합으로 예시하여 나열하였지만, 다양한 특별한 가능성 있는 조합이 너무 많아 모두를 개시할 수 없음이 인식될 것이다. 본 발명의 기법에 따른 재료들(표 6에 개시된 솔더들로부터 선택된 적절한 솔더 및/또는 여기에서 명시한 솔더)의 조합을 이용하면 본 발명에 따른 수 많은 변형예들을 바로 구현할 수 있다는 것으로 이해되어야 한다. 중요한 점은 특정의 재료 자체에 있는 것이 아니며, 본 공정의 연속된 단계들에서 이용된 재료들의 용융점 사이의 관계에있다. 다시 말하면, 솔더 재료가 특정의 목적에 적절하고 다양한 콤포넌트가 연속된 단계에서 결합될 때에 각각의 연속된 연결체들이 이전의 연결점의 용융점 온도를 초과하는 않고 용융될 수 있는 솔더를 수반하는 한, 본 공정은 유효하다.
마지막으로, 이상의 공정은 특정의 어셈블리의 모든 콤포넌트에 대해 이용될 필요는 없다는 것이 인식되어야 한다. 예를 들면, 실시예 1에 기초하여 광전자 수신기 어셈블리의 일부분을 구성할 수도 있다. 물론 어셈블리는 하우징, 하나 이상의 팬, 커넥터, 케이블 등을 더 포함할 것이다. 마찬가지로, 특정의 어셈블리는 다수의 모듈로 구성될 수도 있고, 이들의 일부분은 본 발명에서 개시한 공정, 예로서 실시예 2의 공정에 의해 제조되고, 타부분은 종래기술의 공정을 이용하여 제조될 수도 있고, 또한 어떤 모듈은 본 공정의 변형예(3개의 특정 재료)에 따라 형성되고 다른 모듈은 본 공정의 다른 변형예(적어도 하나의 재료는 제1의 모듈에서 이용된 재료와 다른 경우)를 이용하여 제조될 수도 있다.
전자 장치상에의 모듈에이터 및 레이저의 집적 어레이
외부 모듈레이션은, 하나 또는 수개의 에지 방출 레이저가 선형으로 배치되어 사용되는 어떤 반도체 레이저 시스템에 이용된다. 또한, 패키지내에 에지 방출 레이저를 가진 단일의 채널의 모듈레이터의 사용이 또한 가능하다. 하지만, 에지 방출 반도체 레이저의 이차원 어레이는 종래기술에는 존재하지 않았으며, 그래서 이러한 레이저와 모듈레이터의 집적은 종래기술에서 가능하지 않았다. 또한, 수직 방출형 레이저(특히, 수직 방출 캐비티를 가지는 레이저), 분산형 궤환(DFB) 레이저 및 분산형 브래그 반사기(DBR) 레이저의 어레이에 집적될 수 있는 모듈레이터는종래기술에서는 가용하지 않았다.
도 34에 도시된 바와 같이, 전자 장치(34-104)(하나 또는 그 이상의 칩들)의 상부에 집적된 레이저들(34-102)의 어레이의 상부에 수직 캐비티 모듈레이터(34-100)의 어레이를 집적시킨다. 본 발명의 기법을 채용하여, 다수의 레이저 어레이를 형성하며, 상기 각각의 레이저는 일정한 광 출력에서 동작될 수 있으며, 그 출력은 레이저 어레이의 상부에의 모듈레이터 어레이의 집적을 통해 외부 모듈레이션에 의해 고속으로 스위치 온/오프 가능하다. 그 결과, 10Gb/s 이상 또는 이하의 속도로 동작하는 이차원 반도체 레이저 어레이내의 스위칭 레이저를 구현할 수 있는 이점을 얻는다.
본 발명의 기법은 상방 방출형인지 또는 하방(후방) 방출형인지 여부에 무관하게 수직 캐비티 표면 방출 레이저(VCSEL; vertical cavity surface emitting laser), 분산형 궤환(DFB) 레이저 및 분산형 브래그 반사기(DBR) 레이저의 어레이를 포함하는(이에 한정되지 아니함) 광학 소자를 전자 장치에 집적하는데 이용할 수 있으며, 이에 의해 이들이 대형의 광학 소자 어레이를 형성하고 그 결과적인 집적형 광전자 칩에 합체되어 모듈을 형성할 수 있다.
예를 들면, 10Gb/s 또는 그 이상의 고속의 데이터 전송률에서, 그 레이저의 직접적인 모듈레이션에 의해 데이터 송신을 얻는데 충분하도록 고속으로 레이저를 턴 온/오프하는 것은 매우 어렵다. 이는 레이저를 직접적으로 모듈레이팅하는 때에는 광을 형성하기 위해 레이저내로 전자들이 공급되어야 하고 스위칭동안에 광을 턴오프하기 위해 레이저로부터 전자가 인출되어야 한다. 하지만, 이러한 과정은레이저의 기본적인 물리적 성질(소자의 커패시턴스 및 레이저의 활성 영역내의 전자의 감쇠 시상수)로 인해 최소한도의 시간과 실행 전력을 요구한다.
속도가 증가됨에 따라, 상기 요구되는 스위칭 레이트는 최소의 요구된 시간에 접근하게 되고, 그래서 결국 그 시간을 초과하게 된다. 그 결과, 속도가 증가되면, 전술한 공정은 수행하기가 매우 여렵게 되거나 극단적으로는 불가능하게 된다.
그 결과, 고속에서의 광학적 데이터 전송은 "외부 모듈레이션"으로 불리우는 것, 즉, 레이저는 연속적으로 "온"으로 유지되고 레이저의 외부의 소자가 광의 출력을 제어하는 것을 이용하여 이루어지기도 한다. 외부 모듈레이션의 일 타입에서는, 일종의 "모듈레이터"로 알려진 소자가 레이저의 출력부와 외계와의 사이에 배치된다. 이 모듈레이터는 광을 턴 온/오프함으로써, 레이저를 턴 온/오프하는 작용을 하게 된다. 모듈레이터는 여러가지의 메커니즘을 통해 외계에 대하여 광을 턴 온/오프할 수 있다. 예를 들면, 어떤 모듈레이터는 일상태에서는 투광성이고 타상태에서는 흡광성일 수 있고, 다른 모듈레이터는 일상태에서는 투광성이고 타상태에서는 반사성일 수 있고, 또 다른 모듈레이터는 굴절률을 변화시켜 레이저의 공진 파장을 시프트시킴으로써 캐비티 공진 파장이 더 이상 이득 영역에 있지 않도록 할 수 있고, 또한 어떤 모듈레이터는 (예를 들면, 스위칭 가능하게 레이저 미러중의 하나의 유효 반사도를 변화시킴으로써)레이저의 광학적 성질에 무관하고 또한 이를 파괴할 수도 있다.
본 발명의 전술한 응용분야 및 전술한 공정은 또한 다수의 모듈레이터 어레이를 하나의 전자 칩상의 활성 광학 소자들(레이저 및/또는 검출기)의 하나의 어레이에 집적하는데에 이용될 수 있다.
이하, 본 발명은 모듈레이터가 여기에 개시된 수직 방출 레이저와 호환될 수 있도록 보장하고, 또한 모듈레이터가 이미 레이저를 포함하는 전자 칩과 호환되는 전기적 콘택트를 가지도록 보장하는 이전의 기법의 여러 타입의 모듈레이터를 개시한다.
도 35 내지 도 37은 하나의 모듈레이터 어레이에 개개의 모듈레이터가 집적되는 형식을 예시하고 있으며, 본 공정은 개개의 소자에 기초하여 또는 웨이퍼 스케일에 기초하여 동일한 방식으로 수행될 수 있음은 이해될 것이다.
도 35는 하나의 전자 칩(35-212)(이 경우에는 VCSEL)이 이전에 집적된 예시적인 집적 레이저 소자(35-210)상에 연결(35-206, 35-208)과 대응하도록 형성된 연결(35-202, 35-204)를 구비한 모듈레이터(35-200)를 나타낸다. 도 35에서, 모듈레이터를 위한 연결들은 상방형 공정을 본 명세서에서 참조로서 채용된 것 중의 하나를 이용한다. 도 35의 아래부분에 도시된 바와 같이, 소자에 대하여 콘택트가 대응부착되고 본딩된다.
도 36은, 본 명세서에서 참조로서 채용하고 있는 후방형 공정을 이용하여, 도 35의 레이저 소자(35-210)상의 연결(35-206, 35-208)과 대응하도록 형성된 연결(36-302, 36-304)을 구비한 대안적인 모듈레이터(36-300)를 나타내며, 이 도면의 아래부분에 도시된 바와 같이, 소자에 대하여 콘택트가 대응부착되고 본딩된다.
도 37은 이산적인 리던던시 레이저(37-402, 37-404) 또는 리던던시 활성 영역(도시하지 않음)을 가진 단일의 레이저를 이용하는 모듈레이터 유니트(37-400)를 나타낸다. 이러한 구성에서, 별도의 스탠트오프(37-406, 37-408)가 전자 칩(37-412)의 콘택트(37-410)를 모듈레이터 유니트의 콘택트(37-414)가 상기 상승된 콘택트(37-416)와 대응할 수 있는 위치까지 상승시킨다. 이 도면의 아래부분에 도시된 바와 같이, 모듈레이터(37-400)는 전자 칩(37-412)에 집적된 레이저(37-402, 37-404)의 상부에 배치된다. 또한, 도 37의 아래부분에 도시된 바와 같이, 렌즈(37-418)가 모듈레이의 상부에 장착되어, 레이저로부터의 방출 광이 공통의 파이버 또는 다른 부재(도시하지 않음)에 결합되도록 한다.
본 명세서에서 참조로서 채용하고 있는 응용예에서 알 수 있듯이, 준비 공정 및 집적 공정은 그 레이저(또는 검출기) 및 모듈레이터가 각각의 소자의 상부 또는 하부로부터 방출 및 그 상부 또는 하부로의 입사하는 광에 대해 최적화되어 있는지, 또는 기판을 통과하는지에 따라 약간 달라진다.
본 명세서에서 참조로서 채용하고 있는 공정에 따라 형성되는 세개의 대표적인 대체 구현예는 모듈레이터와 레이저 사이에 상호접속을 제공한다. 이러한 대체 구현예들이 도 35 내지 도 37에 도시되어 있으며, 물론 다른 구현예도 이러한 기법의 응용예를 통하여 이들 구현예에 추가될 수도 있다.
기본적인 접근법은 다음을 포함한다.
대형 어레이내의 레이저를 전자 칩에 집적한다. 본 명세서에서 참조로서 채용하고 있는 바와 같이, 이것은 a) 하부 방출 레이저를 이용하여 수행되거나(여기에는 펀넬(funnel) 또는 다른 개구가 기판내로 에칭되어 있고 그 기판은 부분적으로 또는 완전히 제거되어 광학적 접근을 허락하며, 또는 기판을 제거하지 않을 수도 있음), b) 상부 방출 레이저(레이저의 방출이 기판을 향하지 않는 것)를 이용하여 수행된다.
레이저가 관통 홀(pass-through hole)을 가지도록 하며, 이로써 레이저 웨이퍼 부분의 상부면 및 모듈레이터의 부분의 저부면 상의 콘택트를 통하여 레이저 웨이퍼 부분의 상부면과 모듈레이터 부분의 저부면 사이에 전기적 연결이, 레이저 자체의 성능에 영향을 미치는 전기적 콘택트 없이 이루어진다. 다시 말하면, 콘택트에 의해 모듈레이터는 개재된 레이저 웨이퍼를 통해 전자 웨이퍼와 전기적으로 연결되도록 한다.
소자내로의 및 소자 외부로의 광학적 접근을 가능케 하고 레이저부분상의 "관통 홀"의 전술한 구성과 대응하는 구성으로 배열하되 레이저와 가장 근접하게 될 웨이퍼 부분의 동일 측부에 전기적 콘택트를 가지는 모듈레이터의 어레이를 형성한다.
전자 칩상에 레이저를 어레이로 집적하는 방식과 마찬가지의 방식으로 레이저 웨이퍼 부분에 모듈레이터를 집적한다.
관통 홀을 형성하는 기법 및 광학 소자(모듈레이터 또는 레이저)를 형성하는 기법은 본 명세서에서 참조로서 채용하는 전술한 명세서들에 다수가 개시되어 있다.
모듈레이터는 또한 이들에 부착되는 기판을 가진다는 것이 이해되어야 한다. 특정 실시예에 따라서는, 펀넬 또는 그 밖의 개구가 기판에 본 발명의 기법(또는다른 기법)을 이용하여 형성되고, 기판이 박막화되며, 또는 기판은 아래의 레이저에 투광성을 가지며 그대로 남겨둘 수도 있다. 더욱이, 특정의 모듈레이터 및 그 기판의 위치(즉, 상부측 또는 하부측)에 따라서는, 펀넬 또는 그 밖의 개구는 레이저쪽을 또는 외계쪽을 지향할 수도 있다.
다른 기술로서 DFB 레이저를 평행형 송수신기에 이용하는 것이 제안되어 있는데, 이는 전형적으로 에지 방출 소자(즉, 웨이퍼의 표면에 평행하게 출력하는 소자)로서 엄격하게 이용되는 것으로 여겨져 왔다. 도38A는 종래기술의 에지 방출 DFB를 나타내고, 도38B는 종래기술의 에지 방출 DBR을 나타낸다. 그래서, 이들 에지 방출형 소자를 이용하는 평행형 송수신기는 일차원(즉, 선형) 어레이로 일시에 그 소자들을 집적함으로써 형성되어 왔다. 이는 도 39에 도시되어 있다. 도 39에 도시된 바와 같이, 회로 기판(39-600)은 그 에지(39-604)를 따라 레이저(39-602)의 에지 방출 어레이를 가진다. 설치된 개개의 레이저(39-602)를 위한 구동 회로를 포함하는 집적 회로 칩(39-606)이 회로 기판(39-600)을 통하여 일련의 와이어 본드(39-608)에 의해 레이저(39-602)에 연결되어 있다.
전술한 바와 같이, 본 발명의 기법은 상방 방출/수신 소자 및 하방 방출/수신 소자에 이용될 수 있으며, 또한 격자 결합형 DFB 또는 DBR 또는 절곡된(angled) 마이크로 미러 결합 DFB 또는 DBR에도 이용될 수 있는데, 이는 격자 또는 마이크로 렌즈가 그 방출 광선이 웨이퍼의 표면에 수직한 방향으로 진해할 수 있게 하기 때문이며, 이러한, "상방" 또는 "하방" 방출 소자는 종래기술의 다른 기술자에 의해 이들 소자의 "온-웨이퍼" 테스트를 용이하게 하기 위해 개발되어 왔다. 도 40A는종래기술의 "상방" 내지 "상부측" 격자 결합형 레이저를 나타내고, 도 40B는 종래기술의 "하방" 내지 "하부측" 격자 결합형 레이저를 나타낸다. 도 40C는 종래기술의 "상방" 내지 "상부측" 마이크로 미러 결합 레이저를 나타내고, 도 40D는 종래기술의 "하방" 내지 "하부측" 마이크로 미러 결합 레이저를 나타낸다.
그 결과, 본 발명의 기법은 도 41에 도시된 바와 같이, 이차원 어레이로 수직 방출 DFB 또는 DBR을 구성할 수 있도록 하고, 이들이 집적 회로상에 장착된 구동 회로부에 고밀도로 집적될 수 있도록 한다.
전술한 바와 같이 레이저의 모듈레이터에의 집적은 다양한 타입의 레이저에 대해 동일하게 유효하다는 이점이 있는데, 다만 이들 레이저로부터의 광은 최종적으로 수직 방출된다면 그러하다. 그래서, 예들 들면, 격자 결합형 DFB 또는 DBR 등과 같은 표면 방출 DFB 또는 DBR은 VCSEL로부터 얻을 수 있는 효과와 동일한 또는 그 이상의 효과 및/또는 이점을 얻을 수 있게 한다.
본 명세서에서 참조로서 채용하고 있는 전술한 명세서에서 개시한 바와 같이, 본 발명을 여기에 개시된 대로 적용하면, VCSEL, DFB, 또는 DBR 레이저 및 전자 장치를 포함하는 대형의 이차원 송신기 또는 송수신기 어레이가 얻어진다.
VCSEL은 더욱 완성도가 높은 가용한 기술이라는 이점을 가지고 있지만, 몇가지 제한을 가지고 있다. 이들이 제공할 수 있는 출력은 제한되어 있다. 예로서, 1.3㎛ 또는 그 이상의 파장과 같은 장파장 VCSEL은 단파장에서 보다 완성도가 떨어지며, 처프 파라미터(스위칭 중의 파장 확산, 출력 파의 위상 변화로 특징지워짐)가 높아지는 경향이 있다. 이들 특성은 보다 원거리의 데이터 전송을 초고속으로하는데에 VCSEL을 이용하는 것에 제한을 준다. DFB 레이저는 원거리 고속 데이터 전송에 우수한 특성을 가진다. 따라서, 10Gb/s를 넘는 속도로 원거리 데이터 전송하는데에는, DFB 레이저가 VCSEL 보다 우수하다.
VCSEL을 이용하는 것과 대조적으로, DFB 또는 DBR을 이용하는 본 발명의 기법은 다량의 고전력, 더욱 좁은 선폭, 낮은 처프, 및 장파장의 특징을 가진 레이저들이 전자 칩에 함께 집적되도록 할 수 있다. 이로써, VCSEL을 이용하여 얻을 수 있는 대역 폭보다 매우 넓은 대역 폭을 얻을 수 있으며, 이는 저항성 손실 및/또는 용량성 슬로우다운을 최소화할 수 있기 때문이다. 그래서, 매우 평행하고(공간적으로든 파장에 있어서든), 비용이 저렴하며, 처리속도가 빠른 송신기 또는 송수신기가 얻어져, 수십 킬로미터이상으로 데이터를 전송할 수 있게 되며, 이것은 VCSEL등을 이용하는 다른 레이저 기술에서 전송할 수 있는 거리보다 훨씬 먼 거리이다.
하지만, VCSEL과 마찬가지로, 더욱 고속의 전송 레이트를 희망하는 것은, DFB 레이저가 스위칭하는데 필요한 시간이 데이터 비트 레이트 전송 주기보다 더 길어질 것이라는 것을 의미한다. 그래서, 본 발명자는 모듈레이터가 그 상부에 고밀도로 집적되어 있는 DFB 레이저의 대형 어레이를 형성하여, VCSEL를 이용하여 얻어지는 이점보다 향상된 이점을 얻는다.
개략적으로 설명하면, DFB 또는 DBR을 전자 장치에 집적하는 공정은 본 명세서에서 참조로서 채용하고 있는 VCSEL의 특정예에 개시되 바와 동일하다. 이 공정은 다수의 표면 방출 DFB 또는 DBR을 포함하는 레이저 웨이퍼 또는 웨이퍼 부분으로부터 시작한다. 이들 레이저는 이들의 출력 근처에 격자 또는 마이크로 미러와같은 소자를 구비하여 웨이퍼 표면으로 수직한 방향으로(기판으로부터 멀어지는 방향으로 또는 기판내부로의 방향으로) 광이 결합되므로, 이들 레이저는 표면 방출형이다.
다음, 소자가 기판으로부터 멀어지는 방향으로 광을 방출하는지(상방 방출) 또는 기판쪽으로 광을 방출하는지(하방 방출)에 따라, 그 적절한 공정이 수행되며, 이는 본 발명세서 참조로서 채용하고 있는 전술한 명세서에 상세히 개시되어 있다.
소자가 상방 방출 소자인 경우에, 레이저는 캐리어에 부착되고, 필요하다면, 레이저 웨이퍼 기판이 박막화되고, 콘택트가 그 레이저 웨이퍼의 후방측에 소정의 패턴으로 패터닝 및 에칭되어 구동 회로를 포함하는 전자 웨이퍼의 콘택트와 대응하도록 이루어지며, 소망한다면, 선택사항으로서 밀봉제를 레이저 웨이퍼와 전자 웨이퍼 사이에 삽입하고, 레이저 웨이퍼와 전자 웨이퍼는 그 콘택트에서 서로 부착된다.
소자가 하방 방출 소자인 경우에, 콘택트는 그 레이저 웨이퍼의 상방측에 소정의 패턴으로 패터닝 및 에칭되어 구동 회로를 포함하는 전자 웨이퍼의 콘택트와 대응하도록 이루어지며, 레이저 웨이퍼는 그 전자 웨이퍼에 부착된다. 선택사항으로서, 상방 방출 소자의 공정과 마찬가지로, 필요하거나 소망한다면, 밀봉제를 이들 웨이퍼 사이에 삽입, 및/또는 레이저 기판을 박막화할 수 있다.
이러한 공정에 의해 전자 장치에 집적형 다양한 격자 결합형 DFB을 포함하는 집적 소자를 얻는다. 본 발명은 이러한 것 없이도 수행될 수는 있지만, 반도체 형성 및 에칭 기법과 일치하여, 이들 에지 방출형 레이저 구조를 형성함으로써, 에칭층과 에칭 정지 층을 형성하여 콘택트 측의 형성을 지원할 수 있고, 기판 박막화 공정이 상용 스케일의 제조에 내재적인 이점을 가진다.
도 41은 공정 단계 및 공정 결과를 개략적으로 나타내며, 레이저의 상부에 모듈레이터 또는 검출기를 어레이로 집적하는 유사한 공정의 시작점으로서의 역할을 한다.
도 42는 모듈레이터(42-904)가 집적되어 있는 격자 결합형 DBR 레이저(42-906)의 이차원 어레이로 구성되어 있는 집적 유니트(42-900)의 일부분의 측면도이며, 본 발명에서 참조로서 채용하고 있는 기법을 적용하여 이루어진다.
본 발명에 따른 다른 변형예에서는, 모듈레이터가 검출기로 대체될 수 있으며, 이 검출기는 레이저 파장에 투광성을 갖고 레이저의 상부에 마찬가지 방식으로 집적된다. 대안으로서, 모듈레이터는 레이저로부의 광을 이들을 통과하는 광으로서 흡수하여 검출기와 같은 작용을 할수도 있다. 다른 변형에에서는, 모듈레이터와 검출기 또는 2개의 모듈레이터가 동일한 공정을 이용하여 레이저 상부에 적층될 수도 있다.
이들 경우에 있어서, 검출기 또는 모듈레이터는 레이저로부터의 출력 전력을 샘플링하는 것을 제공한다. 흡수된 광은 집적 회로에 재-라우팅되어 측정되도록 하는 전류를 생성하게 된다. 예로서, 온도 변화 또는 레이저의 시간에 따른 성능저하에 기인하여 레이저의 전력이 변화하면, 흡수된 전류도 비례하여 변화하게 된다. 그 결과, 출력 전력을 일정하게 유지하기 위해 전자 칩은 더 많은 전류를 주입하게 되거나, 또는 만약 리던던시가 제공되거나 레이저가 충분한 전력을 출력시키지 못하거나(즉, 그 유효하게 동작하지 않거나) 완전히 동작하게 않게 되면, 백업용 레이저로 대체될 수도 있다.
특정의 구현예 또는 필요에 따라서는, 고정형 검출기가 소량의 광을 흡수하고 다량의 광을 통과하도록 이용되고, 이 경우에 레이저에서 직접적으로 모듈레이션된다.
다른 구현예서는, 레이저가 모듈레이터로서 상부의 소자를 이용하고 그 다음에 광의 일부를 "온" 상태 또는 "오프"상태 또는 이들 양쪽 상태에 가중치를 주어 평균한 상태에서 흡수하여 출력 전력을 샘플링하는 하부의 소자를 이용하여 외부적으로 모듈레이팅되며, 여기에서, 예로서, 모듈레이터가 "온" 상태로 투광성을 갖고 "오프" 상태로 흡광성으로 가질 수 있는데, 이는 모듈레이터가 "온" 상태에서는 광을 투과시키고 "오프" 상태에서는 광을 차단하는 것을 의미한다. 하지만, 실제적인 동작에 있어서는, 물리적 법칙 및 소자의 특성에 기인하여 "온" 상태에 있더라도 일부의 광은 통상적으로 흡수되게 된다. 그 결과, 실제적인 동작에 있어서는, "온" 상태 또는 "오프" 상태에서 또는 그 평균 상태에서 생성된 전류는 어떠한 것이 특정 설계에서 최적으로 동작하는지에 따라 이용될 수 있다.
또 다른 구현예에서는, 소자들이 다른 순서로 적층될 수 있는데, 예를 들면, a) 전자 장치, 검출기, 레이저, 모듈레이터의 순서, b) 전자 장치, 레이저, 검출기, 모듈레이터, c) 전자 장치, 레이저, 모듈레이터, 검출기의 순서로 적층될 수도 있다.
이상의 상세한 설명은 예시적인 실시예인 것이 이해되어야 한다. 본 발명의 원리를 설명하기 위해 편의상, 이상의 상세한 설명은 모든 가능한 실시예중의 일부인 대표적인 예에 대해서 이루어진 것이다. 이상의 상세한 설명에서는 모든 가능한 변형예를 개시하는 것을 시도하지 아니하며, 또한 이러한 시도는 소모적인 것임을 밝혀둔다. 대체의 실시예에서는 본 발명의 특정부분을 나타내지 않을 수도 있고, 설명하지 않은 다른 대체의 실시예도 가능하며, 이로써 설명하지 않은 다른 대체의 실시예가 배제되어야 하는 것은 아님을 밝혀 둔다. 당해 기술 분야의 평균적 지식을 가진 전문가라면, 많은 다양한 대체예 및 변형예가 본 발명의 원리 및 그 균등물을 채용하여 구현될 수 있다는 것을 인식할 것이다.

Claims (5)

  1. 연결측에 콘택트를 갖는 전자 칩에 상방측에 전기적 콘택트를 갖는 상방형 광학 소자를 집적하는 방법으로서,
    상기 방법은,
    벽에 의해 정의되는 트렌치를, 상기 상방형 광학 소자를 포함하는 웨이퍼의 상방측으로부터 상기 웨이퍼의 기판내로 형성하는 단계;
    상기 벽의 일부에 도전성 재료를 도포하여, 상기 벽의 일부를 도전성으로 형성하는 단계; 및
    상기 도전성 재료를 노출시키도록 상기 기판을 박막화하는 단계
    를 포함하는
    것을 특징으로 하는 전자 칩에의 상방형 광학 소자의 집적 방법.
  2. 다른 소자에 결합될 수 있는 자기정합 상방형 광학 소자를 제조하는 방법으로서,
    벽에 의해 정의되는 트렌치를 웨이퍼상에 위치하고 상방측에 전기적 콘택트를 갖는 상기 상방형 광학 소자내에 형성하는 단계로서, 상기 트렌치를 상기 웨이퍼의 상방측으로부터 상기 웨이퍼의 기판내로 형성하는 단계;
    상기 벽의 일부에 도전성 재료를 도포하여, 상기 벽의 일부를 도전성으로 형성하는 단계; 및
    상기 기판의 외부 표면을 박막화하는 단계로서, 상기 외부 표면을 상기 트렌치와 연결하기 위해 상기 도전성 재료내에 개구가 형성될 때까지 박막화하는 단계
    를 포함하는 것을 특징으로 하는 자기정합 상방형 광학 소자의 제조 방법.
  3. 제1항 또는 제2항의 방법에 의해 형성된 상방형 광학 소자를 포함하는 소자.
  4. 집적 소자에 있어서,
    웨이퍼상에 형성된 상방 활성 광학 소자로서, 상기 웨이퍼는 상기 상방 활성 광학 소자가 형성되는 때에 제1 두께를 갖는 기판을 포함하고, 상기 상방 활성 광학 소자는 그 상방측에 전기적 콘택트를 갖는는 상기 상방 활성 광학 소자;
    연결 측에 전기적 콘택트를 갖는 전자 칩;
    상기 상방 광학 소자를 포함하는 웨이퍼의 상부측으로부터 상기 웨이퍼의 기판내로 연장하는 트렌치를 정의하는 벽; 및
    상기 상방측의 전기적 콘택트로부터 상기 전자 칩의 연결 측상의 콘택트로 연장하는 상기 벽의 일부상에 형성되어 도전 경로를 형성하는 도전성 재료
    를 포함하고,
    상기 집적 소자의 상기 기판은 상기 도전 경로가 형성되는 때에 상기 제1 두께보다 얇은 집적 두께를 갖는
    것을 특징으로 하는 집적 소자.
  5. 다른 소자에 집적되는데 이용되는 자기정합 상방형 광학 소자에 있어서,
    상방형 광학 소자를 그 위에 갖는 웨이퍼내에 트렌치를 정의하는 벽으로서, 상기 상방형 광학 소자는 그 상부측에 전기적 콘택트를 가지고, 상기 트렌치는 상기 웨이퍼의 상부측으로부터 상기 웨이퍼의 기판을 통하여 연장되어 상기 기판의 외부 표면상에 개구를 형성하는 상기 벽; 및
    상기 벽의 적어도 일부 상에 배치되는 도전성 재료로서, 상기 다른 소자상의 소자 콘택트가 그 위에 솔더 재료를 가지고, 상기 솔더 재료는 상기 개구에 접촉하게 되고, 상기 솔더는 연화되며(softened), 상기 솔더의 적어도 일부가 상기 개구로 흘러들어가게 되어 상기 개구를 상기 콘택트와 정합시키고, 상기 전기적 콘택트와 상기 소자 콘택트사이에 도전 경로가 형성되도록 하는 도전성 재료
    를 포함하는 것을 특징으로 하는 자기정합 상방형 광학 소자.
KR10-2003-7016816A 2001-06-29 2002-06-28 상방 활성 광학 소자 장치 및 그 제조 방법 Ceased KR20040015283A (ko)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US09/896,983 US6790691B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,160 US6724794B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,665 US20030015572A1 (en) 2001-06-29 2001-06-29 Successive integration of multiple devices process and product
US09/897,158 US6753197B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,983 2001-06-29
US09/896,189 US6620642B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,158 2001-06-29
US09/896,189 2001-06-29
US09/897,160 2001-06-29
US09/896,665 2001-06-29
US36603202P 2002-03-19 2002-03-19
US36599802P 2002-03-19 2002-03-19
US60/366,032 2002-03-19
US60/365,998 2002-03-19
US10/180,383 US6753199B2 (en) 2001-06-29 2002-06-26 Topside active optical device apparatus and method
US10/180,383 2002-06-26
PCT/US2002/022051 WO2003003423A1 (en) 2001-06-29 2002-06-28 Topside active optical device apparatus and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087027298A Division KR20080104079A (ko) 2001-06-29 2002-06-28 상방 활성 광학 소자 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20040015283A true KR20040015283A (ko) 2004-02-18

Family

ID=27575091

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087027298A Ceased KR20080104079A (ko) 2001-06-29 2002-06-28 상방 활성 광학 소자 장치 및 그 제조 방법
KR10-2003-7016816A Ceased KR20040015283A (ko) 2001-06-29 2002-06-28 상방 활성 광학 소자 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087027298A Ceased KR20080104079A (ko) 2001-06-29 2002-06-28 상방 활성 광학 소자 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US6753199B2 (ko)
EP (1) EP1410425A4 (ko)
KR (2) KR20080104079A (ko)
CN (1) CN100355014C (ko)
CA (1) CA2447364A1 (ko)
WO (1) WO2003003423A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864552B2 (en) * 2003-01-21 2005-03-08 Mp Technologies, Llc Focal plane arrays in type II-superlattices
WO2004068665A2 (en) * 2003-01-24 2004-08-12 The Board Of Trustees Of The University Of Arkansas Research And Sponsored Programs Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
EP2074647B1 (en) * 2006-10-17 2012-10-10 Cufer Asset Ltd. L.L.C. Wafer via formation
US7623560B2 (en) * 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2013239667A (ja) * 2012-05-17 2013-11-28 Canon Inc 荷電粒子線静電レンズにおける電極とその製造方法、荷電粒子線静電レンズ、及び荷電粒子線露光装置
DE102014114194B4 (de) * 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2020105411A1 (ja) * 2018-11-20 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 発光デバイス及び発光装置
WO2022130825A1 (ja) * 2020-12-15 2022-06-23 ソニーグループ株式会社 面発光レーザ装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363463A (en) 1982-08-06 1994-11-08 Kleinerman Marcos Y Remote sensing of physical variables with fiber optic systems
US4533833A (en) 1982-08-19 1985-08-06 At&T Bell Laboratories Optically coupled integrated circuit array
US5991479A (en) 1984-05-14 1999-11-23 Kleinerman; Marcos Y. Distributed fiber optic sensors and systems
JPH0831617B2 (ja) * 1990-04-18 1996-03-27 三菱電機株式会社 太陽電池及びその製造方法
GB9018766D0 (en) 1990-08-28 1990-10-10 Lsi Logic Europ Stacking of integrated circuits
US5266794A (en) 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
US5299222A (en) 1992-03-11 1994-03-29 Lightwave Electronics Multiple diode laser stack for pumping a solid-state laser
US5269453A (en) 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
DE4211899C2 (de) 1992-04-09 1998-07-16 Daimler Benz Aerospace Ag Mikrosystem-Laseranordnung und Mikrosystem-Laser
US6048751A (en) 1993-06-25 2000-04-11 Lucent Technologies Inc. Process for manufacture of composite semiconductor devices
US5385632A (en) 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
JPH0738205A (ja) 1993-07-20 1995-02-07 Mitsubishi Electric Corp 面発光レーザダイオードアレイ及びその駆動方法，光検出素子，光検出素子アレイ，空間光接続システム，並びに波長多重光通信システム
US5488504A (en) 1993-08-20 1996-01-30 Martin Marietta Corp. Hybridized asymmetric fabry-perot quantum well light modulator
US5729038A (en) 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
US6680792B2 (en) 1994-05-05 2004-01-20 Iridigm Display Corporation Interferometric modulation of radiation
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
DE19580604T1 (de) * 1994-06-09 1997-05-07 Chipscale Inc Widerstandsfabrikation
US5636052A (en) 1994-07-29 1997-06-03 Lucent Technologies Inc. Direct view display based on a micromechanical modulation
US5511085A (en) 1994-09-02 1996-04-23 Light Solutions Corporation Passively stabilized intracavity doubling laser
US5544268A (en) 1994-09-09 1996-08-06 Deacon Research Display panel with electrically-controlled waveguide-routing
US5477933A (en) 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5577309A (en) * 1995-03-01 1996-11-26 Texas Instruments Incorporated Method for forming electrical contact to the optical coating of an infrared detector
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5568574A (en) 1995-06-12 1996-10-22 University Of Southern California Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
WO1997012718A1 (en) 1995-10-06 1997-04-10 Brown University Research Foundation Soldering methods and compositions
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5793789A (en) 1996-08-20 1998-08-11 Lucent Technologies Inc. Detector for photonic integrated transceivers
US5715270A (en) 1996-09-27 1998-02-03 Mcdonnell Douglas Corporation High efficiency, high power direct diode laser systems and methods therefor
WO1998034285A1 (en) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Light emitting element, semiconductor light emitting device, and method for manufacturing them
US20020141011A1 (en) 1997-02-11 2002-10-03 Green Alan E. Optical free space signalling system
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6070321A (en) 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6005262A (en) 1997-08-20 1999-12-21 Lucent Technologies Inc. Flip-chip bonded VCSEL CMOS circuit with silicon monitor detector
JPH11166935A (ja) 1997-09-25 1999-06-22 Canon Inc 光検出または照射用の光プローブと該プローブを備えた近視野光学顕微鏡、及該光プローブの製造方法とその製造に用いる基板
JP3184493B2 (ja) 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
US5946130A (en) 1997-10-03 1999-08-31 Mcdonnell Douglas Corporation Optical fiber amplifier network having a coherently combined output and high-power laser amplifier containing same
US6158644A (en) 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
GB9903880D0 (en) 1999-02-19 1999-04-14 Univ Southampton Optical device
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法

Also Published As

Publication number Publication date
KR20080104079A (ko) 2008-11-28
US6753199B2 (en) 2004-06-22
EP1410425A1 (en) 2004-04-21
CN100355014C (zh) 2007-12-12
EP1410425A4 (en) 2009-12-09
CN1636263A (zh) 2005-07-06
WO2003003423A1 (en) 2003-01-09
CA2447364A1 (en) 2003-01-09
US20030071272A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
US6620642B2 (en) Opto-electronic device integration
CN100367584C (zh) 光电器件及其集成方法
US6956244B2 (en) Opto-electronic device integration
JP7258884B2 (ja) 無線高速データ転送のためのレーザグリッド構造
KR20040020936A (ko) 관통홀을 통한 광학 칩 패키징
US6790691B2 (en) Opto-electronic device integration
KR20040015283A (ko) 상방 활성 광학 소자 장치 및 그 제조 방법
EP1417712B1 (en) Integrated arrays of modulators and lasers on electronics
US6753197B2 (en) Opto-electronic device integration
KR100619337B1 (ko) 파장선택 박막을 이용한 광송수신 모듈 및 그 제조방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20031223

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070628

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080222

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20080904

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080222

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20081007

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20080904

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20100930

Appeal identifier: 2008101010371

Request date: 20081007

A107 Divisional application of patent
AMND Amendment
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20081106

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20081106

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20081007

Patent event code: PB09011R01I

B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20090105

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20090105

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20081106

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20100818

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081007

Effective date: 20100930

Free format text: TRIAL NUMBER: 2008101010371; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081007

Effective date: 20100930

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20100930

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20081007

Decision date: 20100930

Appeal identifier: 2008101010371

PC1202 Submission of document of withdrawal before decision of registration

Comment text: [Withdrawal of Procedure relating to Patent, etc.] Withdrawal (Abandonment)

Patent event code: PC12021R01D

Patent event date: 20101203

WITB Written withdrawal of application