[go: up one dir, main page]

KR20040013122A - 반도체 칩용 패키지의 제조 방법 - Google Patents

반도체 칩용 패키지의 제조 방법 Download PDF

Info

Publication number
KR20040013122A
KR20040013122A KR10-2004-7000203A KR20047000203A KR20040013122A KR 20040013122 A KR20040013122 A KR 20040013122A KR 20047000203 A KR20047000203 A KR 20047000203A KR 20040013122 A KR20040013122 A KR 20040013122A
Authority
KR
South Korea
Prior art keywords
adhesive layer
semiconductor chip
package
temperature
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR10-2004-7000203A
Other languages
English (en)
Other versions
KR100575354B1 (ko
Inventor
비쇼프안드레아스
칼리쉬크너트
미에스헨닝
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040013122A publication Critical patent/KR20040013122A/ko
Application granted granted Critical
Publication of KR100575354B1 publication Critical patent/KR100575354B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 패키지의 제조 동안 반도체 칩과 캐리어 기판 사이의 기계적 접속이 해제된다는 사실을 기초로 한다. 반도체 칩과 캐리어 기판 사이의 전기 콘택을 형성하기 위해 필요한 기계적 접속은 일시적으로만 이루어진다. 이로 인해, 패키지에서 임계적 경계면이 제거됨으로써, 열역학적 응력이 현저히 감소된다.

Description

반도체 칩용 패키지의 제조 방법{METHOD FOR PRODUCING A PACKING FOR SEMICONDUCTOR CHIPS}
정보 및 통신 기술에서 집적의 증가에 따라 구성 및 접속 기술에 부과되는 요구 조건들이 점점 더 많아진다. 특히, 반도체 칩의 패키지에 대한 요구 조건이 점점 더 많아진다. 상기 패키지는 반도체 칩 상의 집적 회로를 나머지 시스템과 접속하기 위한 중요한 매체이다. 반도체 칩 상의 구조물 크기를 더욱 소형화시키는 것은 반도체 칩의 패키징에서의 상응하는 개발이 이루어지지 않으면 무의미할 것이다.
반도체 칩의 패키징에 대한 이러한 높은 요구 조건을 충족시키기 위해, 최근에는 "칩 사이즈 패키징(CSP: Chip Size Packaging)"이라는 용어로 반도체 칩용 패키징 방법이 제안되어 개발되었다. 여기서는 패키징된 반도체 칩의 공간 요구량이 패키징되지 않은 반도체 칩의 약 1.2 배 보다 크지 않다. 이에 따라, 시스템 기판 상에서의 집적 밀도가 커지고 패키지의 기생 효과가 감소될 수 있고, 이에 의해 결국 최종 제품의 속도가 현저히 상승된다.
반도체 칩용 소형 하우징의 제조 시에, 일반적으로 특별하게 예비 처리된 캐리어 기판이 사용된다. 상기 캐리어 기판은 비교적 유연(flexible)하며, 또한 비교적 강성(rigid)으로 설계될 수 있다. 캐리어 기판에 반도체 칩을 고정하기 위해, 일반적으로 완전면 칩 본딩 테이프(full-area chip bonding tape) 또는 탄성 중합체 층(elastomer layer)이 사용된다. 상기 테이프 또는 중합체 층은 반도체 칩의 고정과 더불어 전체 장치의 기계적 응력을 감소시키는 역할도 한다. 특히, 상기 기술에서는 반도체 칩이 양면 접착성 칩 본딩 테이프 또는 탄성 중합체 층에 의해 캐리어 기판에 접속된다.
이러한 패키지는 종종 응력 흡수(stress absorption)에 관련된 극도의 요구 조건을 충족시켜야 한다. 특히, 패키지의 개별 성분의 상이한 팽창 계수(CTE)로 인한 열 응력이 가급적 보상되어야 한다. 일반적으로, 일정한 범위에서 응력 흡수 특성을 가진 양면 접착성 칩 본딩 테이프 또는 탄성 중합체 층을 통해, 열역학적 응력을 감소시키려 했다. 그러나, 지금까지는 상기 요구 조건을 충족시키는 방법 또는 재료가 공지되어 있지 않다. 따라서, 항상 패키지에서의 박리 또는 반도체 칩의 손상이 나타난다.
본 발명은 반도체 칩용 패키지의 제조 방법에 관한 것이다. 본 발명은 특히 반도체 칩용 소형 패키지 또는 소형 하우징을 제조하기 위한 방법에 관한 것이다.
도 1 내지 도 6은 본 발명에 따른 반도체 칩용 패키지의 제조 방법의 실시예.
도 7은 제조된 패키지의 평면도.
본 발명의 목적은 상기 어려움을 감소시키고 특히, 소형 하우징에 대한 저렴하며 거의 응력 없는 칩의 전기적 본딩을 가능하게 하는 반도체 칩용 패키지의 제조 방법을 제공하는 것이다.
상기 목적은 독립 청구항 제 1항에 따른 반도체 칩용 패키지의 제조 방법에의해 달성된다. 본 발명의 또 다른 바람직한 실시예 및 관점은 종속 청구항, 상세한 설명 및 첨부된 도면에 나타난다.
본 발명에 따라
a) 캐리어 기판을 제공하는 단계,
b) 일정한 온도 이상 가열되면 그 접착 특성을 잃어버리는 하나 이상의 접착층을 상기 캐리어 기판 상에 제공하는 단계,
c) 상기 캐리어 기판 상에 반도체 칩을 제공하고 상기 접착층에 의해 고정하는 단계,
d) 경화성 물질(curable composition)을 제공하고 한번 이상의 열처리를 수행하는 단계를 포함하고, 상기 열 처리의 온도는 적어도 일시적으로 상기 접착층이 그 접착 특성을 잃어버리는 온도 이상으로 됨으로써, 상기 접착층이 그 접착 특성을 잃어버리고 경화성 물질이 경화되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법이 제공된다.
본 발명에 따른 방법은 패키지의 완성 시에 반도체 칩과 캐리어 기판 사이의 기계적 접속이 다시 해제된다는 장점을 갖는다. 반도체 칩과 캐리어 기판 사이의 전기 콘택을 형성하기 위해 필요한 기계적 접속은 일시적으로만 이루어진다. 이로 인해, 패키지에서 임계적인 경계면이 제거됨으로써, 열역학적 응력이 현저히 감소된다. 따라서, 완성된 패키지는 현저히 높은 신뢰성을 가지며, 이것은 재차 비용의 감소를 수반한다. 본 발명에 따른 방법에 의해, 특히 반도체 칩용 소형 패키지 또는 소형 하우징(CSP)이 제조될 수 있다.
본 발명에 따른 방법의 바람직한 실시예에 따라, 상부면에 누빈(nubbin)을 가진 캐리어 기판이 제공되고 상기 누빈 상에 접착층이 제공된다. 상기 누빈의 사용에 의해, 경화성 물질의 별도 제공이 용이해진다.
본 발명에 따른 방법의 바람직한 실시예에 따라 단계 d)에서 경화성 물질이 제공되고 제 1 열처리가 수행됨으로써, 경화성 물질이 응고(solidify)된다. 상기 제 1 열처리의 온도는 접착층이 그 접착 특성을 잃어버리는 온도 미만이고, 후속해서 제 2 열처리가 수행되며, 상기 제 2 열처리의 온도는 접착층이 그 접착 특성을 잃어버리는 온도 보다 높기 때문에, 접착층이 그 접착 특성을 잃어버리고 상기 경화성 물질이 경화(cure)된다. 본 발명에 따른 방법의 바람직한 실시예는 제 2 열처리 시에 프로세스 파라미터가 상기 접착층의 확실하고 지속적인 분리를 위해 필요한 정도로 정확히 설정될 수 있다는 장점을 갖는다. 동시에, 제 2 열처리는 경화성 물질의 후경화 프로세스(post-curing process)와 같이 작용한다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에 따라 단계 d)전에 반도체 칩이 와이어 또는 필름-캐리어 본딩(리드 본딩, TAB)에 의해 캐리어 기판에 전기 접속되고, 상기 본딩 온도는 접착층이 그 접착 특성을 잃어버리는 온도 미만이다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에 따라 단계 b)에서 접착층이 펀칭 프로세스(punching process)에 의해 제공된다. 또한, 단계 b)에서 제 1 접착층, 베이스 층 및 제 2 접착층이 제공되는 것이 바람직하다. 이 경우, 적어도 제 2 접착층은 일정한 온도 이상으로 가열되면, 그 접착 특성을 잃어버린다. 특히, 제 1 접착층, 베이스 층 및 제 2 접착층이 필름의 형태로 공동으로(jointly)제공되는 것이 바람직하다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에 따라 캐리어 기판으로서 폴리이미드, BT 또는 FR4 기판이 사용된다. 또한, 캐리어 기판이 하나 이상의 본딩 채널을 갖는 것이 바람직하다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에 따라 경화성 물질로서 실리콘과 에폭시수지의 혼합물이 사용된다. 실리콘과 에폭시수지의 혼합물을 사용하는 것은 순수한 에폭시수지의 사용에 비해, 캡슐화 물질(encapsulating composition)이 경화 후에도 현저히 높은 유연성을 갖는다는 장점이 있다. 그러나, 비교적 강성의 패키지 제조가 목적이면, 순수한 에폭시수지가 경화성 물질로 사용될 수 있다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에 따라 단계 d)에서 제 1 열처리가 130℃ 내지 150℃의 온도로 수행된 다음, 제 2 열처리가 150℃ 내지 170℃의 온도로 수행된다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에 따라 누빈은 프린팅 프로세스 및 후속하는 열처리로 캐리어 기판 상에 제공된다. 또한, 경화성 물질이 프린팅 프로세스 또는 압축-몰딩(compression-molding) 프로세스에 의해 제공되는 것이 바람직하다.
이하, 본 발명을 첨부한 도면을 참고로 구체적으로 설명한다.
도 1 내지 도 6은 본 발명에 따른 반도체 칩용 패키지의 제조 방법의 실시예를 도시한다. 이를 위해, 제 1 단계에서 캐리어 기판(1), 예컨대 폴리이미드 기판이 제공되며, 상기 기판은 본딩 와이어의 나중 수용을 위해 중앙 채널(5)(슬롯)을 갖는다(도 1). 또한, 캐리어 기판의 한 측면(하부면)에는 인터커넥트 및, 나중에 제조될 마이크로-볼 그리드 어레이(micro-ball grid array)용 랜딩 패드(도시되지 않음)가 제공되며, 이로 인해 캐리어 기판(1)은 예컨대 시스템 보드에 접속된다. 도 1에 도시된 구조는 일반적으로 다수의 반도체 칩을 동시 고정하기 위해 사용되는 큰 캐리어 기판(1)의 일부이다. 편의상, 이하에서는 각각 하나의 반도체 칩에 대한 상태만이 도시된다.
후속해서, 캐리어 기판(1)상에는 누빈(3)이 예컨대 프린팅 프로세스에 의해 제공되고 오븐 프로세스(oven process)에서 경화된다. 누빈(3)의 재료로는 바람직하게는 실리콘이 사용된다. 누빈(3)은 나중의 와이어 본딩용 지지부로서도 사용된다. 따라서, 누빈(3)을 가진 캐리어 기판(1)이 제공된다. 이로부터 주어지는 상태가 도 2에 도시된다.
그리고 나서, 일정한 온도 영향 하에서 분리되는 접착층(4)이 누빈(3) 상에 제공된다. 본 발명에 따른 방법의 상기 실시예에서, 접착층(4)은 필름의 부분으로서 펀칭 프로세스에 의해 누빈(3) 상에 제공된다. 이러한 필름은 일반적으로 접착층(4) 외에, 베이스 층(도시되지 않음), 예컨대 폴리에스테르, 및 추가의 접착층(도시되지 않음)을 포함하고, 상기 베이스 층은 2개의 접착층 사이에 배치된다. 이러한 필름은 예컨대 Nitto Denko 사의 상표명 "Revalpha"로 시판되고 있다. 이로부터 주어지는 상태가 도 3에 도시된다.
그리고 나서, 접착층(4)에 의해 반도체 칩(2)이 캐리어 기판(1)상에 고정되며(도 4), 본딩 채널(5)에서 반도체 칩(2)과 캐리어 기판(1)사이의 전기 접속이 접속 와이어(도시되지 않음), 예컨대 골드 와이어(gold wire)를 통해 실시된다. 본딩 온도는 접착층(4)이 그 접착 특성을 잃어버리는 소위 "열 해제(heat release)" 온도 미만이다.
전체 구조는 반도체 칩의 열 팽창 계수에 알맞는 경화성 물질 또는 캡슐화 물질(6)로 캡슐화된다. 이를 위해, 캡슐화 물질(6)이 프린팅 프로세스로 도 4에 도시된 구조물에 제공된다. 캡슐화 물질(6)로는 실리콘과 에폭시수지의 혼합물이 사용된다. 실리콘과 에폭시수지로 된 혼합물의 사용은 순수한 에폭시수지의 사용에 비해, 캡슐화 물질(6)이 경화 후에도 훨씬 더 높은 유연성을 갖는다는 장점이 있다. 대안으로서, 실리콘과 에폭시수지의 혼합물 대신에, 다른 물질, 예컨대 순수한 에폭시수지가 소위 몰딩 물질로서 소위 압축-몰딩 프로세스에 의해 사용될 수 있다.
그리고 나서, 캡슐화 물질(6)의 경화를 위해 제 1 열처리가 수행됨으로써, 캡슐화 물질(6)이 응고된다. 상기 제 1 열처리의 온도는 접착층(4)이 그 접착 특성을 잃어버리는 온도 미만이다. 바람직하게는 제 1 열처리는 130℃ 내지 150℃의온도로 약 1 내지 2 시간 동안 수행된다.
그리고 나서, 제 2 열처리가 수행되며, 상기 제 2 열처리의 온도는 접착층(4)이 그 접착 특성을 잃어버리는 온도 보다 높기 때문에, 접착층(4)은 그 접착 특성을 잃어버리고 캡슐화 물질(6)은 완전히 경화된다. 바람직하게는 상기 제 2 열처리는 150℃ 내지 170℃의 온도로 약 10 내지 15분 동안 수행된다. 이러한 조치는 제 2 열처리 시에 프로세스 파라미터가 접착층(4)의 확실하고 지속적인 분리를 위해 필요한 정도로 정확히 설정될 수 있다는 장점을 갖는다. 동시에, 제 2 열처리는 캡슐화 물질(6)에 대한 후경화 프로세스와 같이 작용한다.
그리고 나서, 반도체 칩(2)에 마주 놓인 캐리어 기판(1)의 측면에 마이크로-볼 그리드 어레이(7)(또는 다른 접속 수단)가 형성된다. 상기 어레이는 도시되지 않은 인쇄 회로 보드에서 완전한 장치의 전기적 및 기계적 본딩을 위해 사용된다(도 6). 도 7은 이렇게 제조된 패키지의 평면도이다.
본 발명에 따른 방법은 패키지의 완성 동안 반도체 칩과 캐리어 기판 사이의 기계적 접속이 다시 해제되는 장점을 갖는다. 반도체 칩과 캐리어 기판 사이의 전기 콘택을 형성하기 위해 필요한 기계적 접속은 일시적으로만 이루어진다. 이로 인해, 패키지에서 임계 경계면이 제거됨으로써, 열역학적 응력의 현저한 감소가 이루어진다.

Claims (13)

  1. a) 캐리어 기판(1)을 제공하는 단계,
    b) 일정한 온도 이상 가열되면 그 접착 특성을 잃어버리는 하나 이상의 접착층(4)을 상기 캐리어 기판(1)상에 제공하는 단계,
    c) 상기 캐리어 기판(1) 상에 반도체 칩(2)을 제공하고 상기 접착층(4)에 의해 고정하는 단계,
    d) 경화성 물질(6)을 제공하고 한번 이상의 열처리를 수행하는 단계를 포함하고, 상기 열 처리의 온도는 적어도 일시적으로 상기 접착층(4)이 그 접착 특성을 잃어버리는 온도 보다 높아서, 상기 접착층(4)이 그 접착 특성을 잃어버리고 상기 경화성 물질(6)이 경화되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  2. 제 1항에 있어서,
    그 상부 면에 누빈(3)을 가진 캐리어 기판(1)이 제공되고, 상기 접착층이 상기 누빈(3)상에 제공되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 단계 d)에서 경화성 물질(6)이 제공되고 제 1 열처리가 수행됨으로써, 상기 경화성 물질이 응고되며, 상기 제 1 열처리의 온도는 상기 접착층(4)이 그 접착 특성을 잃어버리는 온도 미만이고, 후속해서 제 2 열처리가 수행되며, 상기 제2 열처리의 온도는 상기 접착층(4)이 그 접착 특성을 잃어버리는 온도 보다 높아서, 상기 접착층(4)이 그 접착 특성을 잃어버리고 상기 경화성 물질(6)이 경화되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 단계 d)전에 상기 반도체 칩(2)이 와이어 또는 필름-캐리어 본딩에 의해 상기 캐리어 기판(1)에 전기 접속되고, 상기 본딩 온도는 상기 접착층(4)이 그 접착 특성을 잃어버리는 온도 미만인 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 단계 b)에서 상기 접착층(4)이 펀칭 프로세스에 의해 제공되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 단계 b)에서 제 1 접착층, 베이스 층 및 제 2 접착층(4)이 제공되고, 적어도 상기 제 2 접착층(4)은 일정한 온도 이상으로 가열되면 그 접착 특성을 잃어버리는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  7. 제 6항에 있어서,
    상기 제 1 접착층, 베이스 층 및 제 2 접착층(4)이 필름의 형태로 공동으로 제공되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 캐리어 기판(1)으로서 폴리이미드, BT 또는 FR4 기판이 사용되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 캐리어 기판(1)이 하나 이상의 본딩 채널(5)을 갖는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 경화성 물질(6)로서 실리콘과 에폭시수지의 혼합물 또는 순수한 에폭시수지가 사용되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  11. 제 10항에 있어서,
    상기 단계 d)에서 제 1 열처리가 130℃ 내지 150℃ 의 온도로 수행된 다음, 제 2 열처리가 150℃ 내지 170℃의 온도로 수행되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,
    상기 경화성 물질(6)이 프린팅 프로세스 또는 압축-몰딩 프로세스에 의해 제공되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
  13. 제 2항 내지 제 12항 중 어느 한 항에 있어서,
    상기 누빈(3)이 프린팅 프로세스 및 후속하는 열처리로 상기 캐리어 기판(1)상에 제공되는 것을 특징으로 하는 반도체 칩용 패키지의 제조 방법.
KR1020047000203A 2001-07-10 2002-07-04 반도체 칩용 패키지의 제조 방법 Expired - Fee Related KR100575354B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10133361.7 2001-07-10
DE10133361A DE10133361C2 (de) 2001-07-10 2001-07-10 Verfahren zur Herstellung einer Verpackung für Halbleiterchips
PCT/EP2002/007439 WO2003007364A2 (de) 2001-07-10 2002-07-04 Verfahren zur herstellung einer verpackung für halbleiterchips

Publications (2)

Publication Number Publication Date
KR20040013122A true KR20040013122A (ko) 2004-02-11
KR100575354B1 KR100575354B1 (ko) 2006-05-03

Family

ID=7691194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000203A Expired - Fee Related KR100575354B1 (ko) 2001-07-10 2002-07-04 반도체 칩용 패키지의 제조 방법

Country Status (5)

Country Link
US (1) US7326593B2 (ko)
KR (1) KR100575354B1 (ko)
DE (1) DE10133361C2 (ko)
TW (1) TW565898B (ko)
WO (1) WO2003007364A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
DE102005015036B4 (de) 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
CN100416811C (zh) * 2005-10-24 2008-09-03 南茂科技股份有限公司 光电芯片封装构造、制造方法及其芯片承载件
DE102006023168B4 (de) * 2006-05-17 2011-02-03 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
US4906314A (en) * 1988-12-30 1990-03-06 Micron Technology, Inc. Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer
US5169056A (en) * 1992-02-21 1992-12-08 Eastman Kodak Company Connecting of semiconductor chips to circuit substrates
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
US5504374A (en) * 1994-02-14 1996-04-02 Lsi Logic Corporation Microcircuit package assembly utilizing large size die and low temperature curing organic die attach material
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
EP1793421A3 (en) * 1996-10-08 2007-08-01 Hitachi Chemical Co., Ltd. Semiconductor device, substrate for mounting a semiconductor chip, process for their production, adhesive, and double-sided adhesive film
JP2956617B2 (ja) * 1996-10-31 1999-10-04 日本電気株式会社 樹脂封止型半導体装置
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3293753B2 (ja) 1997-01-31 2002-06-17 日立化成工業株式会社 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
KR100308884B1 (ko) * 1998-12-22 2001-11-22 박종섭 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치
JP3384357B2 (ja) * 1999-04-13 2003-03-10 日立電線株式会社 液晶ポリマーテープの接着方法、およびリードフレームへの半導体チップの搭載方法
DE19921113C2 (de) 1999-05-07 2001-11-22 Infineon Technologies Ag Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine

Also Published As

Publication number Publication date
US20060211166A1 (en) 2006-09-21
WO2003007364A2 (de) 2003-01-23
DE10133361C2 (de) 2003-05-28
TW565898B (en) 2003-12-11
DE10133361A1 (de) 2003-01-30
US7326593B2 (en) 2008-02-05
WO2003007364A3 (de) 2003-07-24
KR100575354B1 (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
US7335533B2 (en) Methods for assembling semiconductor devices in superimposed relation with adhesive material defining the distance adjacent semiconductor devices are spaced apart from one another
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7042072B1 (en) Semiconductor package and method of manufacturing the same which reduces warpage
US7443021B2 (en) Electronic component packaging structure and method for producing the same
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
US6503776B2 (en) Method for fabricating stacked chip package
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US6835592B2 (en) Methods for molding a semiconductor die package with enhanced thermal conductivity
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
KR20040047902A (ko) 반도체 장치 및 그 제조방법
EP0958605A2 (en) Molded flex circuit ball grid array and method of making
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
KR19990009095A (ko) Le방법을 이용한 칩사이즈 패키지(csp) 제조방법
US7886609B2 (en) Pressure sensor package
JP2002353361A (ja) 半導体装置及びその製造方法
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
US6690086B2 (en) Apparatus and method for reducing interposer compression during molding process
US20020056570A1 (en) Molded stiffener for flexible circuit molding
KR100575354B1 (ko) 반도체 칩용 패키지의 제조 방법
JP2002110851A (ja) 半導体チップおよびそれを用いた半導体装置
US20100120206A1 (en) Integrated circuit package and a method for dissipating heat in an integrated circuit package
US6812125B1 (en) Substrate for semiconductor packaging
CN119764185A (zh) 一种芯片封装方法及芯片封装结构
KR100554462B1 (ko) 폴리머층을 갖는 반도체 칩과 그 제조 방법
WO2021189942A1 (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090426

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090426

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000