KR20040002306A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 리셋방전기간을 줄여 어드레스기간과 서스테인기간을 늘리도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 어드레스기간에 제1 셀을 선택하는 단계와, 제1 어드레스기간에 이어지는 제2 어드레스기간에 상기 제1 셀과 수직으로 인저하는 제2 셀을 선택하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 리셋방전기간을 줄여 어드레스기간과 서스테인기간을 늘리도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

정보처리 시스템이 발전하고 그 보급이 확대됨에 따라 시각정보 전달 수단으로서 표시장치의 중요성이 높아지고 있다. 이러한 표시장치의 주종을 이루고 있는 음극선관(Cathod Ray Tube : CRT)은 사이즈가 크고 동작전압이 높으며 표시 일그러짐이 발생하는 등의 단점이 있다. 최근에는 음극선관의 단점을 해결할 수 있는 액정표시장치(Liquid Crystal Display : LCD), 전계방출 표시장치(Field Emission Display : FED) 및 플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 한다) 등의 평판표시장치가 개발되고 있다. 편판표시장치 중, PDP는 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147㎚의 진공자외선에 의해 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 이점을 가진다. 특히, 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1을 참조하면, 교류 면방전형 PDP는 방전유지전극(16)이 형성된 상부기판(10)과, 어드레스전극(22)이 형성된 하부기판(12)을 구비한다.

상부기판(10)과 하부기판(12)은 격벽(14)을 사이에 두고 평행하게 이격된다. 상부기판(10), 하부기판(12) 및 격벽(14)에 의해 마련되어진 방전공간에는 Ne+Xe, He+Xe, He+Ne+Xe 등의 혼합가스가 주입된다. 방전유지전극(16)은 하나의 플라즈마 방전채널 내에 2 개가 한 쌍을 이루게 된다. 이 방전유지전극(16) 각각은 폭이 넓은 투명전극과, 그 투명전극의 일측가장자리에 접속되는 폭이 좁은 금속버스전극을 포함한다. 한 쌍의 방전유지전극(16) 중 어느 하나는 어드레스기간에 공급되는 스캔펄스에 응답하여 어드레스전극(22)과 함께 대향방전을 일으킨 후에, 서스테인기간에 공급되는 서스테인펄스에 응답하여 인접한 방전유지전극(16)과 면방전을 일으키는 스캔전극으로 이용된다. 또한, 스캔전극과 한 쌍을 이루는 다른 방전유지전극(16)은 서스테인펄스가 공통으로 공급되는 서스테인전극으로 이용된다. 방전유지전극들(16)이 형성된 상부기판(10) 상에는 유전층(18)와 보호층(20)이 적층된다. 유전층(18)는 플라즈마 방전전류를 제한함과 아울러 방전시 벽전하를 축적하는 역할을 한다. 보호막(20)은 통상 산화마그네슘(MgO)으로 이루어지며, 플라즈마 방전시 발생된 스퍼터링으로 인하여 발생하는 유전층(18)의 손상을 방지하고 2차 전자의 방출 효율을 높이게 된다. 하부기판(12)에는 방전공간을 분할하기 위한 격벽들(14)이 수직으로 신장된다. 하부기판(12)과 격벽들(14)의 표면에는 진공자외선에 의해 여기되어 적, 녹, 청(R,G,B)의 가시광을 발생하는 형광체층(24R,24G,24B)이 형성된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 2는 도 1에 도시된 PDP에 공급되는 구동신호의 구동파형을 나타낸다.

도 2를 참조하면, PDP는 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간 및 소거기간으로 나누어 구동된다.

리셋기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 프라이밍방전이 일어나게 된다. 프라이밍방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.

셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 이와 동시에, 공통전극인 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극(X)에는 0[V]가 인가된다. 하강 램프파형(Ramp-down)이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 셋다운방전이 일어나게 된다. 이 셋다운방전은 셋업기간(SU)에 발생된 벽전하들 중에 어드레스방전에 불필요한 과도한 벽전하를 소거시키게 된다.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

한편, 서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과의 오방전이 일어나지 않도록 하기 위한 정극성 직류전압(Vz-com)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.

소거기간에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 서스테인 방전에 의해 켜진셀들(이하, "온셀(on cell)"이라 한다) 내에 잔류하는 벽전하를 소거시키게 된다.

그런데 도 1에 도시된 PDP는 격벽(14)이 세로방향으로만 스트라이프 형상으로 형성되기 때문에 형광체도포면적이 제한되고 세방향으로 인접하는 셀들 사이에 광학적, 전기적 간섭이 크기 때문에 오방전이 일어날 수 있다. 또한, 도 1에 도시된 PDP는 광의 방출경로 상에 금속버스전극이 존재하고 있으므로 금속버스전극의 면적만큼 휘도가 떨어지는 단점이 있다. 이러한 문제점을 해결하기 위하여, 도 3 및 도 4와 같이 가로격벽과 세로격벽을 포함한 격자형 격벽(또는 Well 형 격벽)이 형성되고 금속버스전극이 격벽 상에 중첩되는 구조의 PDP가 제안된 바 있다.

도 3 및 도 4를 참조하면, 종래의 다른 PDP는 상부기판(30) 상에 나란하게 형성되고 금속버스전극(51)과 투명전극(52)을 각각 포함하는 스캔전극(Y) 및 서스테인전극(Z1,Z2)과, 스캔전극(Y) 및 서스테인전극(Z1,Z2)과 직교하도록 하부기판(32) 상에 형성되는 어드레스전극(X)과, 스캔전극(Y) 및 서스테인전극(Z1,Z2)과 중첩되도록 하부기판(32) 상에 형성되는 격자형 격벽(34)을 구비한다.

상부기판(30), 하부기판(32) 및 격벽(34)에 의해 마련되어진 방전공간에는 Ne+Xe, He+Xe, He+Ne+Xe 등의 혼합가스가 주입된다. 상부기판(30) 상에는 스캔전극(Y) 및 서스테인전극(Z1,Z2)을 덮도록 유전층(38)와 보호층(40)이 적층된다. 격자형 격벽(34)은 셀을 가로방향과 세로방향으로 분할하게 된다. 이 격자형 격벽(34)의 가로격벽 상에 스캔전극(Y)과 서스테인전극(Z1,Z2)의 금속버스전극(51)이 중첩된다. 하부기판(32) 상에 전면 인쇄된 하부 유전층(33)의 표면과 격자형 격벽(34)의 가로격벽과 세로격벽 표면에는 형광체층(44)이 형성된다.

도 3에 도시된 PDP는 도 4와 같이 상하로 인접한 두 셀(C1,C2)이 스캔전극(Y)과 서스테인전극(Z1,Z2)을 공유하게 된다.

도 5는 도 3에 도시된 PDP를 구동하기 위한 파형을 나타낸다.

도 5를 참조하면, 도 3에 도시된 PDP는 하나의 서브필드를 전화면의 셀을 초기화시키기 위한 제1 리셋기간, 상하로 인접한 제1 및 제2 셀(C1,C2)들 중에서 상측의 제1 셀(C1)을 선택하기 위한 제1 어드레스기간, 제1 셀(C1)에 대하여 서스테인방전을 일으킴과 동시에 제2 셀(C2)을 소거하기 위한 제2 리셋기간, 상하로 인접한 제1 및 제2 셀(C1,C2)들 중에서 하측의 제2 셀(C2)을 선택하기 위한 제2 어드레스기간, 제1 및 제2 셀(C1,C2)에 대하여 동시에 서스테인방전을 일으키기 위한 서스테인기간 및 서스테인방전에 의해 생성된 벽전하를 소거시키기 위한 소거기간으로 나누어 구동하게 된다.

제1 리셋기간은 모든 스캔전극들(Y)에 상승 램프파형이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 프라이밍방전이 일어나게 된다. 프라이밍방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다. 이어서, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 0[V]까지 떨어지는 하강 램프파형이 스캔전극들(Y)에 동시에 인가된다. 이와 동시에, 서스테인전극(Z1,Z2)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극(X)에는 0[V]가 유지된다. 하강 램프파형이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 셋다운방전이 일어나면서 제1 및 제2 셀(C1,C2) 내에서 어드레스방전에 불필요한 과도 벽전하가 소거된다.

제1 어드레스기간에는 부극성 스캔펄스가 스캔전극(Y)에 인가됨과 동시에 스캔펄스에 동기되는 데이터펄스가 어드레스전극들(X)에 인가된다. 스캔펄스와 데이터펄스의 전압차와 제1 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀들 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 즉, 선택적 쓰기에 의해 선택된 셀들내에는 서스테인전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이 기간 동안, 서스테인전극들(Z1,Z2)에는 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과 오방전이 일어나지않도록 하기 위하여 정극성의 서스테인전압(Vs)이 공급된다.

제2 리셋기간 동안, 스캔전극(Y)에는 서스테인전압레벨(Vs)로부터 0[V]까지 떨어지는 하강 램프파형이 인가된다. 이와 동시에 제1 서스테인전극(Z1)에는 0[V] 가 인가된 후에 종료시점에 서스테인전압레벨을 유지하는 펄스가 인가되며, 제2 서스테인전극(Z2)에는 초기에 스캔전극(Y)에 공급되는 하강 램프파형의 초기 서스테인전압 유지기간만큼 0[V] 전압이 인가된 후에 하강 램프파형의 하강구간 동안에 서스테인전압(Vs)이 공급된다. 그러면, 제1 셀들(C1)은 제1 서스테인전극(Z1)과 스캔전극(Y) 사이의 전압차로 인하여 발생되는 서스테인방전에 의해 제1 어드레스기간의 끝났을 때의 벽전하 상태를 유지하게 된다. 반면에, 제2 셀들(C2)은 스캔전극(Y)과 제2 서스테인전극(Z2) 사이의 전압차로 인하여 소거방전이 일어나게 된다. 이 소거방전으로 인하여, 제2 셀들(C2)은 제1 어드레스기간의 어드레스방전에 의해 발생된 벽전하가 소거되면서 셀 내의 방전조건이 리셋기간이 끝난 다음의 상태로 초기화된다.

제2 어드레스기간에는 부극성 스캔펄스가 스캔전극(Y)에 인가됨과 동시에 스캔펄스에 동기되는 데이터펄스가 어드레스전극들(X)에 인가된다. 이와 동시에, 제1 서스테인전극(Z1)에는 서스테인전압레벨(Vs)과 0[V] 사이의 정극성전압이 인가되며, 제2 서스테인전극(Z2)에는 서스테인전압(Vs)이 인가된다. 이 때, 제1 셀들(C1)은 이전의 방전특성을 유지하게 되며, 제2 셀들(C2) 중에서 데이터펄스가 인가되는 셀들은 스캔펄스와 데이터펄스의 전압차와 셀 내의 벽전압이 더해지면서 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 즉, 선택적 쓰기에의해 선택된 제2 셀들(C2) 내에는 서스테인전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z1,Z2)에 교번적으로 서스테인펄스가 인가되고 어드레스전극들(X)에 0[V]가 인가된다. 그러면 어드레스방전에 의해 선택된 셀들은 셀 내의 벽전압과 서스테인펄스가 더해지면서 매 서스테인펄스가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z1,Z2) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.

소거기간에는 서스테인전압레벨(Vs)로부터 0[V]까지 떨어지는 하강 램프파형이 스캔전극(Y)에 인가된다. 이 기간 동안, 서스테인전극들(Z1,Z2)에는 서스테인전압(VS)이 인가된다. 소거기간 동안, 스캔전극(Y)에 인가되는 하강 램프파형의 전압과 서스테인전극들(Z1,Z2)의 전압 사이의 전압차로 인하여 제1 및 제2 셀들 중에서 온셀들 내에는 소거방전이 일어나게 된다. 소거방전의 결과, 온셀들 내에 잔류하는 벽전하가 소거된다.

그런데, 도 4와 같은 구동파형을 도 3에 도시된 PDP에 인가하는 경우에 상하로 인접한 셀들(C1,C2)의 방전을 별도로 제어하기 위한 제2 리셋기간이 포함되는 만큼 어드레스기간과 서스테인기간이 줄어들게 되므로 해상도가 증가할 때 어드레스기간과 서스테인기간을 확보하는데 어려움이 있을 뿐만 아니라 도 6a 및 도 6b와 같이 스캔전극(Y)과 서스테인전극들(Z1,Z2) 사이에 원치 않는 오방전이 일어남으로써 상하로 인접한 두 셀들(C1,C2) 사이에 밝기차가 발생하여 화질이 떨어지게 된다.

따라서, 본 발명의 목적은 리셋방전기간을 줄여 어드레스기간과 서스테인기간을 늘리도록 한 PDP의 구동방법을 제공하는데 있다.

도 1은 종래의 3 전극 교류 면방전 플라즈마 디스플레이 패널을 도시하는 도면.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 구동 파형도이다.

도 3은 종래의 다른 플라즈마 디스플레이 패널을 도시하는 도면.

도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 일부를 확대하여 나타내는 평면도이다.

도 5는 도 3에 도시된 플라즈마 디스플레이 패널의 구동 파형도이다.

도 6a 및 도 6b는 도 3에 도시된 플라즈마 디스플레이 패널의 구동시 오방전이 일어나는 것을 보여주기 위한 파형도이다.

도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 일부를 확대하여 나타내는 평면도이다.

도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동시 리셋기간 직후의 벽전하 분포를 보여주는 셀의 단면도이다.

도 9는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

도 10은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

도 11은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 제1 어드레스기간에 제1 셀을 선택하는 단계와, 제1 어드레스기간에 이어지는 제2 어드레스기간에 상기 제1 셀과 수직으로 인저하는 제2 셀을 선택하는 단계를 포함한다.

본 발명의 실시예에 따른 PDP의 구동방법은 셀 내에 소거방전을 일으키기 위한 소거 데이터를 스캔전극 및 서스테인전극과 교차하는 데이터전극에 공급하는 단계를 더 포함한다.

본 발명의 실시예에 따른 PDP의 구동방법은 제1 스캔펄스를 스캔전극에 공급하는 단계와, 제1 스캔펄스와 극성이 반대이고 제1 스캔펄스에 일부 중첩되는 제2 스캔펄스를 서스테인전극에 공급하는 단계를 더 포함한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서 제1 셀은 제1 스캔펄스의 후반부에 중첩되는 제2 스캔펄스의 초반부 기간에 선택되는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서 제2 셀은 제1 스캔펄스의 초반부에 중첩되는 제2 스캔펄스의 후반부 기간에 선택되는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서 제1 어드레스기간에 앞서 설정된 리셋기간에 구형파를 스캔전극에 인가하여 리셋방전을 일으킴으로써 스캔전극 상에 부극성의 벽전하를 쌓고 스캔전극 및 서스테인전극과 교차하는 데이터전극과 서스테인전극 상에 정극성의 벽전하를 쌓는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서 제1 어드레스기간에 앞서 설정된 리셋기간에 램프파를 스캔전극에 인가하여 리셋방전을 일으킴으로써 스캔전극 상에 부극성의 벽전하를 쌓고 스캔전극 및 서스테인전극과 교차하는 데이터전극과 서스테인전극 상에 정극성의 벽전하를 쌓는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법은 제2 어드레스기간에 이어지는 서스테인 기간 동안 스캔전극 및 서스테인전극에 교대로 서스테인펄스를 인가하여 서스테인방전을 일으키는 단계를 더 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 7을 참조하면, 본 발명의 실시예에 따른 PDP는 도시하지 않은 상부기판 상에 나란하게 형성되고 금속버스전극(61)과 투명전극(62)을 각각 포함하는 스캔전극(Y1 내지 Y3) 및 서스테인전극(Z1 내지 Z3)과, 스캔전극(Y1 내지 Y3) 및 서스테인전극(Z1 내지 Z3)와 직교하도록 도시하지 않은 하부기판 상에 형성되는 어드레스전극(X1 내지 X3)과, 스캔전극(Y1 내지 Y3) 및 서스테인전극(Z1 내지 Z3)과 중첩되도록 하부기판 상에 형성되는 격자형 격벽(64)을 구비한다. 이 PDP는 실질적으로 도 3 및 도 4에 도시된 PDP와 동일한 구조를 갖는다. 따라서, 상부기판 상에는 스캔전극(Y1 내지 Y3)과 서스테인전극(Z1 내지 Z3)을 덮도록 유전층과 보호층이 적층된다. 격자형 격벽(64)의 가로격벽 상에는 스캔전극(Y1 내지 Y3)과 서스테인전극(Z1 내지 Z3)의 금속버스전극(61)이 중첩된다. 하부기판 상에는 하부 유전층이 전면에 걸쳐 인쇄되며, 그 유전층 위에 격자형 격벽(64)이 형성된다. 하부 유전층과 격자형 격벽(64)의 표면에는 형광체가 인쇄된다. 따라서, 본 발명에 따른 PDP는 격자형 격벽(64)의 가로 격벽과 세로 격벽 모두에 형광체가 인쇄되어 그 만큼 휘도를 높일 수 있으며, 격자형 격벽(64)의 가로 격벽 상에 금속버스전극(61)이 중첩되므로 개구율이 높아지게 된다. 또한, 본 발명에 따른 PDP는 상하로 인접한 두 셀(C1,C2)이 스캔전극(Y)과 서스테인전극(Z1,Z2)을 공유하게 되므로 도 1에 도시된 PDP에 비하여 상부전극 수를 적어도 1/2 이하로 줄일 수 있다.

이러한 PDP를 구동함에 있어서, 본 발명의 실시예에 따른 PDP의 구동방법은 도 8과 같이 리셋기간에 전화면의 셀들을 초기화할 때 스캔전극(Y) 상에 부극성의 벽전하를 쌓고 서스테인전극(Z)과 어드레스전극(X) 상에 정극성의 벽전하를 쌓아서 어드레스가 개시될 수 있는 벽전압조건을 설정하게 된다.

도 9는 본 발명의 제1 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다.

도 9를 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 전화면의셀들이 도 8과 같이 초기화된 후에 어드레스기간 동안 스캔전극들(Y1 내지 Y3)에 부극성의 스캔펄스(-yscan)이 순차적으로 인가되고 서스테인전극들(Z1 내지 Z3)에 부극성의 스캔펄스(-yscan)에 일부 중첩되는 정극성의 스캔펄스(zcan)이 순차적으로 인가된다.

어드레스기간에 있어서, t1 기간 동안 제1 스캔전극(Y1)에 부극성의 스캔펄스(-yscan)가 인가된다.

t2 기간 동안 제1 스캔전극(Y1)은 부극성의 스캔전압(-Vysc)을 유지하며, 제1 서스테인전극(Z1)에 정극성의 스캔펄스(zscan)이 공급된다. 이 t2 기간 동안에 제1 스캔전극(Y1)과 제1 서스테인전극(Z1) 사이의 전압차에 의해 프라이밍방전이 일어나게 되어 제1 셀들(C1)이 선태된다. 이렇게 제1 셀들(C1)이 선택되는 t2 기간 내에 오프셀(off cell)을 선택하기 위한 소거 데이터(data)가 어드레스전극(X1 내지 X3)에 인가되면 제1 셀들(C1)에 포함된 오프셀 내에서 제1 스캔전극(Y1)과 어드레스전극(X1 내지 X3) 사이에 소거방전이 일어나게 되어 해당 오프셀 내에 벽전하들이 소거된다. 이와 반대로, 제1 셀들(C1) 내에서 소거 데이터가 인가되지 않는 온셀들(on cells)은 소거방전이 일어나지 않고 이전 벽전압을 유지하게 된다.

t3 기간 동안 제1 서스테인전극(Z1)은 정극성의 스캔전압(Vzsc)을 유지하며, 제1 스캔전극(Y1)에 0[V] 또는 기저전압(GND)이 인가되고 제2 스캔전극(Y2)에 부극성의 스캔펄스(-yscan)이 공급된다. 이 t3 기간 동안에 제2 스캔전극(Y2)과 제1 서스테인전극(Z1) 사이의 전압차에 의해 프라이밍방전이 일어나게 되어 제2셀들(C1)이 선태된다. 이렇게 제2 셀들(C2)이 선택되는 t3 기간 내에 오프셀을 선택하기 위한 소거 데이터(data)가 어드레스전극(X1 내지 X3)에 인가되면 제2 셀들(C2)에 포함된 오프셀 내에서 제2 스캔전극(Y2)과 어드레스전극(X1 내지 X3) 사이에 소거방전이 일어나게 되어 해당 오프셀 내에 벽전하들이 소거된다. 이와 반대로, 제2 셀들(C2) 내에서 소거 데이터가 인가되지 않는 온셀들은 소거방전이 일어나지 않고 이전 벽전압을 유지하게 된다.

결과적으로, 본 발명의 실시예에 따른 PDP의 구동방법은 상하로 인접한 셀들(C1,C2)이 스캔전극(Y1 내지 Y3)과 서스테인전극(Z1 내지 Z3)을 공유하는 PDP를 구동함에 있어서 어드레스기간 내에 별도의 리셋기간 없이 상하로 인접한 셀들(C1,C2)을 선택적 소거방식(Selective erasing)으로 크로스토크(Crosstalk)의 영향없이 안정되게 선택하게 된다.

도 10은 본 발명의 제2 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다.

도 10을 참조하면, 본 발명의 제2 실시예에 따른 PDP의 구동방법은 하나의 서브필드를 전화면의 셀을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간, 소거 어드레스방전이 일어나지 않은 온셀(C1)에 대하여 서스테인방전을 일으키 위한 서스테인기간 및 서스테인방전에 의해 생성된 벽전하를 소거시키기 위한 소거기간으로 나누어 구동하게 된다.

리셋기간은 모든 스캔전극들(Y)에 서스테인전압보다 큰 정극성의 피크전압까지 상승하는 구형파 리셋펄스(sqrst)가 동시에 인가된다. 이 구형파리셋펄스(sqrst)에 의해 리셋기간 직후에는 도 8과 같이 스캔전극(Y) 상에 부극성의 벽전하가 쌓이게 되고 서스테인전극(Z)과 어드레스전극(X) 상에 정극성의 벽전하가 쌓이게 된다. 이 때 전화면의 셀들 내에는 균일한 레벨로 벽전압(81,82)이 급격히 상승하게 된다.

어드레스기간 동안, 도 9와 같이 스캔전극들(Y)에 부극성의 스캔펄스(-yscan)가 순차적으로 인가되고 부극성의 스캔펄스(-yscan)와 동일한 펄스폭을 가지며 그 펄스폭의 1/2만큼 지연된 정극성의 스캔펄스(zscan)가 서스테인전극들(Z)에 순차적으로 인가된다. 이 때, 수직으로 인접한 셀들(C1,C2)이 순차적으로 선택되며, 각 셀들이 선택되는 기간 동안에 소거 데이터(data)가 어드레스전극(X)에 공급된다. 소거 데이터(data)가 공급된 오프셀들은 소거방전에 의해 벽전하가 소거되면서 벽전압(82)이 낮아지게 되며 소거 데이터(data)가 공급되지 않은 온셀들은 부극성의 스캔펄스(-yscan)와 정극성의 스캔펄스(zscan) 사이의 전압차로 발생한 프라이밍방전에 의해 이전 벽전압(81)을 어드레스기간이 끝날 때까지 유지한다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z1,Z2)에 교번적으로 서스테인펄스(sus)가 인가되고 어드레스전극들(X)에 0[V] 또는 기저전압(GND)가 인가된다. 그러면 소거 어드레스방전에 의해 선택된 오프셀들은 벽전압(82)이 낮기 때문에 서스테인펄스(sus)가 인가되어도 방전이 일어나지 않는 반면에, 온셀들은 자신의 높은 벽전압(81)과 서스테인 전압이 더해지면서 매 서스테인펄스(sus)마다 서스테인 방전을 일으키게 된다.

소거기간에는 0[V] 또는 기저전압(GND)부터 서스테인전압레벨(Vs)까지 상승하는 소거 램프파형(ers)이 스캔전극들(Y)에 동시에 인가된다. 이 소거 램프파형(ers)에 의해 서스테인 방전에 의해 발생된 벽전하들이 소거된다.

도 11은 본 발명의 제3 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다.

도 11을 참조하면, 본 발명의 제3 실시예에 따른 PDP의 구동방법은 하나의 서브필드를 램프파형(Ramprst)을 이용하여 전화면의 셀을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간, 소거 어드레스방전이 일어나지 않은 온셀(C1)에 대하여 서스테인방전을 일으키 위한 서스테인기간 및 서스테인방전에 의해 생성된 벽전하를 소거시키기 위한 소거기간으로 나누어 구동하게 된다.

리셋기간은 모든 스캔전극들(Y)에 0[V] 또는 기저전압(GND)부터 서스테인전압보다 큰 정극성의 피크전압까지 점진적으로 상승하는 램프파형(Ramprest)가 동시에 인가된다. 이 램프파형(Ramprst)에 의해 리셋기간 직후에는 도 8과 같이 스캔전극(Y) 상에 부극성의 벽전하가 쌓이게 되고 서스테인전극(Z)과 어드레스전극(X) 상에 정극성의 벽전하가 쌓이게 된다. 이 때 전화면의 셀들 내에는 균일한 레벨로 벽전압(81,82)이 점진적으로 상승하게 된다.

어드레스기간 동안, 도 9와 같이 스캔전극들(Y)에 부극성의 스캔펄스(-yscan)가 순차적으로 인가되고 부극성의 스캔펄스(-yscan)와 동일한 펄스폭을 가지며 그 펄스폭의 1/2만큼 지연된 정극성의 스캔펄스(zscan)가 서스테인전극들(Z)에 순차적으로 인가된다. 이 때, 수직으로 인접한 셀들(C1,C2)이 순차적으로 선택되며, 각 셀들이 선택되는 기간 동안에 소거 데이터(data)가 어드레스전극(X)에 공급된다. 소거 데이터(data)가 공급된 오프셀들은 소거방전에 의해 벽전하가 소거되면서 벽전압(82)이 낮아지게 되며 소거 데이터(data)가 공급되지 않은 온셀들은 부극성의 스캔펄스(-yscan)와 정극성의 스캔펄스(zscan) 사이의 전압차로 발생한 프라이밍방전에 의해 이전 벽전압(81)을 어드레스기간이 끝날 때까지 유지한다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z1,Z2)에 교번적으로 서스테인펄스(sus)가 인가되고 어드레스전극들(X)에 0[V] 또는 기저전압(GND)가 인가된다. 그러면 소거 어드레스방전에 의해 선택된 오프셀들은 벽전압(82)이 낮기 때문에 서스테인펄스(sus)가 인가되어도 방전이 일어나지 않는 반면에, 온셀들은 자신의 높은 벽전압(81)과 서스테인 전압이 더해지면서 매 서스테인펄스(sus)마다 서스테인 방전을 일으키게 된다.

소거기간에는 0[V] 또는 기저전압(GND)부터 서스테인전압레벨(Vs)까지 상승하는 소거 램프파형(ers)이 스캔전극들(Y)에 동시에 인가된다. 이 소거 램프파형(ers)에 의해 서스테인 방전에 의해 발생된 벽전하들이 소거된다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 상하로 인접한 셀들이 스캔전극과 서스테인전극을 공유하는 PDP를 구동함에 있어서 스캔전극들에 부극성의 스캔펄스를 순차적으로 인가하고 그 부극성의 스캔펄스와 반대극성의 스캔펄스를 부극성의 스캔펄스보다 지연되게 그리고 일부 구간이 중첩되도록 서스테인전극들에 순차적으로 인가하여 어드레스기간 내에 별도의 리셋기간을 설정하지 않고 상하로 인접한 셀들을 안정되게 선택할 수 있게 된다. 그 결과, 본 발명에 따른 PDP의 구동방법은 리셋방전기간을 줄여 어드레스기간과 서스테인기간을 늘릴 수 있고, 나아가 어드레스기간 동안 원치 않는 오방전을 최소화할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

1. 스캔전극과 서스테인전극을 공유하며 상하로 인접하는 제1 및 제2 셀들을 가지는 플라즈마 디스플레이 패널을 구동하기 위한 방법에 있어서,

   제1 어드레스기간에 상기 제1 셀을 선택하는 단계와,

   상기 제1 어드레스기간에 이어지는 제2 어드레스기간에 상기 제2 셀을 선택하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제 1 항에 있어서,

   상기 셀 내에 소거방전을 일으키기 위한 소거 데이터를 상기 스캔전극 및 상기 서스테인전극과 교차하는 데이터전극에 공급하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 제 1 항에 있어서,

   제1 스캔펄스를 상기 스캔전극에 공급하는 단계와,

   상기 제1 스캔펄스와 극성이 반대이고 상기 제1 스캔펄스에 일부 중첩되는 제2 스캔펄스를 상기 서스테인전극에 공급하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 제 1 항에 있어서,

   상기 제1 셀은 상기 제1 스캔펄스의 후반부에 중첩되는 상기 제2 스캔펄스의 초반부 기간에 선택되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
5. 제 1 항에 있어서,

   상기 제2 셀은 상기 제1 스캔펄스의 초반부에 중첩되는 상기 제2 스캔펄스의 후반부 기간에 선택되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
6. 제 1 항에 있어서,

   상기 제1 어드레스기간에 앞서 설정된 리셋기간에 구형파를 상기 스캔전극에 인가하여 리셋방전을 일으킴으로써 상기 스캔전극 상에 부극성의 벽전하를 쌓고 상기 스캔전극 및 상기 서스테인전극과 교차하는 데이터전극과 상기 서스테인전극 상에 정극성의 벽전하를 쌓는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
7. 제 1 항에 있어서,

   상기 제1 어드레스기간에 앞서 설정된 리셋기간에 램프파를 상기 스캔전극에 인가하여 리셋방전을 일으킴으로써 상기 스캔전극 상에 부극성의 벽전하를 쌓고 상기 스캔전극 및 상기 서스테인전극과 교차하는 데이터전극과 상기 서스테인전극 상에 정극성의 벽전하를 쌓는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
8. 제 1 항에 있어서,

   상기 제2 어드레스기간에 이어지는 서스테인 기간 동안 상기 스캔전극 및 상기 서스테인전극에 교대로 서스테인펄스를 인가하여 서스테인방전을 일으키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.