KR200360018Y1 - Both faces type package - Google Patents
Both faces type package Download PDFInfo
- Publication number
- KR200360018Y1 KR200360018Y1 KR20-2004-0015261U KR20040015261U KR200360018Y1 KR 200360018 Y1 KR200360018 Y1 KR 200360018Y1 KR 20040015261 U KR20040015261 U KR 20040015261U KR 200360018 Y1 KR200360018 Y1 KR 200360018Y1
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- semiconductor chip
- ceramic
- predetermined
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000003780 insertion Methods 0.000 claims abstract description 9
- 230000037431 insertion Effects 0.000 claims abstract description 9
- 239000011368 organic material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 15
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 34
- 238000005245 sintering Methods 0.000 description 22
- 238000003475 lamination Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000004080 punching Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000007665 sagging Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007652 sheet-forming process Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
Abstract
본 고안은 양면 실장형 세라믹 패키지에 관한 것으로, 반도체 칩을 실장시키기 위한 캐비티(cavity)를 양면으로 갖는 다층 세라믹 패키지에 있어서, 소정 삽입홈이 형성되어 반도체 칩(150)의 실장을 위한 소정 캐비티(140)를 형성하는 적어도 둘 이상의 세라믹 그린 시트(110); 상기 세라믹 그린 시트(110)에 일측면이 적층되어 소결되며, 상기 반도체 칩(150)과의 전기적 연결을 위한 배선 패턴이 표면 또는 내부에 형성되는 중간층(120); 및 상기 중간층(120)의 타측면에서 일측면의 캐비티(140)에 대응되는 위치에 반도체 칩(150)의 실장이 가능하도록 프레임 형상의 세라믹 혹은 유기 재료가 소정 높이로 접합되어 반도체 칩(150)의 실장을 위한 소정 캐비티(140)를 형성시키는 하층 프레임(130);을 포함하는 것을 특징으로 한다.The present invention relates to a double-sided mounting type ceramic package, in a multilayer ceramic package having a cavity for mounting a semiconductor chip on both sides, a predetermined insertion groove is formed so that a predetermined cavity for mounting the semiconductor chip 150 ( At least two ceramic green sheets 110 forming 140; An intermediate layer 120 having one side stacked on the ceramic green sheet 110 and sintered, and having a wiring pattern formed on or in the surface thereof for electrical connection with the semiconductor chip 150; And a ceramic or organic material having a frame shape is bonded to a predetermined height so that the semiconductor chip 150 can be mounted at a position corresponding to the cavity 140 on one side from the other side of the intermediate layer 120. And a lower layer frame 130 forming a predetermined cavity 140 for mounting thereof.
Description
본 고안은 양면 실장형 세라믹 패키지에 관한 것으로, 더욱 상세하게는 양면으로 반도체 칩을 실장시키기 위한 캐비티를 형성시키되, 일측면은 적층 방식의 패키지로 구성하고 타측면은 프레임 형상의 벽면을 부착하여 구성함으로써 적층 공정을 줄여 제조비용의 절감을 이루는 한편 종래 멀티칩 패키지에서 소결시 발생하는 캐비티 면의 쳐짐 현상을 방지하여 칩 접착면의 품질이 우수한 양면 실장형 세라믹 패키지에 관한 것이다.The present invention relates to a double-sided mounting ceramic package, more specifically to form a cavity for mounting a semiconductor chip on both sides, one side is composed of a stack-type package and the other side is configured by attaching a frame-shaped wall surface By reducing the lamination process to reduce the manufacturing cost and to prevent sagging of the cavity surface generated during sintering in the conventional multi-chip package relates to a double-sided ceramic package with excellent chip bonding surface quality.
최근, 반도체 패키지는 전자제품을 포함하여 컴퓨터, 이동전화 및 네트워크장비 등과 같은 정보산업(Information Technology)에서도 그 수요가 폭발적으로 증가하고 있다. 특히 정보산업에 있어서는 반도체 패키지의 복합화, 다기능화, 고속화, 소형화, 박막화가 절실히 요구되는 시점이다.In recent years, the demand for semiconductor packages has exploded in information technology such as computers, mobile phones, and network equipment. Particularly in the information industry, it is a time when semiconductor packages are becoming more complex, multifunctional, faster, smaller, and thinner.
이러한 필요를 충족하기 위하여, 패키징 공정에서 하나의 반도체 패키지에 두 개 이상의 반도체 칩을 넣어서 조립하는 반도체 패키지가 개발되었는데, 이를 멀티 칩 패키지(MCP : Multi-Chip Package)라 한다.To meet this need, a semiconductor package has been developed in which two or more semiconductor chips are assembled into one semiconductor package in a packaging process, which is called a multi-chip package (MCP).
멀티 칩 패키지를 제조하는 방법은 다른 두 개의 반도체 칩을 서로 쌓거나 혹은 패키킹이 완료된 2개의 반도체 패키지를 서로 쌓아 만드는 형태이다. 하지만 두 개를 쌓아서 제조하는 형태의 멀티 칩 패키지는 두 개를 서로 물리적으로 접착하여 만들기 때문에 접착면의 박리나 보이드(void) 등과 같은 결함이 발생한다. 또한 본딩패드가 중앙부에 있는 다른 두 개의 반도체 칩을 접착할 경우 와이어 본딩시의 구조적인 문제점들이 있다. 이러한 문제들은 멀티 칩 패키지의 품질이나 신회성을 떨어뜨리는 요인으로 작용한다. 또한 상술한 기존 방식은 반도체 패키지의 크기를 근본적으로 줄이는데는 한계를 보이고 있는 실정이다.The method of manufacturing a multi-chip package is a method of stacking two different semiconductor chips or stacking two semiconductor packages that have been packaged together. However, a multi-chip package that is produced by stacking two pieces is made by physically bonding two pieces to each other, such that defects such as peeling of an adhesive surface and voids occur. In addition, when the bonding pads bond two other semiconductor chips in the center, there are structural problems in wire bonding. These problems contribute to the deterioration of the quality or reliability of multi-chip packages. In addition, the conventional method described above shows a limit in fundamentally reducing the size of a semiconductor package.
이에 따라, 최근에는 양면으로 각각 반도체 칩을 실장하는 세라믹 패키지가 제안되었는데, 이러한 세라믹 패키지에 대하여 도 1a 내지 도 1c 를 참조하여 설명하면 다음과 같다.Accordingly, in recent years, a ceramic package has been proposed in which semiconductor chips are mounted on both sides, respectively, which will be described below with reference to FIGS. 1A to 1C.
우선 도 1a을 참조하면, 종래 양면 패키지는 5개 층의 세라믹 그린 시트(ceramic green sheet)에서 중간층(20)을 제외한 상층 세라믹 그린 시트(10) 및 하층 세라믹 그린 시트(30)에는 각각 소정의 삽입홈을 형성시킨 후, 도 1b에 도시된 바와 같이 상기 중간층(20)을 중심으로 양측면에 대하여 상기 상측 세라믹 그린 시트(10) 및 하층 세라믹 그린 시트(20)를 적당한 가압과 적절한 온도에서 적층시킴으로써 해당 패키지는 상층면과 하층면으로 각각 반도체 칩이 실장될 수 있는 소정의 캐비티(cavity)(40)를 가질 수 있게 된다.First, referring to FIG. 1A, a conventional double-sided package has a predetermined insertion into an upper ceramic green sheet 10 and a lower ceramic green sheet 30 except for an intermediate layer 20 in five ceramic green sheets. After the groove is formed, the upper ceramic green sheet 10 and the lower ceramic green sheet 20 are laminated on both sides of the intermediate layer 20 with respect to both sides as shown in FIG. The package may have predetermined cavities 40 in which semiconductor chips may be mounted on the upper and lower surfaces, respectively.
이러한 다층 패키지의 각 층간 부착을 위하여 소정 온도에서 해당 패키지를 소결시키게 되는데, 도 1c에 도시된 바와 같이 이러한 소결 과정에서 해당 다층 패키지는 대판(50) 상에 놓인채 고온의 가열에 의하여 소결되는 과정에서 한쪽면의 캐비티(40)로 인해 해당 공간이 빈 상태로 되기 때문에 동시소결의 과정에 의해 반도체 칩이 실장되게 되는 면이 어느정도 대판(50)측을 향해 돌출되게 되는 휨현상이 발생되게 된다.For the interlayer adhesion of the multilayer package, the package is sintered at a predetermined temperature. In the sintering process, as shown in FIG. 1C, the multilayer package is sintered by heating at a high temperature while being placed on the base 50. Due to the cavity 40 on one side, the corresponding space becomes empty, so that the surface where the semiconductor chip is mounted is projected toward the base 50 to some extent by the process of simultaneous sintering.
이와 같은 휨현상이 발생한 다층 패키지가 도 1d에 도시되어 있다.A multilayer package in which such warpage has occurred is shown in FIG. 1D.
도 1d에 도시된 바와 같이 종래의 양면 캐비티를 갖는 세라믹 패키지는 다층 방식의 동시소결 방식으로서, 소결 시 칩(60)을 부착할 캐비티(40)의 면이 열간 하중으로 인해 한쪽 방향으로 휘어져 사용시 불량을 초래할 수 있으며, 이에 따라 다이(die) 본딩시 기포(bubble) 발생의 우려가 있고 또한 다이(die)의 뒤틀림(tilt) 현상을 유발하게 된다.As shown in FIG. 1D, a ceramic package having a conventional double-sided cavity is a multi-layered co-sintering method, and when sintered, the surface of the cavity 40 to which the chip 60 is to be attached is bent in one direction due to the hot load, and thus is poor in use. As a result, bubbles may be generated during die bonding, and the die may be distorted.
더군다나, 이러한 종래의 양면 캐비티를 갖는 다층 패키지는 생산 공정인 적층 공정 시 양면에 캐비티를 갖음으로 인해 적당한 가압과 적절한 온도에서 적층시 압력의 불균형이 유발되어 층간 들뜸 현상 등의 불량요인을 가지고 있으며, 적층 공정이 많으므로 각층의 위치 이탈로 인한 불량의 가능성이 높고 또한 전기적 연결을 위한 드릴링(drilling), 펀칭(punching) 및 인쇄(printing) 등을 위한 공정 횟수가 많아지므로 실제 공정이 복잡해지고 고비용이 소요되게 되는 문제점이 있다.Furthermore, such a multilayer package having a conventional double-sided cavity has defects such as lifting between layers due to unbalanced pressure when laminated at a suitable temperature due to having a cavity on both sides during the lamination process, which is a production process. Since there are many lamination processes, there is a high possibility of defects due to the positional deviation of each layer, and the number of processes for drilling, punching, and printing for electrical connection increases, which makes the actual process complicated and expensive. There is a problem to be taken.
본 고안은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 양면으로 반도체 칩을 실장시키기 위한 캐비티를 형성시키되, 일측면은 적층 방식의 패키지로 구성하고 타측면은 프레임 형상의 벽면을 부착하여 구성함으로써 적층 공정을 줄여 제조비용의 절감을 이루는 한편 종래 멀티칩 패키지에서 소결시 발생하는 캐비티 면의 쳐짐 현상을 방지하여 칩 접착면의 품질이 우수한 양면 실장형 세라믹 패키지를 제공하는 것이다.The present invention has been made to solve the above problems, the purpose is to form a cavity for mounting the semiconductor chip on both sides, one side is composed of a stack-type package and the other side is attached to the frame-shaped wall surface By reducing the lamination process to reduce the manufacturing cost, and to prevent sagging of the cavity surface generated during sintering in the conventional multi-chip package to provide a double-sided ceramic package with excellent chip bonding surface quality.
도 1a는 종래 기술에 따른 다층 패키지의 구성요소를 나타내는 분해 사시도.1A is an exploded perspective view showing components of a multilayer package according to the prior art;
도 1b는 종래 기술에 따른 다층 패키지의 적층상태를 나타내는 사시도.Figure 1b is a perspective view showing a laminated state of a multi-layer package according to the prior art.
도 1c는 종래 기술에 따른 다층 패키지의 소결과정을 나타내는 단면도.Figure 1c is a cross-sectional view showing a sintering process of a multilayer package according to the prior art.
도 1d는 종래 기술에 따른 다층 패키지의 완성상태를 나타내는 단면도.1D is a cross-sectional view showing a completion state of a multilayer package according to the prior art.
도 2a는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 상측면 구성요소를 나타내는 분해 사시도.Figure 2a is an exploded perspective view showing the upper side components of the double-sided mounting ceramic package according to the first embodiment of the present invention.
도 2b는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 상측면 적층상태를 나타내는 사시도.Figure 2b is a perspective view showing the upper side stacked state of the double-sided mounting type ceramic package according to the first embodiment of the present invention.
도 2c는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 상측면 소결과정을 나타내는 단면도.Figure 2c is a cross-sectional view showing a top side sintering process of a double-sided mounting ceramic package according to a first embodiment of the present invention.
도 2d는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 완성상태를 나타내는 단면도.Figure 2d is a cross-sectional view showing a completion state of the double-sided mounting ceramic package according to the first embodiment of the present invention.
도 3은 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 사시도.3 is a perspective view of a double-sided mounting ceramic package according to a first embodiment of the present invention.
도 4a는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 단면도.Figure 4a is a cross-sectional view of a double-sided mounting ceramic package according to a first embodiment of the present invention.
도 4b는 본 고안의 제 2실시예에 따른 양면 실장형 세라믹 패키지의 단면도.Figure 4b is a cross-sectional view of a double-sided mounting ceramic package according to a second embodiment of the present invention.
도 4c는 본 고안의 제 3실시예에 따른 양면 실장형 세라믹 패키지의 단면도.Figure 4c is a cross-sectional view of a double-sided mounting ceramic package according to a third embodiment of the present invention.
도 4d는 본 고안의 제 4실시예에 따른 양면 실장형 세라믹 패키지의 단면도.Figure 4d is a cross-sectional view of a double-sided mounting ceramic package according to a fourth embodiment of the present invention.
도 5는 본 고안의 실시예에 따른 양면 실장형 세라믹 패키지의 제조 방법을 나타내는 흐름도.5 is a flow chart showing a method of manufacturing a double-sided mounting ceramic package according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 상측 세라믹 그린 시트 120 : 중간층110: upper ceramic green sheet 120: middle layer
130 : 하층 프레임 131 : 실 재130: lower frame 131: real
132 : 프레임 벽면 140 : 캐비티132: frame wall 140: cavity
150 : 반도체 칩 160 : 와이어150: semiconductor chip 160: wire
170 : 솔더볼 180 : 리드 프레임170: solder ball 180: lead frame
181 : 접착제181: Adhesive
상기 목적을 달성하기 위한 본 고안의 일측면에 따른 양면 실장형 세라믹 패키지는 반도체 칩을 실장시키기 위한 캐비티(cavity)를 양면으로 갖는 다층 세라믹 패키지에 있어서, 소정 삽입홈이 형성되어 반도체 칩(150)의 실장을 위한 소정 캐비티(140)를 형성하는 적어도 둘 이상의 세라믹 그린 시트(110); 상기 세라믹 그린 시트(110)에 일측면이 적층되어 소결되며, 상기 반도체 칩(150)과의 전기적 연결을 위한 배선 패턴이 표면 또는 내부에 형성되는 중간층(120); 및 상기 중간층(120)의 타측면에서 일측면의 캐비티(140)에 대응되는 위치에 반도체 칩(150)의 실장이 가능하도록 프레임 형상의 세라믹 혹은 유기 재료가 소정 높이로 접합되어 반도체 칩(150)의 실장을 위한 소정 캐비티(140)를 형성시키는 하층 프레임(130);을 포함하는 것을 특징으로 한다.The double-sided mounting type ceramic package according to one aspect of the present invention for achieving the above object is a multi-layer ceramic package having a cavity (cavity) for mounting the semiconductor chip on both sides, a predetermined insertion groove is formed, the semiconductor chip 150 At least two ceramic green sheets 110 to form a predetermined cavity 140 for mounting of the at least one ceramic green sheet 110; An intermediate layer 120 having one side stacked on the ceramic green sheet 110 and sintered, and having a wiring pattern formed on or in the surface thereof for electrical connection with the semiconductor chip 150; And a ceramic or organic material having a frame shape is bonded to a predetermined height so that the semiconductor chip 150 can be mounted at a position corresponding to the cavity 140 on one side from the other side of the intermediate layer 120. And a lower layer frame 130 forming a predetermined cavity 140 for mounting thereof.
바람직하게는, 상기 하층 프레임(130)은, 상기 중간층(120)의 타측면에서 내부면으로 반도체 칩(150)의 실장이 가능하도록 소정 둘레를 따라 에폭시 소재 혹은 글라스 재료로 도포되는 실 재(131); 및 상기 실 재(131) 상에 소정 높이로 부착되어, 내부로 반도체 칩(150)의 실장이 가능한 캐비티(140)를 형성시키는 세라믹 혹은 유기재료의 프레임 벽면(132);을 포함하는 것을 특징으로 한다.Preferably, the lower layer frame 130 is a material 131 coated with an epoxy material or a glass material along a predetermined circumference such that the semiconductor chip 150 can be mounted from the other side to the inner surface of the intermediate layer 120. ); And a frame wall surface 132 of ceramic or organic material attached to the material 131 at a predetermined height to form a cavity 140 in which the semiconductor chip 150 can be mounted. do.
더욱 바람직하게는, 상기 중간층(120)과 하층 프레임(130)의 사이에는, 반도체 칩(150)과 외부와의 전기적 연결을 위하여 부착되는 리드 프레임(180);이 더 포함되는 것을 특징으로 한다.More preferably, a lead frame 180 is attached between the intermediate layer 120 and the lower frame 130 to be electrically connected to the semiconductor chip 150 and the outside.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
이하에서 본 고안은 양면으로 반도체 칩을 실장시키기 위한 캐비티를 형성시키되, 일측면은 적층 방식의 패키지로 구성하고 타측면은 프레임 형상의 벽면을 부착하여 구성함으로써 적층 공정을 줄여 제조비용의 절감을 이루는 한편 종래 멀티칩 패키지에서 소결시 발생하는 캐비티 면의 쳐짐 현상을 방지하여 칩 접착면의 품질이 우수한 양면 실장형 세라믹 패키지를 바람직한 실시예로 설명할 것이나, 본 고안의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.Hereinafter, the present invention is to form a cavity for mounting the semiconductor chip on both sides, one side is composed of a stack-type package and the other side is configured by attaching a frame-shaped wall surface to reduce the manufacturing process to reduce the manufacturing cost Meanwhile, a double-sided mounted ceramic package having excellent chip adhesion surface by preventing sagging of the cavity surface generated during sintering in a conventional multichip package will be described as a preferred embodiment, but the technical idea of the present invention is not limited thereto. Of course, it can be variously modified and modified by those skilled in the art.
도 2a는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 상측면 구성요소를 나타내는 분해 사시도이고, 도 2b는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 상측면 적층상태를 나타내는 사시도이고, 도 2c는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 상측면 소결과정을 나타내는 단면도이고, 도 2d는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 완성상태를 나타내는 단면도이다.Figure 2a is an exploded perspective view showing the upper side components of the double-sided mounting ceramic package according to the first embodiment of the present invention, Figure 2b is a top side stacked state of the double-sided mounting ceramic package according to the first embodiment of the present invention 2C is a cross-sectional view illustrating a top side sintering process of a double-sided mounted ceramic package according to a first embodiment of the present invention, and FIG. 2D is a cross-sectional view of a double-sided mounted ceramic package according to a first embodiment of the present invention It is sectional drawing which shows the completion state.
도 2a 내지 도 2d를 참조하여 본 고안의 제 1 실시예에 따른 양면 실장형 세라믹 패키지에 대해 좀더 상세하게 설명하면,Referring to Figure 2a to 2d in more detail with respect to the double-sided mounting ceramic package according to a first embodiment of the present invention,
우선, 도 2a를 참조하면, 양면 실장형 패키지를 형성하기 위한 양면 중 상측면은 종래의 방식과 마찬가지로 소정의 삽입홈이 각각 형성된 2장의 상측 세라믹 그린 시트(110)를 내부회로를 갖는 기판인 중간층(120)상에 적당한 가압과 적절한 온도에서 적층시킴으로써 해당 패키지는 상측면으로 반도체 칩이 실장될 수 있는 소정의 캐비티(40)를 가질 수 있게 된다.First, referring to FIG. 2A, an upper side of both sides for forming a double-sided package is an intermediate layer in which two upper ceramic green sheets 110 each having a predetermined insertion groove formed therein, as in a conventional method, have a circuit therein. By stacking at appropriate pressure and appropriate temperature on 120, the package can have a predetermined cavity 40 into which the semiconductor chip can be mounted on the top surface.
이와 같이 소정의 삽입홈이 각각 형성된 상기 상측 세라믹 그린 시트(110)와 중간층(120)을 적당한 가압과 적절한 온도에서 적층시킴으로써 상측에 소정 캐비티(40)를 가지게 적층된 패키지가 도 2b에 도시되어 있다.As described above, a package in which the upper ceramic green sheet 110 and the intermediate layer 120 in which predetermined insertion grooves are formed, is stacked with a predetermined cavity 40 on the upper side by laminating at an appropriate pressure and an appropriate temperature is shown in FIG. 2B. .
도 2c를 참조하면, 상술한 바와 같이 일측면이 적층된 상태에서 해당 패키지는 각 층간 부착을 위하여 대판(50) 상에 놓인 채 고온의 가열에 의하여 금속과 세라믹이 동시에 소결되는 동시소결 과정을 거치게 되는데, 이러한 본원에서의 동시소결 과정은 양측면이 모두 캐비티를 갖는 종래 방식에서 소결시 대판(50)측으로 캐비티측이 마주보게 되어 소결과정에서 캐비티면이 대판측으로 휘는 현상을 개선하여, 상술한 바와 같이 2장의 상측 세라믹 그린 시트(110)와 중간층(120)의 적층상태에서 평평한 중간층(120)이 대판(50)과 접촉한 상태로 동시소결이 이루어지기때문에 소결과정의 열과 압력에 의해 캐비티(140) 면이 비정상적으로 뒤틀어지는 종래 방식에서의 휨현상을 원천적으로 방지할 수 있게 된다.Referring to FIG. 2C, in the state in which one side is stacked as described above, the package is subjected to a co-sintering process in which metals and ceramics are simultaneously sintered by high temperature heating while being placed on a base plate 50 for attachment between layers. The sintering process in the present application is to improve the phenomenon that the cavity side is bent toward the substrate side during the sintering process in the sintering process to face the cavity side 50 in the conventional method in which both sides have a cavity, as described above In the lamination state of the two upper ceramic green sheets 110 and the intermediate layer 120, since the flat intermediate layer 120 is simultaneously sintered in contact with the base 50, the cavity 140 is formed by heat and pressure during the sintering process. It is possible to prevent the bending phenomenon in the conventional manner that the surface is abnormally distorted.
한편, 이러한 양면 실장형 패키지를 형성하기 위한 양면 중 상측면이 완성된 패키지에서 하측면은 도 2d에 도시된 바와 같이, 하측면의 캐비티에 상응하는 캐비티가 형성될 수 있도록 실 프린팅(seal printing) 공정 혹은 디스펜싱(dispensing) 공정을 통해 둘레를 에폭시 소재 혹은 글라스 재료를 도포시킨 후에 해당 실 재(131) 상에 세라믹 혹은 유기 재료의 프레임 벽면(132)을 부착시킴으로써 프레임 벽면(132)의 내부로 반도체 칩의 실장이 가능한 소정 캐비티(140)가 형성되도록 한다.Meanwhile, as shown in FIG. 2D, the lower side of the package on which the upper side of the both sides for forming such a double-sided package is completed is seal printing so that a cavity corresponding to the cavity of the lower side can be formed. After the epoxy or glass material is applied around the periphery through a process or dispensing process, the frame wall surface 132 of ceramic or organic material is attached to the material 131 to the interior of the frame wall surface 132. A predetermined cavity 140 capable of mounting a semiconductor chip is formed.
상술한 공정에 의해 완성된 본 고안의 제 1 실시예에 따른 양면 실장형 세라믹 패키지가 도 3에 도시되어 있다. 즉, 양면으로 반도체 칩의 실장을 위한 캐비티를 갖는 세라믹 패키지를 구성함에 있어, 일측면은 다층 방식의 동시 소결 방식으로서 구성하여 양면 모두를 다수의 세라믹 그린 시트로 적층시키는 종래 방식에 비해 소결 시 열간 하중에 의해 캐비티면이 뒤틀리는 휨현상의 발생을 원천적으로 봉쇄시킬 수 있고 또한 적층 횟수가 적어지므로 적층 및 소결에 따르는 공정상의 비용소모를 절감시킬 수 있으며 일측면만을 적층 방식으로 구성함으로써 다양한 형태의 조합이 가능하게 된다.A double-sided mounting ceramic package according to a first embodiment of the present invention completed by the above-described process is shown in FIG. 3. In other words, in constructing a ceramic package having a cavity for mounting a semiconductor chip on both sides, one side is configured as a simultaneous sintering method of a multi-layer type, and hot surfaces during sintering are compared with a conventional method in which both sides are laminated with a plurality of ceramic green sheets. It is possible to fundamentally block the occurrence of warpage of the cavity surface due to the load and to reduce the number of laminations, thereby reducing the cost of the process due to lamination and sintering. It becomes possible.
이하, 이러한 다양한 양면 실장형 세라믹 패키지의 조합에 관한여 도 4a 내지 도 4d를 참조하여 설명한다.Hereinafter, a combination of such various double-sided mounting ceramic packages will be described with reference to FIGS. 4A to 4D.
도 4a는 본 고안의 제 1실시예에 따른 양면 실장형 세라믹 패키지의 단면도로서, 기판상에 내부회로를 갖는 중간층(120)을 중심으로 상측면은 2장의 상측 세라믹 그린 시트(110)가 적층되어 동시소결되어 있는 상태고, 하측면은 프레임 벽면(132)이 형성되어 상측면과 하측면 모두 소정 캐비티(140)가 형성된 상태를 나타낸다. 이러한 양면의 캐비티(140)에는 각각 반도체 칩(150)이 실장되게 되고, 해당 반도체 칩(150) 상의 활성면에는 본딩패드(미도시)가 형성되어 복수의 와이어(160)에 의해 기판에 형성된 배선과 전기적으로 연결되게 된다.4A is a cross-sectional view of a double-sided mounting ceramic package according to a first embodiment of the present invention, wherein two upper ceramic green sheets 110 are stacked on an upper surface of an intermediate layer 120 having an internal circuit on a substrate. The sintered state is co-sintered, and the lower side shows a state in which the frame wall surface 132 is formed, and the predetermined cavity 140 is formed on both the upper side and the lower side. The semiconductor chip 150 is mounted on each of the two surfaces of the cavity 140, and a bonding pad (not shown) is formed on the active surface of the semiconductor chip 150 to form a wiring formed on the substrate by the plurality of wires 160. Electrical connection with the
또한, 도 4b는 본 고안의 제 2실시예에 따른 양면 실장형 세라믹 패키지의 단면도로서, 기판상에 내부회로를 갖는 중간층(120)을 중심으로 역시 상측면은 2장의 세라믹 그린 시트(110)가 적층되어 동시소결되어 있는 상태고, 하측면은 프레임 벽면(132)이 형성되어 상측면과 하측면 모두 소정 캐비티(140)가 형성된 상태를 나타낸다. 이러한 양면의 캐비티(140)에는 각각 반도체 칩(150)이 실장되게 되고, 해당 반도체 칩(150)들은 복수의 솔더볼(170)에 의해 각각 기판에 형성된 배선과 전기적으로 연결되게 된다.In addition, Figure 4b is a cross-sectional view of a double-sided mounting ceramic package according to a second embodiment of the present invention, the upper side of the middle layer 120 having an internal circuit on the substrate also has two ceramic green sheets 110 In the state of being stacked and co-sintered, the lower surface shows a state in which the frame wall surface 132 is formed and the predetermined cavity 140 is formed in both the upper surface and the lower surface. The semiconductor chip 150 is mounted on each of the two surfaces of the cavity 140, and the semiconductor chips 150 are electrically connected to the wirings formed on the substrate by the plurality of solder balls 170, respectively.
또한, 도 4c는 본 고안의 제 3실시예에 따른 양면 실장형 세라믹 패키지의 단면도로서, 기판상에 내부회로를 갖는 중간층(120)을 중심으로 역시 상측면은 2장의 세라믹 그린 시트(110)가 적당한 가압과 적절한 온도에서 적층되어 고온에서 동시소결되어 있는 상태고, 하측면은 접착제(181)로서 실 재료를 도포한 후 내부 리드 프레임(180)들이 실링되고 본딩 와이어(160)가 각각의 본딩패드와 내부 리드 프레임(180)들을 전기적으로 연결한 것을 특징으로 한다.FIG. 4C is a cross-sectional view of a double-sided mounting ceramic package according to a third embodiment of the present invention. In addition, two ceramic green sheets 110 are formed on the upper side of the intermediate layer 120 having an internal circuit on a substrate. Laminated at the appropriate pressure and at the appropriate temperature and co-sintered at high temperature, the lower side is coated with the seal material as the adhesive 181, and then the inner lead frames 180 are sealed and the bonding wire 160 is bonded to each bonding pad. And the internal lead frames 180 are electrically connected to each other.
또한, 도 4d는 본 고안의 제 4실시예에 따른 양면 실장형 세라믹 패키지의단면도로서, 기판상에 내부회로를 갖는 중간층(120)을 중심으로 역시 상측면은 2장의 세라믹 그린 시트(110)가 적층되어 동시소결되어 있는 상태고, 하측면은 내부 리드 프레임(180)들이 부착되어 각각의 반도체 칩(150)는 본딩 와이어(160)와 솔더볼(170)에 의해 각각 기판에 형성된 배선과 전기적으로 연결되게 된다.In addition, Figure 4d is a cross-sectional view of a double-sided mounting ceramic package according to a fourth embodiment of the present invention, the upper side of the middle layer 120 having an internal circuit on the substrate also has two ceramic green sheets 110 Laminated and co-sintered, the lower side is the inner lead frame 180 is attached to each semiconductor chip 150 is electrically connected to the wiring formed on the substrate by the bonding wire 160 and the solder ball 170, respectively Will be.
한편, 이와 같은 구성을 갖는 양면 실장형 세라믹 패키지의 제조 방법을 도 5를 참조하여 설명하면,Meanwhile, referring to FIG. 5, a method of manufacturing a double-sided mounting type ceramic package having such a configuration will be described.
우선, 원료의 배합 및 세라믹 그린 시트 성형 공정으로서, 재료를 믹싱해서 슬러리(slurry)상태로 만든 후 닥터블레이드로 형상화하여 복수의 세라믹 그린 시트(110)를 형성시킨다(S10).First, as a raw material mixing and ceramic green sheet forming process, the materials are mixed to form a slurry and then shaped into a doctor blade to form a plurality of ceramic green sheets 110 (S10).
다음으로, 펀칭 및 프린팅 공정으로서, 성형된 상기 세라믹 그린 시트(110)에 펀칭장비를 이용하여 소정의 삽입홈을 형성시키되, 두 장의 세라믹 그린 시트(110) 중 상측 시트에 비해 하측 시트가 작은 삽입홈을 가지도록 펀칭시키고 중간층(120)에 대하여는 예컨데, 전도성 금속 패턴을 이용한 배선 패턴(wiring pattern)을 표면 및/또는 내부에 형성시키게 된다(S20).Next, as a punching and printing process, a predetermined insertion groove is formed in the molded ceramic green sheet 110 by using a punching equipment, but the lower sheet is smaller than the upper sheet of the two ceramic green sheets 110. Punching to have a groove and the intermediate layer 120, for example, to form a wiring pattern (wiring pattern) using a conductive metal pattern on the surface and / or inside (S20).
다음으로, 적층 및 동시소결에 의한 상층 형성 공정으로서, 내부회로를 갖는 기판인 중간층(120) 상에 소정의 삽입홈이 각각 형성된 두 장의 상측 세라믹 그린 시트(110)를 적당한 가압과 적절한 온도에서 적층시키되, 각 층간의 부착을 위하여 대판(50) 상에서 해당 중간층(120)이 대판(50)과 면하도록 하고 그 위로 두 장의 상측 세라믹 그린 시트(110)를 적층시킨 상태로 고온의 가열에 의하여 해당 다층의 상측 패키지를 동시소결시킴으로써 상기 상기 상측 세라믹 그린 시트(110)의 삽입홈 사이에 반도체 칩(150)을 실장시킬 수 있는 캐비티(140)가 형성되도록 한다(S30).Next, as an upper layer forming process by lamination and co-sintering, two upper ceramic green sheets 110 each having a predetermined insertion groove formed on an intermediate layer 120, which is a substrate having an internal circuit, are laminated at an appropriate pressure and an appropriate temperature. In order to attach the respective layers, the intermediate layer 120 faces the base plate 50 on the base plate 50, and the two upper ceramic green sheets 110 are laminated thereon by heating at a high temperature. Simultaneously sintering the upper package of the cavity 140 allows the semiconductor chip 150 to be mounted between the insertion grooves of the upper ceramic green sheet 110 (S30).
다음으로, 벽면 프레임의 접합에 의한 하층 형성 공정으로서, 반도체 칩(150)이 실장 가능한 캐비티(140) 면이 형성된 상층에 대하여 배면인 중간층(120)의 타측면에는 에폭시 소재 혹은 세라믹 재료를 실링시킨 후에 해당 실 재(131) 상에 세라믹 혹은 유기재료의 프레임 벽면(132)을 부착시킴으로써 하층 프레임(130)으로 인해 해당 중간층(120)의 타측면에도 역시 반도체 칩(150)의 실장이 가능한 소정의 캐비티(140)가 형성되게 된다(S40).Next, as an underlayer forming process by joining the wall frame, an epoxy material or a ceramic material is sealed on the other side of the intermediate layer 120, which is the back side with respect to the upper layer on which the cavity 140 surface on which the semiconductor chip 150 can be mounted is formed. Later, by attaching the frame wall surface 132 of a ceramic or organic material on the material 131, the semiconductor chip 150 can also be mounted on the other side of the intermediate layer 120 due to the lower frame 130. The cavity 140 is formed (S40).
마지막으로, 상술한 바와 같은 공정에 의해 완성된 패키지는 소정 출하 기준에 따라 포장되어 외부 공급처로 출하되게 된다(S50).Finally, the package completed by the process as described above is packaged according to a predetermined shipping standard is to be shipped to an external supplier (S50).
이때, 상기 S30 단계의 상층 형성 공정 이후에, 상측 세라믹 그린 시트(110)에 의해 중간층(120) 상으로 캐비티(140)가 형성된 상태에서 해당 중간층(120)의 배면 혹은 프레임 밑면에 실(seal) 재료와 같은 접착제(181)가 도포되어 내부 리드 프레임(180)들이 실링되는 리드 부착 단계가 포함되어, 상기 도 4c 및 도 4d와 같은 형태로 내부 리드 프레임(180)을 갖는 세라믹 패키지가 형성되도록 할 수 있다(S35).At this time, after the upper layer forming process of step S30, in the state in which the cavity 140 is formed on the intermediate layer 120 by the upper ceramic green sheet 110, the seal (seal) on the back surface or the bottom of the frame of the intermediate layer 120 An adhesive 181, such as a material, is applied to the lead attaching step in which the inner lead frames 180 are sealed to form a ceramic package having the inner lead frame 180 in the form as shown in FIGS. 4C and 4D. It may be (S35).
이상에서 설명한 본 고안은, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 고안의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.The present invention described above is possible to those skilled in the art to which the present invention belongs, various substitutions, modifications and changes can be made within the scope without departing from the spirit of the present invention and the above-described embodiments and attached It is not limited to drawing.
이상에서 살펴본 바와 같이, 본 고안에 나타난 양면 실장형 세라믹 패키지는 양면으로 반도체 칩을 실장시키기 위한 캐비티를 형성시키되, 일측면은 적층 방식의 동시소결을 통해 패키지를 구성하고 타측면은 프레임 형상의 벽면을 부착하여 구성함으로써 적층 공정을 줄여 제조비용의 절감을 이루는 한편 종래 다층 칩 패키지에서 소결시 발생하는 캐비티 면의 쳐짐 현상을 방지하여 우수한 칩 접착면의 품질을 이룰 수 있게 되는 효과가 있다.As described above, the double-sided mounting ceramic package shown in the present invention forms a cavity for mounting the semiconductor chip on both sides, but the one side constitutes the package through the simultaneous sintering of the stacking method and the other side is the wall surface of the frame shape. It is possible to achieve the excellent chip bonding surface quality by preventing the lamination phenomenon of the cavity surface generated during sintering in the conventional multilayer chip package by reducing the lamination process by reducing the lamination process by attaching.
또한, 캐비티 면의 구성을 위한 시트의 금형 타발이 없으므로 소결 후 타발 면으로부터 발생되는 세라믹 이물을 최소화할 수 있게 되는 효과도 있다.In addition, since there is no mold punching of the sheet for the configuration of the cavity surface, there is an effect of minimizing ceramic foreign matter generated from the punching surface after sintering.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2004-0015261U KR200360018Y1 (en) | 2004-06-01 | 2004-06-01 | Both faces type package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2004-0015261U KR200360018Y1 (en) | 2004-06-01 | 2004-06-01 | Both faces type package |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20040039616A Division KR100626330B1 (en) | 2004-06-01 | 2004-06-01 | Double-sided mounting ceramic package and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200360018Y1 true KR200360018Y1 (en) | 2004-08-25 |
Family
ID=49436159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2004-0015261U Ceased KR200360018Y1 (en) | 2004-06-01 | 2004-06-01 | Both faces type package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200360018Y1 (en) |
-
2004
- 2004-06-01 KR KR20-2004-0015261U patent/KR200360018Y1/en not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484224B2 (en) | Method of fabricating a circuit board structure | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| US7635914B2 (en) | Multi layer low cost cavity substrate fabrication for pop packages | |
| US6734541B2 (en) | Semiconductor laminated module | |
| US20110057327A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004172157A (en) | Semiconductor package and package stack semiconductor device | |
| KR20070088258A (en) | Multi-chip package module with inverted package stacked on die | |
| JPWO2008136251A1 (en) | Component built-in module and manufacturing method thereof | |
| JP2003078105A (en) | Stacked chip module | |
| WO2006043474A1 (en) | Composite multilayer substrate and its manufacturing method | |
| US20100290193A1 (en) | Stacked-chip packaging structure and fabrication method thereof | |
| KR20110124063A (en) | Stacked Semiconductor Packages | |
| CN112582370A (en) | Flip chip package substrate and manufacturing method thereof | |
| CN112020771A (en) | Substrate for mounting electronic component, electronic device, and electronic module | |
| CN101179066A (en) | Chip embedded type packaging structure | |
| US20130307145A1 (en) | Semiconductor package and method of fabricating the same | |
| KR20040106714A (en) | Stack Chip Package | |
| KR100270828B1 (en) | Semiconductor device | |
| JP2010050150A (en) | Semiconductor device, and semiconductor module | |
| KR100626330B1 (en) | Double-sided mounting ceramic package and its manufacturing method | |
| KR200360018Y1 (en) | Both faces type package | |
| TW544839B (en) | Semiconductor device | |
| JP2009239100A (en) | Multilayer ceramics substrate and method of manufacturing the same | |
| JP2010147225A (en) | Semiconductor device and its manufacturing method | |
| JP2008277457A (en) | Multilayer semiconductor device and mounting body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| U107 | Dual application of utility model | ||
| UA0107 | Dual application for utility model registration |
Comment text: Dual Application of Utility Model Registration Patent event date: 20040601 Patent event code: UA01011R07D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 20040816 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 1 Payment date: 20040602 |
|
| UG1601 | Publication of registration | ||
| T201 | Request for technology evaluation of utility model | ||
| UT0201 | Request for technical evaluation |
Patent event date: 20041001 Comment text: Request for Technology Evaluation of Utility Model Patent event code: UT02011R01D |
|
| UR1001 | Payment of annual fee |
Payment date: 20050630 Start annual number: 2 End annual number: 3 |
|
| T701 | Written decision to grant on technology evaluation | ||
| UT0701 | Decision on maintenance of utility model |
Patent event date: 20050826 Comment text: Written Decision on Result of Technology Evaluation Patent event code: UT07011S01D |
|
| G701 | Re-publication after modification of scope of protection [utility model] | ||
| UG1701 | Publication of correction |
Patent event date: 20050831 Comment text: Request for Notification of Correction during Technology Evaluation Patent event code: UG17011E02I |
|
| EXTG | Ip right invalidated | ||
| UC2102 | Extinguishment |