KR20030097342A - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

Abstract

본 발명은 어드레스방전을 안정화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

이 플라즈마 디스플레이 패널의 구동방법 및 장치는 스캐닝이 시작되는 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 펄스폭을 다른 라인의 스캔펄스보다 크게 설정하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 어드레스방전을 안정화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(sus)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3μs 정도이다. 이는 서스테인펄스(sus)가 발생되는 시점 이후로 대략 0.5∼1μs 내에서 방전이 일어나지만, 서스테인펄스(sus)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3μs 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.

종래의 PDP는 어드레스방전이 불안정한 문제점이 있다. 이를 첫 번째 라인부터 네 번째 라인에 공급되는 스캔펄스와 데이터펄스를 보여주는 도 4를 결부하여 상세히 설명하기로 한다.

도 4를 참조하면, 종래의 PDP는 스캔펄스들(scan1 내지 scan4)이 동일한 펄스폭과 동일한 전압으로 스캔전극들(Y1 내지 Y4)에 순차적으로 공급되며, 각 스캔펄스(scan1 내지 scan4)에 동기되어 데이터전압(data)이 어드레스전극들(X1 내지 Xm)에 공급된다.

스캔펄스들(scan1 내지 scan4)의 펄스폭은 일반적으로 1.2∼2.5[μs] 내의 범위에서 선택되며, 최근 PDP의 방전특성이 개선되고 구동회로가 안정화됨에 따라 줄어들고 있다. 어드레스방전을 안정화시키기 위해서는 각 라인에서 스캔펄스의 폭 즉, 각 라인의 어드레스타임을 늘려야 하지만 제한된 시간 내에서 어드레스기간이 증가하는 만큼 초기화기간과 서스테인기간 등이 줄어들게 되므로 해상도증가에 대응하기 어렵다.

스캔펄스는 라인순차방식으로 한 라인씩 다음 라인으로 쉬프트되기 때문에 이전 라인의 어드레스방전시 발생된 전하가 다음 라인에서 프라이밍 효과를 일으킨다. 여기서, 프라이밍효과란 방전에 의해 발생된 전하 즉, 하전입자들이 이 후에 발생되는 방전에 도움을 주어 이후 방전에 필요한 외부전압을 낮추고 방전이 쉽게 일어나게 하는 것을 의미한다. 그런데, 첫 번째 라인의 어드레스방전은 초기화기간에서 발생되는 방전 이외에 그 이전에 발생되는 어드레스방전이 없기 때문에 프라이밍 효과가 거의 없다. 이 때문에, 한편, 첫 번째 라인은 프라이밍 하전입자의 도움없이 PDP에서 가장 먼저 어드레스방전을 일으키기 때문에 데이터전압이 공급되어도 어드레스방전이 일어나지 않는 등의 어드레스 오방전에 의해서 셀이 지정되지 않게 된다. 따라서, 종래의 PDP처럼 동일한 펄스폭과 동일한 전압으로 스캔펄스가 인가된다면, 다른 라인들에 비하여 어드레스방전이 가장 먼저 일어나는 첫 번째 라인의 어드레스방전은 안정도가 떨어질 수 밖에 없다.

따라서, 본 발명의 목적은 어드레스방전을 안정화하도록 한 PDP의 구동방법 및 장치를 제공함에 있다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.

도 4는 4 개의 스캔전극에 공급되는 종래의 스캔펄스를 나타내는 파형도이다.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이패널의 구동방법에 있어서, 4 개의 스캔전극에 공급되는 스캔펄스를 나타내는 파형도이다.

도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이패널의 구동장치를 나타내는 회로도이다.

도 7은 본 발명의 다른 실시예에 따른 플라즈마 디스플레이패널의 구동방법에 있어서, 4 개의 스캔전극에 공급되는 스캔펄스를 나타내는 파형도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 스캔 IC 2 : 초기화/서스테인회로

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 스캐닝이 시작되는 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 펄스폭을 다른 라인의 스캔펄스보다 크게 설정하는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 첫 번째 라인의 스캔펄스의 펄스폭은 2.6∼5[μs]의 범위 내에서 선택되는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 첫 번째 라인의 스캔펄스를 제외한 다른 라인의 스캔펄스의 펄스폭은 1.2∼2.5[μs]의 범위 내에서 선택되는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 첫 번째 라인의 스캔펄스의 초기기간에는 더미 데이터를 어드레스전극에 공급하는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 초기기간은 0.1∼2.5[μs] 사이의 기간인 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 초기에 공급되는 전압은 다른 라인의 스캔펄스의 전압보다 크게 설정되는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동장치는 스캐닝을 시작하는 첫 번째 라인의 스캔펄스의 펄스폭을 다른 라인의 스캔펄스보다 크게 설정하고 스캔펄스들을 스캔전극들에 순차적으로 인가하는 스캔회로를 구비한다.

본 발명의 실시예에 따른 PDP의 구동장치의 스캔회로는 첫 번째 라인의 스캔펄스의 펄스폭을 2.6∼5[μs]의 범위 내에서 선택하여 그 스캔펄스를 첫 번째 라인의 스캔펄스에 공급하는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동장치는 첫 번째 라인의 스캔펄스의 초기기간에 더미 데이터를 어드레스전극에 공급하는 데이터 구동회로를 더 구비한다.

본 발명의 실시예에 따른 PDP의 구동장치의 스캔회로는 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 초기전압을 다른 라인의 스캔펄스의 전압보다 크게 하는 것을 특징으로 한다.

이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 5를 참조하면, 본 발명의 실시예에 따른 PDP에는 다른 라인들의 스캔전극(Y2 내지 Y4)에 공급되는 스캔펄스(scan2 내지 scan4)에 비하여 첫 번째 라인의 스캔전극(Y1)에 공급되는 스캔펄스(Wscan1)의 스캔펄스폭이 크게 설정된다.

첫 번째 스캔펄스(Wscan1)의 펄스폭은 기본 펄스폭기간(Tsc)에 프라이밍효과를 제공하기 위한 더미기간(Tpsc)이 더해진 폭으로 설정된다. 여기서, 기본 펄스폭기간(Tsc)은 1.2∼2.5[μs] 내에서 선택되고, 더미기간(Tpsc)은 0.1∼2.5[μs] 내에서 선택될 수 있다. 따라서, 첫 번째 스캔펄스(Wscan1)의 펄스폭은 기본 펄스폭기간(Tsc)과 더미기간(Tpsc)을 합하여 대략 2.6∼5[μs] 범위 내에서 선택된다.

이에 비하여, 첫 번째 라인을 제외한 다른 라인에 공급되는 스캔펄스(scan2 내지 scan4)의 폭은 기본 펄스폭기간(Tsc)으로 설정된다.

첫 번째 스캔펄스(Wscan1)이 공급되기 시작하는 t0 시점과 데이터펄스가 공급되기 시작하는 t1 시점 사이의 기간은 실제 어드레스방전이 일어나지 않고 t1 시점 이후에 데이터 펄스가 공급되는 기간 동안에 각 라인에서 어드레스방전이 일어난다. 이 때, 어드레스방전에 의해 표시되어야 하는 셀(선택적 쓰기방식)이 선택되거나 표시되지 않아야 하는 셀(선택적 소거방식)이 선택된다. 다시 말하여, t0 시점과 t1 시점 사이의 기간에는 -Vy 전위까지 떨어지는 스캔전압에 의해 프라이밍 하전입자들이 첫 번째 라인에서 발생되고 어드레스전극들(X1 내지 Xm)에 데이터전압이 공급되지 않기 때문에 어드레스방전이 일어나지 않는다. t0∼t1의 기간 동안 발생되는 프라이밍 하전입자에 의해 첫 번째 라인의 어드레스 방전조건은 다른 라인들과 동일하게 되며, 상대적으로 낮은 전압으로도 어드레스방전이 안정되게 일어날 수 있게 된다. t0∼t1의 기간 동안, 종래의 PDP에는 스캔전압과 데이터전압 모두 공급되지 않는다. 따라서, 종래의 PDP는 t1 시점부터 스캔펄스가 떨어지기 시작하므로 -Vy가 떨어지는 시점이 t1 시점이후일 수 밖에 없지만, 본 발명의 PDP는 t1 시점에서 어드레스방전이 안정되게 일어나게 하는 스캔전압 즉, -Vy를 유지하게 되고 프라이밍 하전입자에 의한 벽전압의 도움으로 데이터전압이 공급되기 시작하는 t1 시점에서 어드레스방전이 안정되게 일어날 수 있다.

t0∼t1의 기간 동안, 첫 번째 스캔전극(Y1)에 공급되는 전압은 정상적인 어드레스동작에 영향을 주지 않는 조건 하에서 정상적인 어드레스방전에 필요한 -Vy보다 큰 전압(-Vx)으로도 설정될 수 있다. 여기서, -Vx는 정상적인 스캔전압(-Vy)인 -70∼-80[V]보다 대략 10∼20[V] 더 높은 -80∼-100[V] 정도로 설정된다.

한편, 본 발명의 실시예에 따른 PDP는 파형이 생략되었지만, 어드레스기간 전에 전화면을 초기화시키기 위한 초기화기간이 포함되어 있고, 어드레스방전에 의해 선택된 또는 선택되지 않은 셀을 표시하기 위한 서스테인기간이 어드레스방전에 이어서 배치되어 시분할 구동된다. 초기화기간에는 도 3과 같이 셋업동작과 셋다운동작을 위하여 상승 램프파형과 하강 램프파형이 스캔전극(Y1 내지 Y4)에 공급될 수 있고, 그 이외의 이미 알려져 있는 여러 종류의 초기화파형이 적용될 수 있다. 서스테인기간에 발생되는 서스테인펄스는 도 3에 도시된 서스테인펄스가 동일하게 적용될 수 있다.

도 6은 도 5의 스캔펄스를 발생하기 위한 회로를 나타낸다.

도 6을 참조하면, 본 발명에 따른 PDP의 스캔전극 구동회로는 초기화전압과 서스테인전압을 각 스캔전극(Y1 내지 Y4)에 공급하기 위한 초기화/서스테인회로(2)와, 스캔전극(Y1 내지 Y4)에 접속된 스캔집적회로(Scan integrated circuit : 이하, "스캔 IC"라 한다)(1)과, 스캔기준전압(Vsc)을 스캔 IC(1)에 공급하기 위한 제1 스위치(Q1)와, 부극성의 스캔전압(-Vy)을 스캔 IC(1)에 공급하기 위한 제2 스위치(Q2)와, 첫 번째 라인의 스캔전극(Y1)에 접속되어 부극성의 스캔전압(-Vy)이나 그와 다른 부극성 전압(-Vx)을 첫 번째 라인의 스캔전극(Y1)에 공급하기 위한 제3 스위치(Q3)를 구비한다.

초기화/서스테인회로(2)는 초기화에 필요한 셋업/셋다운전압 등의 초기화전압을 초기화기간 동안 발생하고, 그 초기화전압을 스캔 IC(1)에 공급함과 아울러, 서스테인기간동안 미리 설정된 휘도 가중치에 따라 그 공급횟수가 결정되는 서스테인전압을 스캔 IC(1)에 공급한다.

스캔 IC(1)는 제1 스위치(Q1)와 스캔전극(Y1,Y2,Y3) 사이에 접속된 고전위전압 절환용 스위치(QH)와, 제2 스위치(Q2)와 스캔전극(Y1,Y2,Y3) 사이에 접속된 저전위전압 절환용 스위치(QL)를 구비한다. 고전위전압 절환용 스위치(QH)는 게이트단자에 입력되는 제어신호에 응답하여 제1 스위치(Q1)를 통해 인가되는 스캔기준전압(Vsc)을 스캔전극(Y1,Y2,Y3)에 공급하게 된다. 저전위전압 절환용 스위치(QL)는 게이트단자에 입력되는 제어신호에 응답하여 제2 스위치(Q2)를 통해 인가되는 스캔전압(-Vy)을 스캔전극(Y1,Y2,Y3)에 공급하게 된다.

제1 스위치(Q1)는 게이트단자에 입력되는 제어신호에 응답하여 스캔기준전압(Vsc)을 스캔 IC(1)의 고전위전압 절환용 스위치(QH)에 공급하는 역할을 한다.

제2 스위치(Q2)는 게이트단자에 입력되는 제어신호에 응답하여 스캔전압(-Vy)을 스캔 IC(1)의 저전위전압 절환용 스위치(QL)에 공급하는 역할을 한다. 이 제2 스위치(Q2)는 매 라인마다 순차적으로 턴온되어 Tsc 기간동안 스캔전압(-Vy)을 스캔전극(Y1,Y2,Y3)에 공급하게 된다.

제3 스위치(Q3)는 첫 번째 스캔전극(Y1)과 스캔전압원(-Vy) 또는 스캔전극(Y1)과 스캔전압(-Vy)과 다른 부극성 전압원(-Vx) 사이에 접속된다. 이 제3 스위치(Q3)는 게이트단자에 입력되는 제어신호에 응답하여 도 5에서 데이터전압이 공급되기 전인 t0부터 t1까지의 Tpsc 기간 동안에 턴-온됨으로써 스캔전압(-Vy)이나 그와 다른 부극성 전압(-Vx)을 첫 번째 라인의 스캔전극(Y1)에 공급하게 된다. 이 제3 스위치(Q3)는 필요에 따라 다른 라인의 스캔전극에도 형성할 수 있다.

본 발명에 따른 PDP의 스캔전극 구동회로에서 적용되는 스위치(Q1)는 각각 수십 개의 MOS-FET로 구현될 수 있다.

본 발명에 따른 PDP의 스캔전극 구동회로는 제3 스위치(Q3)를 제거하고 제2 스위치소자(Q2)의 스위칭 타임을 조절하여 첫 번째 라인의 스캔전극(Y1)에 인가되는 스캔펄스의 펄스폭을 다른 라인들에 비하여 넓게 할 수 있다. 이 경우, 기존의 회로에 비하여 첫 번째 라인의 구동회로에 포함된 제2 스위치(Q2)를 제어하기 위한 제어신호가 더 추가된다.

한편, 본 발명에 따른 PDP의 스캔전극 구동회로는 에너지 회수회로를 포함할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다.

도 7을 참조하면, 본 발명의 다른 실시예에 따른 PDP의 구동방법은 다른 라인들의 스캔전극(Y2 내지 Y4)에 공급되는 스캔펄스(scan2 내지 scan4)에 비하여 펄스폭이 큰 스캔펄스(Wscan1)를 첫 번째 라인의 스캔전극(Y1)에 공급함과 아울러 그 첫 번째 스캔펄스의 더미기간(Tpsc) 동안 어드레스전극들(X1 내지 Xm)에 더미 데이터를 공급하게 된다.

첫 번째 스캔펄스(Wscan1)의 펄스폭은 기본 펄스폭기간(Tsc)에 프라이밍효과를 제공하기 위한 더미기간(Tpsc) 즉, t0부터 t1까지의 기간이 더해진 폭으로 설정된다. 더미기간(Tpsc) 동안에 첫 번째 라인의 스캔전극(Y1)과 어드레스전극(X1 내지 Xm) 사이의 전위차가 더 커지기 때문에 첫 번째 라인에 데이터가 없는 경우에오방전이 발생될 수 있으므로 오방전이 발생되지 않는 범위 내에서 설정되어야 한다. 기본 펄스폭기간(Tsc)은 1.2∼2.5[μs] 내에서 선택되고, 더미기간(Tpsc)은 0.1∼2.5[μs] 내에서 선택될 수 있다. 이에 비하여, 첫 번째 라인을 제외한 다른 라인에 공급되는 스캔펄스(scan2 내지 scan4)의 폭은 기본 펄스폭기간(Tsc)으로 설정된다.

첫 번째 스캔펄스(Wscan1)의 더미기간(Tpsc)에는 정극성의 더미 데이터전압(ddata) 전압이 어드레스전극들(X1 내지 Xm)에 공급된다. 이 더미 데이터전압(ddata)에 의해, 첫 번째 라인의 스캔전극(Y1)과 어드레스전극들(X1 내지 Xm) 사이의 전위차가 더미기간(Tpsc) 동안 더 커지게 되므로 프라이밍 하전입자가 첫 번째 라인에 충분히 공급될 수 있다. 더미 데이터전압(ddata)은 도시하지 않은 데이터 구동회로에 의해 어드레스전극들(X1 내지 Xm)에 공급된다. 데이터 구동회로는 기존에 비하여 타이밍 제어신호만이 변경되고 그 이외의 구성은 실질적으로 기존과 동일하다.

더미데이터전압(ddata)과 정상데이터전압(data)은 40∼80[V] 정도가 바람직하다.

첫 번째 스캔펄스(Wscan1)이 공급되기 시작하는 t0 시점과 데이터펄스가 공급되기 시작하는 t1 시점 사이의 기간은 방전이 크게 일어나지 않고 프라이밍 하전입자가 생성된다. 이어서, t1 시점 이후에 데이터 펄스가 공급되는 기간 동안에는 각 라인에서 어드레스방전이 일어난다. t0 시점과 t1 시점 사이의 기간에는 -Vy 또는 -Vy보다 큰 -Vx 전위까지 떨어지는 스캔전압에 의해 프라이밍 하전입자들이첫 번째 라인에서 발생되고 어드레스전극들(X1 내지 Xm)에 데이터전압이 공급되지 않기 때문에 어드레스방전이 일어나지 않는다. t0∼t1의 기간 동안 발생되는 프라이밍 하전입자에 의해 첫 번째 라인의 어드레스 방전조건은 다른 라인들과 동일하게 되며, 상대적으로 낮은 전압으로도 어드레스방전이 안정되게 일어날 수 있게 된다.

한편, 이 실시예에 있어서 어드레스기간 전에 전화면을 초기화시키기 위한 초기화기간이 포함되고, 어드레스방전에 의해 선택된 또는 선택되지 않은 셀을 표시하기 위한 서스테인기간이 어드레스방전에 이어서 배치된다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 스캐닝이 가장 먼저 시작되는 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 폭을 다른 라인의 스캔펄스의 폭보다 크게 설정하거나 첫 번째 라인의 스캔펄스의 폭을 증가시킴과 아울러 그 스캔펄스에 동기하는 더미데이터를 어드레스전극에 인가하게 된다. 그 결과. 본 발명에 따른 PDP의 구동방법 및 장치는 프라이밍 효과를 첫 번째 라인을 스캐닝할 수 있으므로 어드레스방전을 안정화시킬 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

1. 스캐닝이 시작되는 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 펄스폭을 다른 라인의 스캔펄스보다 크게 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제 1 항에 있어서,

   상기 첫 번째 라인의 스캔펄스의 펄스폭은 2.6∼5[μs]의 범위 내에서 선택되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 제 1 항에 있어서,

   상기 첫 번째 라인의 스캔펄스를 제외한 다른 라인의 스캔펄스의 펄스폭은 1.2∼2.5[μs]의 범위 내에서 선택되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 제 1 항에 있어서,

   상기 첫 번째 라인의 스캔펄스의 초기기간에는 더미 데이터를 어드레스전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
5. 제 4 항에 있어서,

   상기 초기기간은 0.1∼2.5[μs] 사이의 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
6. 제 1 항에 있어서,

   상기 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 초기에 공급되는 전압은 다른 라인의 스캔펄스의 전압보다 크게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
7. 스캐닝을 시작하는 첫 번째 라인의 스캔펄스의 펄스폭을 다른 라인의 스캔펄스보다 크게 설정하고 상기 스캔펄스들을 스캔전극들에 순차적으로 인가하는 스캔회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
8. 제 7 항에 있어서,

   상기 스캔회로는 상기 첫 번째 라인의 스캔펄스의 펄스폭을 2.6∼5[μs]의 범위 내에서 선택하여 그 스캔펄스를 상기 첫 번째 라인의 스캔펄스에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
9. 제 7 항에 있어서,

   상기 첫 번째 라인의 스캔펄스의 초기기간에 더미 데이터를 어드레스전극에 공급하는 데이터 구동회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이패널의 구동장치.
10. 제 7 항에 있어서,

    상기 스캔회로는 상기 첫 번째 라인의 스캔전극에 공급되는 스캔펄스의 초기전압을 다른 라인의 스캔펄스의 전압보다 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.