KR20030075749A - HFET device and semiconductor device having iridium-containing gate electrode and methods for manufacturing the same - Google Patents
HFET device and semiconductor device having iridium-containing gate electrode and methods for manufacturing the same Download PDFInfo
- Publication number
- KR20030075749A KR20030075749A KR1020020015110A KR20020015110A KR20030075749A KR 20030075749 A KR20030075749 A KR 20030075749A KR 1020020015110 A KR1020020015110 A KR 1020020015110A KR 20020015110 A KR20020015110 A KR 20020015110A KR 20030075749 A KR20030075749 A KR 20030075749A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- metal layer
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052741 iridium Inorganic materials 0.000 title claims abstract description 23
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 title abstract 3
- 150000004767 nitrides Chemical class 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 238000010438 heat treatment Methods 0.000 claims description 59
- 239000012298 atmosphere Substances 0.000 claims description 32
- 229910002704 AlGaN Inorganic materials 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 11
- -1 nitride compound Chemical class 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910000575 Ir alloy Inorganic materials 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 4
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 27
- 230000003247 decreasing effect Effects 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 14
- 238000003199 nucleic acid amplification method Methods 0.000 description 14
- 239000010931 gold Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000295 emission spectrum Methods 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
본 발명은 전계효과형 반도체 소자 및 그 제조 방법에 관한 것으로, 전력 증폭용으로 사용되는 질화물계 HFET(heterostructure field effect transistor) 소자 및 반도체 소자와, 이들의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect semiconductor device and a method for manufacturing the same, and to a nitride based heterostructure field effect transistor (HFET) device and semiconductor device used for power amplification, and a method for manufacturing the same.
디지탈 통신 기술이 발달함에 따라, 무선 통신 및 인터넷 관련 기술이 크게 발전하고 있다. 무선 통신 기술의 발전으로 인하여 주파수 대역이 점차 고주파화되고, 높은 증폭 효율 및 높은 사용 전압이 요구되고 있다. 이에 따라 통신용 소자의제조 공정은 점차 복잡하고 어려워지고 있다.As digital communication technology develops, technologies related to wireless communication and the Internet are greatly developed. Due to the development of wireless communication technology, the frequency band is gradually high frequency, high amplification efficiency and high use voltage are required. Accordingly, the manufacturing process of the communication element is becoming increasingly complicated and difficult.
지금까지 개발된 전력 증폭기용 반도체 소자는 MESFET (metal semiconductor FET), MOSFET (metal oxide semiconductor FET), BJT (bipolar junction transistor), HEMT (high electron mobility transistor), PHEMT (pseudomorphic heterojunction electron mobility transistor), HBT (heterobipolar transistor) 등 다양하게 존재한다. 전력 소자는 반도체 재료의 종류에 따라 그 특성이 크게 변하게 된다.The semiconductor devices for power amplifiers developed so far are MESFET (metal semiconductor FET), MOSFET (metal oxide semiconductor FET), bipolar junction transistor (BJT), high electron mobility transistor (HEMT), pseudomorphic heterojunction electron mobility transistor (PHEMT), HBT (heterobipolar transistor) and a variety of exist. The power device is greatly changed in characteristics depending on the type of semiconductor material.
1세대 전력 증폭기는 실리콘(Si)을 이용한 전력 소자로서 그 증폭 효율이 크지 않았다. 그 후 많은 연구가 거듭되어 상용화되어 있는 2세대 전력 소자는 GaAs를 이용한 소자이다. GaAs는 Si보다 전자의 이동도가 높기 때문에 보다 빠른 속도의 동작이 가능하며, 증폭 효율도 높아 종래의 통신용 소자의 반도체 재료로서 각광받아 왔다. 그러나, GaAs의 밴드 갭이 1.4 eV 정도로 작아서 높은 전력 증폭에는 적합하지 않았으며, 열에 대한 안정성도 낮아서 소자가 쉽게 열화 되는 문제점을 나타냈다.The first generation power amplifier is a power device using silicon (Si) and its amplification efficiency was not large. Second generation power devices, which have been studied and commercialized since then, are devices using GaAs. Since GaAs has higher electron mobility than Si, it is possible to operate at higher speeds and has a high amplification efficiency, which has been in the spotlight as a semiconductor material of conventional communication devices. However, GaAs band gap was small as 1.4 eV, which is not suitable for high power amplification, and the thermal stability was also low, indicating that the device was easily degraded.
그 후, 차세대 무선 통신 기술을 위하여 GaN 또는 SiC를 이용한 전자 소자에 대하여 많은 연구가 이루어져 왔다. GaN은 밴드 갭이 3.4 eV인 직접천이형(direct transiton) 극대 밴드 갭(wide band-gap) 반도체 재료로서, 열적 안정성 및 화학적 안정성이 뛰어나서 고온에서 동작이 가능하다. GaN은 청색 및 자외선 영역의 빛을 내는 LED(light emitting diode), LD(laser diode) 등과 같은 광소자와, 고온, 고출력 및 내부식성 전자 소자 등에의 응용성이 우수하여 전세계적으로 관심의 대상이 되고 있다. 전력 소자에 적용하는 경우, 고온 동작이 가능하고, 고출력 소자로서 적합하기 때문에 기존의 무선 통신용에서보다 더 높은 출력을 요하는 기지국이나 위성 통신용 모듈을 위한 소자로서 적합하다. 그러나, GaN은 에피 성장이 어렵고, 반도체 재료 내부에 많은 격자 결함이 존재하여 상용화 가능한 전자 소자의 개발에 많은 문제가 있었다. 그럼에도 불구하고, 거듭된 연구를 통하여 GaN의 격자 결함을 크게 개선하여 GaN을 이용한 전력 소자에 관한 연구가 크게 발전하였다.Since then, much research has been made on electronic devices using GaN or SiC for the next generation wireless communication technology. GaN is a direct transiton wide band-gap semiconductor material with a bandgap of 3.4 eV, and is excellent in thermal stability and chemical stability, and can operate at high temperatures. GaN is attracting attention worldwide because of its excellent application to optical devices such as light emitting diodes (LEDs) and laser diodes (LDs) that emit light in the blue and ultraviolet regions, and high temperature, high power, and corrosion resistant electronic devices. It is becoming. When applied to a power device, it is suitable as a device for a base station or a satellite communication module requiring a higher output than in a conventional wireless communication because high temperature operation is possible and suitable as a high output device. However, GaN has difficulty in epitaxial growth and many lattice defects exist in the semiconductor material, and thus there are many problems in developing commercially available electronic devices. Nevertheless, researches on power devices using GaN have been greatly developed through repeated studies to greatly improve the lattice defects of GaN.
GaN을 이용한 전력 소자의 종류로는 MESFET, HFET, HEMT, MOS-HFET, BJT 등이 있다. 그 중, GaN MESFET은 전자 이동도가 낮아 소자의 주파수 특성을 나타내는 차단 주파수 (cut-off grequency, fT) 및 최대 진동수 주파수 (maximum oscillation frequency, fmax)가 낮아서 고주파수에서는 사용하기 어렵다.Examples of power devices using GaN include MESFETs, HFETs, HEMTs, MOS-HFETs, and BJTs. Among them, GaN MESFETs have low electron mobility and are difficult to use at high frequencies due to their low cut-off grequency (f T ) and maximum oscillation frequency (f max ).
상기와 같은 MESFET의 단점을 극복하기 위해 개발된 소자가 AlGaN/GaN HFET이다. AlGaN/GaN HFET는 격자 크기와 밴드 갭 에너지가 서로 다른 AlGaN 및 GaN의 이종 결합으로 인한 압전기 효과 (piezoelectric effect)에 의해서 에너지 밴드가 휘어져서 전자가 집중적으로 모임으로써 형성되는 2DEG (2-Dimensional electron gas)를 이용함으로써 전자 이동도를 획기적으로 늘린 소자 구조이다. 따라서, AlGaN/GaN HFET은 MESFET에 비해 증폭 효율, 주파수 특성 등 모든 면에서 우수한 성능을 보여왔다.The device developed to overcome the disadvantages of the MESFET as described above is AlGaN / GaN HFET. AlGaN / GaN HFET is a 2DEG (2-Dimensional electron gas) in which energy band is bent and concentrated by electrons due to piezoelectric effect due to heterogeneous bonding of AlGaN and GaN with different lattice size and band gap energy. ) Is an element structure that dramatically increased electron mobility. Thus, AlGaN / GaN HFETs have shown superior performance in terms of amplification efficiency and frequency characteristics compared to MESFETs.
AlGaN/GaN HFET는 소오스 및 드레인으로 불리는 오믹 전극과, 게이트로 불리는 쇼트키 전극으로 구성되어 있다. 오믹 전극은 전극과 반도체 사이에 전류가 자유롭게 이동할 수 있는 전극이며, 쇼트키 전극은 전류가 역방향으로는 흐르지 않는 특징을 가지고 있다. 전자는 소오스로부터 드레인으로 채널층이라 하는 자유 전자 이동층을 따라 이동하고, 소오스와 드레인 사이에 존재하는 쇼트키 전극인 게이트는 공핍 영역을 조절해서 상기 채널층을 따라 이동되는 전자의 양을 조절하는 구조를 가지고 있다.AlGaN / GaN HFETs are composed of ohmic electrodes called sources and drains, and Schottky electrodes called gates. The ohmic electrode is an electrode in which an electric current can move freely between the electrode and the semiconductor, and the Schottky electrode has a feature that the electric current does not flow in the reverse direction. Electrons move from source to drain along a free electron transfer layer called a channel layer, and a gate, a Schottky electrode between the source and drain, controls the depletion region to control the amount of electrons moved along the channel layer. It has a structure.
AlGaN/GaN HFET 소자의 특성을 향상시키기 위하여는 채널층의 전자 이동도가 높아야 되는 것 뿐 만 아니라 소오스와 드레인의 오믹 접촉 저항이 낮아야 하며, 게이트에서 전자의 이동을 효과적으로 조절하기 위하여 높은 쇼트키 장벽 높이를 가지는 쇼트키 전극이 필요하다. 오믹 전극에서의 낮은 접촉 저항은 무릎 전압을 낮추고 트랜스컨덕턴스(transconductance)를 높임으로써 소자의 증폭 효율을 증가시킨다. 또한, 높은 쇼트키 장벽 높이를 가지는 쇼트키 전극은 항복 전압을 높이고 핀치오프(pinch off) 전압을 높임으로써 게이트 전압의 변화 폭을 크게 할 수 있으므로 소자의 전력 이득을 향상시킬 수 있다. 따라서, AlGaN/GaN HFET 소자에서 낮은 접촉 저항을 갖는 오믹 전극과, 높은 쇼트키 장벽 높이를 가지는 쇼트키 전극을 개발하는 것이 매우 중요하다.In order to improve the characteristics of AlGaN / GaN HFET devices, not only the electron mobility of the channel layer should be high, but also the ohmic contact resistance of the source and drain should be low, and the high Schottky barrier to effectively control the movement of electrons in the gate. A Schottky electrode with a height is needed. The low contact resistance at the ohmic electrode increases the amplification efficiency of the device by lowering the knee voltage and increasing the transconductance. In addition, a Schottky electrode having a high Schottky barrier height can increase the width of the gate voltage by increasing the breakdown voltage and the pinch-off voltage, thereby improving the power gain of the device. Therefore, it is very important to develop an ohmic electrode having a low contact resistance and an Schottky electrode having a high Schottky barrier height in an AlGaN / GaN HFET device.
또한, HFET가 고온 동작이 가능하므로 고온에서 게이트 특성을 잃지 않도록 게이트의 높은 열적 안정성이 반드시 필요하다. 현재 개발된 오믹 전극은 Ti/Al계 전극에 열처리를 하여 10-7Ω㎠ 수준의 낮은 접촉 저항을 실현하였다. 또한, 지금까지 발표된 종래 기술에서는 쇼트키 전극 재료로서 높은 일함수를 가지는 Pt 또는 Ni 금속을 사용하였다. 그러나, 쇼트키 전극의 경우, AlGaN 내부에 존재하는 수 많은 결함 때문에 페르미 준위가 일정 위치에 고정되는 페르미 준위 고정 현상이 발생한다. 따라서, 높은 일함수를 갖는 금속인 Pt 또는 Ni에서도 낮은 쇼트키 장벽 높이를 갖는 문제점을 보여 왔다. 또한, Pt 및 Ni의 경우 높은 온도에서는 AlGaN과 반응을 일으켜서 쇼트키 전극의 특성을 잃는 현상이 나타났다. 이는 HFET를 고온에서 동작시키는 데 있어서 많은 문제점을 야기시키는 원인으로 지적되어 왔다.In addition, HFETs are capable of high temperature operation, so high thermal stability of the gate is essential to avoid losing gate characteristics at high temperatures. The ohmic electrode developed at present is heat treated to Ti / Al type electrode to realize a low contact resistance of 10 −7 Ω㎠. In addition, in the prior art published so far, Pt or Ni metal having a high work function is used as the Schottky electrode material. However, in the case of the Schottky electrode, a Fermi level fixation phenomenon occurs in which the Fermi level is fixed at a certain position due to a number of defects existing in the AlGaN. Thus, Pt or Ni, which is a metal having a high work function, has also been shown to have a low Schottky barrier height. In addition, Pt and Ni reacted with AlGaN at high temperatures, resulting in the loss of the Schottky electrode. This has been pointed out to cause many problems in operating the HFET at high temperature.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 높은 쇼트키 장벽 높이를 가지고 게이트 누설 전류를 큰 폭으로 낮출 수 있는 게이트 전극을 갖춘 반도체 소자를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a gate electrode having a high Schottky barrier height and capable of significantly lowering a gate leakage current.
본 발명의 다른 목적은 쇼트키 전극에서의 쇼트키 장벽 높이를 높이고, 게이트 누설 전류를 낮춤으로써 소자의 증폭 효율 및 출력 특성을 개선할 수 있는 구조를 가지는 HFET 소자를 제공하는 것이다.It is another object of the present invention to provide an HFET device having a structure capable of improving the amplification efficiency and output characteristics of the device by increasing the Schottky barrier height at the Schottky electrode and decreasing the gate leakage current.
본 발명의 또 다른 목적은 높은 쇼트키 장벽 높이를 가지고 게이트 누설 전류를 큰 폭으로 낮출 수 있는 물질로 이루어지는 게이트 전극을 갖춘 반도체 소자의 제조 방법을 제공하는 것이다.It is still another object of the present invention to provide a method of manufacturing a semiconductor device having a gate electrode made of a material having a high Schottky barrier height and capable of significantly reducing the gate leakage current.
본 발명의 또 다른 목적은 소자의 증폭 효율 및 출력 특성을 개선할 수 있는 물질로 이루어지는 쇼트키 전극을 갖춘 HFET 소자의 제조 방법을 제공하는 것이다.It is still another object of the present invention to provide a method for manufacturing an HFET device having a Schottky electrode made of a material capable of improving the amplification efficiency and output characteristics of the device.
도 1a 내지 도 1c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.1A to 1C are cross-sectional views illustrating a manufacturing method of a semiconductor device according to a preferred embodiment of the present invention in order of process.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에서 설명한 방법에 따라 제조한 HFET 소자의 평면도들로서, 도 2b는 도 2a의 일부 확대도이다.2A and 2B are plan views of HFET devices fabricated according to the method described in the preferred embodiment of the present invention, and FIG. 2B is a partially enlarged view of FIG. 2A.
도 3은 본 발명에 따른 HFET 소자의 열처리 온도 및 열처리 분위기에 따른 순방향 및 역방향 전류 전압 특성 곡선을 나타낸 그래프이다.3 is a graph showing the forward and reverse current voltage characteristic curves according to the heat treatment temperature and the heat treatment atmosphere of the HFET device according to the present invention.
도 4는 본 발명에 따른 HFET 소자의 열처리 온도 및 열처리 분위기에 따른 쇼트키 장벽 높이의 변화를 나타낸 그래프이다.4 is a graph showing the change in the Schottky barrier height according to the heat treatment temperature and the heat treatment atmosphere of the HFET device according to the present invention.
도 5는 본 발명에 따른 HFET 소자 제조시 Ir로 이루어지는 게이트 전극을 형성하는 데 있어서, 열처리 분위기에 따른 방사광 가속기 XRD(X-ray diffraction) 분석 결과를 나타낸 그래프이다.FIG. 5 is a graph showing a radiation accelerator XRD (X-ray diffraction) analysis result according to a heat treatment atmosphere in forming a gate electrode made of Ir when manufacturing an HFET device according to the present invention.
도 6은 본 발명에 따른 HFET 소자를 제조하는 데 있어서, Ir 게이트 전극의 열처리 전후에 있어서 깊이 방향 SIMS(secondary ion mass spectrometer) 분석 결과를 나타낸 그래프이다.6 is a graph showing a depth direction secondary ion mass spectrometer (SIMS) analysis result before and after heat treatment of an Ir gate electrode in manufacturing an HFET device according to the present invention.
도 7은 본 발명에 따른 HFET 소자를 제조하는 데 있어서, 게이트 전극 물질인 Ir 금속층의 열처리 전후 및 열처리 분위기에 따른 Ir 게이트 전극의 2차 전자 방출 스펙트럼의 컷오프(cut off) 변화를 나타낸 그래프이다.FIG. 7 is a graph illustrating a cutoff change in the secondary electron emission spectrum of an Ir gate electrode according to a heat treatment atmosphere and before and after heat treatment of an Ir metal layer, which is a gate electrode material, in manufacturing an HFET device according to the present invention.
도 8a 및 도 8b는 각각 본 발명에 따른 HFET 소자를 제조하는 데 있어서, 게이트 전극 물질인 Ir 금속층의 열처리 전후에 따른 에너지 밴드 다이어그램의 변화를 나타낸 그래프이다.8A and 8B are graphs illustrating changes in energy band diagrams before and after heat treatment of an Ir metal layer, which is a gate electrode material, in manufacturing an HFET device according to the present invention.
도 9a 및 도 9b는 각각 본 발명에 따른 HFET 소자의 게이트 직류 전압 드레인 전류 및 트랜스컨덕턴스(transconductance) 특성 곡선을 나타낸 그래프이다.9A and 9B are graphs showing the gate DC voltage drain current and transconductance characteristic curves of the HFET device according to the present invention, respectively.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 기판, 12: 제1 질화물계 반도체층, 14: 제2 질화물계 반도체층, 22, 24: 소오스 및 드레인 전극, 30: 게이트 전극.10: substrate, 12: first nitride semiconductor layer, 14: second nitride semiconductor layer, 22, 24: source and drain electrodes, 30: gate electrode.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자는 기판과, 상기 기판 위에 형성된 제1 질화물계 반도체층으로 이루어지는 제1층과, 상기 제1층 위에 형성되고 상기 제1 질화물계 반도체층과는 다른 격자 상수를 갖는 제2 질화물계 반도체층으로 이루어지는 제2층과, 상기 제2층 위에 형성된 소오스 및 드레인 전극과, 상기 제2층 위에 형성되고, Ir 함유 물질로 이루어지는 게이트 전극을 포함한다.In order to achieve the above object, the semiconductor device according to the present invention comprises a substrate, a first layer comprising a first nitride-based semiconductor layer formed on the substrate, and the first nitride-based semiconductor layer formed on the first layer And a second layer comprising a second nitride-based semiconductor layer having a different lattice constant, a source and drain electrode formed on the second layer, and a gate electrode formed on the second layer and made of an Ir-containing material.
상기 기판은 사파이어 또는 SiC로 이루어진다. 상기 제1층은 GaN으로 이루어지고, 상기 제2층은 AlGaN으로 이루어진다. 상기 소오스 및 드레인 전극은 Ti/Al/Ni/Au로 이루어질 수 있다.The substrate is made of sapphire or SiC. The first layer is made of GaN, and the second layer is made of AlGaN. The source and drain electrodes may be made of Ti / Al / Ni / Au.
상기 게이트 전극은 Ir 또는 Ir 합금, 예를 들면 Ir/Au, Ir/Pt 또는 Ir/Ni를 포함하는 물질로 이루어진다. 또한, 상기 게이트 전극은 Ir 산화물을 포함하는 물질로 이루어질 수 있다.The gate electrode is made of a material comprising Ir or an Ir alloy, for example Ir / Au, Ir / Pt or Ir / Ni. In addition, the gate electrode may be made of a material including Ir oxide.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 HFET 소자는 질화물계 반도체층으로 이루어지는 채널층과, 상기 채널층 위에 형성된 오믹 전극과, 상기 채널층 위에 형성되고, Ir 함유 물질로 이루어지는 쇼트키 전극을 포함한다. 상기 채널층은 GaN층과 AlGaN층의 이종 결합으로 이루어진다.In order to achieve the above another object, the HFET device according to the present invention comprises a channel layer made of a nitride-based semiconductor layer, an ohmic electrode formed on the channel layer, and a Schottky electrode formed on the channel layer and made of an Ir-containing material. Include. The channel layer is composed of a heterogeneous bond of a GaN layer and an AlGaN layer.
상기 또 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 기판 위에 질화물계 반도체층을 형성한다. 상기 질화물계 반도체층을 메사 에칭(mesa etching)에 의해 패터닝하여 소자 분리한다. 상기 패터닝된 질화물계 반도체층 위에 소오스 및 드레인 전극을 형성한다. 상기 패터닝된 질화물계 반도체층 위에 Ir 함유 물질로 이루어지는 게이트 전극을 형성한다.In order to achieve the above another object, in the method of manufacturing a semiconductor device according to the present invention to form a nitride-based semiconductor layer on a substrate. The nitride-based semiconductor layer is patterned by mesa etching to separate the devices. Source and drain electrodes are formed on the patterned nitride based semiconductor layer. A gate electrode made of an Ir-containing material is formed on the patterned nitride based semiconductor layer.
상기 질화물계 반도체층을 형성하는 단계에서는 먼저 상기 기판 위에 제1 질화물계 화합물을 성장시켜 제1 반도체층을 형성하고, 그 후 상기 제1 반도체층 위에 상기 제1 질화물계 화합물과는 다른 격자 상수를 갖는 제2 질화물계 화합물을 성장시켜 제2 반도체층을 형성한다. 상기 제1 질화물계 화합물은 GaN으로 이루어지고, 상기 제2 질화물계 화합물은 AlGaN으로 이루어진다.In the forming of the nitride semiconductor layer, first, a first nitride compound is grown on the substrate to form a first semiconductor layer, and then a lattice constant different from the first nitride compound is formed on the first semiconductor layer. The second nitride compound having is grown to form a second semiconductor layer. The first nitride compound is made of GaN, and the second nitride compound is made of AlGaN.
상기 소오스 및 드레인 전극을 형성하는 단계에서는 상기 패터닝된 질화물계 반도체층 위에 오믹 금속층을 형성한 후, 상기 오믹 금속층을 RTP(rapid thermal processing)로 열처리한다. 상기 오믹 금속층은 Ti/Al/Ni/Au의 적층 구조로 이루어진다. 상기 오믹 금속층의 열처리는 600 ∼ 800℃의 온도로 불활성 가스 분위기하에서 행해진다.In the forming of the source and drain electrodes, an ohmic metal layer is formed on the patterned nitride based semiconductor layer, and then the ohmic metal layer is heat treated by rapid thermal processing (RTP). The ohmic metal layer has a stacked structure of Ti / Al / Ni / Au. The heat treatment of the ohmic metal layer is performed in an inert gas atmosphere at a temperature of 600 to 800 ° C.
상기 게이트 전극을 형성하기 위하여, 먼저 상기 패터닝된 질화물계 반도체층 위에 Ir 함유 금속층을 형성한다. 그 후, 상기 Ir 함유 금속층을 열처리한다. 상기 Ir 함유 금속층의 열처리는 200 ∼ 600℃의 온도로 행해진다. 상기 Ir 함유 금속층의 열처리는 RTP 장치를 이용하여 행해지며, 산소, 질소 또는 아르곤 분위기하에서 행해진다. 상기 Ir 함유 금속층은 Ir, Ir/Au, Ir/Pt 또는 Ir/Ni로 이루어질 수 있다.In order to form the gate electrode, an Ir-containing metal layer is first formed on the patterned nitride-based semiconductor layer. Thereafter, the Ir-containing metal layer is heat treated. The heat treatment of the Ir-containing metal layer is performed at a temperature of 200 to 600 ° C. The heat treatment of the Ir-containing metal layer is performed using an RTP apparatus, and is performed under oxygen, nitrogen, or argon atmosphere. The Ir-containing metal layer may be made of Ir, Ir / Au, Ir / Pt, or Ir / Ni.
상기 또 다른 목적을 달성하기 위하여, 본 발명에 따른 HFET 소자의 제조 방법에서는 기판 위에 질화물계 반도체층으로 이루어지는 채널층을 형성한다. 상기 채널층 위에 오믹 전극을 형성한다. 상기 채널층 위에 Ir 함유 물질로 이루어지는 쇼트키 전극을 형성한다. 상기 쇼트키 전극을 형성하기 위하여, 상기 채널층 위에 Ir 함유 금속층을 형성한 후, 상기 Ir 함유 금속층을 열처리한다.In order to achieve the above another object, in the method for manufacturing an HFET device according to the present invention, a channel layer made of a nitride-based semiconductor layer is formed on a substrate. An ohmic electrode is formed on the channel layer. A Schottky electrode made of an Ir-containing material is formed on the channel layer. In order to form the Schottky electrode, an Ir-containing metal layer is formed on the channel layer, and then the Ir-containing metal layer is heat treated.
본 발명에 따르면, Ir 을 게이트 전극 물질로 사용함으로써 쇼트키 장벽 높이를 높이고 게이트 누설 전류를 큰 폭으로 낮출 수 있다. 따라서, 항복 전압 및 핀치오프(pinch off) 전압이 높아져서 소자의 증폭 효율 및 출력 특성을 큰 폭으로 개선할 수 있다.According to the present invention, by using Ir as the gate electrode material, the Schottky barrier height can be increased and the gate leakage current can be greatly reduced. Therefore, the breakdown voltage and the pinch off voltage can be increased to greatly improve the amplification efficiency and output characteristics of the device.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
다음에 예시하는 실시예는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.The following exemplary embodiments can be modified in many different forms, and the scope of the present invention is not limited to the following exemplary embodiments. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the accompanying drawings, the size or thickness of the films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.
도 1a 내지 도 1c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 실시예에서는 이종결합된 질화물계 반도체층으로 이루어지는 HFET 소자를 제조하는 공정을 예로 들어 설명한다.1A to 1C are cross-sectional views illustrating a manufacturing method of a semiconductor device according to a preferred embodiment of the present invention in order of process. In the present embodiment, a process for manufacturing an HFET device including a heterobonded nitride semiconductor layer will be described as an example.
먼저 도 1a를 참조하면, 기판(10) 위에 제1 질화물계 반도체층(12), 예를 들면 GaN층을 약 1 ∼ 3㎛의 두께로 성장시킨 후, 그 위에 상기 제1 질화물계 반도체층(12)을 구성하는 화합물과는 다른 격자 상수를 갖는 화합물로 이루어지는 제2 질화물계 반도체층(14), 예를 들면 AlGaN층을 약 200 ∼ 500Å의 두께로 성장시켜 GaN층과 AlGaN층의 이종 결합으로 이루어지는 채널층을 형성한다. 상기 기판(10)은 예를 들면 사파이어 또는 SiC로 이루어질 수 있다.Referring first to FIG. 1A, a first nitride-based semiconductor layer 12, for example, a GaN layer, is grown on the substrate 10 to a thickness of about 1 to 3 μm, and then the first nitride-based semiconductor layer ( 12) a second nitride semiconductor layer 14 composed of a compound having a lattice constant different from that of the compound forming 12), for example, an AlGaN layer is grown to a thickness of about 200 to 500 kPa to form a heterogeneous bond between the GaN layer and the AlGaN layer. A channel layer is formed. The substrate 10 may be made of, for example, sapphire or SiC.
그 후, Cl2플라즈마를 사용한 메사 에칭에 의하여 상기 제2 질화물계 반도체층(14) 및 상기 제1 질화물계 반도체층(12)을 패터닝하여 소자 분리를 행한다.Thereafter, the second nitride semiconductor layer 14 and the first nitride semiconductor layer 12 are patterned by mesa etching using Cl 2 plasma to perform device isolation.
도 1b를 참조하면, 포토리소그래피 공정을 이용하여 상기 패터닝된 제2 질화물계 반도체층(14) 위에 소오스 및 드레인 전극이 형성될 영역을 한정하는 마스크 패턴(도시 생략)을 형성한 후, 전자빔 증착 장치를 이용하여 상기 마스크 패턴이 형성된 결과물 위에 Ti, Al, Ni 및 Au를 차례로 증착하여 Ti/Al/Ni/Au 적층 구조의 금속층을 형성한다. 그 후, 리프트-오프(lift-off)에 의하여 불필요한 부분은 제거하여 상기 제2 질화물계 반도체층(14) 위에 소오스 및 드레인 형성용 Ti/Al/Ni/Au 적층 구조의 오믹 금속층 만을 남겨둔다. 그 후, RTP(rapid thermal processing) 장치를 이용하여 상기 질화물계 반도체층(14) 위에 남아 있는 오믹 금속층을 불활성 가스 분위기하에서 약 600 ∼ 800℃의 온도로 열처리하여 소오스 및 드레인 전극(22, 24)을 형성한다. 예를 들면, 상기 오믹 금속층의 RTP 열처리는 약 700℃의 온도에서 약 1분 동안 행해질 수 있다. 이와 같은 조건으로 RTP 열처리를 행한 경우, 상기 소오스 및 드레인 전극(22, 24)으로 구성되는 오믹 전극에서 1.4 × 10-6Ω㎠ 의 접촉 저항이 얻어지는 것을 확인하였다.Referring to FIG. 1B, after forming a mask pattern (not shown) defining a region on which the source and drain electrodes are to be formed on the patterned second nitride based semiconductor layer 14 using a photolithography process, an electron beam deposition apparatus may be used. Ti, Al, Ni, and Au are sequentially deposited on the resultant product on which the mask pattern is formed to form a metal layer having a Ti / Al / Ni / Au laminate structure. Thereafter, unnecessary portions are removed by lift-off, leaving only the ohmic metal layer of the Ti / Al / Ni / Au laminated structure for source and drain formation on the second nitride based semiconductor layer 14. Thereafter, the ohmic metal layer remaining on the nitride-based semiconductor layer 14 is heat-treated at a temperature of about 600 to 800 ° C. under an inert gas atmosphere by using a rapid thermal processing (RTP) device, so that the source and drain electrodes 22 and 24 are heated. To form. For example, the RTP heat treatment of the ohmic metal layer may be performed for about 1 minute at a temperature of about 700 ° C. When the RTP heat treatment was performed under such conditions, it was confirmed that a contact resistance of 1.4 × 10 −6 Pa 2 was obtained from the ohmic electrode composed of the source and drain electrodes 22 and 24.
도 1c를 참조하면, 포토리소그래피 공정을 이용하여 상기 소오스 및 드레인전극(22, 24)이 형성된 결과물상에 게이트 전극 형성용 마스크 패턴(도시 생략)을 형성하고, 전자빔 증착 장치를 이용하여 상기 마스크 패턴이 형성된 결과물 위에 게이트 전극 형성용 금속을 증착한다. 상기 게이트 전극 형성용 금속은 Ir 함유 금속층으로 이루어진다. 예를 들면, 상기 게이트 전극 형성용 금속은 Ir로만 이루어질 수도 있고, Ir/Au, Ir/Pt 또는 Ir/Ni와 같은 Ir 합금으로 이루어질 수도 있다. 그 후, 리프트-오프(lift-off)에 의하여 불필요한 부분은 제거하여 상기 제2 질화물계 반도체층(14) 위에 게이트 전극 형성용 금속층 만을 남겨둔다. 그 후, RTP(rapid thermal processing) 장치를 이용하여 상기 질화물계 반도체층(14) 위에 남아 있는 게이트 전극 형성용 금속층을 열처리하여 게이트 전극(30) 즉 쇼트키 전극을 형성한다. 상기 게이트 전극 형성용 금속층의 열처리는 산소, 질소 또는 아르곤 가스 분위기하에서 약 200 ∼ 600℃의 온도로 행해진다. 바람직하게는, 상기 게이트 전극 형성용 금속층은 약 500Å 두께의 Ir층으로 구성하며, 상기 Ir층의 열처리시에는 산소 분위기하에서 약 500℃의 온도로 약 30초 동안 RTP처리한다. 이와 같이, Ir로 이루어지는 금속층을 산소 분위기하에서 열처리함으로써 상기 게이트 전극(30) 전면에 걸쳐서 전도성 산화물인 IrO2가 고루 형성된다. 이와 같이 게이트 전극(30)에 형성된 전도성 산화물은 상기 게이트 전극(30)을 구성하는 Ir이 AlGaN으로 이루어지는 상기 제2 질화물계 반도체층(14) 내부로 확산되는 것을 막아주는 확산 방지막 역할을 할 뿐 만 아니라 게이트 누설 전류를 낮추는 역할을 하게 된다.Referring to FIG. 1C, a mask pattern (not shown) for forming a gate electrode is formed on a resultant on which the source and drain electrodes 22 and 24 are formed using a photolithography process, and the mask pattern is formed using an electron beam deposition apparatus. The metal for forming a gate electrode is deposited on the formed product. The metal for forming the gate electrode is made of an Ir-containing metal layer. For example, the metal for forming the gate electrode may be made of only Ir, or may be made of an Ir alloy such as Ir / Au, Ir / Pt, or Ir / Ni. Thereafter, unnecessary portions are removed by lift-off, leaving only the metal layer for gate electrode formation on the second nitride based semiconductor layer 14. Thereafter, the gate electrode forming metal layer remaining on the nitride based semiconductor layer 14 is heat-treated using a rapid thermal processing (RTP) device to form the gate electrode 30, that is, the Schottky electrode. The heat treatment of the metal layer for gate electrode formation is performed at a temperature of about 200 to 600 占 폚 in an oxygen, nitrogen, or argon gas atmosphere. Preferably, the gate electrode forming metal layer is composed of an Ir layer having a thickness of about 500 kPa, and during the heat treatment of the Ir layer, RTP treatment is performed at a temperature of about 500 ° C. under an oxygen atmosphere for about 30 seconds. In this way, the metal layer made of Ir is heat-treated in an oxygen atmosphere to uniformly form IrO 2, which is a conductive oxide, over the entire surface of the gate electrode 30. As such, the conductive oxide formed on the gate electrode 30 only serves as a diffusion barrier to prevent Ir constituting the gate electrode 30 from diffusing into the second nitride based semiconductor layer 14 made of AlGaN. Rather, it serves to lower the gate leakage current.
상기한 바와 같이, 본 발명에 따른 반도체 소자의 제조 방법에서는AlGaN/GaN 소자를 구현하는 데 있어서 게이트 전극 물질로서 Ir 또는 Ir 합금을 사용하고, 이를 열처리하여 게이트 전극 내에 전도성 산화물을 인위적으로 형성시킨다. 따라서, 쇼트키 장벽의 높이가 높아져 항복 전압 및 핀치오프(pinch off) 전압이 높아지고, 그 결과 소자의 증폭 효율 뿐 만 아니라 출력 특성이 큰 폭으로 개선될 수 있다.As described above, in the method of manufacturing a semiconductor device according to the present invention, in implementing an AlGaN / GaN device, Ir or an Ir alloy is used as a gate electrode material, and heat treatment is performed to artificially form a conductive oxide in the gate electrode. Thus, the height of the Schottky barrier is increased to increase the breakdown voltage and the pinch off voltage, and as a result, not only the amplification efficiency of the device but also the output characteristics can be greatly improved.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에서 설명한 방법에 따라 제조한 HFET 소자의 평면도를 도시한 것이다. 여기서, 도 2b는 도 2a의 IIb부분을 확대하여 도시한 평면도이다. 도 2a 및 도 2b에서, 게이트 전극의 선폭은 1.0㎛이며, 게이트 전극의 총 길이는 2 ×25㎛이다. 또한, 소오스 전극과 게이트 전극 사이의 거리는 0.6㎛이고, 드레인 전극과 게이트 전극 사이의 거리는 1.5㎛이다.2A and 2B show plan views of HFET devices fabricated according to the method described in the preferred embodiment of the present invention. 2B is an enlarged plan view of part II b of FIG. 2A. 2A and 2B, the line width of the gate electrode is 1.0 mu m, and the total length of the gate electrode is 2 x 25 mu m. Further, the distance between the source electrode and the gate electrode is 0.6 mu m, and the distance between the drain electrode and the gate electrode is 1.5 mu m.
도 3은 본 발명에 따른 HFET 소자의 열처리 온도 및 열처리 분위기에 따른 순방향 및 역방향 전류 전압 특성 곡선을 나타낸 그래프들이다.3 are graphs showing forward and reverse current voltage characteristic curves according to annealing temperature and annealing atmosphere of the HFET device according to the present invention.
보다 구체적으로 설명하면, 본 발명에 따른 HFET 소자의 게이트 전극을 형성하기 위하여, 먼저 AlGaN/GaN 이종 접합 구조의 반도체층 위에 Ir 쇼트키 전극 형성용 금속층으로서 500Å 두께의 Ir층을 형성한 후 이를 N2분위기에서 다양한 온도로 열처리한 경우와, 이를 O2분위기에서 다양한 온도로 열처리한 경우 각각의 결과를 나타낸 그래프이다. 여기서, 순방향 전류 전압 곡선의 기울기 및 y 축 절편을 통해서 쇼트키 장벽 높이를 구할 수 있다. 도 3에서 알 수 있는 바와 같이, 질소 분위기하에서 열처리를 행한 결과 온도가 증가함에 따라 쇼트키 장벽 높이는 증가하였으며, 역방향 누설 전류는 1/10 정도로 감소하였다. 반면, 산소 분위기에서 열처리를 행한 결과 쇼트키 장벽 높이가 큰 폭으로 증가하였으며, 특히 누설 전류의 경우 1/1000 이상 감소한 것을 알 수 있다. 이는 질소 분위기에서 보다 100배 이상 크게 감소한 결과를 보인 것이다. 누설 전류의 감소는 소자의 항복 전압을 높이고, 소자의 증폭률을 크게 증가시키게 된다.More specifically, in order to form the gate electrode of the HFET device according to the present invention, first to form an Ir layer of 500 Å thickness as a metal layer for forming Ir Schottky electrodes on the semiconductor layer of the AlGaN / GaN heterojunction structure, and then N 2 is a graph showing the results of the heat treatment at various temperatures in the atmosphere, and when the heat treatment at various temperatures in O 2 atmosphere. Here, the Schottky barrier height can be obtained from the slope of the forward current voltage curve and the y-axis intercept. As can be seen in FIG. 3, as a result of the heat treatment in a nitrogen atmosphere, the Schottky barrier height increased with increasing temperature, and the reverse leakage current decreased by about 1/10. On the other hand, as a result of performing heat treatment in an oxygen atmosphere, the Schottky barrier height was greatly increased, and in particular, the leakage current decreased by more than 1/1000. This resulted in a significant decrease of more than 100 times in nitrogen atmosphere. Reducing the leakage current increases the breakdown voltage of the device and greatly increases the amplification factor of the device.
도 4는 본 발명에 따른 HFET 소자의 열처리 온도 및 열처리 분위기에 따른 쇼트키 장벽 높이의 변화를 나타낸 그래프이다.4 is a graph showing the change in the Schottky barrier height according to the heat treatment temperature and the heat treatment atmosphere of the HFET device according to the present invention.
도 4의 결과는 도 3a 및 도 3b의 전류 전압 특성 곡선을 통해서 계산된 쇼트키 장벽 높이의 변화를 나타낸 것이다. 도 4에는 대조예로서 종래 기술에서 널리 사용되었던 Pt 전극에 대한 결과를 같이 나타내었다. 도 4의 결과에서, Ir 금속층을 질소 분위기에서 열처리한 경우, 쇼트키 장벽 높이가 300℃에서부터 증가하여 700℃에서 크게 감소하는 것으로 나타났다. 반면, 산소 분위기에서의 열처리의 경우 쇼트키 장벽 높이는 300℃에서부터 증가하여 500℃에서 가장 큰 값을 나타내었다. 반면, 종래 기술에서와 같이 Pt를 사용한 대조예의 경우, 이미 보고된 바와 같이 열처리 온도가 증가함에 따라 계속적으로 쇼트키 장벽 높이가 감소하는 것을 알 수 있다. 질소 분위기 및 산소 분위기에서의 열처리 모두 열처리 온도에 따라 쇼트키 장벽 높이는 증가하지만 도 3a 및 도 3b에서와 같이 누설 전류의 변화는 크게 차이가 나는 것을 알 수 있다.4 shows the change in Schottky barrier height calculated from the current voltage characteristic curves of FIGS. 3A and 3B. 4 shows the results of the Pt electrode widely used in the prior art as a control example. In the results of FIG. 4, when the Ir metal layer was heat-treated in a nitrogen atmosphere, the Schottky barrier height increased from 300 ° C. to significantly decreased at 700 ° C. FIG. On the other hand, in the case of heat treatment in an oxygen atmosphere, the Schottky barrier height increased from 300 ° C to the largest value at 500 ° C. On the other hand, in the case of the control using Pt as in the prior art, it can be seen that the Schottky barrier height continues to decrease as the heat treatment temperature increases as already reported. In both the heat treatment in the nitrogen atmosphere and the oxygen atmosphere, the Schottky barrier height increases with the heat treatment temperature, but as shown in FIGS. 3A and 3B, the leakage current changes significantly.
도 5는 본 발명에 따른 HFET 소자 제조시 Ir로 이루어지는 게이트 전극을 형성하는 데 있어서 열처리 분위기에 따른 방사광 가속기 XRD(X-ray diffraction) 분석 결과를 나타낸 그래프이다.5 is a graph showing the results of the X-ray diffraction (XRD) analysis of the radiation accelerator according to the heat treatment atmosphere in forming the gate electrode made of Ir in the manufacture of the HFET device according to the present invention.
도 5의 결과를 얻기 위하여 Ir을 증착한 직후, Ir 금속층을 질소 분위기에서 열처리한 후, 및 Ir 금속층을 산소 분위기에서 열처리한 후 각각의 XRD 분석을 행하였다. 이 때, 열처리 온도는 모두 500℃이었으며, 열처리 분위기는 질소 및 산소를 사용하였다. Ir을 증착한 직후의 XRD 결과에서는 Ir (111) 및 (200) 피크가 관찰되었다. 질소 분위기에서의 열처리 후에는 피크의 반각폭이 감소하였으며, 새로운 상에 의한 피크의 출현은 없었다. 피크의 반각폭의 감소는 Ir 금속의 정렬 정도가 증착 직후 보다 질소 분위기에서의 열처리 후에 더 높아졌다는 것을 나타낸다. 산소 분위기에서의 열처리 후에는 질소 분위기에서 열처리한 경우보다 반각폭이 큰 폭으로 감소하였으며, IrO2의 새로운 상이 관찰되었다. 이로부터, 산소 분위기에서의 열처리를 거치면 IrO2의 상이 생성되는 것을 알 수 있다. 따라서, IrO2의 상의 출현과 쇼트키 장벽 높이의 변화가 밀접한 관련이 있음을 알 수 있다.Immediately after the deposition of Ir, the Ir metal layer was heat-treated in a nitrogen atmosphere, and the Ir metal layer was heat-treated in an oxygen atmosphere to obtain the results of FIG. 5, respectively. At this time, the heat treatment temperature was all 500 ℃, the heat treatment atmosphere used nitrogen and oxygen. XRD results immediately after Ir deposition showed Ir (111) and (200) peaks. After heat treatment in a nitrogen atmosphere, the half-width of the peaks decreased, and there was no appearance of peaks by new phases. The decrease in half-width of the peak indicates that the degree of alignment of the Ir metal was higher after heat treatment in nitrogen atmosphere than immediately after deposition. After the heat treatment in the oxygen atmosphere, the half-width was significantly reduced compared with the heat treatment in the nitrogen atmosphere, and a new phase of IrO 2 was observed. From this, it can be seen that the IrO 2 phase is produced by heat treatment in an oxygen atmosphere. Therefore, it can be seen that the appearance of the IrO 2 phase and the change in the Schottky barrier height are closely related.
도 6은 본 발명에 따른 HFET 소자를 제조하는 데 있어서, Ir 게이트 전극의 열처리 전후에 있어서 깊이 방향 SIMS(secondary ion mass spectrometer) 분석 결과를 나타낸 그래프이다.6 is a graph showing a depth direction secondary ion mass spectrometer (SIMS) analysis result before and after heat treatment of an Ir gate electrode in manufacturing an HFET device according to the present invention.
도 6의 결과를 얻기 위하여, Ir 금속층의 증착 직후 즉 Ir 금속층을 산소 분위기에서의 열처리하기 전과, 열처리한 후에 있어서 각각 SIMS 분석을 행하였다. 도 6의 결과로부터, 산소 분위기에서의 열처리 후 Ir의 AlGaN 내부로의 확산은 없음을 알 수 있다. 또한, Ir과 O의 프로파일(profile)의 일치 정도로 미루어 판단컨데, IrO2가 게이트 전극 전면에 고루 형성되었음을 알 수 있다. 이는 IrO2의 생성이 Ir의 내부 확산을 막아주는 확산 방지막 역할을 했음을 나타낸다.In order to obtain the result of FIG. 6, SIMS analysis was performed immediately after the Ir metal layer was deposited, that is, before the Ir metal layer was heat treated in an oxygen atmosphere and after the heat treatment. From the results in FIG. 6, it can be seen that there is no diffusion of Ir into the AlGaN after heat treatment in an oxygen atmosphere. In addition, it can be seen that the degree of agreement between the Ir and O profiles indicates that IrO 2 is evenly formed on the entire surface of the gate electrode. This indicates that the production of IrO 2 served as a diffusion barrier that prevents the internal diffusion of Ir.
도 7은 본 발명에 따른 HFET 소자를 제조하는 데 있어서, 게이트 전극 물질인 Ir 금속층의 열처리 전후 및 열처리 분위기에 따른 Ir 게이트 전극의 2차 전자 방출 스펙트럼의 컷오프(cut-off) 변화를 나타낸 그래프이다.FIG. 7 is a graph showing cut-off variation of a secondary electron emission spectrum of an Ir gate electrode according to a heat treatment atmosphere before and after heat treatment of an Ir metal layer, which is a gate electrode material, in manufacturing an HFET device according to the present invention. .
도 7의 결과를 얻기 위하여, 사파이어 기판상에 2㎛ 두께의 GaN층과 250Å 두께의 AlGaN층을 차례로 형성한 후 Ir 금속층을 증착하기 전의 경우, Ir 금속층을 증착한 직후 즉 Ir 금속층을 산소 분위기에서의 열처리하기 전의 경우, 및 Ir 금속층을 열처리한 후의 경우 각각에 있어서 2차 전자 방출 스펙트럼의 컷오프 변화를 측정하였다. 도 7의 결과로부터, Ir 금소층을 산소 분위기에서 열처리한 경우에는 열처리하기 전보다 2차 전자 방출 스펙트럼의 컷오프가 증가하였음을 알 수 있다. 2차 전자 방출 스펙트럼의 컷오프 값이 증가하는 것은 일함수가 증가하는 것을 의미한다. 따라서 Ir 증착 직후 산소 분위기에서의 열처리 전 보다 산소 분위기에서의 열처리 후 IrO2의 일함수가 약 0.2eV 증가한 것을 알 수 있다.In order to obtain the result of FIG. 7, after forming a GaN layer having a thickness of 2 μm and an AlGaN layer having a thickness of 250 μm on the sapphire substrate in order, and before depositing the Ir metal layer, immediately after the Ir metal layer was deposited, that is, the Ir metal layer was formed in an oxygen atmosphere. The change in the cutoff of the secondary electron emission spectrum was measured in the case before the heat treatment and after the heat treatment of the Ir metal layer. From the results of FIG. 7, it can be seen that when the Ir gold layer was heat-treated in an oxygen atmosphere, the cutoff of the secondary electron emission spectrum was increased than before the heat treatment. Increasing the cutoff value of the secondary electron emission spectrum means increasing the work function. Therefore, it can be seen that the work function of IrO 2 is increased by about 0.2 eV after the heat treatment in the oxygen atmosphere immediately after the Ir deposition before the heat treatment in the oxygen atmosphere.
도 8a 및 도 8b는 각각 본 발명에 따른 HFET 소자를 제조하는 데 있어서, 게이트 전극 물질인 Ir 금속층의 열처리 전후에 따른 에너지 밴드 다이어그램의 변화를 나타낸 그래프이다. 도 8a는 Ir 금속층의 산소 분위기에서의 열처리 전의 경우를 나타낸 것이며, 도 8b는 열처리 후의 결과이다. 즉, 산소 분위기에서의 열처리를 통해서 IrO2가 생성되고, 이는 Ir의 내부 확산을 방지하면서 게이트 전극의 일함수를 증가시킴으로써, 쇼트키 장벽 높이를 높이고, 높은 온도에서도 그 특성을 잃지 않게 해주는 것이다. 이는 HFET 소자에서 매우 유용한 특징으로서, 우선 높은 쇼트키 장벽 높이는 소자의 게이트 조절 특성을 향상 시켜, 증폭 효율을 나타내는 트랜스컨덕턴스(transconductance)를 증가시키고, 높은 항복 전압을 가지므로 게이트의 전압 스윙폭을 늘림으로써 출력을 향상시킬 수 있다. 뿐 만 아니라 높은 온도에서도 게이트 특성을 잃지 않음으로써 높은 온도에서도 안정적으로 소자가 동작하므로, 극한 환경에서도 사용할 수 있게 된다.8A and 8B are graphs illustrating changes in energy band diagrams before and after heat treatment of an Ir metal layer, which is a gate electrode material, in manufacturing an HFET device according to the present invention. FIG. 8A shows the case before the heat treatment of the Ir metal layer in the oxygen atmosphere, and FIG. 8B shows the result after the heat treatment. In other words, IrO 2 is generated through heat treatment in an oxygen atmosphere, which increases the work function of the gate electrode while preventing the internal diffusion of Ir, thereby increasing the Schottky barrier height and not losing its characteristics even at high temperatures. This is a very useful feature in HFET devices. First, a high Schottky barrier height improves the gate control characteristics of the device, which increases transconductance, which represents amplification efficiency, and a high breakdown voltage, thus increasing the voltage swing width of the gate. This can improve the output. In addition, the device operates stably even at high temperatures by not losing its gate characteristics at high temperatures, enabling use in extreme environments.
도 9a 및 도 9b는 각각 본 발명에 따른 HFET 소자의 게이트 직류 전압 드레인 전류 및 트랜스컨덕턴스 특성 곡선을 나타낸 그래프이다. 도 9a 및 도 9b의 결과에서, 핀치오프(pinch-off) 전압은 -2V이며, 무릅 전압은 1.8V, 최대 전류는 605mA/mm이며, 최대 트랜스컨덕턴스는 246mS/mm로 우수한 특성을 보였다.9A and 9B are graphs showing curves of a gate DC voltage drain current and a transconductance characteristic of the HFET device according to the present invention, respectively. 9A and 9B, the pinch-off voltage was -2V, the knee voltage was 1.8V, the maximum current was 605mA / mm, and the maximum transconductance was 246mS / mm.
상기한 바와 같이, 본 발명에 따른 반도체 소자는 서로 다른 격자 상수를 갖는 2종의 질화물계 반도체층으로 이루어지는 채널층 위에 형성된 Ir 함유 물질로 이루어지는 게이트 전극을 포함한다. 상기 게이트 전극을 형성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 이종 접합 반도체층 위에 소오스 및 드레인 전극을 형성한 후, Ir 또는 Ir 합금으로 이루어지는 오믹 금속층을 형성하고, 게이트 전극 내에 전도성 산화물을 인위적으로 형성시키기 위하여 상기 오믹 금속층을 열처리한다.As described above, the semiconductor device according to the present invention includes a gate electrode made of an Ir-containing material formed on a channel layer made of two kinds of nitride-based semiconductor layers having different lattice constants. In order to form the gate electrode, in the method of manufacturing a semiconductor device according to the present invention, after forming the source and drain electrodes on the heterojunction semiconductor layer, an ohmic metal layer made of Ir or an Ir alloy is formed, and a conductive oxide is formed in the gate electrode. The ohmic metal layer is heat treated to artificially form it.
본 발명에 따른 반도체 소자에서는 Ir 게이트 전극 물질을 산화시킴으로써얻어진 게이트 전극을 갖추고 있다. 이와 같이 얻어진 게이트 전극은 높은 쇼트키 장벽 높이를 가지며, 낮은 누설 전류 특성을 가지며, 높은 온도에서도 열적으로 안정된 특성을 가진다. 즉, 본 발명에 따른 반도체 소자에서와 같이 Ir을 소자의 게이트 전극으로 사용하면, 쇼트키 장벽 높이가 높아져 항복 전압 및 핀치오프(pinch off) 전압이 높아져서, 소자의 증폭 효율 뿐 만 아니라 출력 특성이 큰 폭으로 개선될 수 있다. 따라서, 본 발명에 따른 반도체 소자를 구성하는 Ir 게이트 전극은 AlGaN/GaN HFET 소자에 특히 적합하게 적용될 수 있으며, 실제로 만족할 만한 수준의 전기적 특성이 얻어지는 것을 확인하였다.The semiconductor device according to the present invention has a gate electrode obtained by oxidizing an Ir gate electrode material. The gate electrode thus obtained has a high Schottky barrier height, low leakage current characteristics, and thermal stability even at high temperatures. That is, when Ir is used as the gate electrode of the device as in the semiconductor device according to the present invention, the Schottky barrier height is increased to increase the breakdown voltage and the pinch off voltage, so that not only the amplification efficiency of the device but also the output characteristics are increased. It can be greatly improved. Therefore, the Ir gate electrode constituting the semiconductor device according to the present invention can be particularly suitably applied to the AlGaN / GaN HFET device, it was confirmed that a satisfactory level of electrical characteristics can be obtained.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
Claims (44)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0015110A KR100458163B1 (en) | 2002-03-20 | 2002-03-20 | HFET device and semiconductor device having iridium-containing gate electrode and methods for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0015110A KR100458163B1 (en) | 2002-03-20 | 2002-03-20 | HFET device and semiconductor device having iridium-containing gate electrode and methods for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030075749A true KR20030075749A (en) | 2003-09-26 |
| KR100458163B1 KR100458163B1 (en) | 2004-11-26 |
Family
ID=32225536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0015110A Expired - Fee Related KR100458163B1 (en) | 2002-03-20 | 2002-03-20 | HFET device and semiconductor device having iridium-containing gate electrode and methods for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100458163B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101236811B1 (en) * | 2006-03-10 | 2013-02-25 | 페어차일드코리아반도체 주식회사 | GaN SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME |
| WO2015195788A1 (en) * | 2014-06-17 | 2015-12-23 | The Regents Of The University Of Michigan | Resonant body high electron mobility transistor |
| WO2016186322A1 (en) * | 2015-05-21 | 2016-11-24 | 서울반도체 주식회사 | Nitride-based diode element comprising vertical contact structure and preparation method therefor |
| KR20200074895A (en) * | 2018-12-17 | 2020-06-25 | 나노마테리얼 레버러토리 코., 엘티디. | Manufacturing method of power transistor and power transistor manufactured according to the manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450263B1 (en) | 2013-07-15 | 2014-10-22 | 전북대학교산학협력단 | Schottky diode and method for preparing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0155866B1 (en) * | 1995-08-10 | 1998-10-15 | 김광호 | Ferroelectric memory device and manufacturing method thereof |
-
2002
- 2002-03-20 KR KR10-2002-0015110A patent/KR100458163B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101236811B1 (en) * | 2006-03-10 | 2013-02-25 | 페어차일드코리아반도체 주식회사 | GaN SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME |
| WO2015195788A1 (en) * | 2014-06-17 | 2015-12-23 | The Regents Of The University Of Michigan | Resonant body high electron mobility transistor |
| US9917244B2 (en) | 2014-06-17 | 2018-03-13 | The Regents Of The University Of Michigan | Resonant body high electron mobility transistor |
| WO2016186322A1 (en) * | 2015-05-21 | 2016-11-24 | 서울반도체 주식회사 | Nitride-based diode element comprising vertical contact structure and preparation method therefor |
| KR20200074895A (en) * | 2018-12-17 | 2020-06-25 | 나노마테리얼 레버러토리 코., 엘티디. | Manufacturing method of power transistor and power transistor manufactured according to the manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100458163B1 (en) | 2004-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100438100C (en) | Semiconductor device and method of fabricating the same | |
| JP5926216B2 (en) | Method for fabricating a semiconductor device including an implanted region for forming a low resistance contact in a buried layer and related devices | |
| US7449399B2 (en) | Method for fabricating a semiconductor device for reducing a surface potential | |
| JP5183913B2 (en) | Manufacturing method of semiconductor device | |
| JP2009283915A (en) | Semiconductor device including shallow ion-implanted region and method for manufacturing the same | |
| JP3449116B2 (en) | Semiconductor device | |
| JP2003209124A (en) | Method of manufacturing field effect semiconductor device and field effect semiconductor device | |
| JP2010171416A (en) | Semiconductor device, manufacturing method therefor, and leakage-current reduction method therefor | |
| WO2021214932A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2004165387A (en) | Gan-based field effect transistor | |
| JP5101143B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP5866782B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| KR100458163B1 (en) | HFET device and semiconductor device having iridium-containing gate electrode and methods for manufacturing the same | |
| JP5509544B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005203544A (en) | Nitride semiconductor device and its manufacturing method | |
| KR101180068B1 (en) | AlGaN BASED HETERO-STRUCTURE FIELD EFFECT TRANSISTOR | |
| US6864510B2 (en) | Nitride semiconductor field effect transistor (FET) and method of fabricating the same | |
| CN112993031A (en) | HEMT radio frequency device with double gradient channel structure and preparation method thereof | |
| KR100458164B1 (en) | Ohmic electrode containing tantalum and multi-layered structure for making the same, semiconductor device and methods for manufacturing the same | |
| JP5128060B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2000174261A (en) | Compound semiconductor device | |
| JP4850410B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP2010010412A (en) | Semiconductor element, and manufacturing method thereof | |
| KR102612031B1 (en) | High-electron-mobility transistor device and method of manufacuring the same | |
| KR101375685B1 (en) | Nitride semiconductor and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020320 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040226 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20041028 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20041112 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20041115 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20071108 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081103 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20091113 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091113 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |