[go: up one dir, main page]

KR20030014353A - 시스템 부팅시 비시스템 메모리 저장 자원을 사용하기위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템 - Google Patents

시스템 부팅시 비시스템 메모리 저장 자원을 사용하기위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템 Download PDF

Info

Publication number
KR20030014353A
KR20030014353A KR1020027010334A KR20027010334A KR20030014353A KR 20030014353 A KR20030014353 A KR 20030014353A KR 1020027010334 A KR1020027010334 A KR 1020027010334A KR 20027010334 A KR20027010334 A KR 20027010334A KR 20030014353 A KR20030014353 A KR 20030014353A
Authority
KR
South Korea
Prior art keywords
memory
computer system
microprocessor
during
controller
Prior art date
Application number
KR1020027010334A
Other languages
English (en)
Other versions
KR100764922B1 (ko
Inventor
거릭데일이.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030014353A publication Critical patent/KR20030014353A/ko
Application granted granted Critical
Publication of KR100764922B1 publication Critical patent/KR100764922B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

시스템 부트시 비시스템 메모리 저장 자원을 사용하기 위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템. 컴퓨터 시스템은 마이크로프로세서, 시스템 메모리 및 마이크로프로세서에 하나 이상의 버스를 통해 연결된 복수개의 주변 장치를 포함한다. 시스템 제어기와 주변 버스 제어기는 버스를 제어한다. 많은 주변 장치 제어기들은 컴퓨터 시스템과 주변 장치들 사이의 데이터를 저장하기 위해 정상 시스템 동작 동안 사용되는 버퍼 메모리를 포함한다. 컴퓨터 시스템은 또한 메모리 접근 제어기와 구성 저장부를 포함한다. 상기 구성 저장부는, 제어 논리에 의해 버퍼 메모리를 구성하는 구성 제어 정보를 저장한다. 상기 메모리 접근 제어기는 시스템 초기화 동안 버퍼 메모리를 스택 또는 스크래치패드 RAM으로 사용하기 위해 주변 장치와 연관된 버퍼 메모리로의 접근을 제어한다.

Description

시스템 부팅시 비시스템 메모리 저장 자원을 사용하기 위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템{COMPUTER SYSTEM INCLUDING A MEMORY ACCESS CONTROLLER FOR USING NON-SYSTEM MEMORY STORAGE RESOURCES DURING SYSTEM BOOT TIME}
현재의 컴퓨터 시스템은 전형적으로 마이크로프로세서(microprocessor), 시스템 메모리(system memory)와 비디오 그래픽 어댑터(video graphic adapter), 네트워크 제어기(network controller), 모뎀(modem), 게임 제어기(game controller) 및 직렬 통신 제어기(serial communication controller) 등 복수개의 주변 장치(peripheral device)들을 포함한다. 상기 메모리와 주변 장치들은 전형적으로 하나 이상의 버스(bus)를 통하여 상기 마이크로프로세스와 연결된다. 개인용 컴퓨터(Personal Computer; 이하 PC)에서 상기 버스는 브리지 논리(bridge logic)에 의해서 제어된다. 상기 브리지 논리는 보통 두 개의 구별되는 집적회로(Integrated Circuits; ICs), 즉 시스템 제어기(system controller)와 주변 버스제어기(peripheral bus controller)로 구분된다. PC 시스템에서 보통 노스브리지(northbridge)로 불리는 상기 시스템 제어기는 시스템 버스 인터페이스(system bus interface), 메모리 제어기(memory controller), PCI(Peripheral Component Interconnect) 버스 제어기 및 AGP(Accelerated Graphic Port)와 같은 장치들을 포함한다. PC 시스템에서 보통 사우스브리지(southbridge)로 언급되는 상기 주변 버스 제어기는 PCI/ISA(Industry Standard Architecture) 브리지, EIDE(Enhanced Integrated Device Electronics) 제어기 및 USB(Universal Serial Bus) 제어기와 같은 장치들을 포함한다.
전원이 들어오는 기간 혹은 시스템이 리셋(reset)된 후, 상기 마이크로프로세서는, 전형적으로, 외부의 ROM(Read-Only Memory)에 저장된 초기화 코드(initialization code)를 실행해야 한다. 상기 코드는 BIOS(Basic Input 및 Output System) 코드라 언급된다. 상기 BIOS는 시스템 하드웨어를 초기화하고 테스트하는 등의 시스템 레벨(system level)의 동작을 맡고 있다. 이러한 부분의 코드는 POST(Power On Self Test)라 알려져 있다. 상기 BIOS는 또한 부트스트랩 루틴(bootstrap routine)에서 시스템 소프트웨어를 로딩하고 실행하는 역할을 하고 있다. 게다가, 상기 BIOS는 시스템 디폴트(system default)나 설치된 하드웨어의 상태를 관리하고, BIOS 실시간 서비스(run-time service)를 통해 정상적인 시스템 운용동안 시스템 소프트웨어가 시스템 자원을 관리하는 것을 돕는다.
현재의 컴퓨터 시스템과 관련된 문제점은 메인 시스템 메모리를 초기화하고 테스트하는 POST 루틴에 앞서, 상기 마이크로프로세서가 스택(stack)이나 스크래치패드(scratchpad) 메모리로 사용하는 레지스터(register)의 수가 비교적 적다는 것이다. 컴퓨터 시스템이 복잡화되어가고 BIOS 코드가 더 많은 일을 하도록 요구됨에 따라, 이러한 메모리 부족은 BIOS 코드 기록을 점점 더 어렵게 하고 있다. 따라서, POST의 실행동안 어떠한 메모리 공간에 접근하는 것이 바람직하다.
본 발명은 컴퓨터 시스템(computer system)에 관한 것으로, 더욱 상세하게는 시스템 부트 코드(system boot code) 실행시에 메모리 자원(memory resource)을 활용하는 컴퓨터 시스템에 관한 것이다.
본 발명의 다른 목적 및 장점은 다음의 상세한 설명과 첨부된 도면의 참조를 통해 명백해질 것이다.
도 1은 컴퓨터 시스템의 일실시예에 관한 블록 다이어그램이다.
도 2는 도 1에 도시된 사우스브리지의 일실시예에 관한 블록 다이어그램이다.
도 3은 도 2에 도시된 집적 LAN 제어기의 일실시예에 관한 블록 다이어그램이다.
도 4는 도 1에 도시된 컴퓨터 시스템의 다른 일실시예에 관한 블록 다이어그램이다.
본 발명은 다양한 변경 및 다른 형태로 대체 가능하지만, 이에 대한 구체적인 실시예가 도면을 통해 보여지고, 상세히 묘사될 것이다. 그러나, 상기 도면과 묘사된 설명은 개시된 구체적인 형태로 본 발명을 한정하려고 하는 것이 아니다. 본 발명은 기재된 청구항의 사상 및 범위 내에 있는 모든 변경 및 균등물 및 대체물을 포함한다.
위에서 개설한 문제점들은 대체로, 시스템 부트시 비시스템(non-system) 메모리 저장 자원을 사용하는 메모리 접근 제어기(memory access controller)를 포함하는 컴퓨터 시스템에 의해 해결될 수 있다.
일실시예에서, 상기 컴퓨터 시스템은 노스브리지와 같은 시스템 제어기를 통해 시스템 메모리와 연결된 마이크로프로세서를 포함한다. 사우스브리지와 같은 주변 버스 제어기는 제 1 주변 버스를 통해 상기 시스템 제어기와 연결될 수 있다. 하나 이상의 주변 장치들이 제 1 주변 버스를 통해 시스템 제어기와 연결될 수 있다. 게다가, 하나 이상의 주변 장치들이 제 2 주변 버스를 통해 주변 버스 제어기와 연결될 수 있다. BIOS ROM과 같이 부트 코드를 저장하기 위한 메모리부는, 저장된 부트 코드가 시스템의 초기화 과정을 수행하도록 주변 버스 제어기를 통해 마이크로프로세서와 연결될 수 있다. 상기 컴퓨터 시스템은, 시스템 초기화동안 주변 장치 중 하나와 관련된 버퍼 메모리를 효과적으로 스택이나 스크래치패드 RAM으로 사용하기 위해, 상기 버퍼 메모리의 접근을 제어하는 메모리 접근 제어기를 포함한다.
특히 일실시예로 FIFO(First In/First Out) 방식으로 구성된, LAN(LocalArea Network) 제어기와 관련된 버퍼 메모리는, 시스템 초기화동안 효과적으로 스택이나 스크래치패드 RAM으로 사용될 수 있다.
또 다른 실시예에서는, 다른 주변 장치와 관련된 버퍼 메모리가 시스템 초기화동안 사용될 수 있다. 예컨데, 일실시예로, 디스크 제어기(disk controller)와 관련된 캐쉬 메모리(cache memory)와 같은 저장 장치가 구성되어 스택이나 스크래치패드 RAM으로 사용될 수 있다.
도 1을 참조하면, 컴퓨터 시스템(50)의 일실시예의 다이어그램(diagram)이 도시되어 있다. 상기 컴퓨터 시스템은 시스템 제어기 즉 노스브리지(104)에 시스템 버스(102)를 통해 연결된 마이크로프로세서(100)를 포함한다. 노스브리지(104)는 메모리 제어기(114)를 포함한다. 상기 메모리 제어기(114)는 시스템 메모리(108)에 메모리 버스(106)를 통해 연결된다. 상기 노스브리지(104)는 또한 AGP부(118)를 포함한다. 상기 AGP부(118)는 그래픽 어댑터(112)에 AGP 버스(110)를 통해 연결된다. 노스브리지(104)는 또한 PCI 버스(130)와 연결되고, PCI 버스(130)를 PCI 버스 제어기(120)를 통해 제어한다.
마이크로프로세서는 예를 들면, 펜티엄(PentiumTM)이나 애슬론(AthlonTM) 마이크로프로세서와 같은 x86 마이크로프로세서가 될 수 있다. 그러나, 본 발명에 따른 시스템은 다른 타입의 마이크로프로세서에도 적용할 수 있다는 것을 이해할 수 있다.
주변 버스 제어기 즉, 사우스브리지(140)는 PCI 버스(130)를 통해 노스브리지(104)와 연결되어 있다. 사우스브리지(140)는 또한 ISA 버스(144)를 통해 다양한 주변장치(148)와 BIOS ROM(146)에 연결된다.
시스템에 전력이 공급되거나 시스템이 리셋되면, 마이크로프로세서(100)는 BIOS ROM(146)에 저장된 초기화 코드를 실행한다. 마이크로프로세서(100)가 초기화즉, POST 코드를 실행하는 동안, 시스템 메모리(108)는 마이크로프로세서(100)에 의해 사용되지 않는다. 후술하는 바와 같이, POST 코드의 실행 과정 동안, 마이크로프로세서(100)는 주변 장치와 연관된 버퍼 메모리에 접근한다.
도 2를 참조하면, 사우스브리지(140)의 실시예가 도시되어 있다. 사우스브리지(140)는 많은 집적 장치(integrated device)들을 포함할 수 있다. 상기 집적 장치들에는, PCI 버스(130)와 연결되고 PCI 버스(130)와 ISA 버스(144)의 타이밍(timing)을 동기화시키기 위한 브리지 논리(bridging logic)를 포함하는 PCI to ISA 브리지(154) 및 ISA 버스(144)와 연결되고 ISA 버스(144)를 제어하는 ISA 버스 제어기(142)가 있다. 사우스브리지는 또한 USB 제어기(156), EIDE 제어기(158)와 LAN 제어기(170)와 같은 다른 PCI 버스(130) 주변장치 제어기를 포함한다.
LAN 제어기(170)는 버퍼 메모리(200)를 포함한다. 시스템이 정상 모드로 동작할 때, 버퍼 메모리(200)는, LAN 제어기(170)에 연결된 컴퓨터 시스템(50)과 네트워크 장치(171) 사이의 데이터를 버퍼링하기 위해 LAN 제어기(170)에 의해 사용된다. 정상 모드의 동작에서, 버퍼 메모리(200)는 FIFO 메모리로 구성된다. POST 코드 실행 기간 동안, 컴퓨터 시스템(50)은 초기화 모드에서 동작하고 마이크로프로세서(100)는 버퍼 메모리(200)를 스택이나 스크래치패드 RAM으로 사용한다.
상기 POST 코드는 버퍼 메모리(200) 내의 위치를 지정하는 로드(load) 및 저장(store) 명령어를 포함할 수 있다. 후술하듯이, POST 코드 실행 동안, 구성 저장부(configuration storage unit; 180)는 초기화 모드에서의 동작을 위해 형성된다.메모리 접근 제어기(140)는 마이크로프로세서(100)에 의해 실행되는 초기화 명령어에 응답하여 버퍼 메모리(200)의 특정 주소가 접근될 수 있도록 한다.
마이크로프로세서(100)가 POST 코드의 실행을 마치면, 마이크로프로세서(100)는 로드 및 저장 명령어 등의 명령어들을 수행한다. 상기 명령어들은, 새로운 구성값을 LAN 제어기(170)와 같은 주변 장치의 구성 저장부(180)에 저장한다. 상기 새로운 구성값에 의해 메모리 접근 제어기(140)는, 주변 장치들이 사용할 수 있게 버퍼 메모리(200)를 재구성한다. 버퍼 메모리(200)의 재구성에 관한 더욱 상세한 설명은 도 3의 묘사와 함께 후술될 것이다.
도 3을 참조하면, 도 2의 집적 LAN 제어기(170)의 바람직한 실시예가 더욱 상세하게 도시되어 있다. 도 2에 도시된 구성 요소들과 대응되는 회로의 구성요소들은 단순하고 명백하게 하기 위해 동일한 참조번호로 표시하였다. PCI 버스(130)는 LAN 제어기(170)에 PCI 인터페이스(172)를 통해 연결된다. 버퍼 메모리(200)는 PCI 인터페이스(172)와 통신 인터페이스(communication interface; 174)에 연결된다. 버퍼 메모리(200)는 내부에 송신 FIFO(transmit FIFO; 204)와 수신 FIFO(receive FIFI; 202)를 포함한다. PCI 인터페이스(172)는 또한 메모리 접근 제어기(140)와 구성 저장부(180)를 연결한다. 상기 메모리 접근 제어기(140)는 FIFO 제어(FIFO control; 176)와 버퍼 관리부(buffer management unit; 178)를 연결한다. 버퍼 메모리(200)의 동작은 구정 저장부(180), 메모리 접근 제어기(140), FIFO 제어(176) 및 버퍼 관리부(178)의 조합으로 제어된다.
구성 저장부(180)는 버퍼 구성 정보를 포함한다. 상기 버퍼 구성 정보를 통해 메모리 접근 제어기(140)와 FIFO 제어(176)는 버퍼 메모리(200)가 RAM으로 동작할 것인지 FIFO 메모리로 동작할 것인지의 여부를 결정한다. 구성 저장부(180)는 주소지정가능 저장 장소(addressable storage location)이다. 일실시예에서, 구성 저장부(180)는 주소지정가능 레지스터(addressable register)일 수 있다. 리셋시에, 구성 저장부(180)는 디폴트 값(default value)을 갖고 있다. 상기 디폴트 값은 초기화 모드 동작 동안 유지된다. 이러한 디폴트 값에 의해 제어 논리(control logic)는 버퍼 메모리(200)가, 마이크로프로세서(100)에 의해 소프트웨어적으로 접근할 수 있는 특정한 주소를 갖는 RAM으로 동작하게 한다. 일실시예에서, 버퍼 메모리(200)의 기억 장소에는 시스템 메모리 주소 공간(system memory address space)과 매핑(mapping)되는 특정 주소가 할당된다. 따라서, 마이크로프로세서(100)가 특정 주소에 대한 읽기(read cycle)나 쓰기(write cycle) 명령을 실행할 때, 읽기 또는 쓰기 명령은 도 1의 시스템 메모리 제어기(114)에 의해 PCI 버스(130)로 전송된다. 도 3의 메모리 접근 제어기(140)는 버퍼 메모리(200)의 특정 위치에 해당하는 상기 특정 주소를 래치(latch)하고 읽기 또는 쓰기 명령이 버퍼 메모리(200)에서 실행되도록 함으로써 그 특정 주소에 응답한다.
POST 코드의 실행이 종료되면, 도 1의 시스템 메모리(108)가 사용 가능하다. BIOS는, 마이크로프로세서(100)에 의해 실행될 때 버퍼 메모리(200)를 FIFO 메모리로 사용하기 위해 버퍼 메모리(200)를 재구성하는 명령어들을 포함한다. 마이크로프로세서(100)는 로드 및 저장 명령어과 같은 명령어을 발행한다. 상기 명령은 새로운 값을 구성 저장부(180)에 저장한다. 새로운 구성 값은 제어 논리에 의해, 정상 모드 동작시 버퍼 메모리(200)가 LAN 제어기(170)에 의해 상기 전송 FIFO(204)와 상기 수신 FIFO(202)로 사용되도록 버퍼 메모리(200)를 재구성한다.
다른 실시예에서는, 상술한 바와 같이 다른 주변 장치와 관련된 메모리가 메모리 접근 제어기와 연관될 수 있다. 특히, 장치 버퍼 메모리 내의 특정 위치가 초기화 모드 동안 접근 가능하다.
도 4를 참조하면, 컴퓨터 시스템(50)의 다른 실시예가 도시되어 있다. 상기 컴퓨터 시스템(50)에는 디스크 제어기(132)와 같은 주변 제어기가 버퍼 메모리(250)를 포함하고 있다. 디스크 제어기(132)는 버스 브리지(104)와 주변 버스(160)를 통해 마이크로프로세서(100)와 연결되어 있다. 디스크 드라이브(disk drive; 133)는 디스크 제어기(132)에 연결된다. 메모리 접근 제어기(190)는 마이크로프로세서(100)와 주변 버스(160)를 통해 연결된다. 구성 저장부(185)는 메모리 접근 제어기(190)와 연결된다.
정상 모드 동작 동안 버퍼 메모리(250)는 버스 브리지(104)와 디스크 드라이브(133) 사이의 데이터를 버퍼링(buffering)하기 위해 사용된다. 초기화 모드 동안, 버퍼 메모리(250)는 마이크로프로세서(100)에 의해 스택이나 스크래치패드 RAM으로 사용된다.
이상 개시된 내용을 충분히 이해한다면, 많은 변경 및 수정이 당업자에게 명백하다. 다음 청구항은 모든 변경 및 수정을 포함하는 것으로 해석된다.
본 발명은 컴퓨터 시스템에 이용 가능하다.

Claims (10)

  1. 마이크로프로세서;
    상기 마이크로프로세서와 연결되어 부트 코드를 저장하는 제 1 메모리부;
    정상 모드 동작시 주변 장치와 연관된 데이터를 버퍼링하는 제 2 메모리부;
    동작의 초기화 모드를 나타내는 구성 제어 정보를 저장하는 구성 저장부; 및
    상기 제 2 메모리부와 상기 구성 저장부에 연결된 메모리 접근 제어기를 포함하고,
    상기 마이크로프로세서는 상기 부트 코드를 시스템 리셋시 실행하도록 구성되고, 상기 메모리 접근 제어기는 상기 동작의 초기화 모드 동안 상기 마이크로프로세서에 의해 실행되는 명령어에 응답하여 상기 제 2 메모리부 내의 선택된 위치로의 접근을 제어하도록 구성된 것을 특징으로 하는 컴퓨터 시스템.
  2. 제 1 항에 있어서, 상기 명령은 상기 제 2 메모리부에서 상기 선택된 위치를 특정하는 것을 특징으로 하는 컴퓨터 시스템
  3. 제 2 항에 있어서, 상기 선택된 위치는, 상기 동작의 초기화 모드 동안 소프트웨어적으로 접근 가능한 메모리 주소 공간 내에서 매핑되는 것을 특징으로 하는 컴퓨터 시스템.
  4. 제 3 항에 있어서, 상기 선택된 위치는, 상기 동작의 정상 모드 동안 소프트웨어적으로 접근 가능한 메모리 주소 공간 내에 있지 않는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제 1 항에 있어서, 상기 제 1 메모리부는 BIOS ROM인 것을 특징으로 하는 컴퓨터 시스템.
  6. 제 2 항에 있어서, 상기 제 2 메모리부는 상기 초기화 모드 동안 범용 RAM으로 동작하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제 2 항에 있어서, 상기 제 2 메모리부는 상기 동작의 정상 모드 동안 FIFO 버퍼로 작동하는 것을 특징으로 하는 컴퓨터 시스템.
  8. 제 6 항에 있어서, 상기 제 2 메모리부는 상기 초기화 모드 동안 시스템 메모리 주소 공간과 매핑되는 것을 특징으로 하는 컴퓨터 시스템.
  9. 제 8 항에 있어서, 상기 초기화 모드 동안 상기 제 2 메모리부의 매핑은 상기 마이크로프로세서에 의해 소프트웨어적으로 직접 접근 가능한 것을 특징으로 하는 컴퓨터 시스템.
  10. 초기화 모드 동안 제 1 메모리에 저장된 부트 코드를 수행하는 단계;
    상기 초기화 모드 동안 제 2 메모리의 특정 위치에 접근하는 단계;
    구성 저장부에서 상기 초기화 모드의 종료를 나타내는 구성 정보를 세팅하는 단계; 및
    상기 구성 정보 세팅에 응답하여, 상기 제 2 메모리를 버퍼 메모리로 사용하는 단계를 포함하여 이루어진 것을 특징으로 하는 컴퓨터 시스템의 운용 방법.
KR1020027010334A 2000-02-10 2001-01-02 시스템 부팅시 비시스템 메모리 저장 자원을 사용하기위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템 KR100764922B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/501,888 US6195749B1 (en) 2000-02-10 2000-02-10 Computer system including a memory access controller for using non-system memory storage resources during system boot time
US09/501,888 2000-02-10
PCT/US2001/000076 WO2001059565A2 (en) 2000-02-10 2001-01-02 Computer system including a memory access controller for using non-system memory storage resources during system boot time

Publications (2)

Publication Number Publication Date
KR20030014353A true KR20030014353A (ko) 2003-02-17
KR100764922B1 KR100764922B1 (ko) 2007-10-09

Family

ID=23995427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010334A KR100764922B1 (ko) 2000-02-10 2001-01-02 시스템 부팅시 비시스템 메모리 저장 자원을 사용하기위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템

Country Status (8)

Country Link
US (1) US6195749B1 (ko)
EP (1) EP1256055B1 (ko)
JP (1) JP2003523013A (ko)
KR (1) KR100764922B1 (ko)
CN (1) CN1208718C (ko)
DE (1) DE60100993T2 (ko)
TW (1) TW514829B (ko)
WO (1) WO2001059565A2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379538B (en) * 2000-06-23 2005-01-12 Intel Corp Non-volatile cache
US20020112070A1 (en) * 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6862641B1 (en) * 2001-05-10 2005-03-01 Advanced Micro Devices, Inc. Interruptable and re-enterable system management mode programming code
US6938153B2 (en) * 2001-06-26 2005-08-30 Intel Corporation Method and system for using internal FIFO RAM to improve system boot times
US7013384B2 (en) * 2002-01-15 2006-03-14 Lenovo (Singapore) Pte. Ltd. Computer system with selectively available immutable boot block code
US7082525B2 (en) * 2002-10-02 2006-07-25 Sandisk Corporation Booting from non-linear memory
US7254676B2 (en) * 2002-11-15 2007-08-07 Intel Corporation Processor cache memory as RAM for execution of boot code
US20040103272A1 (en) * 2002-11-27 2004-05-27 Zimmer Vincent J. Using a processor cache as RAM during platform initialization
US20040122973A1 (en) * 2002-12-19 2004-06-24 Advanced Micro Devices, Inc. System and method for programming hyper transport routing tables on multiprocessor systems
JP4474574B2 (ja) * 2003-03-13 2010-06-09 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ
US8805981B2 (en) * 2003-03-25 2014-08-12 Advanced Micro Devices, Inc. Computing system fabric and routing configuration and description
US8041915B1 (en) 2003-06-11 2011-10-18 Globalfoundries Inc. Faster memory access in non-unified memory access systems
US8856401B2 (en) 2003-11-25 2014-10-07 Lsi Corporation Universal controller for peripheral devices in a computing system
US7519802B2 (en) * 2004-05-05 2009-04-14 Hewlett-Packard Development Company, L.P. System and method for configuring a computer system
KR100777446B1 (ko) 2005-05-25 2007-11-21 삼성전자주식회사 전자장치 및 그 부팅방법
US20070156949A1 (en) * 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7987348B2 (en) * 2007-03-30 2011-07-26 Intel Corporation Instant on video
US8726364B2 (en) * 2008-06-30 2014-05-13 Intel Corporation Authentication and access protection of computer boot modules in run-time environments
US20110131381A1 (en) * 2009-11-27 2011-06-02 Advanced Micro Devices, Inc. Cache scratch-pad and method therefor
FR2977690B1 (fr) * 2011-07-04 2013-08-02 St Microelectronics Rousset Procede d'initialisation de registres d'organes peripheriques dans un microcontroleur
US9046915B2 (en) 2012-02-27 2015-06-02 Advanced Micro Devices, Inc. Circuit and method for initializing a computer system
US9230081B2 (en) 2013-03-05 2016-01-05 Intel Corporation User authorization and presence detection in isolation from interference from and control by host central processing unit and operating system
KR101764197B1 (ko) 2013-06-27 2017-08-02 인텔 코포레이션 연속적인 다중 인자 인증
US9477409B2 (en) 2014-06-27 2016-10-25 Intel Corporation Accelerating boot time zeroing of memory based on non-volatile memory (NVM) technology
US10055236B2 (en) * 2015-07-02 2018-08-21 Sandisk Technologies Llc Runtime data storage and/or retrieval
US10073964B2 (en) 2015-09-25 2018-09-11 Intel Corporation Secure authentication protocol systems and methods
CN109683983B (zh) * 2018-12-11 2021-09-24 海信视像科技股份有限公司 一种镜像文件的生成及加载方法、设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118773A (en) 1977-04-01 1978-10-03 Honeywell Information Systems Inc. Microprogram memory bank addressing system
US4503491A (en) 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
JPS60157646A (ja) 1984-01-27 1985-08-17 Mitsubishi Electric Corp メモリバンク切換装置
JPS61288253A (ja) * 1985-06-15 1986-12-18 Oki Electric Ind Co Ltd デ−タ転送回路
JPH01224853A (ja) * 1988-03-03 1989-09-07 Nec Corp メモリ制御装置
US5065343A (en) * 1988-03-31 1991-11-12 Yokogawa Electric Corporation Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer
JPH0246490A (ja) 1988-08-06 1990-02-15 Mitsubishi Electric Corp メモリ回路
JPH0320834A (ja) * 1989-06-19 1991-01-29 Oki Electric Ind Co Ltd 情報処理装置の初期診断方法
US5005157A (en) 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
US5187792A (en) * 1990-05-09 1993-02-16 International Business Machines Corporation Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system
US5307497A (en) 1990-06-25 1994-04-26 International Business Machines Corp. Disk operating system loadable from read only memory using installable file system interface
US5245572A (en) 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3670041B2 (ja) 1993-12-10 2005-07-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ
US5859987A (en) * 1995-09-29 1999-01-12 Intel Corporation Method and apparatus for providing multiple configuration reset modes for an intelligent bridge
US5835760A (en) * 1995-10-13 1998-11-10 Texas Instruments Incorporated Method and arrangement for providing BIOS to a host computer

Also Published As

Publication number Publication date
JP2003523013A (ja) 2003-07-29
WO2001059565A3 (en) 2002-02-07
KR100764922B1 (ko) 2007-10-09
WO2001059565A2 (en) 2001-08-16
EP1256055B1 (en) 2003-10-15
CN1208718C (zh) 2005-06-29
CN1398372A (zh) 2003-02-19
US6195749B1 (en) 2001-02-27
DE60100993T2 (de) 2004-07-22
TW514829B (en) 2002-12-21
DE60100993D1 (de) 2003-11-20
EP1256055A2 (en) 2002-11-13

Similar Documents

Publication Publication Date Title
KR100764922B1 (ko) 시스템 부팅시 비시스템 메모리 저장 자원을 사용하기위한 메모리 접근 제어기를 포함하는 컴퓨터 시스템
US6732264B1 (en) Multi-tasking boot firmware
US5978862A (en) PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device
US6314515B1 (en) Resetting multiple processors in a computer system
TWI454926B (zh) ＵＳＢ攜帶型（Ｏｎ-Ｔｈｅ-Ｇｏ）控制器
US6457069B1 (en) Method and apparatus for providing support for dynamic resource assignment and configuration of peripheral devices when enabling or disabling plug-and-play aware operating systems
US7526578B2 (en) Option ROM characterization
US6295566B1 (en) PCI add-in-card capability using PCI-to-PCI bridge power management
US20010018721A1 (en) Upgrade card for a computer system
US5634079A (en) System for providing for a parallel port with standard signals and a flash recovery mode with second predetermined signals redefining parallel port with alternate functions
EP0948768A1 (en) System for facilitating data i/o between usb input device and non-usb cognition application
US7100088B2 (en) Computer system equipped with a BIOS debugging card
US5832280A (en) Method and system in a data processing system for interfacing an operating system with a power management controller.
US6711673B1 (en) Using a model specific register as a base I/O address register for embedded I/O registers in a processor
US7080164B2 (en) Peripheral device having a programmable identification configuration register
US5664198A (en) High speed access to PC card memory using interrupts
US20080046711A1 (en) Computer system and boot code accessing method thereof
US7464228B2 (en) System and method to conserve conventional memory required to implement serial ATA advanced host controller interface
KR100534613B1 (ko) 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법
US20040153810A1 (en) Computer system equipped with a BIOS debugging card
US20030084257A1 (en) Flash emulator
US6560698B1 (en) Register change summary resource
KR100238297B1 (ko) 데스크탑 컴퓨터용 피씨아이(pci) 보드를 노트북 컴퓨터에 사용하기 위한 인터페이스 장치 및 그에 따른 수행방법
US20050132095A1 (en) Method and apparatus for controlling peripheral devices in a computer system
CN114327627B (zh) 一种实模式下基于gpu传统io配置显示分辨率的方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020809

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051215

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070216

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070803

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071001

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071002

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee