KR200236494Y1 - 입출력 버퍼 - Google Patents

Abstract

본 고안은 고속의 스위칭 동작을 수행하면서도 전력 손실을 최소화할 수 있는 입출력 버퍼에 관한 것이다. 그 버퍼는 내부 버스로부터 입력되는 신호를 래치하는 제1래치와, 상기 제1래치의 부출력을 인버팅하는 제1인버터와, 상기 제1인버터의 출력을 소정 시간 지연시키는 지연기와, 상기 제1래치의 부출력과 상기 지연기의 출력을 논리합 연산하는 논리합 게이트와, 전원 단자와 입출력 단자 사이에 연결되고 상기 논리합 게이트의 출력을 게이트 입력으로 하는 제1피모스트랜지스터와, 상기 전원 단자와 상기 입출력 단자 사이에 연결되고 상기 제1래치의 부출력을 게이트 입력으로 하는 제2피모스트랜지스터, 및 상기 입출력 단자와 접지 단자 사이에 연결되고 상기 제1래치의 부출력을 게이트 입력으로 하는 엔모스트랜지스터를 구비한 것을 특징으로 한다.

Description

입출력 버퍼

본 고안은 입출력 신호를 버퍼링하기 위한 입출력 버퍼에 관한 것으로, 특히 고속의 스위칭 동작을 하면서도 전력 손실을 최소화할 수 있는 입출력 버퍼에 관한 것이다.

일반적으로 입출력 버퍼는 내부 버스와 입출력 단자 사이에 배치되어 입출력 신호를 버퍼링하는 회로로서, 빠른 스위칭 동작과 전력 손실을 최소화하는 것이 가장 중요한 요인이 된다. 그런데, 종래의 입출력 버퍼는 빠른 스위칭 동작을 얻기 위해서 즉, 입출력 단자에 연결되는 외부 회로를 빠르게 구동하기 위해서 출력단에 큰 전류 구동력을 가지는 트랜지스터를 이용하고 있다. 이러한 경우, 빠른 스위칭 동작을 얻을 수 있으나, 초기 구동 이후에는 오히려 이러한 트랜지스터의 누설 전류로 인해 전력 손실이 상대적으로 커지게 된다. 특히, 하이 레벨에서 로우 레벨로 천이할 때, 이러한 트랜지스터에 흐르는 순간 전류가 큰 전력 손실을 가져온다. 이를 개선하기 위하여 작은 전류 구동력을 가지는 트랜지스터를 이용하는 경우에는 반대로 스위칭 속도가 현저히 떨어진다는 문제점이 있었다.

본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로써, 고속의 스위칭 동작을 하면서도 전력 손실을 최소화할 수 있는 입출력 버퍼를 제공하는데 그 목적이 있다.

도 1은 본 고안에 따른 입출력 버퍼를 설명하기 위한 도면.

도 2는 도 1에 도시된 입출력 버퍼의 동작을 설명하기 위한 파형도.

* 도면의 주요 부분에 대한 설명

10 : 내부 버스 20 : 출력 버퍼링부

30 : 입력 버퍼링부 40 : 입출력 단자

상기 목적을 달성하기 위한 내부 버스와 입출력 단자 사이에 배치되어 입출력 신호를 버퍼링하는 본 고안에 따른 입출력 버퍼는 상기 내부 버스로부터 입력되는 신호를 래치하는 제1래치와, 상기 제1래치의 부출력을 인버팅하는 제1인버터와, 상기 제1인버터의 출력을 소정 시간 지연시키는 지연기와, 상기 제1래치의 부출력과 상기 지연기의 출력을 논리합 연산하는 논리합 게이트와, 전원 단자와 상기 입출력 단자 사이에 연결되고 상기 논리합 게이트의 출력을 게이트 입력으로 하는 제1피모스트랜지스터와, 상기 전원 단자와 상기 입출력 단자 사이에 연결되고 상기 제1래치의 부출력을 게이트 입력으로 하는 제2피모스트랜지스터, 및 상기 입출력 단자와 접지 단자 사이에 연결되고 상기 제1래치의 부출력을 게이트 입력으로 하는 엔모스트랜지스터를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 고안에 따른 입출력 버퍼를 상세히 설명하고자 한다.

도 1은 본 고안에 따른 입출력 버퍼를 설명하기 위한 회로도를 도시한 것이다.

도 1에 도시된 본 고안에 따른 입출력 버퍼는 내부 버스(10)로부터 입출력 단자(40)로 출력되는 신호에 대한 버퍼링 동작을 하는 출력 버퍼링부(20)와, 반대로 입출력 단자(40)로부터 내부 버스(10)로 입력되는 신호에 대한 버퍼링 동작을 하는 입력 버퍼링부(30)로 구성된다. 이때, 출력 버퍼링부(20)는 내부 버스(10)로부터 입력되는 신호를 클럭(CLK) 신호에 동기 되어 래치하기 위한 D 플립플롭(D1)과, D 플립플롭(D1)의 부출력( )을 인버팅하는 인버터(IN1)와, 인버터(IN1)의 출력을 소정 시간 지연시키기 위한 지연기(1)와, D 플립플롭(D1)의 부출력( )과 지연기(1)의 출력을 논리합 연산하는 논리합 게이트(3)와, 전원 단자와 입출력 단자(40) 사이에 연결되고 논리합 게이트(3)의 출력을 게이트 입력으로 하는 P채널 MOSFET(Metal Oxide Semiconductor Field Effect Transistor, 이하, 피모스트랜지스터라 칭함)(P1)과 입출력 단자(40)와 접지 단자 사이에 연결되고 D 플립플롭(D1)의 부출력( )을 게이트 입력으로 하는 N채널 MOSFET(이하, 엔모스트랜지스터라 칭함)(N1)과, 전원 단자와 입출력 단자(40) 사이에 연결되고 D 플립플롭(D1)의 부출력( )을 게이트 입력으로 하는 피모스트랜지스터(P2)로 구성된다. 한편, 입력 버퍼링부(30)는 입출력 단자(40)로부터 입력되는 신호를 인버팅하는 인버터(IN2)와, 전원 단자와 입출력 단자(40) 사이에 연결되고 인버터(IN2)의 출력을 게이트 입력으로 하는 피모스트랜지스터(P3)와, 인버터(IN2)의 출력을 클럭(CLK) 신호에 동기 되어 래치하는 D 플립플롭(D2)과, 그리고 D 플립플롭(D2)의 정출력(Q)을 인버팅하고, 그 값을 내부 버스(10)로 출력하는 인버터(IN3)로 구성된다. 이때, 피모스트랜지스터(P1)와 엔모스트랜지스터(N1)는 초기의 빠른 스위칭 동작을 위해 피모스트랜지스터(P2, P3)보다 더 큰 전류 구동력을 가지도록 구성한다.

도 2는 도 1에 도시된 입출력 버퍼의 동작을 설명하기 위한 파형도를 도시한 것으로, 도면 부호 CLK는 D 플립플롭(D1, D2)의 클럭 신호를, A는 내부 버스(10)의 신호를, B는 D 플립플롭(D1)의 부출력( )을, C는 지연기(1)의 출력 신호를, D는 논리합 게이트(3)의 출력신호를, 그리고 E는 입출력 단자(40)의 신호를 각각 나타낸 것이다.

도 1 및 도 2를 참조하여 본 고안에 따른 입출력 버퍼의 동작을 살펴보면 다음과 같다.

먼저, 출력 버퍼링부(20)의 동작을 살펴보면, 내부 버스(10)의 A 신호가 로우 레벨에서 하이 레벨로 천이하면 CLK 신호의 다음 상승 에지에서 D 플립플롭(D1)의 부출력( ) B 신호가 하이 레벨에서 로우 레벨로 천이하게 되고, C 신호는 B 신호에 대하여 지연기(1)에 의해 T_D신호만큼 지연된 인버팅된 신호가 된다. 그러면, 논리합 게이트(3)가 B 신호와 C 신호를 논리합 연산하므로, D 신호는 두 신호(B, C) 모두 로우 레벨을 유지하는 T_D시간 동안만 로우 레벨을 유지하고 다시 하이 레벨로 천이하게 된다. D 신호가 로우 레벨을 유지하는 동안 큰 전류 구동력을 가지는 피모스트랜지스터(P1)가 도통되므로 입출력 단자(40)의 E 신호가 하이 레벨이 된다. 동시에, 작은 전류 구동력을 가지는 피모스트랜지스터(P2)도 B 신호에 의해 도통된다. 이어서, 내부 버스(10)의 A 신호가 하이 레벨에서 로우 레벨로 천이하면 CLK 신호의 다음 상승 에지에서 B 신호가 하이 레벨로 천이하게 된다. 그러면, 이 B 신호에 의해 피모스트랜지스터(P2)는 개방되어 입출력 단자(40)의 E 신호가 하이 레벨에서 로우 레벨로 천이하게 된다. 이때, D 신호는 변화 없이 그대로 하이 레벨을 유지하게 된다.

이어서, 입출력 단자(40)로부터 내부 버스(10)로 신호가 입력될 때, 입력 버퍼링부(30)의 동작을 살펴보면, E 신호가 로우 레벨에서 하이 레벨로 천이하면 피모스트랜지스터(P3)는 하이 레벨로 천이된 인버터(IN2)의 출력신호에 의해 도통된다. 그러면, 피모스트랜지스터(P3)에 의해 입출력 단자(40)의 E 신호 레벨이 하이 레벨로 그대로 유지된다. 이때, 입출력 단자(40)와 연결되는 외부 회로를 구동할 필요가 없으므로, 작은 전류 구동력을 가지도록 피모스트랜지스터(P3)를 구성한다.

상술한 바와 같이, 초기에 A 신호가 로우 레벨에서 하이 레벨로 천이하는 시점에서는 지연기(1)에 의한 지연 시간 TD 동안만 큰 전류 구동력을 가지는 피모스트랜지스터(P1)를 도통시켜 빠른 스위칭 동작을 수행하도록 하고, 그 이후에는 다시 피모스트랜지스터(P1)를 개방시키고 작은 전류 구동력을 가지는 피모스트랜지스터(P2)만으로 입출력 단자(40)의 E 신호의 레벨을 유지시키게 된다. 따라서, 빠른 스위칭 동작을 수행하면서도 전력 손실을 최소화할 수 있다.

본 고안의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 고안에 따른 입출력 버퍼는 초기에 큰 구동력을 가지는 트랜지스터를 구동하여 빠르게 외부 회로를 구동하고, 그 이후에는 작은 구동력을 가지는 트랜지스터를 이용하여 신호 레벨을 유지하도록 함으로써, 고속의 스위칭 동작을 수행하면서도 전력 손실을 최소화할 수 있다.

Claims (3)

1. 내부 버스와 입출력 단자 사이에 배치되어 입출력 신호를 버퍼링하는 입출력 버퍼에 있어서,

   상기 내부 버스로부터 입력되는 신호를 래치하는 제1래치;

   상기 제1래치의 부출력을 인버팅하는 제1인버터;

   상기 제1인버터의 출력을 소정 시간 지연시키는 지연기;

   상기 제1래치의 부출력과 상기 지연기의 출력을 논리합 연산하는 논리합 게이트;

   전원 단자와 상기 입출력 단자 사이에 연결되고 상기 논리합 게이트의 출력을 게이트 입력으로 하는 제1피모스트랜지스터;

   상기 전원 단자와 상기 입출력 단자 사이에 연결되고 상기 제1래치의 부출력을 게이트 입력으로 하는 제2피모스트랜지스터; 및

   상기 입출력 단자와 접지 단자 사이에 연결되고 상기 제1래치의 부출력을 게이트 입력으로 하는 엔모스트랜지스터를 구비한 것을 특징으로 하는 입출력 버퍼.
2. 제1항에 있어서, 상기 제1피모스트랜지스터와 상기 엔모스트랜지스터는 상기 제2피모스트랜지스터보다 더 큰 전류 구동력을 가지는 것을 특징으로 하는 입출력 버퍼.
3. 제1항에 있어서,

   상기 입출력 단자로부터 입력되는 신호를 인버팅하는 제2인버터;

   상기 제2인버터의 출력을 래치하는 제2래치;

   상기 제2래치의 정출력을 인버팅하여 상기 내부 버스로 출력하는 제3인버터; 및

   상기 전원 단자와 상기 입출력 단자 사이에 연결되고 상기 제2인버터의 출력을 게이트 입력으로 하는 제3피모스트랜지스터를 더 구비한 것을 특징으로 하는 입출력 버퍼.