[go: up one dir, main page]

KR20020078988A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20020078988A
KR20020078988A KR1020010019512A KR20010019512A KR20020078988A KR 20020078988 A KR20020078988 A KR 20020078988A KR 1020010019512 A KR1020010019512 A KR 1020010019512A KR 20010019512 A KR20010019512 A KR 20010019512A KR 20020078988 A KR20020078988 A KR 20020078988A
Authority
KR
South Korea
Prior art keywords
discharge
period
reset
sustain
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010019512A
Other languages
English (en)
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010019512A priority Critical patent/KR20020078988A/ko
Publication of KR20020078988A publication Critical patent/KR20020078988A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널을 실제 디스플레이 제품으로써 사용하는 경우에 화질에 미치는 영향을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 인터럽트 발생여부를 판단하는 단계와; 인터럽트를 처리하기 위한 인터럽트 처리기간 내에 적어도 1회 이상 전 화면의 서브필드에 대하여 리셋방전을 가지는 단계를 포함한다.
이러한 단계에 의한 플라즈마 디스플레이 패널의 구동방법은 시청자가 리모콘에 의해 플라즈마 디스플레이를 조작하는 과정에서 인터럽트가 발생하게 되면, 별도의 인터럽트 처리과정을 통하여 반복적으로 리셋방전을 일으킴으로써 벽전하를 일정하고 안정되게 하여 양질의 화질을 지속시킬 수 있는 장점이 있으며, 나아가 인터럽트 처리과정으로 인하여 초기 서브필드에서의 리셋방전의 횟수를 줄여 콘트라스트비를 향상시켜 화질을 안정화시킬 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 플라즈마 디스플레이 패널을 실제 디스플레이 제품으로써 사용하는 경우에 화질에 미치는 영향을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 데이터전극(20X)을 구비한다.
주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 데이터전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 데이터전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 데이터전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 구조의 PDP 셀은 데이터전극(20X)과 주사/서스테인전극(12Y) 사이의 대향방전에 의해 선택된 후 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.
이러한, PDP의 구동방법으로는 어드레스기간과 표시기간, 즉 방전유지기간으로 분리되어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서는 한 프레임을 n비트 영상 데이터의 각 비트에 해당하는 n개의 서브필드로 분할하고, 각 서브필드를 다시 어드레스기간과 표시기간으로 분할한다. 여기서, 각 서브필드의 어드레스기간은 동일하고 표시기간에 20:21:22:…:2n-1비율의 가중치를 부여하여 그 디스플레이 기간들의 조합에 의해 계조를 표현하게 된다.
도 2를 참조하면, 1 프레임은 통상 NTSC 구동방식에서의 60Hz의 텔레비전 신호를 수신 및 신호를 용이하게 처리하기 위해 한 프레임의 시간을 16.67㎳로 구성된다. 즉, 한 프레임은 8개의 서브필드(즉, 256 그레이 스케일 구현시)로 구성된다.
1 프레임은 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 화소에서의 1 프레임 표시기간을 8개의 서브필드 기간(SF1∼SF8)으로 분할하게 된다. 각 서브 필드 기간(SF1∼SF8)은 다시 리셋기간, 어드레스기간 및 서스테인기간로 분할되고, 그 표시기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 리셋기간과 어드레스기간은 각 서브필드 기간에 동일(예를 들면, 리셋기간 및 어드레스기간이 1.5 ms)하게 할당된다. 이러한, PDP 구동방법에서는 각 비트에 대응되는 서브필드 기간의 표시순서가 SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8의 예와 같이 일정한 순서로 되어 있다. 여기서, 각 서브필드(SF1∼SF8)의 어드레스기간에는 각 방전셀에 해당되는 8비트의 비디오데이터 중 하나의 비트 데이터가 라인 순차적으로 인가되어 선택적인 어드레스 방전이 발생하게 된다. 구체적으로는 제1 서브필드(SF1)의 어드레스기간에는 최하위 비트의 데이터들이, 제2 서브필드(SF2)의 어드레스기간에는 차하위 비트의 데이터들이, 그리고 제8 서브필드(SF8)의 어드레스기간에는 촤상위 비트의 데이터들이 인가된다. 그리고, 각 서브필드(SF1∼SF8)의 서스테인기간에서는 어드레스방전이 발생된 방전셀에서만 방전을 유지시키게 된다. 이 경우, 각 서브필드(SF1∼SF8)의 서스테인기간에 1:2:4:8:…:128의 비율로 가중치를 부여하여 그 가중치에 해당하는 계조표시가 행해지게 된다. 그리고, 한 프레임기간의 각 서브필드에서 표시된 계조를 조합하여 256레벨 중 하나의 계조를 구현하게 된다.
도 3은 도 2에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도이다.
도 3을 참조하면, 종래의 PDP의 구동파형은 크게 4기간으로 패널의 초기 조건을 원하는 상태로 균일하게 해주기 위한 리셋기간과, 방전셀을 선택하기 위한 어드레스 기간과, 방전횟수에 따라 계조를 표현하는 서스테인기간 및 방전을 소거시키기 위한 소거기간으로 나뉘어진다. 여기서, 데이터전극(Z)과 스캔전극(Y) 및 서스테인전극(Z) 각각은 주사/서스테인전극(12Y), 공통서스테인전극(12Z), 데이터전극(20X) 각각에 공급되는 구동파형을 나타낸다.
리셋기간은 셋업기간(Set-up) 및 셋다운(Set-down)기간으로 나뉘어 여러 번 리셋방전을 수행하게 된다. 셋업 기간에는 스캔전극(Y)에 상승 램프파형(ramp1)이 연속적인 램프파 형태로 전압이 증가한다. 셋다운 기간에서는 전압이 감소하는 형태를 가진 하강 램프파형(ram2)이 공급된다.
이러한, 리셋기간에서의 상승 램프파형(ramp1)은 주사/서스테인전극(12Y)과 공통서스테인전극(12Z) 사이에 미약한 방전을 일으키게 된다. 이 때, 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)상의 유전층(14)에 벽전하가 축적된다.
이어서, 셋다운 기간에서의 하강 램프파형(ramp2)은 감소하는 전압에 의해 셀(Cell) 내의 벽전하를 적당량 소거시켜 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다.
이 벽전하 감소를 위하여, 셋다운기간에서는 서스테인전극(Z)에 정극성(+)의 직류전압(Vs)이 공급된다. 이 정극성(+)의 직류전압(Vs)에 대하여 하강 램프파형(ramp2)은 서서히 감소하는 형태로 공급되므로 셋다운 기간에서 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
어드레스기간에는 데이터전극(X)에 데이터신호에 따라 정극성(+) 및 부극성(-)을 전압을 공급하는 프로팅상태의 데이터펄스(data)가 공급되며, 이 중정극성(+)의 데이터펄스(data)가 공급될 때, 이 데이터펄스(data)에 동기되게끔 스캔전극(Y)에서는 부극성(-)의 스캔펄스(scn)가 순차적으로 공급된다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔펄스(scn) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인기간은 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시된다. 이어서, 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 서스테인펄스(SUSZ, SUSY)를 공급하여 서스테인기간동안 유지방전이 유지되게 한다. 그러면 어드레스 방전에 의해 선택된 셀들은 매 서스테인펄스(SUSZ) 공급시 서스테인방전을 일으키게 된다.
소거기간에서는 서스테인전극(Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.
이러한, 소거기간은 램프펄스에 의한 소거방법이 보편적이며, 서스테인기간 후에 인가되는 램프 펄스에 의해 벽전하를 서서히 감소시켜 방전을 소거시키는 방법이 이용되고 있다. 또한, 램프펄스의 폭이 1㎲ 정도(일명; 세폭펄스)를 인가해서 방전을 소거시키는 방법이 사용되고 있다. 소거기간에서의 서스테인 펄스는 통상 2∼3㎲ 정도의 폭을 가진 펄스를 사용하고 있는데, 그 이유는 2∼3㎲ 정도의 시간안에서 방전이 안정되기 때문이다. 서스테인 펄스가 인가된 직후 0.5 ∼1㎲ 안에서 방전이 시작되지만 스캔전극(Y) 및 서스테인전극(Z) 표면에서 충분한 벽전하를 쌓기 위해서는 2∼3㎲ 정도의 시간이 더 필요하다. 즉, 방전전압을 인가하고 1㎲ 정도만 유지시킨다면 셀 안에서 방전이 불완전하게 발생한다는 점을 이용한 것이다. 하지만, 세폭펄스는 회로에서 구현하기가 쉽지 않기 때문에 현실적으로 큰 패널의 캐패시턴스 때문에 1㎲ 폭의 고전압의 구형펄스를 완전하게 인가시키지 못하는 문제점이 있다.
또한, 1 프레임은 입력되는 영상신호에 따라 복수개의 서브필드로 구성하여 화상을 표시하게 되는데, 풀 블랙(Full Black) 이나 풀화이트(Full White) 등의 신호에서는 약 5개 정도로 서브필드 수를 최소화하고 변화가 있는 신호나 피크(Peak)휘도가 필요한 신호에서는 1 프레임당 최대 12개의 서브필드를 만들어 배치하고 있다. 이런 다양한 서브필드에서도 리셋기간은 다음 프레임의 안정적인 동작을 위하여 전 셀의 내부에 균일한 벽전하를 잔류시키기 위한 것이므로 상당히 중요하다. 이에 따라, PDP 구동방법에서는 매 서브필드마다 리셋기간을 포함하고, 그 리셋기간에서는 램프형태의 리셋펄스를 공급하여 리셋방전을 일으키게 된다.
리셋방전은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 인가되는 리셋펄스의 상승 및 하강 에지부에서 원하지 않은 빛을 발생됨에 따라 휘도레벨에는 기여하지 않는 불필요한 광을 발생시켜 흑레벨의 휘도가 높아지게 함으로써 콘트라스트(Contrast)가 낮아지는 문제점이 발생한다.
따라서, 리셋기간은 전화면의 셀들에 대한 초기 안정화를 위하여 프레임 또는 서브필드의 초기에 할당되지만 리셋방전에 의해 수반되는 가시광을 가능한 적게 하여야 한다.
따라서, 본 발명의 목적은 플라즈마 디스플레이 패널을 실제 디스플레이 제품으로써 사용하는 경우에 화질에 미치는 영향을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
도 1은 3전극 교류 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도이다.
도 2은 종래의 서브필드의 분할 구동표시의 구성을 나타내는 도면.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널에 인가되는 구동파형을 나타내는 파형도.
도 4는 인터럽트 처리기간이 삽입된 서브필드의 분할 구동표시의 구성을 나타내는 도면.
도 5는 본 발명에 따른 한 프레임의 처리순서를 나타내는 순서도.
도 6은 본 발명에 따른 인터럽트 처리순서를 나타내는 순서도.
도 7은 본 발명에 따른 인터럽트 처리기간에 공급되는 리셋파형을 나타내는 파형도.
도 8은 본 발명에 따른 인터럽트 처리기간에 하나의 서브필드에 공급되는 리셋파형을 나타내는 파형도이다.
〈도면의 주요부부에 대한 부호의 설명〉
10 : 상부기판 12Y : 주사/서스테인전극
12Z : 공통서스테인전극14, 22 : 유전체층
16 : 보호막18 : 하부기판
20X : 데이터전극24 : 격벽
26 : 형광체층25,27,29,33 : 인터럽트 유무검출기
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 인터럽트 발생여부를 판단하는 단계와; 인터럽트를 처리하기 위한 인터럽트 처리기간 내에 적어도 1회 이상 전 화면의 서브필드에 대하여 리셋방전을 가지는 단계를 포함한다.
본 발명에 의한 플라즈마 디스플레이 패널의 구동방법에서의 인터럽트 처리기간 내의 리셋방전은 전 화면의 셀들에 어드레싱 방전을 일으키는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)의 이전 프레임 및 새로운 프레임 사이에 인터럽트 처리기간을 가지는 서브필드 구성을 나타낸 것이다.
도 4를 설명하면, PDP의 동작은 서브필드가 진행 중인 이전 프레임과, 시청자의 리모콘 조작에 의해 선택되어 새 서브필드로 구성한 새로운 프레임과, 이전 프레임 및 새로운 프레임 사이에 인터럽트 처리기간으로 구성된다.
이전 프레임은 통상 NTSC 구동방식에서의 60Hz의 텔레비전 신호를 수신 및 신호를 용이하게 처리하기 위해 한 프레임의 시간을 16.67㎳로 구성한다.
이러한, 1프레임은 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 화소에서의 1 프레임 표시기간(예를 들면, 1/60초 = 약 16.7msec)을 서브필드 기간으로 분할된다. 이전 프레임의 각 서브필드 기간은 다시 리셋기간, 어드레스기간 및 서스테인기간로 분할되어 도 5의 순서도와 같이 동작된다.
도 5를 참조하면, 한 서브필드에서의 리셋기간(24)은 스캔전극(Y)에 상승 램프파형(ramp1)과 하강 램프파형(ramp2)이 연속적인 램프파 형태로 셋업(Set-up) 기간에서는 전압이 증가하고, 셋다운(Set-down)기간에서는 전압이 감소하는 형태를 가진 리셋펄스가 공급된다. 이러한, 셋업기간에서 상승 램프파형(ramp1)은 스캔전극(Y)과 서스테인전극(Z) 사이에 미약한 방전을 일으키게 된다. 이 때, 스캔전극(Y)과 서스테인전극(Z)상의 유전층(14)에 벽전하가 축적된다. 이어서, 리셋펄스의 셋다운 기간에서 하강 램프파형(ramp2)은 감소하는 전압에 의해 셀 내의 벽전하를 적당량 소거시켜 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스의 셋다운 기간에서 서스테인전극(Z)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스의 하강 램프파형(ramp2)은 서서히 감소하는 형태로 공급되므로 셋다운 기간에서 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
이와 같이, 리셋기간(24)에는 서스테인전극(Y)에 램프파형을 공급함으로써 비표시기간인 리셋기간에서 방전에 의해 수반되는 가시광을 가능한 적게 하여 콘트라스트를 낮추게 됨과 아울러 패널 전체에 균일한 벽전하를 형성하여 어드레스 방전에 필요한 구동전압을 낮추게 된다.(제1 단계)
어드레스기간(26)에는 데이터전극(X)에 데이터신호에 따라 정극성 및 부극성을 공급하는 프로팅상태의 데이터펄스(data)가 공급되며, 이 데이터펄스(data)에 동기되게끔 스캔전극(Y)에 부극성의 스캔펄스(scn)가 순차적으로 공급된다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔펄스(scn) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.(제2 단계)
서스테인기간(28)에는 서스테인기간의 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 유지펄스(SUSZ, SUSY)를 공급하여 서스테인기간동안 유지방전이 유지되게 한다. 그러면 어드레스 방전에 의해 선택된 셀들은 매 서스테인펄스(SUSZ, SUSY) 공급시 서스테인방전을 일으키게 된다.(제3 단계)
서스테인기간(28)에 이은 소거기간(31)에서는 서스테인전극(Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.(제4 단계)
각 서브필드를 상술한 리셋기간(24), 어드레스기간(26), 서스테인기간(28), 소거기간(31)을 반복적으로 수행함으로써 한 프레임을 완성하게 된다.
이와 같이, 임의의 서브필드로 동작 중에 시청자에 의해 인터럽트(예를 들어; 시청자가 채널을 바꾼 경우)(IR1 내지 IR4)가 요청될 경우 각각의 인터럽트 유무검출기(25,27,29,33)에서 인터럽트가 검출되어진다. 이 때 진행 중이던 프레임과 새로운 프레임 사이에는 도 6과 같이 인터럽트 처리과정이 진행된다.
도 6을 참조하면, 인터럽트 처리과정은 진행 중인 서브필드를 동작을 바로 중단시키는 것이 아니라 서스테인 방전 및 소거기간까지 완전히 마친 후 인터럽트 처리기간의 과정을 진행하게 된다. 이 후 시청자가 시청 중 새롭게 선택한 채널의 영상신호를 받아서 새로운 프레임을 구성한 후 디스플레이가 계속된다.
이를 상세히 하면, 인터럽트 처리과정은 일반적인 리셋방전이 아닌 도 7에서와 같은 리셋파형에 의한 리셋방전(35)을 수행하게 된다.(제1 단계)
도 7을 참조하면, 인터럽트 처리기간의 리셋방전(35)은 리셋펄스가 공급되는 스캔전극(Y)과, 리셋방전을 위한 정극성 및 부극성전압이 교번적을 공급되는 서스테인 전극(Z)과, 데이터전극(X)으로 구성된다.
스캔전극(Y)에서 공급되는 리셋펄스는 상승 램프파형(ramp3)과 하강 램프파형(ramp4)이 연속적인 램프파 형태로 셋업(Set-up) 기간에서는 전압이 증가하고, 셋다운(Set-down) 기간에서는 전압이 감소하는 형태로 공급된다.
이러한, 리셋펄스는 셋업기간의 상승 램프파형(ramp5) 및 셋다운기간의 하강 램프파형(ramp6)의 리셋펄스를 공급함으로써 셀 내의 벽전하를 적당량 소거시킴과 아울러 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 벽전하를 감소시켜 일정하고 안정된 상태를 만들게 된다. 리셋펄스는 셋다운기간에서 서스테인전극(Z)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스의 하강 램프파형(ramp4)은 서서히 감소하는 형태로 공급되므로 셋다운 기간에서 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
반복된 리셋방전(35)이 완료되면, 스캔전극(Y)에서 반복적인 리셋파형을 공급하여 충분한 리셋방전(35)을 실시하게 된다. 인간의 시각특성에 의해 통상 리셋동작의 한번 수행되는 시간은 500㎲ 이하이기 때문에 채널 변경 동작이 수행되는 동안 10여 번 이상의 충분한 리셋방전(35)을 일으킬 수 있다.(제2 단계)
반복적인 리셋파형에 의한 리셋방전(35)이 완료되면 새로운 프레임으로귀환(39)하여 새 서브필드를 구성하여 도 5와 같은 순서를 반복하여 새 화상을 표시하게 된다.(제3 단계)
이와 같이, 시청자에 의해 인터럽트의 의해 채널변경시 진행 중이던 프레임의 동작을 중단시키고, 인터럽트 처리기간을 통하여 벽전하를 일정하고 안정된 상태를 만들어, 이 후 시청자에 의해 선택된 채널에 대한 새로운 프레임을 도 5와 같은 순서에 의해 새로운 프레임 구성하여 화상을 표시하게 된다. 즉, 시청자가 채널을 바꾸는 경우 PDP 구동 조건으로 충분한 처리를 할 수 있는 시간을 확보할 수 있고, 인터럽트 처리기간 동안 리셋동작을 반복 수행하여 셀을 초기화하여 벽전하를 균일함과 아울러 초기 서브필드에서 리셋방전의 횟수를 줄일 수 있으므로 그 만큼 콘트라스트비를 높일 수 있다.
도 8은 본 발명에 제2 실시 예에 따른 인터럽트 처리기간에 하나의 서브필드를 삽입하여 리셋방전 나타내는 파형도이다.
도 8을 참조하면, 인터럽트 처리기간에는 셋업기간이 완료된 후, 어드레스기간에서는 데이터전극(X)을 정극성전압(+)과 동기되게끔 스캔전극(Y)에서 정극성전압(+)을 공급하게 된다. 이 후 서스테인 기간 및 소거기간을 구성함으로써 초기 패널을 균일한 상태로 만들게 된다.
이와 같은, 리셋방전은 하나의 서브필드를 표시하게 되는데 일반적인 구동 동작과 다른 점은 전 화면에 어드레스 방전을 일으키게 된다. 즉, 모든 셀에 종래와 동일한 리셋기간을 가져간 후, 어드레스 기간동안 데이터전극(X)에는 정극성(+)의 데이터 펄스를 공급한다는 것이다. 즉, 모든 셀에 어드레싱 후 일정한 양의 서스테인 방전을 일으킴으로써 벽전하를 일정하고 안정된 상태로 만든다. 이러한, 동작을 서브필드 전체 혹은 서스테인 기간을 여러번 반복 실행하여 본 발명의 제1 실시 예와 동일한 효과를 가져오게 된다.
따라서, 본 발명의 제2 실시 예에서는 시청자가 채널 등을 변경시 전기적인 신호처리 기간 안에 리셋방전을 반복적으로 수행하거나 전 패널에 거쳐 어드레싱 방전을 일으키므로써 양질의 화질을 유지할 수 있다.
한편, 시청자가 처음 PDP의 텔레비전 및 모니터를 켤(ON) 때도 초기 상태에서 리셋방전을 반복적으로 실시하여 초기 패널의 조건을 안정되고 균일하게 한 후, 영상 신호에 의한 디스플레이를 실시하게 되면 양질의 화질을 얻을 수 있다.
그리고, 시청자가 PDP를 끌(OFF) 때는 서브필드를 완전히 끝마치는 것은 물론이거니와 리셋방전을 반복적으로 실시하거나 전 화면에 어드레스 방전을 실시한 후 서스테인 방전이나 리셋방전을 실행시켜 선택된 셀의 벽전하를 제거하여 비선택된 셀과 동일한 조건을 가짐으로써 화질이 열화되는 현상을 방지하게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 시청자가 리모콘에 의해 플라즈마 디스플레이를 조작하는 과정에서 인터럽트가 발생하게 되면, 별도의 인터럽트 처리과정을 통하여 반복적으로 리셋방전을 일으킴으로써 벽전하를 일정하고 안정되게 하여 양질의 화질을 지속시킬 수 있는 장점이 있으며, 나아가 인터럽트 처리과정으로 인하여 초기 서브필드에서의 리셋방전의 횟수를 줄여 콘트라스트비를 향상시켜 화질을 안정화 시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 인터럽트 발생여부를 판단하는 단계와;
    상기 인터럽트를 처리하기 위한 인터럽트 처리기간 내에 적어도 1회 이상 전 화면의 서브필드에 대하여 리셋방전을 가지는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1항에 있어서,
    상기 인터럽트 처리기간 내의 리셋방전은 전 화면의 셀들에 어드레싱 방전을 일으키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1항에 있어서,
    상기 인터럽트 발생시 진행 중인 프레임의 서브필드를 중단하지 않고 상기 서브필드에서의 서스테인 방전 및 소거기간까지 끝마친 후 상기 인터럽트 처리기간내에 리셋방전을 수행하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1항에 있어서,
    플라즈마 디스플레이 패널이 턴온됨에 따라 적어도 1회 이상의 상기 리셋방전을 일으키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1항에 있어서,
    플라즈마 디스플레이 패널이 턴오프됨에 따라 진행 중인 상기 서브필드를 완전히 끝마친 후 상기 서스테인 방전 및 리셋방전을 추가로 실행시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020010019512A 2001-04-12 2001-04-12 플라즈마 디스플레이 패널의 구동방법 Ceased KR20020078988A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010019512A KR20020078988A (ko) 2001-04-12 2001-04-12 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019512A KR20020078988A (ko) 2001-04-12 2001-04-12 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20020078988A true KR20020078988A (ko) 2002-10-19

Family

ID=27700838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019512A Ceased KR20020078988A (ko) 2001-04-12 2001-04-12 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR20020078988A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680709B1 (ko) * 2004-12-23 2007-02-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
WO2009051792A3 (en) * 2007-10-18 2009-07-02 Wesley K Sumida Extension cord featuring length adjustable ends

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212124A (ja) * 1996-01-31 1997-08-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル表示装置
JPH10177364A (ja) * 1996-12-16 1998-06-30 Victor Co Of Japan Ltd プラズマディスプレイパネル表示装置の駆動制御装置
KR19990042559A (ko) * 1997-11-27 1999-06-15 구자홍 플라즈마 표시장치의 구동방법
KR20000034678A (ko) * 1998-11-30 2000-06-26 김영남 평판디스플레이의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212124A (ja) * 1996-01-31 1997-08-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル表示装置
JPH10177364A (ja) * 1996-12-16 1998-06-30 Victor Co Of Japan Ltd プラズマディスプレイパネル表示装置の駆動制御装置
KR19990042559A (ko) * 1997-11-27 1999-06-15 구자홍 플라즈마 표시장치의 구동방법
KR20000034678A (ko) * 1998-11-30 2000-06-26 김영남 평판디스플레이의 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680709B1 (ko) * 2004-12-23 2007-02-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
US8031135B2 (en) 2004-12-23 2011-10-04 Lg Electronics Inc. Plasma display apparatus and driving method thereof
WO2009051792A3 (en) * 2007-10-18 2009-07-02 Wesley K Sumida Extension cord featuring length adjustable ends

Similar Documents

Publication Publication Date Title
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
JP4146247B2 (ja) プラズマディスプレイパネルの駆動方法
KR100420022B1 (ko) 어드레스 전위 가변의 플라즈마 디스플레이 패널 구동방법
US7907103B2 (en) Plasma display apparatus and driving method thereof
US7053559B2 (en) Method and apparatus for driving plasma display panel
EP1748407A1 (en) Plasma display apparatus and driving method of the same
US20070085766A1 (en) Method of driving plasma display apparatus
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
US20070030214A1 (en) Plasma display apparatus and driving method thereof
KR100844834B1 (ko) 플라즈마 디스플레이 장치의 구동방법
JP2003345300A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100450200B1 (ko) 플라즈마 디스플레이 패널 구동방법
JP2000242231A (ja) 交流型プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20020078988A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100415605B1 (ko) 플라즈마 디스플레이 패널의 구동회로 및 그의 구동방법
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100774943B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP2006308626A (ja) プラズマディスプレイパネルの駆動方法
KR100477967B1 (ko) 투명전극간 거리가 먼 구조의 플라즈마 디스플레이 패널구동방법
KR100747169B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
KR100546582B1 (ko) 플라즈마 디스플레이 패널의 어드레스방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR100477600B1 (ko) 선택적 반전 어드레스 방식을 이용한 플라즈마 디스플레이패널의 구동방법
KR20020092572A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100658395B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010412

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030324

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20031009

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20030324

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I