KR20020044729A - Interface device and method between channel card and if board in bts - Google Patents
Interface device and method between channel card and if board in bts Download PDFInfo
- Publication number
- KR20020044729A KR20020044729A KR1020000073747A KR20000073747A KR20020044729A KR 20020044729 A KR20020044729 A KR 20020044729A KR 1020000073747 A KR1020000073747 A KR 1020000073747A KR 20000073747 A KR20000073747 A KR 20000073747A KR 20020044729 A KR20020044729 A KR 20020044729A
- Authority
- KR
- South Korea
- Prior art keywords
- serial data
- point
- board
- serial
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims description 36
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
본 발명은 기지국내 채널 카드(Channel Card)와 IF(Interface; 이하 "IF"라 칭함.) 보드(Board)간 정합 장치 및 방법에 관한 것으로, 더욱 상세하게는 다수개의 채널 카드에서 IF 보드로의 정합은 고속 시리얼(Serial) 점대점(Point-to-Point) 방식으로 구현해 주는 한편, IF 보드에서 다수개의 채널 카드로의 정합은 고속 시리얼 멀티-드롭(Multi-Drop) 방식으로 구현해 주는 기지국내 채널 카드와 IF 보드간 정합 장치 및 방법에 관한 것이다.The present invention relates to a matching device and method between a channel card in a base station and an IF (Interface (hereinafter, referred to as "IF") board), and more particularly, from a plurality of channel cards to an IF board. Matching is realized by high-speed serial point-to-point method, while matching from IF board to multiple channel cards is implemented by high-speed serial multi-drop method. A device and method for matching between a card and an IF board.
종래 IMT(International Mobile Telecommunication; 이하 IMT라 칭함.)-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 장치는 고속의 데이터를 전송하기 위하여 병렬 버스(Parallel Bus) 또는 고속의 시리얼 버스(Serial Bus)를 사용하였다.Conventional IMT (International Mobile Telecommunication; IMT) -2000 Asynchronous base station channel card and IF board matching device uses a parallel bus or a high-speed serial bus to transfer high-speed data. Used.
그러나, 종래 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합을 병렬 버스를 사용하여 구현했을 때에는 병렬 전송을 위한 전송 신호선이 매우 많이 필요하게 되므로 구현상의 경제성이 떨어질 뿐만 아니라, 기술적으로는 병렬 신호선간의 동기 및 상호 간섭의 역효과가 발생하는 문제점이 있었고, 종래 정합 기술중에서 고속 시리얼 버스를 이용하는 방식은 점대점 전송 형태에는 구현이 가능하나 멀티-드롭 형태의 구현에는 부적합한 문제점이 있었다.However, when the matching between the channel card and the IF board in the conventional IMT-2000 asynchronous base station is implemented by using a parallel bus, the transmission signal line for parallel transmission is very much needed. There was a problem that the adverse effects of synchronization and mutual interference between the two, and the conventional matching technology using a high-speed serial bus can be implemented in the point-to-point transmission form, but there is a problem in the implementation of the multi-drop form.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 다수개의 채널 카드 및 IF 보드간 정합을 구현함에 있어 보다 경제적이고 기술력이 향상된 인터페이스를 구현해주기 위한 기지국내 채널 카드와 IF 보드간 정합 장치 및 방법를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to implement a channel in a base station for implementing a more economical and technically improved interface in implementing matching between a plurality of channel cards and IF boards. To provide a device and method for matching between a card and an IF board.
상기와 같은 목적을 달성하기 위하여 본 발명 기지국내 채널 카드와 IF 보드간 정합 장치는, 변조기로부터 병렬 데이터를 수신받아 시리얼 데이터로 변환한 후 점대점 방식을 통해 전송하는 제 1 시리얼 데이터 송신기, 및 멀티-드롭 형태의 시리얼 데이터를 수신받으면 이를 병렬 데이터로 변환한 후 복조기로 전송하는 제 1 시리얼 데이터 수신기를 각각 구비한 다수개의 채널 카드;In order to achieve the above object, a matching device between a channel card and an IF board in a base station of the present invention receives a parallel data from a modulator, converts it into serial data, and then transmits the data through a point-to-point method; A plurality of channel cards each having a first serial data receiver for receiving a drop form of serial data and converting it into parallel data and transmitting the same to a demodulator;
디지털 결합 및 분리기로부터 병렬 데이터를 수신받아 시리얼 데이터로 변환한 후 멀티-드롭 방식을 통해 상기 다수개의 채널 카드중 임의의 채널카드내 제 1 시리얼 데이터 수신기로 전송하는 제 2 시리얼 데이터 송신기, 및 상기 다수개의 채널 카드중 임의의 채널 카드내 제 1 시리얼 데이터 송신기로부터 점대점 방식을 통해 시리얼 데이터를 수신받으면 이를 병렬 데이터로 변환한 후 상기 디지털 결합 및 분리기로 전송하는 제 2 시리얼 데이터 수신기를 구비한 IF 보드;A second serial data transmitter which receives parallel data from a digital combiner and a separator, converts the serial data into serial data, and transmits the serial data to a first serial data receiver in an arbitrary channel card of the plurality of channel cards through a multi-drop method; IF board receives a serial data from the first serial data transmitter in any channel card of the two channel card through the point-to-point method converts it to parallel data and transmits the second serial data receiver to the digital combiner and separator ;
상기 다수개의 채널 카드내에 각각 장착된 제 1 시리얼 데이터 송신기와 상기 IF 보드내 제 2 시리얼 데이터 수신기를 각각 점대점 방식으로 접속시키는 다수개의 고속 시리얼 점대점 버스; 및A plurality of high-speed serial point-to-point buses each connecting a first serial data transmitter mounted in the plurality of channel cards and a second serial data receiver in the IF board in a point-to-point manner; And
상기 IF 보드내 제 2 시리얼 데이터 송신기와 상기 다수개의 채널 카드내에 각각 장착된 제 1 시리얼 데이터 수신기를 멀티-드롭 방식으로 접속시키는 고속 시리얼 멀티-드롭 버스로 구성된 것을 특징으로 한다.And a high speed serial multi-drop bus for connecting a second serial data transmitter in the IF board and a first serial data receiver respectively mounted in the plurality of channel cards in a multi-drop manner.
또한, 본 발명 기지국내 채널 카드와 IF 보드간 정합 방법중 채널 카드에서 IF 보드로의 점대점 송신 데이터 전송 방법은, 임의의 채널 카드내 제 1 시리얼 데이터 송신기가 변조기가 전송 클럭의 폴링 시점에서 출력한 병렬 데이터를 전송 클럭의 라이징 시점에서 래치하는 제 11 단계;In addition, the point-to-point transmission data transmission method of the channel card to the IF board in the matching method between the channel card in the base station and the IF board, the first serial data transmitter in any channel card outputs when the modulator polls the transmission clock An eleventh step of latching one parallel data at a rising time of a transmission clock;
상기 제 1 시리얼 데이터 송신기가 그 병렬 데이터를 시리얼 데이터로 변환하는 제 12 단계;A twelfth step of the first serial data transmitter converting the parallel data into serial data;
상기 임의의 채널 카드내 제 1 시리얼 데이터 송신기가 그 시리얼 데이터를 클럭 아웃(CLKOUT)의 폴링 시점에서 고속 시리얼 점대점 버스를 통해 IF 보드내 제2 시리얼 데이터 수신기로 전송하는 제 13 단계;A thirteenth step, wherein the first serial data transmitter in the arbitrary channel card transmits the serial data to the second serial data receiver in the IF board via the high speed serial point-to-point bus at the time of the clock out (CLKOUT);
상기 IF 보드내 제 2 시리얼 데이터 수신기가 상기 임의의 채널 카드내 제 1 시리얼 데이터 송신기로부터 점대점 시리얼 데이터를 수신받아 병렬 데이터로 변환시키는 제 14 단계; 및A fourteenth step of receiving, by the second serial data receiver in the IF board, the point-to-point serial data from the first serial data transmitter in the arbitrary channel card and converting the data into parallel data; And
상기 제 2 시리얼 데이터 수신기가 그 병렬 데이터를 전송 클럭의 폴링 시점에서 디지털 결합 및 분리기로 전송하는 제 15 단계로 이루어진 것을 특징으로 한다.And a fifteenth step in which the second serial data receiver transmits the parallel data to the digital combiner and separator at the polling time of the transmission clock.
한편, 본 발명 기지국내 채널 카드와 IF 보드간 정합 방법중 IF 보드에서 다수개의 채널 카드로의 멀티-드롭 송신 데이터 전송 방법은, IF 보드내 제 2 시리얼 데이터 송신기가 디지털 결합 및 분리기가 전송 클럭의 라이징 시점에서 출력한 병렬 데이터를 전송 클럭의 폴링 시점에서 래치하는 제 21 단계;On the other hand, the multi-drop transmission data transmission method from the IF board to the plurality of channel cards in the matching method between the channel card in the base station and the IF board, the second serial data transmitter in the IF board, the digital combination and the separator is the transmission clock A twenty-first step of latching parallel data output at a rising time at a polling time of a transmission clock;
상기 제 2 시리얼 데이터 송신기가 그 병렬 데이터를 시리얼 데이터로 변환하는 제 22 단계;A twenty-second step of the second serial data transmitter converting the parallel data into serial data;
상기 제 2 시리얼 데이터 송신기가 해당 채널 카드의 어드레스 정보와 함께 그 시리얼 데이터를 고속 시리얼 멀티-드롭 버스를 통해 다수개의 채널 카드로 전송하는 제 23 단계;A twenty-third step, wherein the second serial data transmitter transmits the serial data along with the address information of the corresponding channel card to the plurality of channel cards via a high speed serial multi-drop bus;
상기 다수개의 채널 카드중 어드레스 정보와 일치하는 임의의 채널 카드내 제 1 시리얼 데이터 수신기가 상기 IF 보드내 제 2 시리얼 데이터 송신기로부터 시리얼 데이터를 수신받은 후 병렬 데이터로 변환하는 제 24 단계; 및A twenty-fourth step of receiving serial data from a second serial data transmitter in the IF board by a first serial data receiver in an arbitrary channel card that matches address information among the plurality of channel cards and converting the serial data into parallel data; And
상기 임의의 채널 카드내 제 1 시리얼 데이터 수신기가 전송 클럭의 폴링 시점에서 그 병렬 데이터를 복조기로 전송하는 제 25 단계로 이루어진 것을 특징으로 한다.And a twenty-fifth step in which the first serial data receiver in the arbitrary channel card transmits the parallel data to the demodulator at the time of polling of the transmission clock.
도 1은 본 발명의 일 실시예에 따른 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 장치의 구성을 나타낸 기능블록도,1 is a functional block diagram showing a configuration of a matching device between an IMT-2000 asynchronous base station channel card and an IF board according to an embodiment of the present invention;
도 2는 본 발명의 일 실시예에 따른 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 방법중 채널 카드에서 IF 보드로의 점대점 송신 데이터 전송 방법을 나타낸 동작 플로우챠트,2 is an operation flowchart showing a point-to-point transmission data transmission method from a channel card to an IF board in a matching method between an IMT-2000 asynchronous base station channel card and an IF board according to an embodiment of the present invention;
도 3은 도 2에 따른 채널 카드에서 IF 보드로의 점대점 송신 데이터 전송 방법을 설명하기 위한 점대점 송신 데이터와 클럭의 위상 관계를 나타낸 도면,3 is a view illustrating a phase relationship between point-to-point transmission data and a clock for explaining a method of transmitting point-to-point transmission data from a channel card to an IF board according to FIG. 2;
도 4는 본 발명의 일 실시예에 따른 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 방법중 IF 보드에서 다수개의 채널 카드로의 멀티-드롭 송신 데이터 전송 방법을 나타낸 동작 플로우챠트,4 is an operation flowchart illustrating a multi-drop transmission data transmission method from an IF board to a plurality of channel cards in an IMT-2000 asynchronous base station channel card and IF board matching method according to an embodiment of the present invention;
도 5는 도 4에 따른 IF 보드에서 채널 카드로의 멀티-드롭 송신 데이터 전송 방법을 설명하기 위한 멀티-드롭 송신 데이터와 클럭의 위상 관계를 나타낸 도면이다.FIG. 5 is a diagram illustrating a phase relationship between multi-drop transmission data and a clock for explaining a multi-drop transmission data transmission method from an IF board to a channel card according to FIG. 4.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 채널 카드 101 : 제 1 시리얼 데이터 송신기100: channel card 101: first serial data transmitter
102 : 제 1 시리얼 데이터 수신기 200 : IF 보드102: first serial data receiver 200: IF board
201 : 제 2 시리얼 데이터 송신기 202 : 제 2 시리얼 데이터 수신기201: second serial data transmitter 202: second serial data receiver
300 : 고속 시리얼 점대점 버스 400 : 고속 시리얼 멀티-드롭 버스300: high speed serial point-to-point bus 400: high speed serial multi-drop bus
이하, 본 발명의 일 실시예에 의한 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a matching device and method between an IMT-2000 asynchronous base station channel card and an IF board according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 의한 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 장치의 기능블록도로서, 본 발명의 일 실시예에 의한 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 장치는 제 1 시리얼 데이터 송신기(101), 및 제 1 시리얼 데이터 수신기(102)를 각각 구비한 다수개의 채널 카드(100); 제 2 시리얼 데이터 송신기(201), 및 제 2 시리얼 데이터 수신기(202)를 구비한 IF 보드(200); 고속 시리얼 점대점 버스(300); 및 고속 시리얼 멀티-드롭 버스(400)로 구성되어 있다.1 is a functional block diagram of an IMT-2000 asynchronous base station channel card and IF board matching device according to an embodiment of the present invention, IMT-2000 asynchronous base station channel card and IF board according to an embodiment of the present invention The inter-matching device includes a plurality of channel cards 100 each having a first serial data transmitter 101 and a first serial data receiver 102; An IF board 200 having a second serial data transmitter 201 and a second serial data receiver 202; High speed serial point-to-point bus 300; And a high speed serial multi-drop bus 400.
상기 다수개의 채널 카드(100)내에 각각 장착된 제 1 시리얼 데이터 송신기(101)는 변조기(1)로부터 병렬 데이터를 수신받으면 이를 시리얼 데이터로 변환한 후 상기 고속 시리얼 점대점 버스(300)를 통해 상기 IF 보드(200)내 제 2 시리얼 데이터 수신기(202)로 전송하는 역할을 하며, 네셔널(National)사의 "DS90CR285 칩(Chip)"을 사용하여 구현 가능하다.When the first serial data transmitter 101 mounted in the plurality of channel cards 100 receives parallel data from the modulator 1, the first serial data transmitter 101 converts the serial data into serial data and then converts the serial data into the serial data through the high speed serial point-to-point bus 300. It serves to transmit to the second serial data receiver 202 in the IF board 200, and can be implemented using National's "DS90CR285 chip".
또한, 상기 다수개의 채널 카드(100)내에 각각 장착된 제 1 시리얼 데이터 수신기(102)는 상기 IF 보드(200)내 제 2 시리얼 데이터 송신기(201)에서 어드레스(Address) 정보 및 시리얼 데이터를 상기 고속 시리얼 멀티-드롭 버스(400)를 통해 전송하면 그 어드레스 정보가 자신에 해당하는 어드레스인지 확인하고, 이후 자신에 해당하는 어드레스이면 그 시리얼 데이터를 수신받아 병렬 데이터로 변환한 후 복조기(2)로 전송하는 역할을 하며, 네셔널(National)사의 "DS92LV1210 칩"을 사용하여 구현 가능하다.In addition, the first serial data receiver 102 mounted in each of the plurality of channel cards 100 may transmit address information and serial data from the second serial data transmitter 201 in the IF board 200. When the data is transmitted through the serial multi-drop bus 400, it is checked whether the address information corresponds to its own address. If the address corresponds to its own address, the serial data is received, converted into parallel data, and then transmitted to the demodulator 2. It can be implemented using National's "DS92LV1210 chip".
한편, 상기 IF 보드(200)내에 장착된 제 2 시리얼 데이터 송신기(201)는 디지털 결합 및 분리기(3)로부터 병렬 데이터를 수신받으면 시리얼 데이터로 변환한 후 상기 고속 시리얼 멀티-드롭 버스(400)를 통해 상기 다수개의 채널 카드(100)중 임의의 채널카드(100)내 제 1 시리얼 데이터 수신기(101)로 전송하는 역할을 하며, 네셔널(National)사의 "DS92LV1021 칩"을 사용하여 구현 가능하다.On the other hand, when the second serial data transmitter 201 mounted in the IF board 200 receives parallel data from the digital combiner and separator 3, the second serial data transmitter 201 converts the serial data into serial data and then converts the high speed serial multi-drop bus 400. It transmits to the first serial data receiver 101 in any channel card 100 of the plurality of channel cards 100, and can be implemented using National's "DS92LV1021 chip".
또한, 상기 IF 보드(200)내에 장착된 제 2 시리얼 데이터 수신기(202)는 상기 다수개의 채널 카드(100)중 임의의 채널 카드(100)내 제 1 시리얼 데이터 송신기(102)에서 상기 고속 시리얼 점대점 버스(300)를 통해 시리얼 데이터를 전송하면 이를 수신받아 병렬 데이터로 변환한 후 상기 디지털 결합 및 분리기(3)로 전송하는 역할을 하며, 네셔널(National)사의 "DS90CR286 칩"을 사용하여 구현 가능하다.In addition, a second serial data receiver 202 mounted in the IF board 200 is connected to the high speed serial point at the first serial data transmitter 102 in any channel card 100 of the plurality of channel cards 100. When serial data is transmitted through the dot bus 300, it receives and converts the data into parallel data and transmits the data to the digital combiner and separator 3, which can be implemented using National's "DS90CR286 chip". Do.
한편, 상기 고속 시리얼 점대점 버스(300)는 상기 다수개의 채널 카드(100)내에 각각 장착된 제 1 시리얼 데이터 송신기(101)와 상기 IF 보드(200)내 제 2 시리얼 데이터 수신기(202)를 각각 점대점 방식으로 접속시키는 버스이다.Meanwhile, the high speed serial point-to-point bus 300 respectively connects the first serial data transmitter 101 mounted in the plurality of channel cards 100 and the second serial data receiver 202 in the IF board 200, respectively. A bus that connects in a point-to-point fashion.
또한, 상기 고속 시리얼 멀티-드롭 버스(400)는 상기 IF 보드(200)내 제 2 시리얼 데이터 송신기(201)와 상기 다수개의 채널 카드(100)내에 각각 장착된 제 1 시리얼 데이터 수신기(102)를 멀티-드롭 방식으로 접속시키는 버스이다.In addition, the high speed serial multi-drop bus 400 may include a second serial data transmitter 201 in the IF board 200 and a first serial data receiver 102 mounted in the plurality of channel cards 100, respectively. A bus that connects in a multi-drop fashion.
그러면, 상기와 같은 구성을 가지는 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 장치를 이용한 본 발명의 일 실시예에 의한 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 방법에 대해 설명하기로 한다.Next, a description will be given of a matching method between an IMT-2000 asynchronous base station channel card and an IF board according to an embodiment of the present invention using an IMT-2000 asynchronous base station channel card and an IF board matching device. Shall be.
먼저, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 방법중 채널 카드에서 IF 보드로의 점대점 송신 데이터 전송 방법에 대해 도 2, 도 3을 참조하여 설명하기로 한다.First, referring to FIGS. 2 and 3 for a method of transmitting point-to-point transmission data from a channel card to an IF board in a matching method between an IMT-2000 asynchronous base station channel card and an IF board according to an embodiment of the present invention. Let's explain.
최초로, 임의의 채널 카드(100)내 제 1 시리얼 데이터 송신기(101)는 도 3의 (a)에 도시된 바와 같이, 상기 변조기(1)가 전송 클럭(Chip*8)의 폴링(Falling) 시점에서 병렬 데이터를 출력하면 이를 전송 클럭(Chip*8)의 라이징(Rising) 시점에서 래치(Latch)한다(S11).Initially, the first serial data transmitter 101 in any channel card 100 is the time when the modulator 1 polls the transmit clock Chip * 8, as shown in FIG. When the parallel data is output from the latch, it is latched at the rising time of the transmission clock Chip * 8 (S11).
그런후, 상기 제 1 시리얼 데이터 송신기(101)는 그 병렬 데이터를 시리얼 데이터로 변환한다(S12).Then, the first serial data transmitter 101 converts the parallel data into serial data (S12).
이어서, 상기 임의의 채널 카드(100)내 제 1 시리얼 데이터 송신기(101)는 도 3의 (b)에 도시된 바와 같이, 그 시리얼 데이터를 클럭 아웃(CLKOUT)의 폴링 시점에서 상기 고속 시리얼 점대점 버스(300)를 통해 상기 IF 보드(200)내 제 2 시리얼 데이터 수신기(202)로 전송한다(S13).Subsequently, the first serial data transmitter 101 in the arbitrary channel card 100 transmits the serial data to the high speed serial point-to-point at the polling time of the clock out CLKOUT, as shown in FIG. It transmits to the second serial data receiver 202 in the IF board 200 through the bus 300 (S13).
그러면, 상기 IF 보드(200)내 제 2 시리얼 데이터 수신기(202)는 상기 임의의 채널 카드(100)내 제 1 시리얼 데이터 송신기(101)로부터 점대점 시리얼 데이터를 수신받은 후 병렬 데이터로 변환시킨다(S14).Then, the second serial data receiver 202 in the IF board 200 receives the point-to-point serial data from the first serial data transmitter 101 in the arbitrary channel card 100 and converts it into parallel data ( S14).
그런후, 상기 제 2 시리얼 데이터 수신기(202)는 도 3의 (c)에 도시된 바와 같이, 그 병렬 데이터를 전송 클럭(Chip*8)의 폴링 시점에서 상기 디지털 결합 및 분리기(3)로 전송한다(S15).Then, the second serial data receiver 202 transmits the parallel data to the digital combiner and separator 3 at the polling time of the transmit clock Chip * 8, as shown in FIG. (S15).
이어서, 상기 디지털 결합 및 분리기(3)는 도 3의 (c)에 도시된 바와 같이, 상기 제 2 시리얼 데이터 수신기(202)에서 전소한 병렬 데이터를 전송 클럭(Chip*8)의 라이징 시점에서 래치한다.Subsequently, the digital combiner and separator 3 latches parallel data burned down by the second serial data receiver 202 at the rising time of the transmission clock Chip * 8, as shown in FIG. do.
한편, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 비동기 기지국내 채널 카드와 IF 보드간 정합 방법중 IF 보드에서 다수개의 채널 카드로의 멀티-드롭 송신 데이터 전송 방법에 대해 도 4, 도 5를 참조하여 설명하기로 한다.Meanwhile, in the following, a multi-drop transmission data transmission method from an IF board to a plurality of channel cards among the IMT-2000 asynchronous base station channel card and IF board matching method according to an embodiment of the present invention is shown in FIGS. 4 and 5. This will be described with reference to.
먼저, 상기 IF 보드(200)내 제 2 시리얼 데이터 송신기(201)는 도 5의 (a)에 도시된 바와 같이, 상기 디지털 결합 및 분리기(3)가 전송 클럭(Chip*8)의 라이징 시점에서 병렬 데이터를 출력하면, 이를 전송 클럭(Chip*8)의 폴링 시점에서 래치한다(S21).First, as shown in (a) of FIG. 5, the second serial data transmitter 201 in the IF board 200 has the digital combiner and separator 3 at the rising point of the transmission clock Chip * 8. When parallel data is output, it is latched at the polling time point of the transmission clock Chip * 8 (S21).
그런후, 상기 제 2 시리얼 데이터 송신기(201)는 그 병렬 데이터를 시리얼 데이터로 변환한다(S22).Thereafter, the second serial data transmitter 201 converts the parallel data into serial data (S22).
이어서, 상기 제 2 시리얼 데이터 송신기(201)는 도 5의 (b)에 도시된 바와같이, 다수개의 채널 카드(100)중 자신이 현재 전송하고자 하는 해당 채널 카드(100)의 어드레스 정보와 함께 그 시리얼 데이터를 상기 고속 시리얼 멀티-드롭 버스(400)를 통해 다수개의 채널 카드(100)로 전송한다(S23).Subsequently, as shown in FIG. 5 (b), the second serial data transmitter 201 is connected with the address information of the corresponding channel card 100 to which the channel card 100 is currently transmitted. Serial data is transmitted to the plurality of channel cards 100 through the high speed serial multi-drop bus 400 (S23).
그러면, 상기 다수개의 채널 카드(100)중 어드레스 정보와 일치하는 임의의 채널 카드(100)내 제 1 시리얼 데이터 수신기(102)는 상기 IF 보드(200)내 제 2 시리얼 데이터 송신기(201)로부터 멀티-드롭 형태의 시리얼 데이터를 수신받은 후 병렬 데이터로 변환한다(S24).Then, the first serial data receiver 102 in any channel card 100 that matches the address information among the plurality of channel cards 100 is multiplied from the second serial data transmitter 201 in the IF board 200. -After receiving the serial data in the form of a drop and converts to parallel data (S24).
그런후, 상기 임의의 채널 카드(100)내 제 1 시리얼 데이터 수신기(102)는 도 5의 (c)에 도시된 바와 같이, 전송 클럭(Chip*8)의 폴링 시점에서 그 병렬 데이터를 상기 복조기(2)로 전송한다(S25).Thereafter, the first serial data receiver 102 in the arbitrary channel card 100 transmits the parallel data to the demodulator at the polling time of the transmit clock Chip * 8, as shown in FIG. Transfer to (2) (S25).
그러면, 상기 복조기(2)는 도 5의 (c)에 도시된 바와 같이, 상기 제 1 시리얼 데이터 수신기(102)에서 출력한 병렬 데이터를 전송 클럭(Chip*8)의 라이징 시점에서 래치한다.Then, the demodulator 2 latches parallel data output from the first serial data receiver 102 at the rising time of the transmission clock Chip * 8, as shown in FIG.
상술한 바와 같이 본 발명에 의한 기지국내 채널 카드와 IF 보드간 정합 장치 및 방법에 의하면, 다수개의 채널 카드에서 IF 보드로의 정합은 고속 시리얼 점대점 방식으로 구현해 주는 한편, IF 보드에서 다수개의 채널 카드로의 정합은 고속 시리얼 멀티-드롭 방식으로 구현해 줌으로써, 종래 병렬 버스를 이용할 때보다 경제성을 향상시킬 수 있을 뿐만 아니라 기술적으로는 동기 및 상호 간섭의 역효과도 없애줄 수 있다는 뛰어난 효과가 있다.As described above, according to the matching device and method between the channel card and the IF board in the base station according to the present invention, the matching from the plurality of channel cards to the IF board is implemented in a high-speed serial point-to-point method, while the plurality of channels in the IF board Card-to-card matching is a high-speed serial multi-drop approach that not only improves economics over conventional parallel buses, but also technically eliminates the adverse effects of synchronization and mutual interference.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000073747A KR100355295B1 (en) | 2000-12-06 | 2000-12-06 | Interface device and method between channel card and if board in bts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000073747A KR100355295B1 (en) | 2000-12-06 | 2000-12-06 | Interface device and method between channel card and if board in bts |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020044729A true KR20020044729A (en) | 2002-06-19 |
KR100355295B1 KR100355295B1 (en) | 2002-10-11 |
Family
ID=27679913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000073747A Expired - Fee Related KR100355295B1 (en) | 2000-12-06 | 2000-12-06 | Interface device and method between channel card and if board in bts |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100355295B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005011314A1 (en) * | 2003-07-24 | 2005-02-03 | Utstarcom Korea Limited | Method of designing a micro-bts |
KR100762655B1 (en) * | 2005-08-12 | 2007-10-01 | 삼성전자주식회사 | Apparatus and method for data transmission in communication system |
US8374120B2 (en) | 2007-01-09 | 2013-02-12 | Samsung Electronics Co., Ltd. | Base station apparatus based on switch fabric in broadband wireless communication system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440444B1 (en) * | 2001-11-06 | 2004-07-15 | 에스케이 텔레콤주식회사 | Method for Communication between Master and Slave in Basestation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100307404B1 (en) * | 1999-04-09 | 2001-09-26 | 박종섭 | Serial data combiner of channel card in radio port of the mobile communication system |
KR100304942B1 (en) * | 1999-06-29 | 2001-11-01 | 서평원 | Device for sending/receiving data between board in communication device and Method for sending/receiving data using the same |
KR20010059946A (en) * | 1999-12-30 | 2001-07-06 | 송문섭 | Apparatus for interfacing a channel card unit and diagnostic monitor interface unit in a radio port of a wireless local loop system |
KR100355287B1 (en) * | 2000-11-23 | 2002-10-11 | 주식회사 하이닉스반도체 | Method for downloading channel card using multicasting in bts system |
-
2000
- 2000-12-06 KR KR1020000073747A patent/KR100355295B1/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005011314A1 (en) * | 2003-07-24 | 2005-02-03 | Utstarcom Korea Limited | Method of designing a micro-bts |
KR100762655B1 (en) * | 2005-08-12 | 2007-10-01 | 삼성전자주식회사 | Apparatus and method for data transmission in communication system |
US8374120B2 (en) | 2007-01-09 | 2013-02-12 | Samsung Electronics Co., Ltd. | Base station apparatus based on switch fabric in broadband wireless communication system |
Also Published As
Publication number | Publication date |
---|---|
KR100355295B1 (en) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111736517A (en) | Synchronous acquisition and processing card system based on multichannel ADC and FPGA | |
JP3635001B2 (en) | Circuit for generating a synchronous clock | |
KR960003177A (en) | Self-time communication interface and digital data transmission method | |
US11902015B2 (en) | Multi-channel signal synchronization system, circuit, and method | |
US7031347B2 (en) | Data communication link | |
WO1985002311A1 (en) | Multimode data communication system | |
KR100355295B1 (en) | Interface device and method between channel card and if board in bts | |
KR20010015027A (en) | Transmission system, receiver, transmitter and interface device for interfacing a parallel system with a transceiver of the data-strobe type | |
CN112350795A (en) | Data transmission method and device, storage medium and electronic device | |
US6756926B2 (en) | Optical transmitter and code conversion circuit used therefor | |
CN115296968B (en) | Quadrature phase shift keying modulation system and method | |
CN112542193B (en) | FLASH memory of SPI interface for reading data at high speed | |
JPH11298459A (en) | High-speed transmission system and high-speed transmission device | |
CN211352181U (en) | Multichannel DA signal synchronizer based on FPGA | |
US20050007966A1 (en) | Apparatus with multi-lane serial link and method of the same | |
CN100568794C (en) | Sampling method and system for double-rate data sampling using half-frequency clock | |
KR200225202Y1 (en) | Signal converter of optical transmission equipment | |
KR100448088B1 (en) | Clock forwarding circuit | |
JP3574338B2 (en) | Synchronous multiplex transmission equipment | |
JP3574337B2 (en) | Synchronous multiplex transmission equipment | |
KR200314153Y1 (en) | Data parallel transmission device of ATM system | |
KR0126847B1 (en) | High speed signal connection device between modules | |
KR19990043119A (en) | Clock generator of data communication channel | |
JP2001285312A (en) | Long-distance data transmission system and ATM switch using it | |
JPH02226824A (en) | Phase adjustment circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001206 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020828 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020923 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20020924 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20050916 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20060919 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20060919 Start annual number: 5 End annual number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |