[go: up one dir, main page]

KR20020027520A - 에칭 공정용 측벽 폴리머 형성 가스 첨가제 - Google Patents

에칭 공정용 측벽 폴리머 형성 가스 첨가제 Download PDF

Info

Publication number
KR20020027520A
KR20020027520A KR1020027001501A KR20027001501A KR20020027520A KR 20020027520 A KR20020027520 A KR 20020027520A KR 1020027001501 A KR1020027001501 A KR 1020027001501A KR 20027001501 A KR20027001501 A KR 20027001501A KR 20020027520 A KR20020027520 A KR 20020027520A
Authority
KR
South Korea
Prior art keywords
gas
substrate
silicon
chamber
hbr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020027001501A
Other languages
English (en)
Inventor
윌리암스라네이
친제프리
트레보지트스케
릴쏠스텐비
날란패드마파니
바르가타마스
마스에르브
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20020027520A publication Critical patent/KR20020027520A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판 상의 실리콘 함유 재료로 된 에칭된 형상들의 조밀 영역 및 고립 영역에서 CD 마이크로로딩을 감소시키는 방법은 에천트 가스와 첨가 가스의 플라즈마를 사용한다. 일 측면에서, 에천트 가스는 플루오르가 없는 할로겐종들을 포함하고, 첨가 가스는 플루오르종들과 탄소종들, 또는 수소종들과 탄소종들을 포함한다.

Description

에칭 공정용 측벽 폴리머 형성 가스 첨가제 {SIDEWALL POLYMER FORMING GAS ADDITIVES FOR ETCHING PROCESSES}
배경
본 발명은 반도체 기판을 에칭하는 공정에 관한 것이다.
집적회로의 제조시에, 기판 상의 실리콘 함유 층들을 에칭하여 게이트, 비아, 콘택홀, 트렌치 및/또는 배선을 형성한다. 에칭된 영역은 후에 도전성 재료로 채워져 도전성 배선을 형성하거나, 게이트 구조인 경우에는 절연 재료로 채워진다. 그러한 실리콘 함유 재료들의 예는 실리콘 산화물, 실리콘 질화물, 폴리실리콘, 금속 실리사이드 및 단결정 실리콘을 포함한다. 또한, 기판은 다른 재료의 층들, 예를 들어, 금속 도전층, 절연층, 반사방지층 또는 확산층 등을 포함할 수도 있다.
통상의 에칭 공정에서는, 기판 전면에 포토레지스트, 또는 실리콘 산화물이나 실리콘 질화물 등의 하드 마스크층과 같은 에칭에 덜 민감한 재료로 이루어진 패터닝된 마스크를 형성한다. 그후, 공정 챔버 내에 기판을 위치시키고, 챔버 내에서 에천트 가스의 플라즈마에 의해 에칭한다. 이어서, 기판 상에 증착된 재료의 잔여물을 에칭한다. 그 잔여물의 조성은 사용되는 에천트 가스, 기판 재료, 및 마스크나 레지스트층의 조성에 의존한다. 이러한 에칭 공정이 도 1a 내지 도 1d에 개략적으로 도시되어 있다. 이 도면들은 단지 기판들의 예를 도시한 것으로, 본 발명의 범위를 한정하는 것은 아니다. 통상의 구성에서는, 도 1a에 도시된 바와 같이, 기판 (25) 은 실리콘 산화물층 등과 같은, 유전층 (26) 전면에 형성되는 도핑 또는 비도핑된 폴리실리콘층 (24) 전면에 형성된 금속 실리사이드층 (22) 을 포함한다. 기판 전면에 패터닝된 레지스트 형상 (28) 이 형성되어 에칭될 영역들을 정의한다. 도 1b는 에칭 후의 기판을 나타낸다. 다른 예로, 도 1c에는 얇은 실리콘 산화물층 (34) 전면에 형성된 마스크층 (32) 을 갖는 실리콘 기판 (34) 이 도시되어 있다. 도 1d는 에칭 후의 기판을 나타낸다. 기판의 층들은, 금속 실리사이드, 실리콘, 폴리실리콘, 실리콘 질화물, 또는 실리콘 산화물층들; Ti, TiN, Ta, TaN, W, WN 등의 확산 배리어 및/또는 접착촉진층; 알루미늄, 구리, 텅스텐, 및 그들의 합금을 포함하는 금속층; TiN, 실리콘 옥시나이트라이드 또는 유기 반사방지 물질로 된 반사방지층; 실리콘 산화물, 실리케이트 유리, PSG, BPSG, Si3N4및 TEOS 증착 유리로 된 유전층; 또는 기판 자체를 포함할 수도 있으며, 이들에 한정되지는 않는다.
그러한 기판을 에칭할 때의 문제점 중 하나는 CD 마이크로로딩 (critical dimension microloading) 이 발생한다는 것이다. CD 는 형상들의 전기적인 특성에 영향을 주는 에칭된 형상들의 미리 정해진 치수이다. 예를 들어, 금속 배선의 전기 저항은 그 높이 및 폭의 함수인 단면적에 비례한다. 에칭 기술의 발전에 따라 에칭된 형상의 치수가 점점 작아짐에 따라, 요구되는 전기 저항 레벨을 제공하기 위해 원하는 치수에 가능한 근접하도록 유지되어야 하는 CD 는 배선의 단면적이다. 특히, 도전 형상에 대해서는, 테이퍼된 단면적, 형상들 사이의 간격의 함수로서 변화하는 단면적 프로파일, 및 형상들의 프로파일에서의 다른 변화들은 바람직하지 않다. 통상, CD 의 측정은 에칭의 전이나 후에 기판의 탑-다운 SEM 을 사용하거나 다른 적절한 전기적인 측정 수단들에 의해 이루어진다. CD 마이크로로딩은 기판의 조밀 영역과 고립 영역 사이에서 CD 의 변화를 측정하는 것이다. 조밀 영역은 고밀도의 에칭된 형상들을 갖고, 고립 영역은 저밀도의 에칭된 형상들을 갖는다. 모든 에칭된 형상들이 균일한 CD 를 유지하도록 하기 위해서는, 기판에 걸쳐 CD 마이크로로딩 효과를 감소시키는 것이 중요하고 바람직하다.
종래의 방법으로 기판 상의 실리콘 함유층을 에칭하는 경우, 에칭되거나 스퍼터링된 실리콘종들이 가스종들과 결합하여 에칭된 형상의 측벽에 측벽 패시베이션층 (40) 을 형성하게 된다. 실리콘종들이 산소와 결합하는 경우, 실리콘 산화물을 포함하는 측벽 패시베이션층 (40) 을 형성하고, 이 패시베이션층 (40) 은 실리콘 함유층의 에칭 속도를 조절한다. 그러나, 종래의 공정들은 종종 에칭된 형상들의 프로파일을 테이퍼시키고, 또한 기판의 조밀 영역과 고립 영역에서 에칭된 형상들의 CD 마이크로로딩을 유발할 수도 있다. 이는 에칭된 형상들의 고립 영역 (단위 면적당 에칭된 형상들이 거의 없는 영역) 에서는 조밀 영역 (단위 면적당 에칭된 형상들이 더 많은 영역) 에서 보다 더 두꺼운 측벽 패시베이션층이 에칭된 형상들 상에 증착되는 경향이 있기 때문에 발생한다.
현재의 에칭 기술에서, 예를 들어, HBr 을 포함하는 에천트 가스; Cl2및 H2-O2를 사용하는 경우, 도 2a 및 2b 에 도시된 바와 같이, 주로 에칭된 실리콘의 백스퍼터링에 의해 프로파일 테이퍼링 및 CD 마이크로로딩이 발생하게 된다. 도 2a는 실리콘 함유 기판 (25) 에서 조밀 형상 부분을 나타내고, 도 2b는 에칭된 형상들이 상대적으로 고립되어 있는 기판 (25) 의 부분을 나타낸다. 기판 (25) 을 에칭함에 따라, 기판 상에서 플라즈마종들의 강력한 충돌에 의해 실리콘의 백스퍼터링이 발생한다. 백스퍼터링된 실리콘 (화살표 42 로 나타냄) 은 O2와 결합하여, 에칭된 형상들의 측벽에 실리콘 산화물 함유 패시베이션층 (40a, 40b) 으로서 SiO2를 형성한다. 도 2a 및 도 2b를 비교하면, 주로 에칭하는 형상들의 국부적인 구조와 그에 따른 노출된 실리콘 함유 재료의 상대적으로 낮아진 영역으로 인해, 조밀 영역에서의 에칭된 형상들 상의 패시베이션층 (40a) 은 고립 영역의 에칭된 형상들 상에 형성된 패시베이션층 (40b) 만큼 두껍지 않게 된다. 이러한 달라진 두께들은 기판에 걸쳐 과도한 프로파일 테이퍼링 및 CD 마이크로로딩의 원인이 된다.
도 3은 기판 상의 조밀 영역과 고립 영역에서 에칭된 형상의 프로파일이 테이퍼되는 것을 최소화하면서도 CD 마이크로로딩을 감소시키는 것의 어려움을 나타내는 에칭 시뮬레이션 모델이다. 좀더 등방성이거나 "화학적인" 에칭 공정을 사용함으로써, 기판의 조밀 영역 및 고립 영역에서 테이퍼링을 제로 (즉, 90도의 프로파일 각도) 까지 감소시킬 수 있으며 CD 마이크로로딩도 감소시킬 수 있다.등방성 에칭 공정에서, 에칭된 형상의 측벽을 통한 에칭 속도는 종래의 이방성 또는 덜 화학적인 에칭 공정에서보다 더 높다. 등방성 에칭 공정은 측벽 패시베이션층들과 반응하여 부분적으로 제거함으로써 기판의 일부 영역들에서 더 두꺼운 측벽 패시베이션층들의 두께를 감소시킨다. 그러나, 그러한 화학적 또는 등방성 에칭을 사용하면, 에칭이 측벽을 따라 더 높은 속도로 진행되므로, 에칭된 형상들이 더 좁고 얇은 프로파일을 갖게 된다는 문제가 있다. 따라서, 테이퍼링 및 CD 마이크로로딩은 낮아지게 하고 기판 상에서 요구되는 이방성 에칭은 높아지게 하는 것의 균형을 이루기가 어려워 진다.
그러므로, 에칭된 형상의 테이퍼링이 감소되고 기판에 걸쳐 CD 마이크로로딩이 감소되는, 실질적으로 이방성 에칭을 제공하는 에칭 공정이 요구되고 있다. 또한, 그러한 에칭 특성을 제공할 수 있는 장치도 요구되고 있다.
요약
상술한 문제점들이 본 발명에 의해 극복된다. 일 측면에서, 본 발명은 챔버 내에 실리콘 함유 재료를 갖는 기판을 위치시키는 단계, 및 챔버 내로 주입된 공정 가스로부터 플라즈마를 형성하는 단계를 포함하되, 공정 가스가 플루오르가 없는 할로겐종을 포함하는 에천트 가스와 플루오르종 및 탄소종을 함유하는 첨가 가스를 포함하는, 기판 상의 실리콘 함유 재료를 에칭하는 방법을 포함한다.
다른 측면에서, 기판 상의 실리콘 함유 재료를 에칭하는 방법은, 챔버 내에 실리콘 함유 재료를 갖는 기판을 위치시키는 단계, 및 HBr 과 HCl 중 하나 이상,Cl2와 HI 중 하나 이상, 및 플루오르카본 가스를 포함하는 공정 가스로부터 플라즈마를 형성하는 단계를 포함한다.
또 다른 측면에서, 실리콘 함유 재료를 포함하는 기판을 에칭하는 방법은, 챔버 내에 실리콘 함유 재료를 갖는 기판을 위치시키는 단계, 및 HBr, Cl2및 CF4을 포함하는 공정 가스로부터 플라즈마를 형성하는 단계를 포함한다.
또 다른 측면에서, 기판 상의 실리콘 함유 재료를 에칭하는 방법은, 챔버 내에 실리콘 함유 재료를 갖는 기판을 위치시키는 단계, 및 플루오르가 없는 할로겐종들을 포함하는 에천트 가스 및 탄소종들과 수소종들을 포함하는 첨가 가스를 포함하는 공정 가스로부터 플라즈마를 형성하는 단계를 포함한다.
또 다른 측면에서, 기판 상의 실리콘 함유 재료를 에칭하는 방법은 챔버 내에 실리콘 함유 재료를 갖는 기판을 위치시키는 단계, 및 HBr 과 HCl 중 하나 이상, Cl2와 HI 중 하나 이상, 및 CH4를 포함하는 공정 가스로부터 플라즈마를 형성하는 단계를 포함한다.
또 다른 측면에서, 실리콘 함유 재료를 포함하는 기판을 에칭하는 장치로서, 그 장치는 기판을 지지하는 지지대; 챔버에 공정 가스를 주입하기 위해 가스 유량 조절 밸브를 조절하는 제어기; 플루오르가 없는 할로겐종들을 포함하는 에천트 가스 및 플루오르종들과 탄소종들을 포함하는 첨가 가스를 포함하는 공정 가스; 공정 가스에 전압을 인가하여 기판을 처리하기 위한 플라즈마를 형성하는 플라즈마 발생기; 및 공정 가스를 배기하는 배기부를 구비한다.
도면
이하, 이러한 본 발명의 특징들 및 다른 특징들, 측면들 및 이점들을 본 발명의 일례를 나타낸 다음의 도면, 상세한 설명, 첨부된 청구범위를 참조하여 설명한다. 그 설명 및 도면들은 본 발명의 유형예들을 나타낸 것이지만, 각각의 유형들을 단지 특정 도면에 대해서가 아닌 전체로서 본 발명에서 사용할 수 있음은 명백하며, 본 발명은 이러한 유형들의 임의의 조합도 포함한다.
도 1a 및 1b (종래 기술) 는 각각 종래 기술의 다층 기판의 에칭 이전과 이후를 나타내는 개략 단면도로서, 종래 기술의 에칭 공정에 의해 형성된 실리콘계의 측벽 패시베이션층을 나타낸 것이다.
도 1c 및 1d (종래 기술) 는 각각 종래 기술의 마스크층을 갖는 기판의 에칭 이전과 이후를 나타내는 개략 단면도로서, 종래 기술의 에칭 공정에 의해 형성된 실리콘계 측벽 패시베이션층을 나타낸 것이다.
도 2a 및 도 2b 는 종래 기술의 에칭 방법을 사용하여, 각각 에칭된 형상들의 조밀 영역과 고립 영역 상에서 실리콘계 측벽 패시베이션이 증착된 것을 나타내는 개략 단면도이다.
도 3은 공정 파라미터의 함수로서 기판 상의 조밀 영역과 고립 영역의 CD 바이어스 및 CD 마이크로로딩 의존성을 나타내는 플롯이다.
도 4는 본 발명에 의한 에칭 장치의 일례를 나타내는 개략적인 측면도이다.
도 5a는 본 발명에 의한 공정에서 조밀 영역의 에칭된 형상들 상의 기상 매개 탄소 함유 측벽 패시베이션 증착물들의 증착을 나타내는 개략 단면도이다.
도 5b는 본 발명에 의한 공정에서 고립 영역의 에칭된 형상들 상의 기상 매개 탄소 함유 측벽 패시베이션 증착물들의 증착을 나타내는 개략 단면도이다.
도 6은 종래의 가스 조성 및 본 발명의 가스 조성에 의해 0.25 ㎛ 폴리 게이트들을 에칭하여 얻어진 CD 마이크로로딩 및 △CD 성능을 비교하는 플롯이다.
도 7은 본 발명에 의한 공정을 사용한 경우에 CD 마이크로로딩 대 CD 바이어스를 나타내는 플롯이다.
도 8은 다른 공정 파라미터들을 사용하는 공정 런에서 CF4첨가 가스의 유속과 가스압의 함수로서 조밀 영역 및 고립 영역에서의 에칭된 형상들에 대한 프로파일 각도, CD 마이크로로딩 및 △CD 의 플롯이다.
도 9는 CF4첨가 가스 유량 및 다른 소스 전력 레벨들에 대한 CD 마이크로로딩의 플롯이다.
설명
본 발명에 따라, 기판 (25) 을 에칭하기에 적합한 장치 (20) 는, 도 4에 개략적으로 도시된 바와 같이, 기판 (25) 을 처리하기 위한 공정 구역 (35) 을 한정하는 밀폐형 공정 챔버 (30) 를 구비한다. 로드락 운송 영역 (미도시) 은 낮은 압력으로 유지되어 기판 (25) 의 카세트를 수용한다. 여기에 도시된 장치 (20) 의 특정 실시예는 반도체 기판 (25) 의 처리에 적합한 것이나, 단지 본 발명을 설명하기 위한 것으로서, 본 발명의 범위를 한정하는 것은 아니다. 밀폐형 챔버 (30) 는 금속, 세라믹, 유리, 폴리머 및 복합 재료들을 포함하는 다양한 재료들 중어느 하나로 제조된 측벽 (45) 및 바닥벽 (50) 을 갖는다. 에칭 챔버 (30) 내에 정의된 공정 구역은 기판 (25) 의 주변 영역이며, 약 10,000 ㎝3이상의 부피를 포함하고, 평평하거나 또는 직사각형, 아치형, 원뿔형, 돔형 또는 다중반경 돔 형태인 천장 (55) 의 하부이다.
공정 가스는, 가스 유량 조절 밸브 (80) 를 조절하는 데 사용될 수 있는 종래의 컴퓨터 시스템 또는 다른 전자 하드웨어 등의 제어기 (75) 를 구비하는 가스 유량 조절 시스템 및 공정 가스원 (70) 을 구비하는 가스 분배 시스템 (65) 을 통하여 챔버 (30) 로 주입된다. 가스 분배 시스템 (65) 은 기판 (25) 둘레의 주변에 위치하는 가스 배출구 (85) (도시된 바와 같이) 또는 챔버 (30) 의 천장에 장착되고 그 내부에 배출구들을 갖는 샤워헤드 (미도시) 를 구비할 수 있다. 첨가 가스원 (200) 은 전기적으로 작동되는 밸브 (205) 를 통하여 챔버 (30) 에 첨가 가스를 공급한다. 소모된 공정 가스 및 에천트 생성물들은 챔버 (30) 내의 최소 압력을 약 10-3mTorr 정도로 할 수 있는 배기 시스템 (90, 통상 1000 ℓ/sec 의 러핑 펌프를 구비하는) 을 통하여 공정 챔버 (30) 로부터 배기된다. 배기 시스템 (90) 내에는 소모된 공정 가스의 흐름 및 챔버 (30) 내의 공정 가스 압력을 조절하기 위해 스로틀 밸브 (95) 가 제공된다. 펌핑 채널 (100) 은 챔버 (30) 외부로 가스들을 펌프하는 데 사용된다.
챔버의 공정 구역으로 전기장을 인가하는 플라즈마 발생기 (110) 를 사용하여, 챔버 (30) 에 주입된 공정 가스로부터 플라즈마를 발생한다. 적절한 플라즈마 발생기 (110) 는 기판 (25) 의 평면에 수직이며 공정 챔버 (30) 의 중심을 관통하여 연장하는 수직한 종축과 일치하는 중심축과 원 대칭을 이루는 하나 이상의 인덕터 코일로 구성되는 인덕터 안테나 (115) 를 구비한다. 인덕터 안테나 (115) 는 바람직하게는 1 내지 10 회, 좀더 바람직하게는 2 내지 6 회 감긴 솔레노이드 코일들을 구비한다. 여기서 참조된 미국특허출원 제 08/648,254 호에 기재되어 있는 바와 같이, 솔레노이드 코일들의 배열 및 수는 플라즈마와의 밀접한 결합으로 강한 유도 자속 결합을 제공하여 기판 (25) 과 인접한 플라즈마 구역 내의 플라즈마 밀도를 더 크게 하기 위해, 천장 (55) 근처에서 전류와 안테나 감은수의 바람직한 곱 (d/dt)(N ·I) 을 제공하도록 선택된다. 인덕터 안테나 (115) 가 돔 천장 (55) 근처에 위치하는 경우, 챔버 (30) 의 천장은 실리콘 산화물 또는 실리콘 등과 같이 RF 장에 투과성인 유전 재료를 구비한다. 공정 챔버 (30) 의 측벽 (45) 둘레를 둘러싸는 인덕터 코일 (115) 은, 이온 밀도가 인덕터 코일 (115) 근처에서 국부적인 이온화의 영향을 받고, 다중 반경 인덕터 코일이 반구 코일보다 기판 중심 (60) 에 더 근접하게 되므로, 기판 중심 (60) 의 상부에서 직접 플라즈마 이온 밀도를 증가시키는 "평평한" 돔 형태를 갖는 다중 반경 인덕터 코일인 것이 바람직하다.
또한, 영구 자석 또는 전자기 코일 등의 자기장 발생기가 플라즈마 구역에 자기장을 인가하는 데 사용되어 플라즈마의 밀도와 균일도를 증가시키는 자기 강화 반응기 (미도시) 를 사용하여 플라즈마 구역 내에 형성되는 플라즈마를 강화시킬 수도 있다. 바람직하게는, 여기서 참조되고 1989년 6월 27에 등록된 미국 특허제 4,842,683 호에 기재되어 있는 바와 같이, 자기장은 기판의 면에 평행하게 회전하는 자기장의 축을 갖는 회전 자기장을 포함한다. 챔버 내의 자기장은 플라즈마 내에 형성된 이온들의 밀도를 증가시킬 정도로 충분히 강해야 하며, CMOS 게이트 등의 형상에 차지업 (charge-up) 손상을 감소시킬 정도로 충분히 균일해야 한다. 일반적으로, 기판의 표면에서 측정되는 자기장은 약 500 Gauss 보다 작으며, 좀더 일반적으로는 약 10 내지 100 Gauss 정도, 가장 일반적으로는 약 10 내지 30 Gauss 정도이다.
인덕터 안테나 (115) 대신에 또는 그에 더하여, 플라즈마 이온들을 가속시키고 활성화시키기 위해 하나 이상의 공정 전극들 (미도시) 을 챔버 (30) 내에서 사용할 수도 있다. 통상, 공정 전극은 공정 챔버의 벽을 형성하는 제 1 전극 및 기판 하부의 제 2 전극을 구비한다. 2 개의 전극들은 공정 가스에 에너지를 용량성으로 결합시켜 플라즈마를 형성하는 에너지장을 형성하도록 서로 다른 전위로 유지되며, 또한 기판 (25) 쪽으로 플라즈마 이온들을 가속시키는 역할을 한다.
밀폐형 챔버 (30) 는 다른 기능을 갖는 하나 이상의 세라믹 표면들을 구비한다. 예를 들어, 일실시예에서, 공정 챔버의 벽 (45, 50, 55) 은 보론 탄화물, 보론 질화물, 실리콘, 실리콘 산화물, 실리콘 탄화물, 또는 실리콘 질화물 등의 세라믹 재료로 코팅되어, 특정 에천트 가스 혼합물에 의한 화학적인 부식으로부터 벽을 보호한다. 예를 들어, 챔버의 천장은 알루미늄 산화물을 구비할 수 있다. 그러한 세라믹 표면을 챔버가 함유하는 경우, 세라믹 표면과 반응하는 에칭 잔여물들은 제거하기 어려울 수도 있다. 예를 들어, 알루미늄 산화물 또는 알루미늄질화물의 표면이 산소 또는 수분에 노출되면 Al-OH-표면-작용기가 형성되고, 이는 에칭 잔여물들과 화학적으로 반응하여 챔버 표면 또는 구성 부품들 상에 강하게 부착되는 코팅을 형성하게 된다.
또 다른 공정 챔버 (30) 에 유용한 또 다른 세라믹 표면은 기판 (25) 을 수용하는 세라믹 표면 (140) 과, 정전척 (145) 으로 사용하기 위해, 세라믹 표면 (140) 하부의 전극 (125) 을 갖는 모노리스 세라믹 (135) 의 표면이다. 적절한 세라믹 재료로는, 알루미늄 산화물, 알루미늄 질화물, 보론 탄화물, 보론 질화물, 실리콘, 실리콘 산화물, 실리콘 탄화물, 실리콘 질화물, 및 티타늄 산화물 중 하나 이상을 포함한다. 전극 (125) 은 텅스텐, 탄탈륨 또는 몰리브덴 등의 도전성 금속으로 제조된다. 전압원 (165) 으로부터 DC 처킹 (chucking) 전압이 도전체 (150) 를 통하여 전극 (125) 에 인가되면, 정전척 (145) 은 세라믹 부재 (135) 의 수용면 (140) 에서 기판 (25) 을 정전기적으로 고정시키는 정전기적 전하를 발생한다.
에칭 & 세정 공정
다음으로, 기판 (25) 상의 하나 이상의 층들을 에칭하고, 동시에 에칭 챔버를 세정하기 위한 에칭 챔버 (30) 의 동작을 설명한다. 통상, 기판 (25) 은, 예를 들어, MOS 트랜지스터의 게이트 산화막으로 기능하는 실리콘 산화물의 하부층과, 텅스텐 실리사이드 및 하부의 폴리실리콘층들의 조합으로 이루어진 폴리사이드 상부층을 포함하는 복수의 층들을 갖는, 실리콘 또는 갈륨 아세나이드 웨이퍼 등의반도체 재료를 포함한다. 기판 (25) 상의 금속 실리사이드층은, 예를 들어, 텅스텐, 탄탈륨, 티타늄, 또는 몰리브덴 실리사이드를 포함한다. 폴리실리콘층은 금속 실리사이드층 하부에 그리고 실리콘 산화물층 상부에 존재한다. 기판 (25) 상에 포토레지스트, 또는 실리콘 산화물이나 실리콘 질화물 하드 마스크와 같은 패터닝된 마스크층을 형성한다. 마스크층 사이에서 기판 (25) 의 노출된 부분들을 에칭하여, 형상들, 예를 들어, MOS 트랜지스터용 게이트 전극을 제조하기 위한 콘택홀; 통상 게이트 전극으로서 사용되는 폴리사이드 배선 형상들; 절연 실리콘 산화물/질화물층에 의해 분리된 두개 이상의 도전층들을 전기적으로 접속시키는 데 사용되는 다층 금속 구조체들인 비아들을 형성한다. 다른 예로, 기판은 실리콘 (도핑되거나 도핑되지 않은) 기판 상의 실리콘 질화물층 또는 실리콘 산화물층을 포함한다.
본 발명의 공정을 수행하기 위해, 로봇 아암 (170) 을 사용하여 로드락 운송 챔버로부터 슬릿 밸브를 통하여 챔버 (30) 로 기판 (25) 을 운반한다. 리프트 핑거 어셈블리 (미도시) 는 척 (145) 으로부터 기판 (25) 을 들어올리거나 수용하기 위해 척 (145) 내의 리프트 핑거 개구부들을 통하여 연장하는 리프트 핑거들을 갖는다. 로봇 아암 (170) 은 척 (145) 의 표면 상부로 약 2 내지 5 ㎝ 정도 연장하는 공압 리프트 기구 (180) 에 의해 상승되는 리프트 핑거 (미도시) 의 단부에 기판 (25) 을 위치시킨다. 컴퓨터 시스템의 제어 하에서, 공압 기구는 정전척 (145) 상으로 기판 (25) 을 내려놓고, 척 내의 구멍들 (175) 을 통하여 헬륨을 공급하여 기판 (25) 의 온도를 조절한다.
기판을 에칭하기 위한 에천트 가스를 포함하는 공정 가스를 가스 배출구 (85) 를 통하여 챔버 (30) 로 주입하고, 통상 챔버 내의 가스는 약 0.1 내지 약 400 mTorr 범위의 압력으로 유지한다. 기판 (25) 상의 층들을 에칭하기 위한 적절한 에천트 가스들로는, 예를 들어, HCl, BCl3, HBr, Br2, Cl2, HI, CCl4, SiCl4, SF6, F, NF3, HF, CF3, CF4, CH3F, CHF3, C2H2F2, C2H4F6, C2F6, C3F8, C4F8, C2HF5, C4F10, CF2Cl2, CFCl3, O2, N2, He 및 그 혼합물들을 포함한다. 이 에천트 가스는 높은 에칭 속도 및 에칭될 특정 층에 대한 높은 에칭 선택비를 제공한다. 다층막들을 연속적으로 에칭하는 경우, 제 1 , 제 2 , 제 3 등...의 에천트 가스 혼합물들을 순차적으로 챔버에 주입하여 각각의 특정층을 에칭한다. 도 2를 참조하면, 플라즈마 발생기 (110) 를 사용하여 챔버 (30) 내에 에너지를 유도성 및/또는 용량성으로 결합시킴으로써 에천트 가스로부터 플라즈마를 생성한다.
실리콘 함유 재료를 에칭할 때, 에천트 가스는 원소의 형태 또는 화합물의 형태로 염소, 브롬 또는 요오드종들과 같은 할로겐종들을 포함하되, 플루오르종들은 함유하지 않는 것이 바람직하다. 예를 들어, 에천트 가스는 HBr, HCl, Cl2, HI, O2및 He-O2중 하나 이상을 포함하는 것이 바람직하다. 이러한 에천트 가스로는, 예를 들어, 실리콘, 폴리실리콘, 실리콘 산화물 및 실리콘 질화물 등의 실리콘 함유 재료를 에칭하는 데 바람직하다. 좀더 바람직하게는, 에천트 가스는 HBr, Cl2를 포함하며, 선택적으로 O2또는 He-O2를 포함하고, HBr 은 HCl 로 대체할 수 있으며, Cl2는 HI로 대체할 수 있다.
에칭된 형상의 측벽 상에 패시베이션 증착물들을 형성하기 위해, 공정 가스는 플루오르종들 및 탄소종들을 포함하는 첨가 가스를 더 포함한다. 플루오르 및 탄소종들을 포함하는 첨가 가스에 의해, 원소 또는 화합물 형태의 플루오르 또는 탄소 함유 가스가 된다. 공정 가스에 탄소종들 및 플루오르종들을 포함하는 첨가 가스를 첨가하여 기판을 에칭하는 경우에, 실리콘 함유 재료의 스퍼터링으로부터 발생하는 백스퍼터링 증착물 (42) 이 감소됨을 발견하였다. 이는 첨가 가스들이 플라즈마 내에서 분해되거나 이온화된 후 플루오르종들이 스퍼터링된 실리콘종들 (스퍼터링된 실리콘 함유 재료들로부터 발생된) 과 결합하여 CFx및 SFy종들을 생성하기 때문인 것으로 생각되었다. SFy종들은 챔버로부터 배기되는 휘발성종들이므로 기판의 측벽 상에 응축되거나 재증착되지 않는다. 첨가 가스 내의 플루오르종들은 스퍼터링된 실리콘과 결합하여 휘발성 SiFy를 형성하므로, 실리콘 산화물의 백스퍼터링을 억제한다. 그 결과, 측벽이 실리콘 산화물 함유 패시베이션층으로 코팅되지 않게 된다. 그러나, CFx종들은 HBr, HCl, HI 등의 에천트 가스의 수소와 결합하여 CHFx를 생성하며, 도 5a 및 5b에 도시된 바와 같이, CHFx막은 기판 상에 탄소계 측벽 패시베이션층 (340) 의 형태로 증착된다. 이러한 효과들은 다음에서 설명한다:
종래의 화학반응을 이용하는 경우
Sisputtered+ Ogas--> SixOy sidewall
SiOsputtered+ Ogas--> SixOy sidewall
첨가 가스 (CF 4 ) 화학반응을 이용하는 경우
CF4 gas+ Sisurface--> CFx gas+ SiFy gas
HBrgas--> H*+ Br*
CFx gas+ H*--> -[CHxFy]-sidewall
본 발명의 공정으로부터 얻어지는 이러한 기상계의 패시베이션 재료는 국부적인 구조 또는 기판의 다른 영역에서의 형상들의 밀도에 민감하지 않으므로, 그 결과 기판의 조밀 영역 및 고립 영역 모두에서 에칭된 형상들 상에 측벽 패시베이션층 (340) 이 균일하게 증착된다. 이는 기판에 전체에 걸쳐 CD 마이크로로딩 효과를 감소시키고, 에칭된 형상들의 좀더 복잡한 구조도 기판 상에 형성되도록 할 수 있다.
첨가 가스는 기판 상의 실리콘 함유 재료로부터의 실리콘 백스퍼터링을 억제하고, 백스퍼터링된 실리콘계의 측벽 패시베이션 재료를 대신하여 기상에 기반하는 탄소계 측벽 패시베이션을 제공한다. 첨가 가스는 CF4, CHF3등의 플루오르카본 가스, 또는 탄소종들이나 플루오르종들을 함유하는 다른 가스들을 포함한다. 탄소 및 플루오르의 다른 가스원들을 첨가 가스로 사용할 수도 있다. 예를 들어, CHF3, CH2F2, CH3F, C4F8, C2F6또는 다른 탄소 및 플루오르 함유 가스들을 사용할 수 있다. 또는, NF3, SF6, Cl2F, ClF2, 또는 SOF2등의 플루오르 함유 가스를, CF4의 가능한 대체물로서, CH4, C2H6, C2H4, C2H2, 등의 탄소 함유 가스와 혼합하여 사용할 수도 있다. 이러한 가스들은 단지 대표적인 가스들이며, 이러한 리스트가 모든 가스들을 포괄하는 것은 아니다.
또한, 공정 가스에 플루오르를 첨가하면, 플루오르가 백스퍼터링된 실리콘을 에칭하여 에칭된 형상의 측벽에 실리콘 산화물 함유층이 형성되는 것이 방지됨을 발견하였다. 이는 실리콘 산화물 함유층으로 인해 에칭된 측벽의 과도한 패시베이션도 방지한다. 이에 더하여, CFx가 수소와 혼합되면 탄소계 측벽 패시베이션 재료로 작용하는 CHFx가 형성됨을 발견하였다. 측벽 패시베이션 재료가 백스퍼터링의 결과로서가 아닌 기상으로 존재하므로, 측벽 패시베이션 재료는 조밀 영역 및 고립 영역 모두에서 에칭된 형상들 상에 동일하게 적용되어, 측벽 패시베이션 두께가 에칭된 형상들의 국부적인 밀도에 무관하게 된다. 이에 따라 CD 마이크로로딩도 감소한다.
본 발명의 또 다른 실시예에서, 공정 가스는 HBr (또는 대신에 HCl 또는 HI) 과 Cl2등의 에천트 가스, 및 CH4또는 다른 CxHy가스들과 같은 수소 및 탄소종들을 포함하는 첨가 가스를 포함한다. 이 공정에서, 할로겐 가스들은 실리콘 함유 재료를 등방성으로 에칭한다. SiO2계 백스퍼터링 측벽 패시베이션층이 형성되지 않으므로, 공정 가스에 플루오르 함유 가스들을 첨가하여 스퍼터링된 측벽 재료의 형성을 억제할 필요도 없어진다. CH4등의 탄화수소 가스는 플라즈마 내에서 부분적으로 분해되어 탄소-폴리머계 측벽 패시베이션을 제공한다. 가스 내에 많은 양의 자유 탄소를 제공하기 위해, 탄화수소 가스의 일반적인 화학식은 CxHy이고 x 와 y 의 비는 1:4 인 것이 바람직하다. 탄화수소 가스가 분해되어 플라즈마 내에서 자유 탄소 및 수소 함유종들을 형성하기 때문에, 이 첨가 가스는 기상에 기반하는 패시베이션 공정을 제공한다. 탄화수소 가스종들과 그들의 반응 생성물들은 실리콘 함유 재료의 새롭게 에칭된 형상들 상에 탄소계의 패시베이션층으로 증착된다. 패시베이션층이 주로 탄소와 종래의 백스퍼터링된 실리콘 산화물계층과 같은 무기 반응억제층과 상반되는 다른 유기 재료들로 구성되므로, 유기 패시베이션층은 후속의 플라즈마 스트립 공정에 의해 용이하게 제거할 수 있다.
도 6은 종래 방법 및 본 발명에 의해 처리된 기판에 대한 CD 마이크로로딩과 델타 CD 결과를 비교하는 그래프이다. 종래 기술의 방법에 의해 에칭된 기판에 대한 CD 마이크로로딩은 약 5 내지 약 55 nm 정도로 약 25 nm 의 평균치를 갖고 있어, 훨씬 더 높음을 알 수 있다. 이에 반하여 본 발명에 의해 에칭된 기판의 CD 마이크로로딩은 약 -10 내지 20 nm 로 약 0 의 평균치를 갖고 있어, 훨씬 더 낮다. 이와 같이 종래 기술에 비해 CD 마이크로로딩에서 크게 향상된 것은 예상하지 못했던 놀라운 것이다. 델타 CD 바이어스도 약 0 내지 약 25 (몇개의 데이타 점들은 더 높다) 정도로 약 15의 평균치를 갖고 있어, 제로에 더 가까우며,반면에 종래 기술에 의한 기판에서의 델타 CD 는 약 -20 내지 약 -60 정도로 약 -20의 평균치를 갖고 있음을 알 수 있다. 또한, CF4를 에천트 가스에 첨가한 경우에 CD 마이크로로딩이 종래 기술에서보다 더 낮은 속도로 증가하는 것으로 나타났다. 이러한 데이터 점들은 실리콘 웨이퍼 상의 폴리실리콘층으로 0.25 ㎛ 게이트 라인을 에칭함으로써 얻어진 것이다. 소스 전력, 바이어스 전력, 가스압력 및 가스 유량 등의 공정 파라미터들을 변화시켜 이러한 변수들의 함수로서 CD 의 변화를 판별하였다.
또한, 도 7은 에천트 가스에 CF4을 첨가한 결과인 기상 패시베이션이 기판 상의 에칭된 형상들이 조밀하게 분포된 영역에서 낮은 CD 마이크로로딩 및 낮은 CD 바이어스 값들을 제공하고 있음을 보여준다. 타원형 영역 (345) 에 속하는 밀접하게 모여있는 값들은 에칭 공정의 양호한 재현성을 나타내는 것이다. 다시 말하면, 그 결과들은 공정 파라미터 매트릭스의 변화에 대한 CD 의 응답을 나타낸다.
본 공정의 일례로서, 폴리실리콘층을 갖는 기판 (25) 은 HBr, Cl2, CF4및 선택적으로 O2또는 He-O2를 포함하는 공정 가스의 플라즈마에 의해 에칭된다. 상술한 바와 같이 가스상의 구성성분들의 부피 유량비 및 공정 조건은 실리콘 백스퍼터링을 억제하고 기상 탄소계 측벽 패시베이션을 유발하도록 선택된다. 이 예에서, Cl2대 HBr의 부피 유량비는 약 5:1 내지 약 1:6 이고, 좀더 바람직하게는 약1:2 내지 약 1:6 이고, 가장 바람직하게는 약 1:3 이다. He-O2대 Cl2의 부피 유량비는 약 0 내지 약 1:20 이고, 좀더 바람직하게는 약 1:3 내지 약 1:13이고, 가장 바람직하게는 약 1:5 이다. CH4대 (HBr + Cl2 + He-O2) 의 부피 유량비는 약 1:4 내지 약 1:20 이고, 좀더 바람직하게는 약 1:5 내지 약 1:10 이고, 가장 바람직하게는 약 1:8이다. 챔버 압력은 약 2 mTorr 내지 약 10 mTorr, 좀더 바람직하게는 약 4 mTorr 내지 약 8 mTorr, 가장 바람직하게는 약 4 mTorr 가 되도록 선택될 수 있다. 소스 전력은 약 400 W 내지 약 3000 W, 좀더 바람직하게는 약 400 W 내지 약 700 W, 가장 바람직하게는 약 490 W 일 수 있다. 바이어스 전력 대 소스 전력의 비는 약 1:3 내지 약 1:14, 좀더 바람직하게는 약 1:6 내지 약 1:10, 가장 바람직하게는 약 1:7 의 범위일 수 있다.
표 1은 다른 공정 파라미터들을 사용하는 18 개의 다른 런들을 갖는 전체 팩토리얼 (factorial) 매트릭스를 나타낸다. 파라미터들을 적절히 선택할 경우, 균일도 (최우측 열) 가 급격히 향상되고 있음을 알 수 있다. 또한, 표는 공정 파라미터들의 작은 조절에 의해 유발되는 변화에 대한 평가를 제공한다.
표 1
도 8은 압력과 CF4유량을 변화시켜 얻어진 기판의 조밀 영역 및 고립 영역에서 측정된 프로파일 각도, CD 마이크로로딩값, 델타 CD 바이어스값의 플롯이다. 이러한 예들에서, 소스 전력 대 바이어스 전력 레벨의 비는 7 이었고, HBr 대 Cl2의 부피 유량비는 3 이었다. 많은 결과들이 양호했으며, 특히 원으로 표시한 영역 (300) 은 CD 바이어스와 CD 마이크로로딩이 낮고, 조밀 영역 및 고립 영역에서의 에칭된 형상들의 프로파일 각도가 거의 90 도이므로, 에칭된 형상들에 대해 최적의 결과들을 나타냈다.
도 9는 CF4의 유량과 증가하는 소스 전력 레벨의 함수로서의 CD 마이크로로딩의 플롯이다. 이 예들에서, 압력은 4 mTorr, HBr/Cl2의 유량의 비는 3; RF 바이어스 전력은 70 W 로 공정 조건들을 설정하였다. 소스 전력 레벨은 490 내지 700 W 로 변화시켰다. CF4의 유량이 낮을 때는, CD 마이크로로딩이 소스 전력이 증가함에 따라 증가하고 있음을 알 수 있다. CF4의 유량이 더 높을 때는, 반대 현상이 나타난다. 전체적으로, CD 마이크로로딩 결과는 CF4가 공정 가스에 첨가한 공정에서 더 우수하다. 18 회의 런 중에서 16 회는 10 nm 보다 작아야 하는 CD 마이크로로딩의 요구에 충족하였다. 종래의 경우와 CF4를 첨가한 화학 반응 모두에서, CD 바이어스가 감소할수록 CD 마이크로로딩도 감소한다. 그러나, CF4가 첨가된 화학 반응의 경우 그 감소량이 현저하게 약해진다.
본 에칭 공정은 실리콘 재료를 포함하는 기판에서 형상들을 에칭할 때 에칭 특성을 형저하게 향상시키고, CD 마이크로로딩 효과를 감소시키고, CD 바이어스를 감소시킨다. 이러한 복합적인 효과들은 기판 상의 실리콘 함유 재료를 에칭할 때 특히 얻기 어려운 것이다.
본 발명은 바람직한 실시예를 참조하여 상세하게 설명하였지만, 다른 예들도 가능하다. 예를 들면, 플라즈마는 마이크로웨이브 소스를 사용하여 형성할 수도 있다. 따라서, 첨부된 청구범위는 여기에 포함된 바람직한 실시예들의 설명으로 한정해서는 안된다.

Claims (36)

  1. 기판 상의 실리콘 함유 재료의 에칭 방법으로서,
    (a) 상기 실리콘 함유 재료를 갖는 상기 기판을 챔버 내에 위치시키는 단계; 및
    (b) 상기 챔버에 주입된 공정 가스로부터 플라즈마를 형성하는 단계를 포함하되,
    상기 공정 가스는 플루오르가 없는 할로겐종들을 포함하는 에천트 가스 및 플루오르종들과 탄소종들을 포함하는 첨가 가스를 포함하는 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 에천트 가스 대 상기 첨가 가스의 부피 유량비는, 탄소계 패시베이션 재료로 에칭된 형상들을 보호하면서 상기 기판 상의 상기 실리콘 함유 재료에서 형상들을 에칭하도록 선택되는 것을 특징으로 하는 에칭 방법.
  3. 제 1 항에 있어서,
    상기 에천트 가스 대 상기 첨가 가스의 부피 유량비는 에칭된 형상들의 CD (critical dimension) 마이크로로딩을 약 10 nm 보다 작게 감소시키도록 선택되는 것을 특징으로 하는 에칭 방법.
  4. 제 1 항에 있어서,
    상기 에천트 가스 대 상기 첨가 가스의 부피 유량비는 약 10 nm 보다 작은 CD 바이어스를 제공하도록 선택되는 것을 특징으로 하는 에칭 방법.
  5. 제 1 항에 있어서,
    상기 첨가 가스 대 에칭 가스의 부피 유량비는 약 1:4 내지 약 1:20 인 것을 특징으로 하는 에칭 방법.
  6. 제 1 항에 있어서,
    상기 에천트 가스는 HBr, HCl, Cl2, HI, O2및 He-O2중 하나 이상을 포함하는 것을 특징으로 하는 에칭 방법.
  7. 제 6 항에 있어서,
    상기 에천트 가스는 HBr 또는 HCl 을 포함하는 것을 특징으로 하는 에칭 방법.
  8. 제 1 항에 있어서,
    상기 첨가 가스는 플루오르카본 가스인 것을 특징으로 하는 에칭 방법.
  9. 제 8 항에 있어서,
    상기 플루오르카본 가스는 CF4, CHF3, CH2F2, CH3F, C4F8또는 C2F6를 포함하는 것을 특징으로 하는 에칭 방법.
  10. 제 1 항에 있어서,
    상기 첨가 가스는 플루오르 함유 가스 및 탄소 함유 가스를 포함하는 것을 특징으로 하는 에칭 방법.
  11. 제 11 항에 있어서,
    상기 플루오르 함유 가스는 NF3, SF6, Cl2F, ClF2또는 SOF2중 하나 이상을 포함하고, 상기 탄소 함유 가스는 CH4, C2H6, C2H4또는 C2H2중 하나 이상을 포함하는 것을 특징으로 하는 에칭 방법.
  12. 제 1 항에 있어서,
    상기 공정 가스는 HBr, Cl2및 CF4를 포함하는 것을 특징으로 하는 에칭 방법.
  13. 제 1 항에 있어서,
    상기 기판은 폴리실리콘, 금속 실리사이드, 실리콘 질화물, 단결정 실리콘 또는 실리콘 산화물을 포함하는 것을 특징으로 하는 에칭 방법.
  14. 기판 상의 실리콘 함유 재료의 에칭 방법으로서,
    (a) 상기 실리콘 함유 재료를 갖는 상기 기판을 챔버 내에 위치시키는 단계; 및
    (b) 상기 챔버에 주입된 공정 가스로부터 플라즈마를 형성하는 단계를 포함하되,
    상기 공정 가스는 HBr 과 HCl 중 하나 이상; Cl2와 HI 중 하나 이상; 및 플루오르카본 가스를 포함하는 것을 특징으로 하는 에칭 방법.
  15. 제 14 항에 있어서,
    상기 플루오르카본 가스 대 상기 다른 가스들의 부피 유량비는 약 1:4 내지 약 1:20 인 것을 특징으로 하는 에칭 방법.
  16. 제 14 항에 있어서,
    상기 부피 유량비는 약 1:5 내지 약 1:10 인 것을 특징으로 하는 에칭 방법.
  17. 실리콘 함유 재료를 포함하는 기판의 에칭 방법으로서,
    (a) 상기 실리콘 함유 재료를 갖는 상기 기판을 챔버 내에 위치시키는 단계; 및
    (b) 상기 챔버에 주입된 공정 가스로부터 플라즈마를 형성하는 단계를 포함하되,
    상기 공정 가스는 HBr, Cl2및 CF4을 포함하는 것을 특징으로 하는 에칭 방법.
  18. 제 17 항에 있어서,
    상기 공정 가스는 O2또는 He-O2를 더 포함하는 것을 특징으로 하는 에칭 방법.
  19. 제 17 항에 있어서,
    상기 Cl2대 상기 HBr 의 부피 유량비는 약 5:1 내지 약 1:6 인 것을 특징으로 하는 에칭 방법.
  20. 제 17 항에 있어서,
    상기 Cl2대 상기 HBr 의 부피 유량비는 약 1:2 내지 약 1:6 인 것을 특징으로 하는 에칭 방법.
  21. 제 17 항에 있어서,
    상기 O2또는 He-O2대 상기 Cl2의 부피 유량비는 약 1:3 내지 약 1:13 인 것을 특징으로 하는 에칭 방법.
  22. 제 17 항에 있어서,
    상기 CF4대 상기 HBr 과 Cl2의 부피 유량비는 약 1:4 내지 약 1:20 인 것을 특징으로 하는 에칭 방법.
  23. 제 17 항에 있어서,
    상기 CF4대 상기 HBr 과 Cl2의 부피 유량비는 약 1:8 이고, 상기 Cl2대 상기 HBr 의 부피 유량비는 약 1:3 이고, 챔버 압력은 약 490 W 이고, 바이어스 전력 대 소스 전력의 비는 약 1:7 인 것을 특징으로 하는 에칭 방법.
  24. 기판 상의 실리콘 함유 재료를 에칭하는 방법으로서,
    (a) 상기 실리콘 함유 재료를 갖는 상기 기판을 챔버 내에 위치시키는 단계; 및
    (b) 상기 챔버에 주입된 공정 가스로부터 플라즈마를 형성하는 단계를 포함하되,
    상기 공정 가스는 플루오르가 없는 할로겐종들을 포함하는 에천트 가스 및탄소종들 및 수소종들을 포함하는 첨가 가스를 포함하는 것을 특징으로 하는 에칭 방법.
  25. 제 24 항에 있어서,
    상기 에천트 가스 대 상기 첨가 가스의 부피 유량비는, 탄소계 패시베이션 재료로 에칭된 형상들을 보호하면서 상기 기판 상의 상기 실리콘 함유 재료에서 형상들을 에칭하도록 선택되는 것을 특징으로 하는 에칭 방법.
  26. 제 24 항에 있어서,
    상기 에천트 가스 대 상기 첨가 가스의 부피 유량비는 상기 기판에 걸쳐 에칭된 형상들의 CD 마이크로로딩을 감소시키도록 선택되는 것을 특징으로 하는 에칭 방법.
  27. 제 24 항에 있어서,
    상기 첨가 가스 대 상기 에칭 가스의 부피 유량비는 약 1:4 내지 약 1:20 인 것을 특징으로 하는 에칭 방법.
  28. 제 24 항에 있어서,
    상기 에천트 가스는 HBr, HCl, Cl2, HI, O2또는 He-O2중 하나 이상을 포함하는 것을 특징으로 하는 에칭 방법.
  29. 제 28 항에 있어서,
    상기 에천트 가스는 HBr 또는 HCl 을 포함하는 것을 특징으로 하는 에칭 방법.
  30. 제 24 항에 있어서,
    상기 첨가 가스는 약 1:4 의 비로 탄소종들 및 수소종들을 포함하는 것을 특징으로 하는 에칭 방법.
  31. 제 30 항에 있어서,
    상기 첨가 가스는 CF4를 포함하는 것을 특징으로 하는 에칭 방법.
  32. 제 24 항에 있어서,
    상기 기판은 폴리실리콘, 금속 실리사이드, 실리콘 질화물, 단결정 실리콘 또는 실리콘 산화물을 포함하는 것을 특징으로 하는 에칭 방법.
  33. 기판 상의 실리콘 함유 재료의 에칭 방법으로서,
    (a) 상기 실리콘 함유 재료를 갖는 상기 기판을 챔버 내에 위치시키는 단계;및
    (b) 상기 챔버에 주입된 공정 가스로부터 플라즈마를 형성하는 단계를 포함하되,
    상기 공정 가스는 HBr 과 HCl 중 하나 이상; Cl2와 HI 중 하나 이상; 및 CH4을 포함하는 것을 특징으로 하는 에칭 방법.
  34. 제 33 항에 있어서,
    상기 첨가 가스 대 상기 다른 가스들의 부피 유량비는 약 1:4 내지 약 1:20 인 것을 특징으로 하는 에칭 방법.
  35. 제 34 항에 있어서,
    상기 부피 유량비는 약 1:5 내지 약 1:10 인 것을 특징으로 하는 에칭 방법.
  36. 실리콘 함유 재료를 포함하는 기판을 에칭하는 장치로서,
    (a) 상기 기판을 지지하는 지지대;
    (b) 상기 챔버에 플루오르가 없는 할로겐종들을 포함하는 에천트 가스 및 플루오르종들과 탄소종들을 포함하는 첨가 가스를 포함하는 공정 가스를 주입하기 위해 가스 유량 조절 밸브를 조절하는 제어기;
    (c) 상기 공정 가스에 전압을 인가하여 상기 기판을 처리하기 위한 플라즈마를 형성하는 플라즈마 발생기; 및
    (d) 상기 공정 가스를 배기하는 배기부를 구비하는 것을 특징으로 하는 에칭용 장치.
KR1020027001501A 1999-08-03 2000-08-03 에칭 공정용 측벽 폴리머 형성 가스 첨가제 Withdrawn KR20020027520A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/366,509 US6583065B1 (en) 1999-08-03 1999-08-03 Sidewall polymer forming gas additives for etching processes
US09/366,509 1999-08-03
PCT/US2000/021456 WO2001009934A1 (en) 1999-08-03 2000-08-03 Sidewall polymer forming gas additives for etching processes

Publications (1)

Publication Number Publication Date
KR20020027520A true KR20020027520A (ko) 2002-04-13

Family

ID=23443322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027001501A Withdrawn KR20020027520A (ko) 1999-08-03 2000-08-03 에칭 공정용 측벽 폴리머 형성 가스 첨가제

Country Status (6)

Country Link
US (1) US6583065B1 (ko)
EP (1) EP1208588A1 (ko)
JP (1) JP2003506866A (ko)
KR (1) KR20020027520A (ko)
TW (1) TW473864B (ko)
WO (1) WO2001009934A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022075A (ko) * 2015-08-19 2017-03-02 삼성전자주식회사 반도체 장치의 제조 방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383300B1 (en) * 1998-11-27 2002-05-07 Tokyo Electron Ltd. Heat treatment apparatus and cleaning method of the same
KR100603844B1 (ko) * 1999-08-26 2006-07-24 엘지.필립스 엘시디 주식회사 액정표시소자의 화소전극의 제조방법.
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
US7125496B2 (en) * 2001-06-28 2006-10-24 Hynix Semiconductor Inc. Etching method using photoresist etch barrier
US6960416B2 (en) 2002-03-01 2005-11-01 Applied Materials, Inc. Method and apparatus for controlling etch processes during fabrication of semiconductor devices
US7225047B2 (en) 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US20040072081A1 (en) * 2002-05-14 2004-04-15 Coleman Thomas P. Methods for etching photolithographic reticles
US6924088B2 (en) * 2002-06-20 2005-08-02 Applied Materials, Inc. Method and system for realtime CD microloading control
US6875559B2 (en) * 2002-08-29 2005-04-05 Micron Technology, Inc. Method of etching materials patterned with a single layer 193nm resist
US6886573B2 (en) * 2002-09-06 2005-05-03 Air Products And Chemicals, Inc. Plasma cleaning gas with lower global warming potential than SF6
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US7622051B1 (en) * 2003-03-27 2009-11-24 Lam Research Corporation Methods for critical dimension control during plasma etching
US6911399B2 (en) 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
US7291550B2 (en) * 2004-02-13 2007-11-06 Chartered Semiconductor Manufacturing Ltd. Method to form a contact hole
JP2005276931A (ja) * 2004-03-23 2005-10-06 Toshiba Corp 半導体装置およびその製造方法
EP1800334A4 (en) * 2004-10-08 2012-07-04 Silverbrook Res Pty Ltd METHOD FOR REMOVING POLYMER COATING FROM AN ATROUATED TRACK
US7601272B2 (en) 2005-01-08 2009-10-13 Applied Materials, Inc. Method and apparatus for integrating metrology with etch processing
US20060154388A1 (en) 2005-01-08 2006-07-13 Richard Lewington Integrated metrology chamber for transparent substrates
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
KR101251995B1 (ko) * 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
JP4865373B2 (ja) * 2006-03-17 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
US8187483B2 (en) * 2006-08-11 2012-05-29 Jason Plumhoff Method to minimize CD etch bias
US20080045030A1 (en) * 2006-08-15 2008-02-21 Shigeru Tahara Substrate processing method, substrate processing system and storage medium
KR100843204B1 (ko) 2006-09-14 2008-07-02 삼성전자주식회사 반도체 소자의 식각방법 및 이를 이용한 반도체 소자의제조방법
US20080070411A1 (en) * 2006-09-20 2008-03-20 John Ghekiere Methods for uniformly etching films on a semiconductor wafer
US8895681B2 (en) * 2006-12-21 2014-11-25 E I Du Pont De Nemours And Company Processes for preparing low molecular weight hexafluoropropylene-olefin cotelomers
JP5119696B2 (ja) * 2007-03-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置の製造方法
US20090043646A1 (en) * 2007-08-06 2009-02-12 International Business Machines Corporation System and Method for the Automated Capture and Clustering of User Activities
US7704849B2 (en) * 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
JP5235596B2 (ja) * 2008-10-15 2013-07-10 東京エレクトロン株式会社 Ｓｉエッチング方法
US8232171B2 (en) * 2009-09-17 2012-07-31 International Business Machines Corporation Structure with isotropic silicon recess profile in nanoscale dimensions
JP6243722B2 (ja) 2013-12-10 2017-12-06 東京エレクトロン株式会社 エッチング処理方法
KR101623654B1 (ko) * 2014-11-25 2016-05-23 아주대학교산학협력단 플라즈마 가스를 사용한 실리콘 기판 식각방법
JP6411246B2 (ja) 2015-03-09 2018-10-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211601A (en) * 1978-07-31 1980-07-08 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US5112435A (en) 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
DE3752259T2 (de) * 1986-12-19 1999-10-14 Applied Materials Bromine-Ätzverfahren für Silizium
US5147500A (en) * 1987-07-31 1992-09-15 Hitachi, Ltd. Dry etching method
JP3729869B2 (ja) 1990-09-28 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JPH04298035A (ja) * 1991-03-27 1992-10-21 Sumitomo Metal Ind Ltd プラズマエッチング方法
US5423945A (en) * 1992-09-08 1995-06-13 Applied Materials, Inc. Selectivity for etching an oxide over a nitride
JP3215151B2 (ja) * 1992-03-04 2001-10-02 株式会社東芝 ドライエッチング方法
US5445712A (en) * 1992-03-25 1995-08-29 Sony Corporation Dry etching method
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
US5880037A (en) * 1992-09-08 1999-03-09 Applied Materials, Inc. Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
JP3271359B2 (ja) * 1993-02-25 2002-04-02 ソニー株式会社 ドライエッチング方法
JP3252518B2 (ja) * 1993-03-19 2002-02-04 ソニー株式会社 ドライエッチング方法
JPH06283477A (ja) 1993-03-25 1994-10-07 Nippon Steel Corp 半導体装置の製造方法
JP3271373B2 (ja) * 1993-06-21 2002-04-02 松下電器産業株式会社 ドライエッチング方法
JPH07263415A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP3529849B2 (ja) * 1994-05-23 2004-05-24 富士通株式会社 半導体装置の製造方法
US5525552A (en) 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
KR100230981B1 (ko) 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US5807789A (en) 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US5872061A (en) * 1997-10-27 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etch method for forming residue free fluorine containing plasma etched layers
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JPH11162941A (ja) 1997-11-28 1999-06-18 Nec Corp ドライエッチング方法
US5994229A (en) * 1998-01-12 1999-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Achievement of top rounding in shallow trench etch
US6020246A (en) * 1998-03-13 2000-02-01 National Semiconductor Corporation Forming a self-aligned epitaxial base bipolar transistor
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022075A (ko) * 2015-08-19 2017-03-02 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US6583065B1 (en) 2003-06-24
JP2003506866A (ja) 2003-02-18
EP1208588A1 (en) 2002-05-29
WO2001009934A1 (en) 2001-02-08
TW473864B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
KR20020027520A (ko) 에칭 공정용 측벽 폴리머 형성 가스 첨가제
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
EP0049272B1 (en) Fabrication of microminiature devices using plasma etching of silicon with fluorine-containing gaseous compounds
US5866483A (en) Method for anisotropically etching tungsten using SF6, CHF3, and N2
US5302240A (en) Method of manufacturing semiconductor device
JP4579611B2 (ja) ドライエッチング方法
KR100738699B1 (ko) 도핑에 독립적인 폴리실리콘용 자기세정 에칭 방법
US6008139A (en) Method of etching polycide structures
KR930002677B1 (ko) 내화금속류 및 그 화합물의 건조식각방법
EP0763850A1 (en) Etch process for forming contacts over a silicide layer
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
KR20020070255A (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
KR20050016080A (ko) 탄소-도우핑된 저유전체들의 선택적 식각
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
EP0498209A1 (en) Dry etching method of a silicon based material, without use of a chlorofluorocarbon gas
US5863839A (en) Silicon and polycide plasma etch appplications by use of silicon-containing compounds
US6815366B2 (en) Method for etching organic insulating film and method for fabricating semiconductor device
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
CN1441959A (zh) 刻蚀半导体结构中的钨或氮化钨栅极的方法
JPH06338479A (ja) エッチング方法
US20030235995A1 (en) Method of increasing selectivity to mask when etching tungsten or tungsten nitride
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
JP2002141407A (ja) 半導体装置およびその製造方法
US5686363A (en) Controlled taper etching

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020202

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid