KR20020026642A

KR20020026642A - 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴프로그램장치

Info

Publication number: KR20020026642A
Application number: KR1020000057852A
Authority: KR
Inventors: 장영배
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-10-02
Filing date: 2000-10-02
Publication date: 2002-04-12

Abstract

본 발명은 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 관한 것으로, 시리얼 모드 및 패러럴 모드를 지원하면서도 칩의 면적 및 인터페이스핀을 줄일 수 있도록 한 것이다. 이를 위하여 본 발명은 플래시 모드신호에 따라 인에이블되어, 스테이트 클럭을 입력받아 카운팅하여 다수의 타이밍신호를 발생하는 스테이트 카운터와; 상기 플래시 모드신호에 따라 인에이블되어, 상기 스테이트 클럭에 동기되어 입력되는 스테이트 데이터를 시프트하여 그 스테이트 데이터의 명령어를 출력하고, 다수의 제어신호에 의해 시리얼 데이터를 패러럴로 변환하거나 패러럴 데이터를 시리얼 데이터로 변환하여 출력하는 시프트레지스터와; 상기 플래시 모드신호에 따라 인에이블되어, 상기 스테이트카운터로부터 입력되는 다수의 타이밍신호에 동기하여 상기 시프트레지스터로부터 명령어를 입력받아 해석하여 다수의 제어신호를 상기 시프트레지스터로 출력하는 모드제어부로 구성한다.

Description

비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치{SERIAL /PARALLEL PROGRAM APPARATUU FOR MCU IN USING NONVOLATILE MEMORY}

본 발명은 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 관한 것으로, 특히 시리얼 데이터뿐만 아니라 패러럴 데이터도 전송할 수 있도록 한 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 관한 것이다.

도1은 종래 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 대한 구성을 보인 블록도로서, 이에 도시된 바와같이 시리얼 모드신호(S_MODE)에 따라 인에이블되어, 플래시메모리(3)에 어드레스신호(ADDR)를 인가하여 그에 따른 데이터를 라이트 또는 리드하고, 스테이트 클럭신호(SCLK)에 동기되어 입력되는 스테이트 데이터(SDATA)의 명령어를 해석하여, 그 명령어에 따라 다수의 제어신호 (RD_DLAT,RD_CK,WTDB,WTPROM,ERASE)를 생성하는 시리얼모드제어부(1)와; 패러럴 모드신호(P_MODE)에 따라 인에이블되어, 데이터 입출력 포트와 어드레스(ADDR)와 데이터(DATA)를 주고 받고, 모드 제어핀을 통해 입력되는 제어신호(CTL0~CTL3)에 의해 다수의 제어신호(RD_DLAT,RD_CK,WTDB,WTPROM ,ERASE)를 출력하는 패러럴모드제어부(2)와; 상기 패러럴모드제어부(2) 또는 시리얼모드제어부(1)로부터 다수의 제어신호(RD_DLAT,RD_CK ,WTDB ,WTPROM,ERASE)를 입력받아 그 제어신호(RD_DLAT ,RD_CK ,WTDB ,WTPROM ,ERASE)에 따른 동작을 수행하는 플래시메모리(3)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 시리얼모드제어부(1)는 시리얼 모드신호(S_MODE)에 따라 인에이블되어, 플래시메모리(3)에 어드레스신호(ADDR)를 인가하여 그에 따른 데이터를 라이트 또는 리드하고, 스테이트 클럭신호(SCLK)에 동기되어 입력되는 스테이트 데이터 (SDATA)의 명령어를 해석하여, 그 명령어에 따라 다수의 제어신호 (RD_DLAT ,RD _CK,WTDB,WTPROM,ERASE)를 생성한다.

여기서, 상기 시리얼 모드제어부(1)를 도2를 참조하여 각 모드별로 설명하면, 로드 어드레스 모드일 경우, 스테이트 데이터(SDATA)로 입력되는 시리얼 어드레스 데이터를 패러럴 어드레스 데이터로 변환하여 그 변환된 어드레스 데이터를 상위 어드레스 카운터(미도시) 또는 하위 어드레스 카운터(미도시)에 실어주고, 어드레스 증가 모드일 경우에는 상기 상위 어드레스 카운터 또는 하위 어드레스 카운터의 어드레스를 증가시킨다.

그리고, 라이트 모드일 경우, 라이트 데이터 버스신호(WTDB)에 의해 스테이트 데이터로 입력된 시리얼 데이터를 패러럴 데이터로 변환하여 내부 데이터 버스에 실어주고, 어드레스 카운터의 값을 내부 어드레스 버스에 실어준후, 라이트 피롬 신호(WTPROM)에 의해 플래시 메모리(3)에 상기 패러럴 데이터를 라이트한다.

그리고, 베리파이 모드일 경우, 리드 데이터 래치신호(RD_DLAT)에 의해 센스앰프(미도시)를 동작시켜 플래시 메모리(3)를 리드하고, 라이트 데이터 버스신호 (WTDB)에 의해 상기 리드 데이터를 내부 데이터 버스에 실어준후, 패러럴 데이터를 시리얼 데이터로 변환하여 스테이트 데이터(SDATA)로 출력한다.

여기서, 상기 플래시 메모리(3)는 이레이즈가 가능하므로, 이레이즈에 필요한 플래시 셀 바이어스 조건을 만들어 이레이즈신호가 액티브된 시간동안 플래시메모리(3)의 이레이즈 동작을 수행한다.

한편, 패러럴모드제어부(2)는 패러럴 모드신호(P_MODE)에 따라 인에이블되어, 데이터 입출력 포트를 통해 어드레스(ADDR)와 데이터(DATA)를 주고 받고, 모드 제어핀을 통해 입력되는 제어신호(CTL0~CTL3)에 의해 다수의 제어신호(RD_DLAT ,RD _CK ,WTDB,WTPROM ,ERASE)를 출력한다.

이때, 플래시메모리(3)는 상기 다수의 제어신호(RD_DLAT,RD_CK,WTDB ,WTPROM ,ERASE)를 입력받아 플래시 셀을 라이트/ 리드 또는 이레이즈하게 된다.

여기서, 상기 패러럴모드에 사용되는 핀은 VCC,GND,CTL0~CTL3,VPP,8개의 데이터 포트, 어드레스 포트8개등이 사용된다.

그러나, 상기와 같이 동작하는 종래 장치는 시리얼 모드만 있게 되면, 인터페이스 속도가 패러럴에 비해 느리므로 칩의 테스트 타임을 줄이기 위해서 패러럴 모드를 함께 제공해야 하므로 칩의 사이즈가 커지는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 시리얼 모드 및 패러럴 모드를 지원하면서도 칩의 면적 및 인터페이스핀을 줄일 수 있도록 한 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치를 제공함에 그 목적이 있다.

도1은 종래 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 대한 구성을 보인 블록도.

도2는 도1에 있어서, 시리얼/패러럴 모드에 대한 명령데이터의 포맷을 보인도.

도3은 본 발명 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 대한 구성을 보인 블록도.

도4는 도3에 있어서, 명령어와 데이터를 가진 스테이트 데이터의 스테이트 클럭에 따른 포맷을 보인도.

도5는 도3에 있어서, 명령어만 가진 스테이트 데이터의 스테이트 클럭에 따른 포맷을 보인도.

도6은 도3에 있어서, 시리얼/패러럴 모드에 대한 명령 데이터의 포맷을 보인도.

*****도면의 주요부분에 대한 부호의 설명*****

100:스테이트 카운터200:시프트레지스터

300:모드제어부

상기와 같은 목적을 달성하기 위한 본 발명은 플래시 모드신호에 따라 인에이블되어, 스테이트 클럭을 입력받아 카운팅하여 다수의 타이밍신호를 발생하는 스테이트 카운터와; 상기 플래시 모드신호에 따라 인에이블되어, 상기 스테이트 클럭에 동기되어 입력되는 스테이트 데이터를 시프트하여 그 스테이트 데이터의 명령어를 출력하고, 다수의 제어신호에 의해 시리얼 데이터를 패러럴로 변환하거나 패러럴 데이터를 시리얼 데이터로 변환하여 출력하는 시프트레지스터와; 상기 플래시 모드신호에 따라 인에이블되어, 상기 스테이트카운터로부터 입력되는 다수의 타이밍신호에 동기하여 상기 시프트레지스터로부터 명령어를 입력받아 해석하여 다수의 제어신호를 상기 시프트레지스터로 출력하는 모드제어부로 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도3은 본 발명 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 플래시 모드신호 (F_MODE)에 따라 인에이블되어, 스테이트 클럭(SCLK)을 입력받아 카운팅하여 다수의 타이밍신호(ST0~ST14)를 발생하는 스테이트 카운터(100)와; 상기 플래시 모드신호(F_MODE)에 따라 인에이블되어, 상기 스테이트 클럭(SCLK)에 동기되어 입력되는 스테이트 데이터(SDATA)를 시프트하여 그 스테이트 데이터(SDATA)의 명령어를 출력하고, 다수의 제어신호(DOUT_EN ,SHREG_WR,LOADDATA,WTDB,LAHM,LALM,IAM)에 의해 시리얼 데이터를 패러럴로 변환하거나 패러럴 데이터를 시리얼 데이터로 변환하여 출력하는 시프트레지스터(200)와; 상기 플래시 모드신호(F_MODE)에 따라 인에이블되어, 상기 스테이트카운터(100)로부터 입력되는 다수의 타이밍신호(ST0~ST14)에동기하여 상기 시프트레지스터(200)로부터 명령어를 입력받아 해석하여 다수의 제어신호(DOUT_EN,SHREG_WR,LOADDATA,WTDB,LAHM,LALM,IAM)를 상기 시프트레지스터(200)로 출력하는 모드제어부(300)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 스테이트 카운터(100)는 플래시 모드신호 (F_MODE)에 따라 인에이블되어, 스테이트 클럭(SCLK)을 입력받아 카운팅하여 다수의 타이밍신호(ST0~ST14)를 발생한다.

이때, 도4와 같이 상기 스테이트 데이터가 명령어와 데이터를 가지는 포맷으로 입력되거나 도5와 같이 명령어만 가지는 포맷으로 입력되는데, 명령어만 가지는 포맷인 경우에, 타이밍신호(S4)가 발생한 이후, 그 다음 명령어를 받기 위해 타이밍신호(ST0)로 점프하고, 명령어와 데이터를 모두 가지는 포맷인 경우에는 타이밍신호(S14)가 발생한 이후, 그 다음 명령어를 받기 위해 타이밍신호(ST0)로 점프한다.

시프트레지스터부(200)는 상기 플래시 모드신호(F_MODE)에 따라 인에이블되어, 상기 스테이트 클럭(SCLK)에 동기되어 입력되는 스테이트 데이터(SDATA)를 시프트하여 그 스테이트 데이터(SDATA)의 명령어를 출력하고, 다수의 제어신호 (DOUT_EN,SHREG_WR,LOADDATA,WTDB,LAHM,LALM,IAM)에 의해 시리얼 데이터를 패러럴로 변환하거나 패러럴 데이터를 시리얼 데이터로 변환하여 출력하고, 모드제어부(300)는 상기 플래시 모드신호(F_MODE)에 따라 인에이블되어, 상기 스테이트카운터 (100)로부터 입력되는 다수의 타이밍신호(ST0~ST14)에 동기하여 상기시프트레지스터(200)로부터 명령어를 입력받아 해석하여 다수의 제어신호 (DOUT_EN ,SHREG_WR ,LOADDATA,WTDB,LAHM ,LALM,IAM)를 상기 시프트레지스터(200)로 출력한다.

상술한 동작을 도6을 참조하여 모드별로 설명하면, 우선, 로드 하이 어드레스 모드 또는 로드 로우 어드레스 모드일 경우, 모드제어부(300)는 타이밍신호 (S14)의 하강 에지에서 명령어를 해석한후, 모드 액티브 신호인 'LAHM'나 'LALM'를 다음 명령의 타이밍신호(ST14)까지 액티브시키고, 시프트레지스터 (200)에 모든 어드레스값이 들어오는 타이밍신호(ST14)에서 상기 시프트레지스터(200)의 값을 어드레스 카운터에 저장시킨다.

그리고, 로드 데이터 모드는 라이트 타임을 줄이기 위해 4바이트 라이트 모드를 구현할 경우 라이트할 데이터를 한꺼번에 라이트하도록 하는 것으로, 이 모드에서는 라이트 동작이 수행되지 않고, 어드레스 카운터에 저장된 어드레스의 플래시 메모리 라이트 패스에 래치시키게 된다.

그리고, 베리파이 모드는 플래시 메모리에 저장된 데이터를 리드하는 모드로서, 타이밍신호(ST14)에서 명령어를 해독한후, 제어신호 (RD_DLAT,RD_CK)를 만들어 어드레스 카운터에 저장된 어드레스의 데이터를 읽어내어 타이밍신호(ST5)에서 시프트레지스터(200)에 저장하고 타이밍신호 (ST14~ST16)동안 스테이트 클럭(SCLK)에 동기시켜 스테이트 데이터(SDATA)로 시프트시켜 출력한다.

그리고, 라이트 모드일 경우, 모드제어부(300)는 스테이트카운터 (100)로부터 입력되는 타이밍신호(ST4)에서 명령어를 해독한후, 타이밍신호 (ST14)에 동기하여 제어신호(WTDB)를 생성하고, 그러면 시프트레지스터 (200)는 상기 제어신호(WTDB)에 따라, 입력되는 데이터를 데이터버스에 실어주고 라이트 패스에 래치시키다가 타이밍신호(ST0) 동안 라이트 동작을 수행하는데, 여기서 라이트 동작 시간은 라이트 모드로 진입된후 그 다음 명령어에 의한 명령동작이 시작될 때까지 수행한다.

그리고, 이레이즈모드는 플래시 셀의 데이터를 지우기 위한 모드이고, 라이트모드는 로드 데이터모드에서 래치된 데이터를 라이트할 수 있도록 4바이트 프로그램 모드를 생성하여 타이밍신호(ST0) 동안 다음 명령어가 입력될 때까지 라이트를 유지한다.

이때, 패러럴 모드는 시리얼 모드에 패러럴 데이터 포트를 추가함으로써 이루어지는데, 로드 데이터 모드와 베리파이 모드 및 라이트 모드에서 명령어의 'C4'비트만 '0'에서 '1'로 바꾸어 명령어만 존재하는 모드로 인식하고, 스테이트 데이터(SDATA)의 10비트 데이터 대신에 직접 8비트 데이터 포트로부터 입출력받는다.

여기서, 패럴러 로드 데이터 모드와 패럴러 라이트 모드의 경우, 타이밍신호 (ST14) 시점에 스테이트 데이터(SDATA)의 명령어를 해독하고, 이때 패러럴 모드이므로 모드제어부(300)는 시프트 레지스터(200)의 출력신호가 데이터 버스에 실리지 않도록 제어하고, 반면에 데이터 포트로부터 직접 데이터가 데이터 버스에 실리도록 패러럴 모드신호를 생성한다.

그리고, 패러럴 베리파이(Verify) 모드시, 모드제어부(300)는 4번째 시스템 클럭에 동기하여 명령어를 해석하고, 시리얼 신호를 생성하여 데이터 버스에 실린데이터가 직접 포트로 출력되도록 제어한다.

이때, 상술한 바와같이 동작하는 본 발명에 있어서, 인터페이스에 필요한 핀은, 시리얼 모드만 사용할 경우, VCC,GND,VPP,SCLK,SDATA핀이 사용되고, 패러럴 모드를 사용할 경우에는, VCC,GND,VPP,SCLK,SDATA,DATA PORT핀이 사용된다.

이상에서 상세히 설명한 바와같이 본 발명은 시리얼 모드 및 패러럴 모드를 지원하면서도 칩의 면적 및 인터페이스핀을 줄일 수 있으므로 칩의 제조에 따른 테스트 비용을 절감할 수 있는 효과가 있다.

Claims

플래시 모드신호에 따라 인에이블되어, 스테이트 클럭을 입력받아 카운팅하여 다수의 타이밍신호를 발생하는 스테이트 카운터와; 상기 플래시 모드신호에 따라 인에이블되어, 상기 스테이트 클럭에 동기되어 입력되는 스테이트 데이터를 시프트하여 그 스테이트 데이터의 명령어를 출력하고, 다수의 제어신호에 의해 시리얼 데이터를 패러럴로 변환하거나 패러럴 데이터를 시리얼 데이터로 변환하여 출력하는 시프트레지스터와; 상기 플래시 모드신호에 따라 인에이블되어, 상기 스테이트카운터로부터 입력되는 다수의 타이밍신호에 동기하여 상기 시프트레지스터로부터 명령어를 입력받아 해석하여 다수의 제어신호를 상기 시프트레지스터로 출력하는 모드제어부로 구성한 것을 특징으로 하는 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치.
제1 항에 있어서, 모드제어부는 패러럴 데이터 로드모드 또는 라이트모드시, 4번째 시스템클럭에 동기하여 명령어를 해석하고, 시프트 레지스터의 출력값이 데이터 버스에 실리지 못하도록 제어하고, 패러럴신호를 생성하여 포트 데이터가 상기 데이터 버스에 실리도록 제어하는 것을 특징으로 하는 비휘발성 메모리 내장용 엠씨유의 시리얼/패러럴 프로그램장치.
제1 항에 있어서, 모드제어부는 패러럴 베리파이(Verify) 모드시, 4번째 시스템 클럭에 동기하여 명령어를 해석하고, 시리얼 신호를 생성하여 데이터 버스에 실린 데이터가 직접 포트로 출력되도록 제어하는 것을 특징으로 하는 비휘발성 메모리 내장용 엠씨유의 시리어/패러럴 프로그램장치.