KR20010062641A

KR20010062641A - 듀얼 디지털 저역 ｉｆ 복합 수신기

Info

Publication number: KR20010062641A
Application number: KR1020000080523A
Authority: KR
Inventors: 나딤 카흐라트; 스테픈 쿠프너
Original assignee: 비센트 비.인그라시아, 알크 엠 아헨; 모토로라 인코포레이티드
Priority date: 1999-12-23
Filing date: 2000-12-22
Publication date: 2001-07-07
Anticipated expiration: 2020-12-22
Also published as: KR100736057B1; US20010014594A1; DE69921495T2; EP1111803B1; JP4355443B2; US6931241B2; JP2001217800A; EP1111803A1; DE69921495D1

Abstract

동위상-쿼드러쳐 위상(IQ) 변조를 갖는 광대역 캐리어 또는 협대역 캐리어로 전송된 정보를 수신하고 처리하기 위한 통신 수신기 및 그 방법은, 광대역 캐리어(BW)를 포함하기에 충분히 넓은 스펙트럼의 부분을 검출하는 단계와, 광대역 캐리어를 I 및 Q 성분들의 기준 대역으로 컨버팅하는 단계와, 각각의 성분은 BW/2의 대역폭을 가지고, I 및 Q 성분들을 BW/4와 동일한 대역폭의 성분들 II, IQ, QI, QQ를 형성하기 위해 또 다른 I 및 Q 성분들로 컨버팅하는 단계를 포함하며, 상기 서브 대역들 각각은 상기 최초에 전송된 정보의 부분을 포함할 수 있다. 광대역 모드에서 동작할 때, 각각의 성분들은 최초에 전송된 정보의 부분들을 추출하기 위해 개별적으로 처리되고, 협대역 모드에서 동작할 때, 정보를 포함하는 각각의 성분들은 최초에 전송된 정보의 부분을 추출하기 위해 협대역 전송 캐리어 내에서 개별적으로 처리된다. 이어서, 상기 성분들은 최초에 전송된 정보를 재구성하기 위해 재결합된다.

Description

듀얼 디지털 저역 ＩＦ 복합 수신기{Dual digital low IF complex receiver}

발명 분야

본 발명은 통신 수신기들에 관한 것이고, 특히, 광대역 코드 분할 다중 액세스(WBCDMA)와 같은 주어진 모드에서의 광대역 신호들 및 또한 시분할 다중 액세스(TDMA)와 같은 또 다른 모드에 대한 중간 또는 협대역 신호들을 수신할 수 있는 수신기들에 관한 것이다.

발명 배경

본 통신 시스템들, 예를 들어 셀룰러 전화 통신 시스템들은 좁거나 중간 대역폭 기술들로 동작한다. GSM 셀룰러 전화 시스템에 있어서, 시분할 다중 액세스(TDMA) 시스템이 그러한 중간 대역폭 시스템 중의 하나이다. 고속 전송, 예를 들어, 데이타 또는 비디오 전송에 대한 필요성들이 증가함에 따라서, 보다 넓은 대역 기술들이 더 바람직하게 되고 있다. 셀룰러 통신들에 대한 하나의 광대역 기술은 광대역 코드 분할 다중 액세스(WBCDMA) 시스템이다. 새로운 기술들이 개발됨에 따라, 하나의 시스템에서 다른 시스템으로의 변화를 촉진하거나 또는 두 시스템들의 특징들 및 결합된 용량을 액세스하도록 허용하기 위해 하나 이상의 통신 시스템에서 동작할 수 있는 통신 장비를 제공하는 것이 일반적이다. 그러므로, 좁거나 중간 대역폭 시스템들과 광대역폭 통신 시스템들로부터 신호들을 수신할 수 있는 통신 시스템들에 대한 필요성이 존재한다.

단일 광대역 및 중간 대역 수신기를 제공하기 위한 현재의 노력들은 각각의 모드에 대해 다른 수신기 데이타 경로들을 제공함으로써 각각의 모드에 대해 수신기 회로를 단지 복제하는 수신기 설계들을 초래해 왔다. 예로써, 현재 유럽에서 개발되고있는 광대역 CDMA 시스템인 세계 이동 전화 시스템(UMTS)에서, 채널 대역폭은 3.84 ㎒인 반면, 현재 유럽 셀룰러 시스템인 GSM은 200 ㎑의 대역폭을 갖는다. 이 두 시스템들은 IQ 변조 모드로 동작하며, 전송될 정보는 적절하게 인코딩된 후 이어서, 최초에 인코딩 된 정보를 공개하기 위해 수신기에 의해 복조 및 디코딩되는 복합 신호를 산출하는 캐리어 신호 상에 첨가된 동위상 및 쿼드러쳐 위상 변조 성분들로 제공된다.

현재 이들 두 모드들은 다른 다운컨버젼 혼합기들(downconversion mixer), 블록킹 필터들(blocking filter), 증폭기들, 안티에일리어싱 필터들(antiailiasing filter), 및 아날로그-디지털 변환기들을 갖는 두개의 다른 수신기 회로들을 제공함으로써 하나의 통신 수신기 유닛으로 결합된다. 그러므로, 각각의 수신기 회로들은 전송된 신호의 I 및 Q 성분들을 수신하고 디코딩할 수 있는 개별 수신기이다. 따라서, 몇가지 모드들에서 동작할 수 있는 단일 통신 수신기들을 제공하는 것이 유리하며, 회로의 많은 성분들이 각각의 모드에서 사용가능하며, 그러므로, 수신기에 필요한 많은 회로들을 감소시킴으로써 수신기의 복잡성을 감소시킨다.

WBCDMA UMTS 시스템의 대역폭이 3.84 ㎒이므로, WBCDMA 신호의 각각의 I 및 Q 성분은 3.84 ㎒/2의 범위 내에 있을 것이다. 전송된 신호의 요구되는 동적 범위가 제공되는 이들 광대역폭들은, 아주 빠른 높은 샘플링율이 스프레드 스펙트럼 시스템에서 전송된 코드를 회복하기 위해 코드 트랙킹을 조정하도록 하는 동안, 이들 데이타 변환기들이 높은 전력 소비를 가지고, 제한된 동적 범위(10 bits)를 갖기 때문에, GSM 모드에 특히 적당하지 못하며, 반면 GSM 모드는 높은 동적 범위(14 bits)를 요구하지만 낮은 샘플링율을 허용하는, 플래쉬(Flash) 또는 파이프라인 (Pipelined) 데이타 변환기들과 같은 복잡한 데이타 변환기들의 사용을 요구한다. 물론, 낮은 전력 소비는 셀룰러 전화들과 같은 휴대용 또는 이동 통신 장치에 항상 바람직하다. GSM 모드는 보다 넓은 동적 범위를 가지며 보다 적은 전력을 소비하는 다른 대역폭들에 대해 쉽게 프로그램할 수 있는 시그마-델타 디지털-아날로그 변환기(Sigma-Delta digital to analog converter)들 또는 다른 변환기들의 사용을 허용한다.

발명의 요약

상기 및 다른 이점들이 각각의 성분이 중간 또는 협대역폭 모드가 선택될 때, 재사용될 수 있는 일반 데이타 변환기들을 사용할 수 있도록 듀얼 저역 중간 주파수(IF) 디지털 접근을 사용한 II, IQ, QI, QQ 라고 명명된 협대역폭 성분들로 광대역 채널의 서브 대역들을 첨가함으로써 획득될 수 있다.

이것은 전송을 위해 광대역폭 또는 협대역폭의 캐리어로 인코딩되고 변조된 정보를 전송하는 무선 신호들을 검출하고 복조하기 위한 듀얼 모드 통신 수신기를 제공함으로써 달성될 수 있으며, 검출된 대역을 서브 대역들로 서브 분할하기 위한 수단과, 상기 서브 대역의 대역폭과 유사한 대역폭을 갖는 다수의 성분들의 상기 서브 대역들을 추가하기 위한 수단과, 각각의 성분에 포함된 정보의 부분을 개별적으로 처리하기 위한 수단과, 전송된 최초의 정보를 재구성하기 위해 상기 성분들로부터의 처리된 정보를 결합하기 위한 수단을 포함한다.

이것은 전송을 위해 광대역폭 또는 협대역폭의 캐리어로 인코딩되고 변조된 정보를 전송하는 무선 신호들을 검출하고 복조하기 위한 듀얼 모드 통신 수신기를 동작하기 위한 방법을 제공함으로써 또한 성취될 수 있으며, 검출된 신호들을 검출된 서브 대역들로 서브 분할하는 단계와, 상기 서브 대역의 대역폭과 유사한 대역폭을 갖는 다수의 성분들로 상기 검출된 서브 대역들을 추가하는 단계와, 각각의 성분에 포함된 정보의 부분을 개별적으로 처리하는 단계와, 전송된 최초의 정보를 재구성하기 위해 상기 성분들로부터의 처리된 정보를 결합하는 단계를 포함한다.

도 1은 본 발명에 따른 통신 수신기의 전체 블럭도.

도 2는 입력 신호 Vin의 스펙트럼 표현.

도 3a 및 도 3b는 실제 및 가상 부분들로 분리된 입력 신호 Vin의 스펙트럼 표현들.

도 4a, 도 4b, 도 4c, 및 도 4d는 sin(wt) 또는 cos(wt)와 각각의 서브 대역들을 혼합하고 각각의 성분들을 필터링한 후의 신호 Vin인 성분들(II, IQ, QI, QQ)의 스펙트럼 표현들.

도 5a, 및 도 5b는 서브 대역0 및 서브 대역1의 재구성에 대응하는 Vout++ 벡터 및 서브 대역2 및 서브 대역3의 재구성에 대응하는 Vout-+ 벡터를 도식적으로 표현한 도.

도 6은 본 발명에 따른 결합 회로의 개략도.

도 7은 좁거나 중간의 대역폭 신호들의 수신을 위한 수신기의 구성을 도시한 본 발명에 따른 통신 수신기의 전체 블럭도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 증폭기 102 : 쿼드러쳐 혼합기들

105 : 로컬 발진기 106 : A/D 변환기

108 : 쿼드러쳐 네트워크 110 : 혼합기(승산기)

118 : 저역 통과 필터 134 : 데시메이션 디지털 필터

142 : 결합기 170 : 승산기

178 : 승산기 182 : 가산기

바람직한 실시예의 설명

도 1은 본 발명에 따른 통신 수신기의 전체 블럭도이다. 앞서 기술된 것처럼, 동위상 및 쿼드러쳐 위상 성분들을 갖는 입력 신호를 산출하기 위한 전송기 내의 변조기에 의해 인가된 정보를 갖는 무선 주파수(Radio Frequency) 및 중간 주파수(Intermediate Frequency) 채널로 변형될 기준 대역 스펙트럼을 표현하는 복합신호들인 입력 신호 Vin은, 증폭기(100)에 인가되고, 그 출력은 두개의 쿼드러쳐 혼합기들 또는 다운컨버터들(102, 104)에 인가된다. Vin은 대역폭(BW)을 갖는다. Vin은 네개의 서브 대역들로 서브 분할된다.

IQ 다운컨버터들(102, 104)은 무선 주파수 신호(RF) 또는 중간 주파수(IF) 채널 중 하나, 예를 들어, 길버트 형태의 혼합기(Gilbert Type of Mixer) 또는 초퍼 형태의 혼합기(Chopper Type of Mixer) 중 하나를 사용하여 DC 스펙트럼으로 다운컨버팅한다.

로컬 발진기(105)는 쿼드러쳐 혼합기들(102, 104)의 두 개의 로컬 발진기 포트들을 공급하는 쿼드러쳐 내에 있는 두 개의 RF 또는 IF 발진기 신호들을 전하기 위해서 Pi/2로 분할한 쿼드러쳐 네트워크(108)를 차례로 구동하는 쿼드러쳐 아날로그 출력들(w=2*Pi*BW/4인 곳에서의 sin(wt) 및 cos(wt))을 산출하기 위해서 두 개의 아날로그-디지털 변환기들(106, 107)을 구동한다.

이어서, 혼합기들(102, 104)의 출력들은 기준 대역에서의 입력 신호 Vin 또는 낮은 중간 주파수(이후, 기준 대역과의 관계들은, 대안으로 수신기 설계에 의존하여 저역 IF를 포함할 수 있음)의 쿼드러쳐 표현들이다.

혼합기들(102, 104)의 출력들은 제 1 저역 통과 블록킹 필터(커패시터들)에 의해서 필터링되고, 이어서, 대역폭 BW/2의 I 및 Q 서브 대역 성분들은 다른 블록킹 필터링을 위한 저역 통과 필터들(118, 120, 122, 124)에 의해 증폭되고 필터링되는 대역폭 BW/4의 네 개의 성분들(II, IQ, QI, QQ)로 더 분할되고, 각각은 BW/4와 같거나 더 큰 대역폭을 갖는, 다른 혼합기들(승산기들)(110, 112, 114, 116)에 각각적용된다.

혼합기들은 기준 대역 혼합기들(102, 104)에 대한 I 및 Q의 IF 또는 RF를 제외한 저역 주파수 혼합기들/승산기들이다. 혼합기들/승산기들(110, 112, 114, 116)은 이득을 갖는 승산기 DAC로서 수행될 수 있고, 디지털 입력 포트는 인가된 cos(wt) 및 sin(wt)의 디지털 표현을 갖고, 아날로그 입력 포트는 혼합기들(102, 104)의 필터링된 출력이다. 승산기 DAC의 클럭 주파수는 이 클럭의 고조파들에서의 가상 응답을 피하기 위해 앞부분에 제공되는 블록킹의 양에 의존한다. 또한, 이 승산기 DAC는 수신기에서 자동 이득 제어(AGC) 신호를 설정하기 위해 사용될 수 있다.

저역 통과 필터들은 일반적으로 광대역 또는 중간 대역 또는 협대역이 필터링될 수 있도록 프로그램 가능 차단 주파수(programmable cut-off frequency)들을 갖는 필터의 능동 RC 형태에 기초한다. 이들 필터들은 유사한 블록킹 거절 필요성들을 갖는 BW/2와 동일한 대역폭의 필터들과 비교하여 그들의 설계를 간소화하는 BW/4와 동0일한 대역폭을 갖는다. 이것은 필터들이 필터당 요구되는 감소된 폴(pole)들의 수를 갖도록하고, 이어서, 보다 적은 그룹들 및 진폭 리플을 도입한다. 또한, 프로그래밍 차단 주파수 범위는 감소된다.

다음으로, 저역 통과 필터들(118, 120, 122, 124)의 출력들은 이후에 상세히 설명될 성분 신호들(IIf, IQf, QIf, QQf)을 산출하기 위해서, 시그마-델타 A/D 변환기들 및 데시메이션 필터(desimation filter)들(134, 136, 138, 140)이 될 수 있는 아날로그-디지털 변환기들(126, 128, 130, 132)에 인가된다. 상기 신호들은 이어서, 전송기의 변조기에 의해 복잡한 입력 신호로 미리 인코딩된 정보를 표현하는디지털 비트 스트림을 산출하기 위해 다음으로 디코딩되고 복조되는 출력 신호들 Vout++ 및 Vout-+을 산출하기 위해서, 142에서 재결합되고 정정된 위상 및 이득이다.

아날로그-디지털 변환기들(126, 128, 130, 132)은 바람직하게 여러가지 광대역 또는 중간 대역 또는 협대역 신호 성분들에 대한 프로그램 가능 오버샘플링 비를 갖는 시그마-델타 형태의 A/D 변조기(A/D modulator)들이다. 상기 성분들(II, IQ, QI, QQ)은 각각 BW/4로 감소된 그들의 대역폭들을 갖기 때문에, 이것은 같은 동적 범위에 대한 시그마-델타를 위해 오버샘플링의 요구 오버샘플링 클럭 주파수를 감소시킨다. 예를 들어, BW = 3.84 ㎒인 WBCDMA에서, 오버샘플링 클럭은 오버샘플링 비가 10 bits의 분해능에 대해 26 ㎒/(3.84 ㎒/4) = 27.08의 범위 내에 있도록 26 ㎒의 범위에서 선택되며, 반면에, GSM 모드에서, 오버샘플링 클럭은 14 bits의 분해능에 대해 13 ㎒/0.2 ㎑ = 65의 오버샘플링 비를 위해 13 ㎒가 될 수 있다.

시그마-델타 변조기들(126, 128, 130, 132)은 오버샘플링의 특정 주파수들에서 오버샘플링된 디지털 스트림들을 발생시킨다. 이들 디지털 출력들은 이러한 변조기의 종류에 대해 통상적인 것처럼, 시그마-델타 변조기의 형태 및 명령에 의존하여 형성된 잡음 스펙트럼을 포함할 것이다. 이어서, 디지털 출력들은 시그마-델타 변조기들의 형성된 잡음을 제거하기 위해 디지털 방식으로 필터링되고, 필터링 선택성을 수행하기 위해 보다 낮은 클럭율에서 동작하는 데시메이션 디지털 필터들(134, 136, 138, 140)로 더 처리하기 위한 저역 클럭 주파수로 데시메이트된다. 이어서, 상기 디지털 출력들(IIf, IQf, QIf, QQf)은 이득 및 위상 불안정의 정정을 제공하고, 벡터들(Vout++, Vout-+)에 의해 표현된 네 개의 디지털 출력 성분들을 발생시키기 위해, 결합기(142)의 디지털 승산기들 및 가산기들에 의해 처리된다.

아날로그 필터들(118, 120, 122, 124), 시그마-델타 변환기들(126, 128, 130, 132), 및 디지털 데시메이션 필터들(134, 136, 138, 140)은 또한 몇가지 대역폭 설정들을 조작하기 위해 프로그램 가능하게 구성될 수 있다.

도 1에 도시된 바람직한 실시예에서, 수신기는 입력 신호가 네 개의 성분들로 분할되는 것으로 기재되지만, 다른 많은 성분들이 그 성분들의 소망의 대역폭 및 입력 신호의 대역폭에 의존하여 사용될 수 있다는 것이 이해되어야 한다.

도 1의 수신기의 동작은 도 2 내지 도 5에서 이후에 설정되는 것처럼, 수신기 내의 여러가지 포인트들에서의 신호들의 스펙트럼 표현들에 관하여 가장 잘 기재될 수 있다. 증폭기(100)에 인가된 입력 채널은 네 개의 서브 대역들로 분할된 후 이후에 Vin의 스펙트럼 표현인 서브0, 서브1, 서브2 및 서브3으로서 언급되며 도 2에서 참조 번호 160, 162, 164 및 166으로 각각 언급되는 네 개의 서브 대역들로 분할된다. 각각의 서브 대역들은 BW/4의 대역폭을 갖는다.

네 개의 서브 대역들에 기초가 되는 RF 채널은 RF 또는 IF 주파수로부터 쿼드러쳐 위상 관계에 있는 혼합기들(102, 104)의 출력들로서 I 및 Q의 두 성분들에서의 기준 대역까지 다운컨버팅되며, 각각의 성분은 BW/2(0에서 BW/2까지)의 스펙트럼 폭을 갖는다.

만일, 벡터(Vin = I + j.Q)가 기준 대역에서의 입력 채널의 표현이라면, Vin은 네 개의 서브 대역들, 예를 들어, Vin = Vin0 + Vin1 + Vin2 + Vin3에 대응하는 네 개의 벡터들의 합으로서 표현될 수 있다. 도 2는 또한 Vin0은 서브0에 대응하고, Vin1은 서브1에 대응하고, Vin2은 서브2에 대응하고, Vin3은 서브3에 대응하는 표현들을 도시한다.

도 3a 및 도 3b는 그 구성의 I 및 Q 성분들(상기 라인들 f)로 표현되는 Vin의 스펙트럼을 도시한다. 그러므로, 도 3b에서 각각 160I, 162I, 164I, 및 166I로 도시된 Vin의 실제 부분, 예를 들어, I = I0 + I1 + I2 + I3과 도 3b에서 각각 160Q, 162Q, 164Q, 및 166Q로 도시된 가상 부분 j.Q0 + i.Q1 + j.Q2 + j.Q3이 도시된다.

앞서 기술한 것처럼, 이어서, 서브3(166)은 서브0(160)와 혼합되고, 서브2(164)는 서브1(162)과 혼합되고, 다시 f 라인들 아래의 I 및 j.Q에서 개별적으로 보인다.

이어서, I 및 Q의 각각의 성분은 혼합기들(110, 112, 114, 116)에서 (w=2.pi.BW/4 또는 근사값에서) 저역 IF 쿼드러쳐 신호들 cos(wt) 및 sin(wt)로 혼합되고, 즉, 저역 IF 클럭은 I 또는 Q 대역폭의 절반이다. 그 동작은 다음과 같다:

IIf=II**HII, II=Icos(wt)

IQf=IQ**HIQ, IQ=Isin(wt)

QIf=QI**HQI, QI=Qcos(wt)

QQf=QQ**HQQ, QQ=Qsin(wt)

여기서, HII, HIQ, HQI, HQQ는 각각 II, IQ, QI, QQ 경로들 상으로의 아날로그 필터들(118, 120, 122, 124) 및 디지털 필터들(134, 136, 138, 140) 각각의 전달 함수이다.

**는 시간 도메인 콘볼루션을 의미한다.

II=I.(e^+j(wL)+e^-j(wL))/2

IQ=I.(e^+j(wL)-e^-j(wL))/2j

QI=Q.(e^+j(wL)+e^-j(wL))/2

QQ=Q.(e^+j(wL)-e^-j(wL))/2j

e^+j(wL)와의 곱셈은 +w에 의해, 즉 +BW/4에 의해 스펙트럼을 이동시키는 것과 등가이다.

e^-j(wL)와의 곱셈은 -w에 의해, 즉 -BW/4에 의해 스펙트럼을 이동시키는 것과 등가이다.

그 결과는 각각 도들에서 도시된 II, IQ, QI, QQ로서, 각각의 필터들(118, 120, 122, 124)의 각각의 출력을 도식적으로 의미하는 도 4a, 도 4b, 도 4c, 도 4d에 도시된 스펙트럼이다. 각각 IIf, IQf, QIf, QQf로서 필터들(134, 136, 138, 140)의 출력들 및 대역폭 BW/2의 필터들이 또한 대역폭 W/2의 필터들로서 도시된다. 상기 기재된 것처럼, 스펙트럼 이동들은 또한 도 4에 도식적으로 도시된다. II, IQ, QI, QQ 경로들에서 필터들의 각각의 출력들은 네 개의 서브 대역들 각가을포함하고, 그것은 도 4a 내지 도 4d에 도시된 것처럼 성분들(II, IQ, QI, QQ)이 첨가된 네 개의 서브 대역들을 갖는 이유이며, 그러므로, 입력 신호 Vin에 최초에 포함된 모든 정보는 최초 신호를 재구성하기 위해 사용 가능하지만, 상기 신호들의 처리는 최초 신호 Vin보다 협대역폭들에 있으며, 그러므로, 넓은 대역폭들을 지원하기 위해 이러한 동작에 일반적으로 사용되는 플래쉬 또는 파이프 라인 데이터 변환기들보다는 시그마-델타 A/D 변환기들로 수행될 수 있다.

전송된 최초(그러나, 지금 처리되는) 정보의 재구성의 형태로 출력을 산출하기 위해 네 개의 서브 대역들 각각의 정보는 두 개의 벡터 성분들(Vout++ 및 Vout-+)을 형성하기 위해 결합기(142)에서 재결합되어야 한다:

Vout++=(IIf-QQf)+j.(IQf+QIf)

Vout-+=(IIf+QQf)+j.(-IQf+QIf)

이어서, 도 5a 및 도 5b에 각각 도식적으로 도시되는 것처럼, Vout++ 벡터는 서브 대역0 및 서브 대역1(160 및 162)의 재구성에 대응하고, Vout-+ 벡터는 서브 대역2 및 서브 대역3(164 및 166)의 재구성에 대응한다. 결합기(142)에 의한 재결합은 몇가지 방법으로 수행될 수 있으며, 그 방법은 예를 들어:

Vout++에 대한 IIf-QQf=I++을 수행하기 위해 가산기/감산기를 사용하라.

Vout++에 대한 IQf+QIf=Q++을 수행하기 위해 가산기/감산기를 사용하라.

Vout-+에 대한 IIf+QQf=I-+을 수행하기 위해 가산기/감산기를 사용하라.

Vout-+에 대한 -IQf+QIf=Q-+을 수행하기 위해 가산기/감산기를 사용하라.

동작(Vout++e^-j(wt))은 다음 디지털 동작을 수행하기 위해 복잡한 승산기를 사용하여 형성된다: 가산기들 및 승산기들을 사용한 (I++ +j.Q++).(cos(wt)-j.sin(wt)) = I++.cos(wt)+Q++.sin(wt)+j.(-I++.sin(wt)+Q++.cos(wt)).

동작(Vout-+ej(wt))은 다음 디지털 동작을 수행하기 위해 복잡한 승산기를 사용하여 형성된다: 가산기들 및 승산기들을 사용한 (I-+ +j.Q-+).(cos(wt)+ j.sin(wt)) = I-+.cos(wt)-Q-+.sin(wt)+j.(I-+.sin(wt)+Q-+.cos(wt)).

모든 네 개의 성분들(IIf, IQf, QIf, QQf)은 각각의 서브 대역들을 재구성하기 위해 요구된다는 것을 주목하라. 서브 대역들을 개별적으로 회복시키기 위해 사용 가능한 모든 네 개의 성분들이 요구된다. 각각의 성분(II, IQ, QI, QQ)은 그들 각각의 스펙트럼에 도시된 것처럼, 모든 네 개의 서브 대역들에 관련된 BW/4 정보 내에 포함된다. 그것은 수신기가 모든 네 개의 서브 대역들을 평행하게 처리하도록 허용하는 것이고, 보다 유리한 A/D 변환 기술들의 사용을 허용하는 것이다. 이런 이유로 상기 수신기는 더블 데카르트 수신기(Double Cartesian receiver)로서 언급될 수 있다.

이들 네 개의 실제 성분들이 BW/4의 스펙트럼 폭을 가지며, 동일 저역 통과 A/D 변환기를 구비한 동일 저역 통과 필터들은 이들 네 개의 성분들을 디지털화하도록 요구된다.

본 발명에 사용되는 수신기는 BW/4의 대역폭 요구를 갖는 IIf, IQf, QIf, QQf라 명명된 네 개의 기준 대역 출력 성분들(더블 데카르트)을 구비한 대역폭(BW)의 RF 또는 IF 입력 채널을 갖는 수신기로서 보여질 수 있다. 최초 스펙트럼으로 돌아가서 재구성하기 위해, -w 및 +w로 각각 이동될 필요가 있는 두 개의 재구성된벡터(Vout++ 및 Vout-+)는 e^-j(wt-phi0)및 e^+j(wt-phi0):

Vout r = Vout++.e^-j(wt-phi0)+ Vout-+.e^+j(wt-phi0)

여기서, phi0는 위상 불연속성을 제거하기 위해 선택된다. sin(wt) 및 cos(wt)가 발생도리 필요가 있기 때문에, sin(wt) 및 cos(wt)를 발생시키는 위상 발생기는 -phi0의 오프셋(offset)으로 간단히 시작한다. 그들의 표현들에 의해 Vout++ 및 Vout-+을 재배치시킴으로써, 우리는 다음을 얻을 수 있다:

Vout r = 2(IIf.cos(wt-phi0) + IQf.sin(wt-phi0))

+ 2.j.(QIf.cos(wt-phi0) + QQf.sin(wt-phi0))

즉, 재구성된 동위상 및 쿼드러쳐 성분들은:

Ir = (IIf.cos(wt-phi0) + IQf.sin(wt-phi0))

Qr = (QIf.cos(wt-phi0) + QQf.sin(wt-phi0))

결합기(142)의 재구성 수행은 앞에서 설정된 방정식들에 따라, 재구성된 벡터 Vout r의 실제 및 가상 출력을 발생시키고, 네 개의 경로들에 의해 도입된 부적합한 쌍들을 위한 이득 및 위상 보정을 또한 제공하기 위해 도 6에 도시된다. 도 6에서 수행된 재결합 방정식들 Ir = (IIf.cos(wt-phi0) + IQf.sin(wt-phi0)) 및 Qr = (QIf.cos(wt-phi0) + QQf.sin(wt-phi0))는 또한 그들 사이에서 적합하지 않을 때, 상기 성분들 간의 이득 및 위상 보정들을 사용한다.

승산기들(170, 172, 174, 176) 의해서, IIf는 이득 정정 기간 Kii로 승산되고, IQf는 이득 정정 기간 Kiq로 승산되고, QQf는 이득 정정 기간 Kqq로 승산되며,QIf는 이득 정정 기간 Kqi로 각각 승산된다. 상기 이득 정정 기간들은 그러한 정정된 기간들이 진폭에서와 동일하도록 선택된다.

IIf, IQf, QIf, QQf 간의 위상을 정정하는 것은 여전히 필요하다. 예를 들어, cos(wt-phi0)에 의한 IIf를 승산하는 것은 승산기(178)에서 cos(wt-phi0+PhiIQ)로 승산되며, PhiIQ는 IIf 및 IQf 간의 위상 부적합을 보상하기 위해서 IQf와 비교하여 IIf를 위상 이동시키는데 사용되는 위상값이다. 유사하게, 기간 PhiQI는 승산기(180)에 인가된 QIf 및 QQf 간의 위상 부적합을 보상하기 위한 위상 보정이다.

IIf 및 IQf가 적합화된 이득 및 위상이고, QIf 및 QQf가 적합화된 이득 및 위상이라면, 가산기(182)의 출력(IIf, IQf) 및 가산기(184)의 출력(QQf, QIf)는 동위상으로 적합화되어야 한다. 이것은 가산기(182)의 출력에 가산기(184)의 출력인 기간 Kri를 가산함으로써 행해진다. 이것은 다음 방정식에 의해 간단히 수행된다:

cos(wt+PhiIR) = cos(wt).cos(PhiIR) + sin(wt).sin(PhiIR)

이것은 위상값 PhiR으로 정정하기 위해, 가상의 부분 sin(wt)(가산기(184)의 출력)가 Kri=sin(PhiIR)에 의해 승산되고 얻어지며, 가산기(182)의 출력 cos(wt).cos(PhiIR)에 가산된다는 것을 의미한다. cos(PhiIR)에 의한 승산의 동작은 승산기를 보호하기 위해 Kii'=Kii.cos(PhiIR) 및 Kiq'=Kiq.cos(PhiIR)을 변화시킴으로써 가산기(182) 이전에 행해질 수 있다.

그러므로, Ir = Kii.cos(PhiIR).Iff.cos(wt-phi0+PhiIQ) + Kiq.cos(PhiIR). IQf.sin(wt-phi0) + Qr.Kri 및 Qr = Kqq.QQf.sin(wt-phi0-PhiQI) + Kqi.QIf.cos(wt-phi0) 이다.

수신된 신호가 협대역폭 또는 중간 대역폭(이 둘은 그들이 미리 토의된 광대역 신호에 관련하여 좁기 때문에, 이러한 협대역으로서의 설명을 목적으로 명명될 수 있음)을 가질 때, BW 보다는 오히려 BW/2와 같고, 이어서, 두개의 수신기의 분기들 성분은 다른 두 개의 분기들이 0으로 설정된 디지털 로컬 발진기를 ON으로 방치하거나 자동 이득 제어(AGC)로 설정되기 위해 사용되는 동안, OFF로 스위칭될 수 있다. (즉, cos(wt)=1 또는 cos(wt)=AGC이고, sin(wt)=0). 이어서, 이것은 단일 데카르트 수신기로서 기능을 한다.

도 1의 수신기는 그러한 모드로 도 7에 도시된다. 도 6에 도시된 것처럼, 도 7의 수신기에 대한 입력은 도 1의 그것과 같이 동작되고, 즉, 로컬 발진기(105) 및 로컬 발진기 쿼드러쳐 발생기(108)는 기준 대역으로 입력 채널을 감소시키고 스펙트럼을 그것의 I 및 Q 쿼드러쳐 성분들로 분할하는 역할을 하는 혼합기들(102, 104)을 행함으로써, 앞서 기재된 것처럼 동일 신호들을 산출한다. 그러나, 도 6의 수신기에서 IQ 및 QQ 경로들은 그것에 대한 입력 신호들을 0으로 승산함으로써 손상된다. 이것은 단지 두 개의 경로들이 복잡하지만 좁거나 더 좁은 대역 입력 신호의 I 및 Q 성분들 각각에 대한 한 경로에서만 활성적으로 남아있도록 한다.

상기 활성 경로들(II, QI)은 아날로그 저역 통과 필터들(118, 122)에서의 입력 신호들을 각각 필터링하고, A/D 변환기들(126, 130)(시그날-델타 변환기들이 될 수 있는)에서의 아날로그-디지털 변환들을 수행하며, 출력 신호들(Iout 및 Qout)을 산출하기 위해 필터들(134, 138)에서의 디지털 필터링을 제공하며, 이어서, 전송기들에 의해 인코딩된 최초 인코딩 정보를 구동하기 위해 사용될 수 있다.

보여질 수 있는 것처럼, 광대역 및 협대역의 방법에서, 신호들은 동일 수신기 성분들에 의해 처리될 수 있고, 요소들 및 데이타 경로들의 복제가 회피된다.

미리 기술된 것처럼, 바람직한 실시예에서, 수신기는 입력 신호가 네 개의 성분들(또는 중간 대역폭 또는 협대역폭 신호들의 경우에서의 두 성분들)로 분할된 것으로 설명되지만, 다른 성분들의 수들이 그 성분들의 소망의 대역폭 및 입력 신호의 대역폭에 의존하여 사용될 수 있다는 것이 이해되어야 한다.

본 발명의 통신 수신기들은 광대역 코드 분할 다중 액세스와 같은 주어진 모드에서의 광대역 신호들과 시분할 다중 액세스와 같은 또 다른 모드에 대한 중간 또는 협대역 신호들을 수신할 수 있는 효과가 있다.

Claims

전송을 위해 광대역폭 또는 협대역폭의 캐리어로 인코딩 및 변조된 정보를 반송하는 무선 신호들을 검출 및 복조하기 위한 듀얼 모드 통신 수신기에 있어서,

검출된 대역을 서브 대역들로 서브 분할하기 위한 수단과,

상기 서브 대역들의 대역폭과 유사한 대역폭을 갖는 다수의 성분들로 상기 서브 대역들을 중첩하기 위한 수단과,

각각의 성분에 포함된 상기 정보의 부분을 개별적으로 처리하기 위한 수단과,

전송된 최초의 정보를 재구성하기 위해 상기 성분들로부터의 처리된 정보를 결합하기 위한 수단을 포함하는, 듀얼 모드 통신 수신기.
제 1 항에 있어서,

상기 검출된 대역을 서브 대역들로 분할하기 위한 수단은, 상기 무선 신호를 상기 처리 단계가 발생하는 주파수로 다운컨버팅하기 위해 단일 로컬 발진기 출력과 상기 무선 신호를 혼합하고, 이어서, 다운컨버팅된 신호를 독립적이고 동시적인 처리를 위한 서브 대역들과 동일한 대역폭을 갖는 성분들로 분할하는 것을 포함하는, 듀얼 모드 통신 수신기.
제 1 항에 있어서,

상기 검출된 대역을 서브 대역들로 분할하기 위한 수단은, 무선 신호를 중간 주파수로 다운컨버팅하기 위해 단일 로컬 발진기 출력과 상기 무선 신호를 혼합하고, 이어서, 상기 다운컨버팅된 신호를 독립적이고 동시적인 처리를 위해 상기 서브 대역들과 동일한 대역폭을 갖는 성분들로 분할하는 것을 포함하는, 듀얼 모드 통신 수신기.
제 2 항에 있어서,

상기 검출된 대역을 서브 대역들과 동일한 대역폭을 갖는 성분들로 분할하기 위한 수단은, 상기 성분들을 산출하기 위해 국부적으로 발생된 신호들과 상기 다운컨버팅된 신호들을 혼합하는 것을 더 포함하는, 듀얼 모드 통신 수신기.
제 4 항에 있어서,

상기 국부적으로 발생된 신호들과의 혼합은, 상기 낮은 주파수 디지털 로컬 발진기 신호들에 의해 구동되는 상기 디지털 입력을 구비한 승산기 DAC를 사용하는, 듀얼 모드 통신 수신기.
제 5 항에 있어서,

상기 승산기 DAC는 자동 이득 조정을 위한 이득 제어(Gain Control for Automatic Gain Adjustment)를 제공하는 듀얼 모드 통신 수신기.
제 4 항에 있어서,

상기 서브 대역들과 동일한 대역폭을 갖는 각각의 성분들에 포함된 상기 정보의 부분을 처리하기 위한 수단은 아날로그-디지털 변환기를 포함하는 듀얼 모드 통신 수신기.
제 7 항에 있어서,

상기 아날로그-디지털 변환기는 광대역 또는 협대역 변환을 위한 프로그램 가능한 오버샘플링 비를 갖는 시그마-델타 아날로그-디지털 변환기인 듀얼 모드 통신 수신기.
전송을 위해 광대역폭 또는 협대역폭의 캐리어로 인코딩 및 변조된 정보를 반송하는 무선 신호들을 검출 및 복조하기 위한 듀얼 모드 통신 수신기를 동작하기 위한 방법에 있어서,

상기 검출된 대역을 다수의 서브 대역들로 서브 분할하는 단계와,

각각의 서브 대역에 포함된 상기 정보의 부분을 개별적으로 처리하는 단계 및

상기 전송된 최초 정보를 재구성하기 위해 상기 서브 대역들로부터의 처리된 정보를 결합하기 위한 단계를 포함하는 듀얼 모드 통신 수신기 동작 방법.
제 9 항에 있어서,

상기 검출된 대역을 서브 대역들로 서브 분할하는 단계는, 상기 무선 신호를 상기 처리 단계가 발생하는 주파수로 다운컨버팅하기 위해 단일 로컬 발진기 출력과 상기 무선 신호를 혼합하는 단계와, 이어서, 상기 다운컨버팅된 신호를 독립적이고 동시적인 처리를 위한 상기 서브 대역들과 동일한 대역폭을 갖는 성분들로 분할하는 단계를 포함하는, 듀얼 모드 통신 수신기 동작 방법.
제 9 항에 있어서,

상기 검출된 대역들을 서브 대역들로 서브 분할하는 단계는, 상기 무선 신호를 중간 주파수로 다운컨버팅하기 위해 단일 로컬 발진기 출력과 상기 무선 신호를 혼합하는 단계와, 이어서, 상기 다운컨버팅된 신호를 독립적이고 동시적인 처리를 위해 서브 대역들과 동일한 대역폭을 갖는 성분들로 분할하는 단계를 포함하는, 듀얼 모드 통신 수신기 동작 방법.
제 10 항에 있어서,

상기 검출된 대역을 서브 대역들과 동일한 대역폭을 갖는 성분들로 분할하기 위한 수단은 상기 성분들을 산출하기 위해 국부적으로 발생된 신호들과 상기 다운컨버팅된 신호를 혼합하는 단계를 더 포함하는 듀얼 모드 통신 수신기 동작 방법.
제 12 항에 있어서,

상기 서브 대역들과 동일한 대역폭을 갖는 각각의 성분들에 포함된 상기 정보의 부분을 처리하기 위한 수단은 아날로그-디지털 변환기를 포함하는 듀얼 모드 통신 수신기 동작 방법.
제 13 항에 있어서,

상기 아날로그-디지털 변환기는 광대역 또는 협대역 처리를 위한 프로그램 가능한 오버샘플링 비를 갖는 시그마-델타 아날로그-디지털 변환기인 듀얼 모드 통신 수신기 동작 방법.
동위상-쿼드러쳐 위상(In-phase-Quadrature-phase)(IQ) 변조를 갖는 광대역 캐리어 또는 협대역 캐리어로 전송된 정보를 수신 및 처리하도록 되어 있는 통신 수신기에 있어서,

상기 광대역 캐리어(BW)를 포함하기에 충분히 넓은 스펙트럼의 부분을 검출하기 위한 수단과,

상기 광대역 캐리어를 I 및 Q 성분들의 기준 대역으로 컨버팅하기 위한 수단으로서, 각각의 성분은 BW/2의 대역폭을 갖는 컨버팅 수단과,

성분들 II, IQ, QI, QQ를 형성하기 위해 상기 I 및 Q 성분들을 또 다른 I 및 Q 성분들로 컨버팅하는 수단으로서, 각각의 성분들은 BW/4의 대역폭을 가지며 상기 최초에 전송된 정보의 부분을 포함할 수 있는 컨버팅 수단과,

광대역 모드에서 상기 최초에 전송된 정보의 부분들을 추출하기 위해 상기 성분들의 각각을 개별적으로 처리하는 수단, 및

협대역 모드에서 상기 최초에 전송된 정보의 부분들을 추출하기 위해 상기 협대역 전송 캐리어 내에서 정보를 포함하는 상기 성분들의 각각을 개별적으로 처리하기 위한 수단, 및

상기 최초에 전송된 정보를 재구성하기 위해 상기 추출된 정보를 재결합하기 위한 수단을 포함하는 통신 수신기.
동위상-쿼드러쳐 위상(IQ) 변조를 갖는 광대역 캐리어 또는 협대역 캐리어로 전송된 정보를 수신 및 처리하기 위한 방법에 있어서,

상기 광대역 캐리어(BW)를 포함하기에 충분히 넓은 상기 스펙트럼의 부분을 검출하는 단계와,

상기 광대역 캐리어를 I 및 Q 성분들에서의 기준 대역으로 컨버팅하기 위한 단계로서, 각각의 성분은 BW/2의 대역폭을 갖는 성분인 컨버팅 단계와,

성분들 II, IQ, QI, QQ를 형성하기 위해 상기 I 및 Q 성분들을 또 다른 I 및 Q 성분들로 컨버팅하는 단계로서, 각각의 성분들은 BW/4의 대역폭을 가지며 상기 최초에 전송된 정보의 부분을 포함할 수 있는 컨버팅 단계와,

광대역 모드에서, 상기 최초에 전송된 정보의 부분들을 추출하기 위해 상기 성분들의 각각을 개별적으로 처리하기 위한 단계, 및

협대역 모드에서, 상기 최초에 전송된 정보의 부분을 추출하기 위해 상기 협대역 전송 캐리어 내에서 정보를 포함하는 상기 성분들의 각각을 개별적으로 처리하는 단계, 및

상기 최초에 전송된 정보를 재구성하기 위해 상기 추출된 정보를 재결합하는 단계를 포함하는 수신 및 처리 방법.
제 16 항에 있어서,

상기 두 성분들의 경로들이 협대역 모드에서 디스에이블(disable)되는 수신 및 처리 방법.
제 16 항에 있어서,

상기 네가지 성분들에 대한 디지털 이득 및 위상 보정은 상기 재결합 처리 동안 상기 디지털 로컬 발진기와 컴플렉스 믹싱(complex mixing)과의 조합으로 수행되는 수신 및 처리 방법.
제 18 항에 있어서,

위상 불연속성은 상기 재결합 과정 동안 상기 디지털 로컬 발진기를 위상 이동시킴으로써 제거되는 수신 및 처리 방법.