KR20010043472A

KR20010043472A - 송수신 장치 및 오류 제어 방법

Info

Publication number: KR20010043472A
Application number: KR1020007012532A
Authority: KR
Inventors: 아라마키다카시; 시라사키요시마사; 스도히로아키
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 1999-03-10
Filing date: 2000-03-09
Publication date: 2001-05-25
Also published as: WO2000054450A1; JP2000324161A; CN1296686A; US20050204252A1; AU2939400A; JP4015773B2; US20080198855A1; US7801146B2; CA2331643A1; US6909718B1; EP1077553A1

Abstract

ARQ 제어 정보를, 시퀀스 번호만으로 이루어지는 구성으로 하지 않고, 최초에 오류가 발생한 하나의 시퀀스 번호와, 이 시퀀스 번호 이후의 시퀀스 번호에 대한 재송 요구의 유무를 나타내는 비트 정보로 이루어지는 구성으로 한다.

Description

송수신 장치 및 오류 제어 방법{TRANSMITTER/RECEIVER}

수신측이 송신측에 임의의 데이터량 단위(예컨대, 패킷 단위, 셀 단위)로 재송을 요구하는 ARQ 방식으로서는, Stop And Wait ARQ(SW-ARQ) 방식, Go Back N ARQ(GBN-ARQ) 방식 및 Selective Repeat ARQ(SR-ARQ) 방식의 3방식이 널리 알려져 있다.

또한, 최근에는, 상기 3방식 중, 지시된 시퀀스 번호(이하, 「SN」이라 함)보다 시간적으로 후방의 송신 완료 패킷 또는 셀을 모두 재송하는 GBN-ARQ 방식과, 지시된 SN의 패킷 또는 셀만을 재송하는 SR-ARQ 방식을 조합시킨 PRIME-ARQ라는 방식이 제안되어 있다.

PRIME-ARQ 방식에 있어서는, 수신측이 수신되지 않은 패킷 또는 셀에 대응하는 SN을 미리 정해진 소정수분, ARQ 제어 정보로서 송신측으로 송수신하고, 송신측은 수신한 ARQ 제어 정보에 근거하여, 지시된 SN에 대응하는 패킷 또는 셀을 재송한다. 또한, 송신측은 재송 지시된 SN 중 가장 시간적으로 후방의 SN 이후의 송신 완료 패킷 또는 셀에 대하여 모두 재송한다.

이하, 도 1 및 도 2를 이용하여, PRIME-ARQ 방식에 대해 설명한다. 도 1은 PRIME-ARQ 방식의 오류 제어를 행하는 송수신 장치의 개략 구성을 나타내는 블럭도이며, 도 2는 PRIME-ARQ 방식의 시퀀스의 일례를 나타내는 모식도이다. 또, 여기서는 패킷 단위로 ARQ를 행하고 있는 것으로 가정한다.

또, 여기서는 한 방향의 데이터 송신을 상정(想定)하고, 송수신 장치의 구성을 송신측과 수신측에 나누어 나타내고 있다. 또한, 본 발명의 특징에 비추어, 재송 제어에 대한 구성만을 나타내는 것으로 한다.

도 1에 있어서, 송신측은 송신 데이터 패킷에 SN을 부여하여 저장하는 송신 버퍼부(1)와, 송신 데이터 패킷에 CRC를 부가하여 변조 처리를 행하는 변조부(2)와, 변조 처리 후의 송신 신호에 대하여 D/A 변환 처리를 행하는 D/A 변환기(3)와, D/A 변환 후의 송신 신호를 도시하지 않은 안테나로부터 송신하는 송신 RF부(4)와, 도시하지 않은 안테나로부터 무선 신호를 수신하는 수신 RF부(5)와, 수신 신호를 A/D 변환하는 A/D 변환기(6)와, A/D 변환 후의 수신 신호에 대하여 복조 처리 및 CRC 체크를 실행하여, ARQ 제어 정보를 추출하는 복조 처리부(7)와, 수신 신호중의 ARQ 제어 정보에 근거하여 재송 요구된 SN을 재송하도록 송신 버퍼부(1)에 지시하는 재송 제어부(8)를 포함한다.

한편, 수신국은 도시하지 않은 안테나로부터 무선 신호를 수신하는 수신 RF부(9)와, 수신 신호를 A/D 변환하는 A/D 변환기(10)와, A/D 변환 후의 수신 신호에 대하여 복조 처리 및 CRC 체크를 실행하는 복조 처리부(11)와, 복조 처리 후의 수신 신호에 대해 데이터 패킷에 부여되어 있는 SN의 체크를 행하여 SN 누락 판정 및 SN 정보 제거를 행하는 SN 판정부(12)와, SN 정보가 제거된 후의 수신 신호의 데이터 패킷을 저장하는 수신 버퍼부(13)와, SN 판정부(12)에 있어서의 판정 결과로부터 ARQ 제어 정보를 생성하는 재송 제어 정보 생성부(14)와, 생성된 ARQ 제어 정보에 대해 CRC를 부가하여 변조 처리를 행하는 변조부(15)와, 변조 처리 후의 송신 신호를 D/A 변환하는 D/A 변환기(16)와, D/A 변환 후의 송신 신호를 도시하지 않은 안테나로부터 송신하는 송신 RF부(17)로 이루어진다.

먼저, 송신측의 동작에 대하여 설명한다. 입력된 송신 패킷은 SN이 부여되어 송신 버퍼부(1)에 저장된다. 저장된 송신 패킷은 송신 버퍼부(1)에 의해 재송 제어부(8)로부터 지시된 재송 SN에 근거하여 출력된다. 송신 버퍼부(1)로부터 출력된 데이터 패킷은 변조부(2), D/A 변환기(3) 및 송신 RF부(4)를 거쳐 도시하지 않은 안테나로부터 송신된다.

수신 RF부(5)에 의해 수신된 신호는 A/D 변환기(6) 및 복조 처리부(7)를 거쳐 재송 제어부(8)에 입력되어, 재송 요구된 SN이 송신 버퍼부(1)로 지시된다.

다음에, 수신측의 동작에 대하여 설명한다. 수신 RF부(9)에 의해 수신된 신호는 A/D 변환기(10) 및 복조 처리부(11)를 거쳐 SN 판정부(12)에 입력되고, SN 판정부(12)에 의해 수신 신호의 각 데이터 패킷에 부여되어 있는 SN에 근거하여 데이터 패킷의 누락이 판정된다. 누락이 있던 SN은, 판정 결과로서, 재송 제어 정보 생성부(14)로 출력된다.

수신 신호중의 데이터 패킷의 누락은 재송 제어 정보 생성부(14)에 의해 ARQ 제어 정보로 변환되어 출력된다. 생성된 ARQ 제어 정보는 변조부(15) 및 D/A 변환기(16)를 거쳐 송신 RF부(17)에 의해 도시하지 않은 안테나로부터 송신된다. 또한, SN 판정부(12)에 의해 수신 가능하다고 판정된 데이터 패킷은 SN이 제거되고 수신 버퍼부(13)에 입력되어 저장된다.

이어서, 도 2를 이용하여 PRIME-ARQ 방식에 있어서의 시퀀스의 일례를 설명한다.

도 2에 있어서, 송신측으로부터의 최초의 프레임 송신에 있어서는 패킷 #1∼#9(SN=1∼9)가 송신되고, 수신측에서 SN=2, 4, 5, 8의 수신이 실패인 것을 나타내고 있다.

여기서, 미리 정해진 ARQ 제어 정보수를 3으로 하면, 수신측은 ARQ 제어 신호를 이용하여 SN=2, 4, 5의 3개의 패킷에 대해 재송 요구를 행한다. 송신측은 ARQ 제어 신호를 수신하여, SN=2, 4, 5 및 SN=6 이후의 송신 완료 패킷에 대해 재송한다. 수신측은 수신 완료의 패킷을 무시한다.

이와 같이, PRIME-ARQ 방식에 있어서는 적은 데이터량으로 많은 재송 요구를 할 수 있기 때문에, 종래의 3방식보다도 전송 효율이 향상된다.

그러나, 종래의 PRIME-ARQ 방식의 오류 제어에 있어서는, 재송 제어 정보로 나타낼 수 있는 SN 수(數) 이상의 버스트(burst) 오류가 발생한 경우에, 전송 효율이 열화한다는 문제가 있다. 또한, 오류율 개선을 위해 재송 제어 정보의 량을 증가시키면, 전송 효율이 열화한다는 문제가 발생한다.

발명의 개시

본 발명의 목적은 전송 효율을 열화시키지 않고서 오류율을 저하시키는 송수신 장치를 제공하는 것이다.

본 발명의 주제는, PRIME-ARQ 방식에 있어서, ARQ 제어 정보를 시퀀스 번호만으로 이루어지는 구성으로 하지 않고, 최초에 오류가 발생한 하나의 시퀀스 번호와, 이 시퀀스 번호 이후의 시퀀스 번호에 대한 재송 요구의 유무를 나타내는 비트 정보를 포함하는 구성으로 하는 것이다.

본 발명은 송수신 장치에 관한 것으로, 특히 이동체 통신에 있어서 자동 재송(再送) 요구(ARQ)를 실행함으로써 데이터 전송에 있어서의 오류 제어를 행하는 송수신 장치 및 그 오류 제어 방법에 관한 것이다.

도 1은 PRIME-ARQ 방식의 오류 제어를 행하는 송수신 장치의 개략 구성을 나타내는 블럭도,

도 2는 PRIME-ARQ 방식의 시퀀스의 일례를 나타내는 모식도,

도 3은 본 발명의 실시예 1에 따른 송수신 장치의 개략 구성을 나타내는 블럭도,

도 4는 본 발명의 실시예 1에 따른 시퀀스의 일례를 나타내는 모식도,

도 5는 본 발명의 실시예 1에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 6은 본 발명의 실시예 2에 따른 송수신 장치의 개략 구성을 나타내는 블럭도,

도 7은 본 발명의 실시예 2에 따른 시퀀스의 일례를 나타내는 모식도,

도 8은 본 발명의 실시예 2에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 9는 본 발명의 실시예 2에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 10는 본 발명의 실시예 2에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 11은 본 발명의 실시예 3에 따른 시퀀스의 일례를 나타내는 모식도,

도 12는 본 발명의 실시예 3에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 13은 본 발명의 실시예 3에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 14는 본 발명의 실시예 3에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 15는 본 발명의 실시예 4에 따른 시퀀스의 일례를 나타내는 모식도,

도 16은 본 발명의 실시예 4에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 17은 본 발명의 실시예 4에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 18은 본 발명의 실시예 4에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 19는 본 발명의 실시예 5에 따른 시퀀스의 일례를 나타내는 모식도,

도 20은 본 발명의 실시예 5에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 21은 본 발명의 실시예 5에 따른 시퀀스의 일례를 나타내는 모식도,

도 22는 본 발명의 실시예 5에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 23은 본 발명의 실시예 6에 따른 시퀀스의 일례를 나타내는 모식도,

도 24는 본 발명의 실시예 6에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 25는 본 발명의 실시예 6에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 26은 본 발명의 실시예 7에 따른 시퀀스의 일례를 나타내는 모식도,

도 27은 본 발명의 실시예 7에 따른 통신 프레임의 1구성예를 나타내는 모식도,

도 28은 본 발명의 실시예 8에 따른 데이터 패킷의 통신 상태를 나타내는 모식도,

도 29는 본 발명의 실시예 8에 따른 데이터 패킷의 통신 상태를 나타내는 모식도,

도 30은 본 발명의 실시예 8에 따른 데이터 패킷의 통신 상태를 나타내는 모식도,

도 31은 본 발명의 실시예 9에 따른 시퀀스의 일례를 나타내는 모식도,

도 32는 본 발명의 실시예 10에 따른 송수신 장치의 개략 구성을 나타내는 블럭도,

도 33은 본 발명의 실시예 10에 따른 시퀀스의 일례를 나타내는 모식도,

도 34는 본 발명의 실시예 10에 따른 시퀀스의 일례를 나타내는 모식도,

도 35a는 본 발명의 실시예 10에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 35b는 본 발명의 실시예 10에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도,

도 36은 본 발명의 실시예 11에 따른 송수신 장치의 개략 구성을 나타내는 블럭도,

도 37은 본 발명의 실시예 11에 따른 송수신 장치의 복조 처리부 및 재송 제어 파라미터 결정부의 개략 구성을 나타내는 블럭도,

도 38은 본 발명의 실시예 12에 따른 송수신 장치의 복조 처리부 및 재송 제어 파라미터 결정부의 개략 구성을 나타내는 블럭도,

도 39는 본 발명의 실시예 13에 따른 송수신 장치의 복조 처리부 및 재송 제어 파라미터 결정부의 개략 구성을 나타내는 블럭도,

도 40은 본 발명의 실시예 7에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도,

도 41은 본 발명의 실시예 14에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도,

도 42는 본 발명의 실시예 15에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도,

도 43은 본 발명의 실시예 16에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도이다.

발명을 실시하기 위한 최선의 형태

이하, 본 발명의 실시예에 대해 도면을 참조하여 상세히 설명한다. 또, 이하의 모든 실시예에 있어서는, 편의상 한 방향의 데이터 송신을 상정하고, 송수신 장치의 구성을 송신측과 수신측에 나누어 나타내는 것으로 한다. 또한, 본원의 특징에 비추어, 재송 제어에 대한 구성만을 나타내는 것으로 한다.

(실시예 1)

이하, 도 3 내지 도 5를 이용하여 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 3은 본 발명의 실시예 1에 따른 송수신 장치의 개략 구성을 나타내는 블럭도이고, 도 4는 본 발명의 실시예 1에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 5는 본 발명의 실시예 1에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다.

도 3에 있어서, 송신측은 송신 데이터 패킷에 SN을 부여하여 저장하는 송신 버퍼부(1O1)와, 송신 데이터 패킷에 CRC를 부가하여 변조 처리를 행하는 변조부(102)와, 변조 처리 후의 송신 신호에 대하여 D/A 변환 처리를 행하는 D/A 변환기(103)와, D/A 변환 후의 송신 신호를 도시하지 않은 안테나로부터 송신하는 송신 RF부(104)와, 도시하지 않은 안테나로부터 무선 신호를 수신하는 수신 RF부(105)와, 수신 신호를 A/D 변환하는 A/D 변환기(106)와, A/D 변환 후의 수신 신호에 대하여 복조 처리 및 CRC 체크를 행하여, ARQ 제어 정보를 추출하는 복조 처리부(107)와, 추출된 ARQ 제어 정보로부터 재송 요구된 SN을 판별하는 비트맵(bit map) 처리부(108)와, 재송 요구된 SN을 재송하도록 송신 버퍼부(101)에 지시하는 재송 제어부(109)를 포함한다.

한편, 수신국은 도시하지 않은 안테나로부터 무선 신호를 수신하는 수신 RF부(110)와, 수신 신호를 A/D 변환하는 A/D 변환기(111)와, A/D 변환 후의 수신 신호에 대하여 복조 처리 및 CRC 체크를 실행하는 복조 처리부(112)와, 복조 처리 후의 수신 신호에 대하여 데이터 패킷에 부여되어 있는 SN의 체크를 행하는 SN 누락 판정 및 SN 정보 제거를 행하는 SN 판정부(113)와, SN 정보가 제거된 후의 수신 신호의 데이터 패킷을 저장하는 수신 버퍼부(114)와, SN 판정부(113)에 있어서의 판정 결과로부터 비트맵 형식의 ARQ 제어 정보를 생성하는 비트맵 생성부(115)와, 생성된 ARQ 제어 정보에 대해 CRC를 부가하여 변조 처리를 행하는 변조부(116)와, 변조 처리 후의 송신 신호를 D/A 변환하는 D/A 변환기(117)와, D/A 변환 후의 송신 신호를 도시하지 않는 안테나로부터 송신하는 송신 RF부(118)를 포함한다.

먼저, 송신측의 동작에 대하여 설명한다. 입력된 송신 패킷은 SN이 부여되어 송신 버퍼부(1O1)에 저장된다. 저장된 송신 패킷은 송신 버퍼부(101)에 의해 재송 제어부(109)로부터 지시된 재송 SN에 근거하여 출력된다. 송신 버퍼부(101)로부터 출력된 데이터 패킷은 변조부(102), D/A 변환기(103) 및 송신 RF부(104)를 거쳐 도시하지 않는 안테나로부터 송신된다.

수신 RF부(105)에 의해 수신된 신호는 A/D 변환기(106) 및 복조 처리부(107)를 거쳐 비트맵 처리부(108)에 입력되어, ARQ 제어 정보 중에서 재송 요구된 SN이 추출된다. 추출된, 재송 요구된 SN은 재송 제어부(109)에 의해 송신 버퍼부(101)로 지시된다.

다음에, 수신측의 동작에 대하여 설명한다. 수신 RF부(110)에 의해 수신된 신호는 A/D 변환기(111) 및 복조 처리부(112)를 거쳐 SN 판정부(113)에 입력되어, SN 판정부(113)에 의해 수신 신호의 각 데이터 패킷에 부여되어 있는 SN에 근거하여 데이터 패킷의 누락이 판정된다. 누락이 있던 SN은, 판정 결과로서, 비트맵 생성부(115)로 출력된다.

수신 신호중의 데이터 패킷의 누락은 비트맵 생성부(115)에 의해 비트맵 형식의 ARQ 제어 정보로 변환되어 출력된다. 생성된 ARQ 제어 정보는 변조부(116) 및 D/A 변환기(117)를 거쳐 송신 RF부(118)로부터 송신 신호로서 송신된다. 또한, SN 판정부(113)에 의해 수신 가능하다고 판정된 데이터 패킷은 SN이 제거되고 수신 버퍼부(114)에 입력되어 저장된다.

다음에, 도 4의 전송 시퀀스 도면에 대하여 설명한다.

송신측에서는, 데이터 패킷 #1∼#l2의 데이터 패킷에 대하여 SN=1∼12를 부여하여 송신하고 있다. 그리고, 수신측에 있어서, SN=2, 4, 5, 8의 4개의 데이터 패킷에 오류가 발생하고 있다. 수신측에서는 SN=2, 4, 5, 8의 데이터 패킷의 오류를 검출하여, 이 SN=2, 4, 5, 8의 데이터 패킷의 재송을 ARQ 제어 정보를 이용하여 송신측에 대해 요구한다.

ARQ 제어 정보의 비트 구성을 도 5에 나타낸다. ARQ 제어 정보는 최초에 오류가 검출된 SN과, 이 최초의 SN 이후의 소정 수의 데이터 패킷의 재송 요구의 유무를 나타내는 비트맵 형식의 정보로 구성된다.

도 5에 나타내는 ARQ 제어 정보의 한 실시예에서는 선두의 4 비트로 이루어지는 비트군(301)은 최초에 오류를 발생한 SN을 나타내기 위해 이용되는 것으로 가정하고, 여기서는 SN=2로 한다. 또, 이 비트군(301)을 구성하는 비트수는 4 비트에 한정되지 않고, 임의의 값으로 설정할 수 있다.

또한, 최초에 오류를 발생한 SN을 나타내는 비트군이 계속되는 비트군(여기서는, 6 비트)은 최초에 부가된 SN 이후의 SN에서의 재송 요구의 유무를 나타낸다. 즉, 여기서는, 비트군(301)이 SN=2를 나타내기 때문에, 비트(302)∼비트(307)는 순차적으로 SN=3∼8의 데이터 패킷의 재송 요구의 유무를 나타낸다. 예컨대, 도시하는 바와 같이, 재송 요구 없음은 1, 재송 요구 있음은 0으로 나타내는 것으로 한다.

따라서, 도 5에 나타내는 일 실시예에서는, 우선 비트군(301)이 SN=2이므로, SN=2에 대해 오류가 발생한 것을 나타내고, 또한 비트(302), 비트(305) 및 비트(306)가 1이므로, SN=3, 6, 7에 대해 수신이 정상적으로 행해진 것을 나타내며, 또한, 비트(303), 비트(304) 및 비트(307)가 0이므로, SN=4, 5, 8에 대해 오류가 발생한 것을 나타내고 있다.

이러한 ARQ 제어 정보를 수신측으로부터 수취(受取)한 송신측에서는 SN=2, 4, 5, 8의 데이터 패킷을 재송한다. 또한 종래의 PRIME-ARQ 방식과 마찬가지로, ARQ 제어 정보에 의해 지시된 SN 중에서 가장 시간적으로 후방의 SN(여기서는, SN=8) 이후의 송신 완료 SN(여기서는, SN=9만)에 대해 모두 재송한다. 따라서, 송신측은 SN=9의 데이터 패킷에 대해서도 재송하고 있다.

따라서, 가령 도 4 및 도 5에 나타낸 오류의 발생의 일례에 대하여 종래의 PRIME-ARQ 방식에 있어서의 ARQ 제어 신호로 나타내자면, 하나의 SN을 나타내는데 4 비트를 이용하는 경우, 4 비트×4개의 오류 SN=16 비트가 필요하게 된다. 그러나, 본 실시예에 따른 ARQ 제어 정보는 비트맵 형식을 이용함으로써, 동일한 정보를 송신하는데 4 비트(SN=2)+6 비트(SN=3∼8)=10 비트(SN=3~8) 비트만을 이용하여 완료한다.

또한, 종래의 ARQ 제어 정보에서는 보다 많은 오류 발생에 대비하여, ARQ 제어 정보에 의해 송신하는 정보량을 증가시키는 경우, 1 SN을 증가하기 위해 4 비트가 필요하지만, 본 실시예에 따른 비트맵 형식을 이용한 ARQ 제어 정보에서는 1 비트만 증가된다. 따라서, 본 발명은 ARQ 제어 정보에 의해 나타내는 SN의 수가 많아질수록 효과가 있다.

이와 같이, 본 실시예에 따르면, ARQ 재송 제어 정보를, 재송을 요구하는 SN 군으로 이루어지는 구성으로 하지 않고, 재송을 요구하는 하나의 SN과, 이 SN에 이어지는 SN에 대한 재송의 유무를 나타내는 비트맵으로 구성되도록 하기 때문에, 전송 효율을 저하시키지 않고서 재송 제어 정보량을 많게 하여 오류율을 개선할 수 있다.

또, SN을 나타내는 비트군은 4 비트에 한정되지 않고, 임의의 비트수로 할 수 있다.

(실시예 2)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 1과 마찬가지의 구성을 갖고, 단지 SN 대신에 프레임내에서의 위치를 나타내는 슬롯 번호(위치 정보)를 이용하는 것이다.

SN에 이용되는 수치는 일정한 주기로 반복되지만, 재송이 있는 것을 고려하면, 비교적 큰 수치까지 이용된다. 통상, 전송 시스템에 따라 적절한 수치가 이용된다.

예컨대, HDLC나 X.25 패킷 교환의 전송 프로토콜에 있어서는 3 비트(모듈러(modulo) 8로, 시퀀스 번호 0∼7) 혹은 7 비트(모듈러 128로, 시퀀스 번호 0∼127)가 이용되고, PPP(Point-Point Protocol)의 전송 프로토콜에 있어서는 24 비트(모듈러 24 : 시퀀스 번호 0∼224-1)의 값이 이용되며, TCP(Transmission Control Protocol)의 전송 프로토콜에 있어서는 32 비트(모듈러 32 : 시퀀스 번호 0∼232-1)의 값이 이용되고 있다.

SN의 값이 크면, SN을 나타내기 위해 많은 비트수가 필요해지기 때문에, 본 실시예에 있어서는, ARQ 제어 정보내에서는 SN 대신에, 프레임 내에서의 위치 정보, 즉, 슬롯 번호를 이용하는 것으로 한다.

1 프레임 내의 슬롯수는 SN이 취득하는 값보다는 훨씬 작아, 비트수가 커지는 일은 없다. 예컨대, 1 프레임이 16 슬롯으로 이루어지는 것으로 가정하면, 프레임내 위치 정보는 항상 4 비트로 전부를 표현할 수 있게 된다.

이하, 도 6 내지 도 10을 이용하여 본 실시예에 따른 송수신 장치 및 그 오류 제어 방법에 대해 설명한다. 도 6은 본 발명의 실시예 2에 따른 송수신 장치의 개략 구성을 나타내는 블럭도이고, 도 7은 본 발명의 실시예 2에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 8 내지 도 10은 각각 본 발명의 실시예 2에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다. 또한, 실시예 1과 동일한 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

본 실시예에 따른 ARQ 제어 정보는 도 6에 나타내는 바와 같은 비트 구성을 채용하며, 선두에 위치하는 비트군(601)은 FSN(Slot Number in Frame), 즉, 프레임 내에서의 위치를 표시하는 슬롯 번호를 나타내며, 비트(602)∼비트(605)는 비트군(601)에 의해 표시되는 슬롯 번호 이후의 슬롯의 오류의 유무를 나타낸다.

여기서는, 도 7에 도시하는 바와 같이 데이터 패킷 #7∼#13을 포함하는 프레임의 송신에 있어서, 데이터 패킷 #8, #9, #12에 오류가 발생한 것으로 하고, 데이터 패킷 #8은 프레임 내에서 2번째에 위치하기 때문에, 비트군(601)은 FSN=2를 나타내며, 이하, 프레임 내에서 3번째에서 6번째에 위치하는 데이터 패킷의 오류의 유무를 나타내는 비트(602)∼비트(605)는 순서대로 0, 1, 1, 0을 나타낸다.

도 6에 있어서, 프레임내 송신 타이밍 제어부(401)는 복조 처리부(107)의 출력으로부터 프레임 및 슬롯의 동기를 획득하여, 재송 제어부(109)를 제어하고, 프레임 비트맵 처리부(402)는, 도 8에 나타내는 바와 같은, 본 실시예에 따른 ARQ 제어 정보를 해독하여 재송해야 할 패킷을 파악하며, 프레임 타이밍 생성부(403)는 복조 처리부(112)의 출력으로부터 프레임 및 슬롯의 동기를 획득하여, 변조부(116)에 출력한다.

판정부(404)는 수신 신호중에서 재송을 요구해야 할 패킷을 선택하여, 후술하는 프레임 비트맵 생성부(405)에 전달한다. 프레임 비트맵 생성부(405)는 판정부(404)의 판정 결과에 근거하여, 도 8에 나타낸 바와 같은, 본 실시예에 따른 ARQ 제어 정보를 생성한다.

이와 같이, FSN을 이용함으로써, 전송하는 패킷 또는 셀에 SN을 부여할 필요가 없고, 데이터 자체의 전송량을 감소시킬 수 있으며, 또한, ARQ 제어 정보에 이용하는 비트수에 대해서도 삭감할 수 있기 때문에, 전송 효율이 향상된다.

또한, FSN을 이용하는 방법으로서, 도 9에 도시하는 바와 같이 ARQ 제어 정보를 FSN만으로 이루어지는 비트 구성으로 할 수도 있다. 여기서는, 비트군(701)이 프레임 내에서의 위치가 2번째인 패킷에 오류가 발생한 것을 나타내며, 이하 마찬가지로, 비트군(702)은 3번째의 패킷이 오류임을, 비트군(703)은 6번째의 패킷이 오류임을 각각 나타내고 있다.

또한, FSN을 이용하는 방법으로서, 도 8에 있어서, 항상 FSN=1로 하고, 또한 이 고정된 FSN=1을 생략함으로써, 도 10에 도시하는 바와 같이 ARQ 제어 정보를 프레임내의 선두 슬롯으로부터의 오류의 유무를 나타내는 비트만으로 이루어지는 비트 구성으로 할 수도 있다.

여기서는, 비트(801)는 프레임 내에서의 위치가 1번째인 패킷이 정상 수신인 것을 나타내고, 비트(802)는 프레임 내에서의 위치가 2번째인 패킷에 오류가 발생한 것을 나타내며, 이하 마찬가지로, 비트(803)는 3번째의 패킷이 오류임을, 비트(804)는 4번째의 패킷이 정상 수신임을, 비트(805)는 5번째의 패킷이 정상 수신임을, 비트(806)는 6번째의 패킷이 오류임을, 비트(807)는 정상 수신임을 각각 나타내고 있다.

이와 같이, 본 실시예에 따르면, ARQ 제어 정보에 있어서, SN 대신에 FSN을 이용함으로써, 동일한 ARQ 제어 정보를 송신하는데 보다 적은 데이터량으로 완료되기 때문에, 전송 효율을 향상시킬 수 있다.

또, 여기서, 프레임이란 TDMA 방식에 있어서의 전송 프레임, TDMA 방식에 있어서의 멀티 전송 프레임, 복수개의 데이터 패킷, 연속하는 데이터 패킷 등을 말한다.

또한, FSN을 나타내는 비트군은 4 비트에 한정되지 않고, 임의의 비트수로 할 수 있다.

(실시예 3)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 2와 마찬가지의 구성을 갖고, 단지 ARQ 제어 정보에 프레임의 위치를 나타내는 프레임 번호로서 프레임 상대 번호를 부가하는 것이다.

ARQ 제어 정보에 FSN을 이용하는 경우, 각 프레임 내에서의 위치 정보에 의해 어느 패킷에 오류가 발생했는지를 나타내기 때문에, ARQ 제어 정보 자체에 오류가 발생하여 ARQ 제어 정보를 재송하는 경우, 어느 프레임에 대한 위치 정보인지를 판별하는 것으로 한다.

그래서, 본 실시예에 있어서는, FSN을 이용한 ARQ 제어 정보에 프레임 상대 번호 PFN(Previous Frame Number)을 부가하여, 몇 프레임 전의 프레임에 대한 정보인지를 판별할 수 있도록 한다.

이하, 도 11 내지 도 14를 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 11은 본 발명의 실시예 3에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 12 내지 도 14는 각각 본 발명의 실시예 3에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

도 11은 도면중 최초의 프레임에 있어서, 데이터 패킷 #8, #9 및 #12에 오류가 발생한 경우를 나타내고 있으며, 수신측은 이 수신 상황에 있어서의 재송 요구로서, 도 12에 도시하는 바와 같이 (PFN=0)(FSN=2)(0110)라는 비트 구성을 채용한다.

도 12에 있어서, 비트군(1001)은 0이며, 직전의 프레임에 대한 정보인 것을 나타내고 있다. PFN=1이면, 하나 이전의 프레임에 대한 정보인 것을 나타내며, 이하, 수치가 커짐에 따라 그만큼 시간적으로 이전의 프레임에 대한 정보인 것을 나타내고 있다.

도 12에 있어서, 비트군(1002)은 전술한 경우와 마찬가지로, 프레임 내에서 2번째에 위치하는 패킷에 오류가 발생한 것을 나타내며, 비트(1003)∼비트(1006)는 FSN=2인 것이므로, FSN=3∼6에 대한 오류의 유무를 나타내고 있다.

도 11로 되돌아가, 최초의 프레임에 대한 ARQ 제어 정보에 대해 오류가 발생하면, 수신측은 ARQ 제어 정보를 재송한다. 그 때, ARQ 제어 정보의 내용인 (FSN=2)(0110)은 하나 이전의 프레임에 대한 정보이기 때문에, 부가되는 PFN을 1로 한다.

이와 같이, PFN을 이용함으로써, 송신측은 몇 프레임 전의 프레임에 대한 ARQ 제어 정보인지를 판별할 수 있다.

또한, FSN 및 PFN을 이용하는 방법으로서, 도 13에 도시하는 바와 같이 도 9와 마찬가지로, ARQ 제어 정보를 PFN 및 FSN만으로 이루어지는 비트 구성으로 하는 것도 가능하다. 여기서는, 비트군(1101)이 직전의 프레임에 대한 정보인 것을 나타내고, 비트군(1102)은 프레임 내에서의 위치가 2번째인 패킷에 오류가 발생한 것을 나타내며, 이하 마찬가지로, 비트군(1103)은 3번째의 패킷이 오류임을, 비트군(1104)은 6번째의 패킷이 오류임을 각각 나타내고 있다.

또한, FSN 및 PFN을 이용하는 방법으로서, 도 14에 도시하는 바와 같이 도 8과 마찬가지로, 항상 FSN=1로 하고, 또한 이 고정된 FSN=1을 생략함으로써, 도 14에 도시하는 바와 같이 도 10과 마찬가지로, ARQ 제어 정보를 PFN 및 프레임내의 선두 슬롯으로부터의 오류의 유무를 나타내는 비트만으로 이루어지는 비트 구성으로 하는 것도 가능하다.

여기서는, 비트군(1201)이 직전의 프레임에 대한 정보인 것을 나타내고, 비트(1202)는 프레임 내에서의 위치가 1번째의 패킷이 정상 수신인 것을 나타내며, 비트(1203)는 프레임 내에서의 위치가 2번째인 패킷에 오류가 발생한 것을 나타내고, 이하 마찬가지로, 비트(1204)는 3번째의 패킷이 오류임을, 비트(1205)는 4번째의 패킷이 정상 수신임을, 비트(1206)는 5번째의 패킷이 정상 수신임을, 비트(1207)는 6번째의 패킷이 오류임을, 비트(1208)는 정상 수신임을 각각 나타내고 있다.

이와 같이, 본 실시예에 따르면, ARQ 제어 정보에 FSN을 이용하여 프레임내의 위치 정보로 오류가 발생한 패킷을 전달하는 경우에, 수신측이 ARQ 제어 정보에 프레임 상대 번호인 PFN을 이용함으로써, 송신측은 복수의 ARQ 제어 정보에 오류가 발생하는 경우이더라도, 몇 프레임 전의 프레임에 대한 ARQ 제어 정보인지를 간단하게 판별할 수 있어, 적절한 재송을 행할 수 있다.

또, 여기서, 프레임이란, TDMA 방식에 있어서의 전송 프레임, TDMA 방식에 있어서의 멀티 전송 프레임, 복수개의 데이터 패킷, 연속하는 데이터 패킷 등을 말한다.

또한, FSN을 나타내는 비트군 및 PFN을 나타내는 비트군은 4 비트에 한정되지 않고, 임의의 비트수로 할 수 있다.

(실시예 4)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 3과 마찬가지의 구성을 갖고, 단지 프레임의 위치를 나타내는 프레임 번호로서 프레임 상대 번호 대신에 프레임 절대 번호를 이용하는 것이다.

실시예 3에 나타낸 바와 같은 프레임 상대 번호를 이용하는 경우, 복수의 ARQ 제어 정보에 오류가 발생하면, 처리가 번잡하게 된다고 하는 문제가 발생한다.

그래서, 본 실시예에 있어서는, 프레임 동기 획득에 이용되는 식별 번호를 프레임 절대 번호 FRN(Frame Number)로서 PFN 대신에 이용하는 것이다.

프레임 식별 번호는 통상, 예컨대 0∼15의 16값으로 나타내며, 취득하는 수치가 16값에 한정되어 있으면, 그것을 나타내는 비트군은 4 비트로 이루어지는 구성으로 완료된다.

이하, 도 15 내지 도 18을 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 15는 본 발명의 실시예 4에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 16 내지 도 18은 각각 본 발명의 실시예 4에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는, 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

도 15에 있어서, 도면중 최초의 프레임의 식별 번호는 8인 것으로 하고, 이 프레임의 수신에 있어서, 데이터 패킷 #8, #9 및 #12에 오류가 발생한 경우를 나타내고 있으며, 수신측은 이 수신 상황에 있어서의 재송 요구로서, 도 16에 도시하는 바와 같이 (FRN=8)(FSN=2)(0110)이라는 비트 구성을 채용한다.

도 16에 있어서, 비트군(1401)은 8이며, 식별 번호가 8인 프레임에 대한 정보인 것을 나타내고 있다. 비트군(1402)은, 전술한 경우와 마찬가지로, 프레임 내에서 2번째에 위치하는 패킷에 오류가 발생한 것을 나타내고, 비트(1403)∼비트(1406)는 FSN=2이므로, FSN=3∼6에 대한 오류의 유무를 나타내고 있다.

이와 같이, FRN을 이용함으로써, 송신측은 복수의 ARQ 제어 정보에 오류가 발생하는 경우에도, 몇 프레임 전의 프레임에 대한 ARQ 제어 정보인지를 간단하게 판별할 수 있다. 또한 FRN을 나타내는 비트군은 PFN을 나타내는 비트군에 비해 적은 비트수로 완료된다.

또한, FSN 및 FRN을 이용하는 방법으로서, 도 17에 도시하는 바와 같이 도 9와 마찬가지로, ARQ 제어 정보를 FRN 및 FSN만으로 이루어지는 비트 구성으로 하는 것도 가능하다. 여기서는, 비트군(1501)은 식별 번호가 8인 프레임에 대한 정보인 것을 나타내고, 비트군(1502)은 프레임 내에서의 위치가 2번째인 패킷에 오류가 발생한 것을 나타내며, 이하 마찬가지로, 비트군(1503)은 3번째의 패킷이 오류임을, 비트군(1504)은 6번째의 패킷이 오류임을 각각 나타내고 있다.

또한, FSN 및 FRN을 이용하는 방법으로서, 도 10과 마찬가지로, 항상 FSN=1로 하고, 또한 이 고정된 FSN=1을 생략함으로써, 도 18에 도시하는 바와 같이 ARQ 제어 정보를 FRN 및 프레임내의 선두 슬롯으로부터의 오류의 유무를 나타내는 비트만으로 이루어지는 비트 구성으로 하는 것도 가능하다.

여기서는, 비트군(1601)은 식별 번호가 8인 프레임에 대한 정보인 것을 나타내고, 비트(1602)는 프레임 내에서의 위치가 1번째인 패킷이 정상 수신인 것을 나타내며, 비트(1603)는 프레임 내에서의 위치가 2번째인 패킷에 오류가 발생한 것을 나타내고, 이하 마찬가지로, 비트(1604)는 3번째의 패킷이 오류임을, 비트(1605)는 4번째인 패킷이 정상 수신임을, 비트(1606)가 5번째인 패킷이 정상 수신임을, 비트(1607)는 6번째의 패킷이 오류임을, 비트(1608)가 정상 수신임을 각각 나타내고 있다.

이와 같이, 본 실시예에 따르면, ARQ 제어 정보에 FSN을 이용하여 프레임내의 위치 정보로 오류가 발생한 패킷을 전달하는 경우에, 수신측이 ARQ 제어 정보에 프레임 절대 번호인 FRN을 이용함으로써, 송신측은 복수의 ARQ 제어 정보에 오류가 발생하는 경우에서도, 어느 프레임에 대한 ARQ 제어 정보인지를 간단하게 판별할 수 있어, 적절한 재송을 행할 수 있다.

또한, FSN을 나타내는 비트군 및 FRN을 나타내는 비트군은 4 비트에 한정되지 않고, 임의의 비트수로 할 수 있다.

(실시예 5)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 1과 마찬가지의 구성을 갖고, 단지 SN을 2진수로 나타내는 비트군의 하위 비트를 생략하여, ARQ 제어 정보에 이용되는 비트수를 삭감하는 것이다.

이하, 도 19 내지 도 22를 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 19 및 도 21은 각각 본 발명의 실시예 5에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 20 및 도 22는 각각 본 발명의 실시예 5에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

도 19는 도면중 최초의 프레임에 있어서, 데이터 패킷 #2, #4, #5 및 #8에 오류가 발생한 경우를 나타내고 있고, 수신측은 이 수신 상황에 있어서의 재송 요구로서, 도 20에 도시하는 바와 같이 (OSN=1)(010)라는 비트 구성을 채용한다.

여기서, OSN(Omitted Sequence Number)는 SN을 2진수로 나타내며, 하위 비트를 생략한 때의 값을 10진수로 나타낸 값이다.

본 실시예에 있어서는 생략하는 것을 최하위 비트인 1 비트째로 한다. 예컨대, SN=2는 2진수로 나타내면, 「10」이다. 이 1 비트째를 생략하면, 「1」로 되며, 이것을 10진수로 나타내면, OSN=1이 된다. 또한, 예컨대 SN=8은 2진수로 나타내면, 「1000」이다. 이 1 비트째를 생략하면, 「100」으로 되며, 이것을 10진수로 나타내면, OSN=4가 된다. 즉, OSN=1은 SN=2 및 SN=3 양쪽을 나타내고 있고, OSN=4는 SN=8 및 SN=9 양쪽을 나타내고 있다.

도 20에 있어서, 비트군(1801)은 1이며, SN=2 및 SN=3의 적어도 한쪽에 오류가 발생한 것을 나타내고 있고, 비트(1802)∼비트(1804)는 비트군(1801)에 있어서 OSN=1이므로, 각각 OSN=2∼4를 나타내고 있다. 비트(1802)는 0이므로, SN=4 및 SN=5중 적어도 한쪽에 오류가 발생한 것을 나타내고 있으며, 비트(1803)는 1이므로, SN=6 및 SN=7 모두 정상 수신된 것을 나타내고 있고, 비트(1804)는 0이므로, SN=8 및 SN=9중 적어도 한쪽에 오류가 발생한 것을 나타내고 있다.

도 19에 되돌아가, 최초의 프레임에 대한 ARQ 제어 정보를 수신한 송신측은 도 20에 나타낸 ARQ 제어 정보에 의해 지시된 SN=2, 3, 4, 5, 8, 9에 대해 재송한다. 수신측은, SN=3 및 SN=9에 대해서는 이미 정상 수신이 완료됐기 때문에, 폐기한다.

이와 같이, OSN을 이용함으로써, ARQ 제어 정보에 이용하는 비트수를 삭감할 수 있기 때문에, 전송 효율이 향상된다.

또한, OSN을 이용하는 방법으로서, 도 22에 도시하는 바와 같이 도 9와 마찬가지로, ARQ 제어 정보를 OSN만으로 이루어지는 비트 구성으로 하는 것도 가능하다.

예컨대, 도 21에 나타내는 시퀀스의 일례와 같이, 최초의 프레임에 있어서, SN=2 및 SN=8에 대해 오류가 발생한 경우, 수신측은 ARQ 제어 정보로서 (OSN=1)(OSN=4)를 송신한다.

도 22에 있어서, 비트군(2001)은 SN=2, 3중 적어도 한쪽에 오류가 발생한 것을 나타내며, 비트군(2002)은 SN=8, 9중 적어도 한쪽에 오류가 발생한 것을 나타내고 있다. 따라서, 이 ARQ 제어 정보를 수신한 송신측은 SN=2, 3, 8, 9를 재송한다. 수신측은 SN=3, 9가 정상 수신 완료되었기 때문에, 폐기한다.

이와 같이, 본 실시예에 따르면, ARQ 제어 정보에 있어서, SN 대신에 OSN을 이용함으로써, 동일한 ARQ 제어 정보를 송신하는데에 보다 적은 데이터량으로 완료되기 때문에, 전송 효율을 향상시킬 수 있다. 특히, OSN은 연속하는 SN을 한번에 송신할 수 있기 때문에, 오류가 연속하는 상황에서 보다 효과적이다.

또, 본 실시예에 있어서, 생략하는 비트수가 1인 경우에 대해 설명했지만, 상기한 경우에 한정되지 않고, 2 이상의 하위 비트를 생략하더라도 무방하다. 생략하는 비트수를 많게 할수록 연속하는 SN을 보다 많이 한번에 송신할 수 있기 때문에, 오류가 연속하는 상황에서 보다 효과적이다.

또한, OSN을 나타내는 비트군은 4 비트에 한정되지 않고, 임의의 비트수로 할 수 있다.

(실시예 6)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 5와 마찬가지의 구성을 갖고, 단지 통신중에 생략하는 비트수를 변경할 수 있는 것이다.

이하, 도 23 내지 도 25를 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 23은 본 발명의 실시예 6에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 24 및 도 25는 각각 본 발명의 실시예 6에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

실시예 5에 있어서는, SN을 2진수로 나타낸 경우의 하위 비트를 미리 정해진 비트수를 생략하는 경우에 대해 설명했지만, 본 실시예에 있어서는, 생략하는 하위의 비트수를 통신중에 적응적으로 가변함으로써, 더욱 전송 효율의 향상을 도모하는 것이다.

도 23은 도면중 최초의 프레임에 있어서, 데이터 패킷 #2, #4 및 #5에 오류가 발생한 경우를 나타내고 있으며, 수신측은 이 수신 상황에 있어서의 재송 요구로서, 도 24에 도시하는 바와 같이 (OMB=1)(OSN=1)(010)라는 비트 구성을 채용한다. 여기서, OMB(Omitted Bits)는 2진수로 나타낸 SN의 하위 비트를 몇 비트 생략하는지를 나타낸 값이다.

예컨대, OMB=2이면, 하위의 2 비트가 생략되어 있는 것이고, OSN=1은 SN=4∼7을 나타내게 된다.

도 24에 있어서, 비트군(2201)은 1이며, 하위의 1 비트가 생략되어 있는 것을 나타내고 있고, 비트군(2202)은 1이며, SN=2, 3을 나타내고 있고, 비트(2203)∼비트(2205)는 각각 OSN=2∼4를 나타내고 있고, 비트(2203)는 0이므로, SN=4 및 SN=5중 적어도 한쪽에 오류가 발생한 것을 나타내고 있고, 비트(2204)는 1이므로, SN=6 및 SN=7이 모두 정상 수신된 것을 나타내고 있고, 비트(2205)는 0이므로, SN=8 및 SN=9중 적어도 한쪽에 오류가 발생한 것을 나타내고 있다.

도 23에 되돌아가, 최초의 프레임에 대한 ARQ 제어 정보를 수신한 송신측은 도 24에 나타낸 ARQ 제어 정보에 의해 지시된 SN=2, 3, 4, 5, 8, 9에 대하여 재송한다. 수신측은 SN=3 및 SN=9에 대해서는 이미 정상 수신 완료이기 때문에, 폐기한다.

이와 같이, OMB 및 OSN을 이용함으로써, ARQ 제어 정보에 이용하는 비트수를 삭감할 수 있기 때문에, 전송 효율이 향상한다.

또한, OMB 및 OSN을 이용하는 방법으로서, 도 25에 도시하는 바와 같이 도 22와 마찬가지로, ARQ 제어 정보를 OSN만으로 이루어지는 비트 구성으로 하는 것도 가능하다.

도 25에 있어서, 비트군(2301)은 하위의 생략 비트수가 1인 것을 나타내고, 비트군(2302)은 SN=2, 3중 적어도 한쪽에 오류가 발생한 것을 나타내며, 비트군(2303)은 SN=4, 5중 적어도 한쪽에 오류가 발생한 것을 나타내고 있고, 비트군(2304)은 SN=8, 9중 적어도 한쪽에 오류가 발생한 것을 나타내고 있다.

따라서, 이 ARQ 제어 정보를 수신한 송신측은 SN=2, 3, 4, 5, 8, 9를 재송한다. 수신측은 SN=3, 9가 정상 수신 완료이기 때문에, 폐기한다.

이와 같이, 본 실시예에 따르면, ARQ 제어 정보에 있어서, SN 대신에 OSN을 이용하며, 또한 생략하는 비트수를 통신중에 적응적으로 가변할 수 있는 것으로 하고, OMB를 이용하여 송신측에 생략해 둔 비트수를 전달하기 때문에, 전송 효율을 더 향상시킬 수 있다. 특히, 생략하는 비트수를 많게 할수록 연속하는 SN을 보다 많이 한번에 보낼 수 있기 때문에, 오류가 연속하는 상황에서 보다 효과적이다.

또한, OSN을 나타내는 비트군 및 OMB를 나타내는 비트군은 4 비트에 한정되지 않고, 임의의 비트수로 할 수 있다.

(실시예 7)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 2와 마찬가지의 구성을 갖고, 단지 복수의 통신 상대국과 통신을 행하는 경우에 ARQ 제어 정보를 공통 채널로 송신하는 것이다.

이하, 도 26 및 도 27을 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 26은 본 발명의 실시예 7에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 27은 본 발명의 실시예 7에 따른 통신 프레임의 1구성예를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

본 실시예에 있어서, 수신측은 기지국이며, 송신측은 복수의 통신 단말(TE1∼3)인 것으로 한다.

본 실시예에 있어서는, 채널마다(통신 단말마다) 행하고 있던 오류 제어를, 공통 채널을 이용하여 실행함으로써, 각 통신 단말은 기지국으로부터 공통의 ARQ 제어 정보를 수신하게 되어, 송수신하는 데이터량이 줄어서, 전송 효율이 향상된다.

도 26에 있어서, 수신측인 기지국에서는 최초의 프레임 내에서의 3번째의 패킷인 TE3으로부터의 패킷 #1과, 4번째의 패킷인 TE1로부터의 패킷 #2와, 7번째의 패킷인 TE2로부터의 패킷 #2에 대하여 오류를 검출한 것으로 한다.

그래서, 기지국은 공통 채널을 이용하여, ARQ 제어 정보 (FSN=3)(FSN=4)(FSN=7)을 송신한다. 각 통신 단말은 이 ARQ 제어 정보를 수신하여, 지시된 프레임내 위치에 있던 패킷을 재송한다.

도 27은 1 프레임내의 슬롯 구성의 일례를 나타내는 것으로, 1 프레임의 선두에 공통 채널(2501)이 배치되고, 슬롯(2502, 2505)은 TE1에, 슬롯(2503, 2508, 2509)은 TE2에, 슬롯(2504, 2506, 2507)은 TE3에 각각 이용되고 있던 경우를 나타내고 있다.

이와 같이, 본 실시예에 따르면, 수신측인 기지국이 통신 상대국마다 ARQ 제어 정보를 송신할 필요가 없기 때문, 전송 효율을 향상시킬 수 있다.

또, 본 실시예에 있어서는, ARQ 제어 정보가 도 9에 나타내는 비트 구성을 채용하는 경우에 대해 설명했지만, 본 실시예에 있어서 수신측이 공통 채널로부터 브로드캐스트하는 ARQ 제어 정보는 이미 설명한 실시예중 어느 실시예에 있어서의 ARQ 제어 정보의 구성을 이용하더라도 무방하다.

(실시예 8)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 1과 마찬가지의 구성을 갖고, 단지 소정의 데이터 단위 내에서는 동일의 SN을 부여하는 것이다.

데이터 처리시의 데이터 단위와 송수신시의 데이터 단위와는 반드시 일치하지 않고, 예컨대, 실제로 송수신되는 패킷은 송수신시의 데이터 단위이며, 통상 복수개의 패킷이 모여 최초로 유효한 데이터 처리시의 데이터 단위로 된다.

따라서, 데이터 처리시의 데이터 단위중에 1 패킷이라도 오류가 발생하면, 데이터 처리가 정상적으로 실행될 수 없어, 그 데이터 처리시의 데이터 단위를 구성하는 패킷에 대해 정상적으로 수신된 것도 폐기된다.

따라서, 패킷마다 SN을 부여하면, 데이터 처리시의 데이터 단위중 어느 하나의 패킷에 오류가 발생하여, 그 데이터 처리시의 데이터 단위를 구성하는 모든 패킷에 대해 재송 요구를 하는 경우에, 모든 패킷에 부여된 SN에 대해 송신원에 지시해야 한다.

그래서, 본 실시예에 있어서는, 패킷마다 부여하고 있던 SN을 보다 상위의 데이터 처리시의 데이터 단위마다 부여하도록 한다.

이하, 도 28 내지 도 30을 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 28 내지 도 30은 각각 본 발명의 실시예 8에 따른 데이터 패킷의 통신 상태를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

도 28은 패킷 통신에 있어서, 버스트마다 동일한 SN을 부여한 경우를 나타내고 있다. 각 버스트는 개개의 통신국 데이터이며, 1 패킷이라도 결함이 있으면, 그 통신국에서는 정상적인 데이터 송수신이 아니다. 따라서, 동일 SN을 부여하여, 적어도 하나에 오류가 있으면 전부 재송한다.

또한, 도 29는 슬롯 단위로 동일한 SN을 부여하는 경우에 대해 나타내고 있다. 각 슬롯은 개개의 통신국 데이터이며, 1 패킷이라도 결함이 있으면, 그 통신국에서는 정상적인 데이터 송수신이 아니다. 따라서, 동일 SN을 부여하여, 적어도 하나에 오류가 있으면 전부 재송한다.

또한, 도 30은 상위 레이어로서, 예컨대 IP 패킷 단위로 동일한 SN을 부여하는 경우에 대해 나타내고 있다. 각 IP 패킷은 데이터 처리시의 처리 단위이며, 1 패킷이라도 결함이 있으면, 그 데이터는 폐기된다. 따라서, 동일한 SN을 부여하여, 적어도 하나에 오류가 있으면 전부 재송한다.

이와 같이, 본 실시예에 따르면, 송수신시의 데이터 단위인 패킷마다 SN을 부여하는 것이 아니라, 데이터 처리시의 데이터 단위마다 SN을 부여하여, 처리시의 데이터 단위중에 1 패킷이라도 오류가 발생한 경우에, 하나의 SN에 대해 재송 요구를 행하면, 그 처리시의 데이터 단위의 모든 패킷에 대하여 재송 지시를 행할 수 있기 때문에, 전송 효율을 향상시킬 수 있다.

또, 본 실시예가 있어서의 ARQ 제어 정보는 이미 설명한 실시예중 어느 실시예에 있어서의 ARQ 제어 정보의 구성을 이용하더라도 무방하다.

(실시예 9)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 1과 마찬가지의 구성을 갖고, 단지 복수의 비트맵 형식을 이용한 ARQ 제어 정보를 연속하여 송신하는 것이다.

이하, 도 31을 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 31은 본 발명의 실시예 9에 따른 시퀀스의 일례를 나타내는 모식도이다. 또, 본 실시예에 따른 송수신 장치의 블럭도는 도 6에 나타내는 실시예 2에 따른 블럭도와 마찬가지이기 때문에, 여기서는 생략한다.

도 5에 나타낸 바와 같이, 비트맵 형식을 이용한 ARQ 제어 정보는 적은 비트수로 많은 SN에 대해 정보를 송신할 수 있다는 이점이 있지만, 비트열때문에 연속한 SN에 대한 정보밖에 송신할 수 없어, 오류가 이산(離散)적으로 발생한 경우에 전송 효율이 열화된다.

그래서, 본 실시예에 있어서는, 도 5에 나타낸 바와 같은 비트맵 형식을 이용한 ARQ 제어 정보를, 비트열의 길이를 짧게 한 후에 2개 연속으로 송신한다.

도 31은 본 실시예에 있어서의 시퀀스의 일례이며, 도면중 최초의 프레임에 있어서, 데이터 패킷 #2, #4, #5, #7, #8에 오류가 발생한 경우를 나타내고 있다.

수신측은 도 5에 나타낸 바와 같은 비트 구성의 비트열을 3 비트로 줄이고, 여기서는 2회 송신하는 것으로 한다. 이 경우, ARQ 제어 정보는 도시하는 바와 같이 (SN=2)(100)(SN=7)(SN=010)으로 된다. 이러한 ARQ 제어 정보의 송신 방법은 프레임내의 패킷수가 많고, 오류가 이산적으로 발생하고 있는 경우에 보다 전송 효율을 향상시키는 효과를 발생한다.

이와 같이, 본 실시예에 따르면, 비트맵 형식을 이용한 ARQ 제어 정보의 비트 구성중 비트열의 비트수를 삭감하고, 복수회 송신하기 위해, ARQ 제어 정보의 비트수를 삭감하며, 특히 오류가 이산적으로 발생한 경우에, 전송 효율을 향상시킬 수 있다.

또, 본 실시예에 있어서의 ARQ 제어 정보는 상기 구성 이외에서도, 이미 설명한 실시예중 어느 실시예에 있어서의 ARQ 제어 정보의 구성을 이용하더라도 무방하다. 또한, 이산적인 오류에 대응할 수 있는 비트 구성이면, 복수의 ARQ 제어 정보는 반드시 연속하여 송신하지 않더라도 무방하다.

(실시예 10)

본 실시예에 따른 송수신 장치 및 오류 제어 방법은 실시예 1과 마찬가지의 구성을 갖고, 단지 오류 발생 상황에 따라 ARQ 제어 정보의 구성을 변경하는 것이다.

이하, 도 32 내지 도 35를 이용하여, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 대해 설명한다. 도 32는 본 발명의 실시예 10에 따른 송수신 장치의 개략 구성을 나타내는 블럭도이고, 도 33 및 도 34는 각각 본 발명의 실시예 10에 따른 시퀀스의 일례를 나타내는 모식도이며, 도 35는 본 발명의 실시예 10에 따른 ARQ 제어 정보의 1구성예를 나타내는 모식도이다. 또, 실시예 1과 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

도 35a에 나타내는 비트 구성은 통상의 PRIME-ARQ 방식에 있어서의 ARQ 제어 정보의 구성(비트군(3302) 및 비트군(3303))에 식별 플래그를 나타내는 1 비트(비트(3301))를 부가한 것이며, 도 35b에 나타내는 비트 구성은 비트맵 형식을 이용한 ARQ 제어 정보의 구성(비트군(3305) 및 비트(3306∼3309))에 식별 플래그를 나타내는 1 비트(비트(3304))를 부가한 것이다.

식별 플래그가 0이면, 통상의 PRIME-ARQ 방식에 따라 ARQ 제어 정보가 송신되고 있는 것을 나타내며, 1이면, 비트맵 형식을 이용한 ARQ 제어 정보가 송신되고 있는 것을 나타낸다.

도 32에 나타내는 송신측에서는, 재송 제어 정보 선택부(3001)는 수신한 ARQ 제어 정보중 식별 플래그에 근거하여, ARQ 제어 정보의 비트 구성을 판별하고, 비트맵 형식이면, 수신한 ARQ 제어 정보를 비트맵 처리부(108)에 출력하며, 통상의 PRIME-ARQ 방식의 구성이면, 선택부(3002)를 거쳐 재송 제어부(109)로 출력한다.

한편, 수신측에서는, 재송 제어 정보 판정부(3003)가 SN 판정부(113)의 출력으로부터 SN의 오류가 연속적인지 이산적인지를 판별하여, 재송 제어 정보 전환부(3005)에 전달한다. 재송 제어 정보 생성부(3004)는 SN 판정부(113)의 출력에 근거하여, 통상의 PRIME-ARQ 방식의 ARQ 제어 정보를 생성한다. 재송 제어 정보 전환부(3005)는 재송 제어 정보 판정부(3003)의 출력에 근거하여, 재송 제어 정보 생성부(3004)에 의해 생성된 통상의 PRIME-ARQ 방식의 ARQ 제어 정보, 또는 비트맵 생성부(115)에 의해 생성된 비트맵 형식을 이용한 ARQ 제어 정보중 어느 하나를 선택적으로 출력한다.

1 프레임의 패킷수가 13으로 하면, 도 33에 도시하는 바와 같이 오류가 발생한 SN이 2 및 12와 같이, 이산적으로 오류가 발생한 경우는 통상의 PRIME-ARQ 방식을 이용한 쪽이, 전송 효율이 좋다. 또한, 도 34에 도시하는 바와 같이, 오류가 SN=8, 10, 11이라는 것과 같이 비이산적인 경우는, 비트맵 형식을 이용하는 쪽이, 전송 효율이 향상된다.

이와 같이, 본 실시예에 따르면, 프레임내에서의 오류 발생 상황에 따라 ARQ 제어 정보의 구성을 적응적으로 전환하기 때문에, 전송 효율을 향상시킬 수 있다.

또, 본 실시예에 따른 송수신 장치 및 오류 제어 방법에 의해 전환하는 ARQ 제어 정보의 구성은 상기 2구성에 한정되지 않고, 이미 설명한 어느 실시예에 있어서의 ARQ 제어 정보의 구성을 이용하는 것도 가능하다.

또한, 식별 플래그는 1 비트에 한정되지 않는다. 식별 플래그를 2 비트 이상으로 이루어지도록 함으로써, 2 이상의 구성을 전환하도록 하는 것도 가능하다.

또한, ARQ 제어 정보의 종류를 전환하는 것이 아니라, 동일한 구성을 채용하지만, 비트맵 형식의 비트수를 증감시키는 등, 구성하는 비트 또는 비트군의 수를 증감하도록 하는 것도 가능하다.

(실시예 11)

본 실시예에 따른 송수신 장치는 실시예 10과 마찬가지의 구성을 갖고, 단지 복조 신호의 판정 오차를 이용하여 회선 품질을 추정해서, 회선 품질에 따라 ARQ 제어 정보에 이용하는 비트수를 변경하는 것이다.

이하, 도 36 및 도 37을 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 36은 본 발명의 실시예 11에 따른 송수신 장치의 개략 구성을 나타내는 블럭도이며, 도 37은 본 발명의 실시예 11에 따른 송수신 장치의 복조 처리부 및 재송 제어 파라미터 결정부의 개략 구성을 나타내는 블럭도이다. 또, 실시예 10과 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

도 36에 있어서, 재송 제어 파라미터 결정부(3401)는 복조 처리부의 출력으로부터, 수신 신호의 회선 품질을 추정하여, 추정된 회선 품질에 따라 비트맵 생성부(115), 재송 제어 정보 생성부(3004) 및 재송 제어 정보 전환부(3005)를 제어하고, 회선 품질에 따라서 통상의 PRIME-ARQ 방식의 ARQ 제어 정보 및 비트맵 형식을 이용한 ARQ 제어 정보에 이용되는 비트수 또는 비트군수를 증감시킨다.

도 37에 있어서, 복조부(3501)는 수신 신호를 복조하고, 판정부(3502)는 신호점의 판정을 행한다. 감산기(3503)는 판정부(3502)의 입력 신호와 출력 신호를 감산 처리하여 판정 오차를 산출하고, 감산기(3504)는 감산기(3503)의 출력인 판정 오차와 임계값을 감산 처리하며, 판정부(3505)가 대소 판정을 행한다.

이 판정 결과에 의해서, 판정 오차가 소정값보다 큰 경우는 회선 품질이 열악한 상황이라고 판단하고, 소정값보다 적은 경우는 회선 품질이 양호하다고 판단한다. 회선 품질이 열악한 경우, ARQ 제어 정보에 이용되는 비트수 또는 비트군수를 증가시킴으로써 오류율의 향상을 도모하고, 회선 품질이 양호한 경우, 비트수 또는 비트군수를 삭감하여, 전송 효율 향상을 도모한다.

이와 같이, 본 실시예에 따르면, 회선 품질에 따라 ARQ 제어 정보에 이용하는 비트수 또는 비트군수를 적당히 변경하기 때문에, 오류율을 낮게 억제하면서 전송 효율의 향상을 도모할 수 있다.

(실시예 12)

본 실시예에 따른 송수신 장치는 실시예 11과 마찬가지의 구성을 갖고, 단지 판정 오차를 평균화하고 나서 이용하는 것이다.

이하, 도 38을 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 38은 본 발명의 실시예 12에 따른 송수신 장치의 복조 처리부 및 재송 제어 파라미터 결정부의 개략 구성을 나타내는 블럭도이다. 또, 실시예 11과 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

도 38에 있어서, 평균화기(3601)는 감산기(3503)의 출력인 판정 오차를 평균화한다.

이와 같이, 본 실시예에 따르면, 판정 오차를 평균화하고 나서 이용하기 때문에, 회선 품질의 검출 정밀도를 향상시킬 수 있다.

(실시예 13)

본 실시예에 따른 송수신 장치는 실시예 12와 마찬가지의 구성을 갖고, 단지 판정 오차를 슬롯간에서 평균하고 나서 이용하는 것이다.

이하, 도 39 및 도 40을 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 39는 본 발명의 실시예 13에 따른 송수신 장치의 복조 처리부 및 재송 제어 파라미터 결정부의 개략 구성을 나타내는 블럭도이며, 도 40은 본 발명의 실시예 7에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도이다. 또, 실시예 12와 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

도 39에 있어서, 슬롯간 평균부(3701)는 평균화된 각 슬롯의 판정 오차의 평균값을 산출하여 감산기(3504)에 출력한다.

도 40에 있어서, 스위치(3801)는, 슬롯마다 출력처를 전환하고, 메모리(3802)는 각 슬롯의 평균화된 판정 오차를 일시적으로 저장하며, 평균화부(3803)는 각 슬롯의 평균화된 판정 오차에 대해 평균화 처리한다.

이와 같이, 본 실시예에 따르면, 각 슬롯에 있어서의 평균화된 판정 오차를 슬롯간에서 평균화하기 때문에, 회선 품질 추정 정밀도를 향상시킬 수 있다.

(실시예 14)

본 실시예에 따른 송수신 장치는 실시예 13과 마찬가지의 구성을 갖고, 단지 1 프레임 이전의 회선 추정값과 현 프레임의 회선 추정값을 가중 평균하는 것이다.

이하, 도 41을 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 41은 본 발명의 실시예 14에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도이다. 또, 실시예 13과 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

도 41에 있어서, 승산기(3901)는 현 프레임의 회선 추정값에 0.1을 곱하고, 메모리(3902)는 1 프레임 이전의 회선 추정값을 저장하고, 승산기(3903)는 1 프레임 이전의 회선 추정값에 0.9를 곱하며, 가산기(3904)는 승산기(3901)와 승산기(3903)의 출력을 가산하여 감산기(3504)에 출력한다.

이와 같이, 본 실시예에 따르면, 1 프레임 이전의 회선 추정값과 현 프레임의 회선 추정값을 가중 평균하기 때문에, 회선 품질 추정의 정밀도를 향상시킬 수 있다.

(실시예 15)

본 실시예에 따른 송수신 장치는 실시예 14와 마찬가지의 구성을 갖고, 단지 가중 평균에 이용하는 계수의 값을 가변으로 하는 것이다.

이하, 도 42를 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 42는 본 발명의 실시예 15에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도이다. 또, 실시예 14와 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

도 42에 있어서, 스위치(4001)는 0.5 또는 0.1을 선택적으로 출력하고, 스위치(4002)는 0.5 또는 0.9를 선택적으로 출력한다. 스위치(4001) 및 스위치(4002)로부터 출력되는 계수의 합은 항상 1이 되는 것으로 한다.

이와 같이, 본 실시예에 따르면, 가중 평균에 이용하는 계수를 가변으로 하기 때문에, 가중 평균 처리의 수속(收束) 속도를 빠르게 할 수 있다.

(실시예 16)

본 실시예에 따른 송수신 장치는 실시예 14와 마찬가지의 구성을 갖고, 단지 가중 평균을 비트 시프트로 실현하는 것이다.

이하, 도 43을 이용하여, 본 실시예에 따른 송수신 장치에 대해 설명한다. 도 43은 본 발명의 실시예 16에 따른 송수신 장치의 슬롯간 평균부의 개략 구성을 나타내는 블럭도이다. 또, 실시예 14와 마찬가지의 구성에는 동일 부호를 부여하고, 상세한 설명은 생략한다.

디지털 신호를 1 비트 시프트시키면, 진폭이 절반으로 되는 것에 착안하여, 비트 시프트기를 이용함으로써, 슬롯간 평균부(3701)로부터 연산량을 요하는 승산기를 생략할 수 있다.

2 비트 시프트기(4101)는 현 프레임의 회선 추정값을 2 비트 시프트시켜, 0.25배로 한다. 2 비트 시프트기(4102) 및 1 비트 시프트기(4103)는 메모리(3902)의 출력인 1 프레임 이전의 회선 추정값을, 각각 2 비트 시프트, 1 비트 시프트시켜, 각각 0.25배, 0.5배로 한다.

가산기(4104)는 2 비트 시프트기(4102) 및 1 비트 시프트기(4103)의 출력을 가산하여, 1 프레임 이전의 회선 추정값의 0.75배를 생성한다. 최후로 가산기(3904)가 2 비트 시프트기(4101)의 출력과 가산기(4104)의 출력을 가산하여 감산기(3504)에 출력한다.

이와 같이, 본 실시예에 따르면, 비트 시프트로 가중 평균 처리를 실현할 수 있기 때문에, 연산량을 감할 수 있다.

또, 상기 실시예 1∼l6에 있어서는, 오류 체크의 방법으로서 CRC 검사를 예로 들었지만, 오류 판정이 가능하다면, 임의의 방법으로 해도 무방하다.

또한, 상기 실시예 1∼16은 모두 적절히 조합하여 실시할 수 있어, 송신 제어에 대한 형태에서는 비트가 나타내는 수치가 SN이든 프레임 번호이든 등은 문제가 되지 않는다.

이상 설명한 바와 같이, 본 발명에 따른 송수신 장치는 최초에 오류가 발생한 하나의 시퀀스 번호와, 이 시퀀스 번호 이후의 시퀀스 번호에 대한 재송 요구의 유무를 나타내는 비트 정보로 이루어지는 ARQ 제어 정보를 수신하여, 이 ARQ 제어 정보에 의해 지시된 시퀀스 번호에 대응하는 패킷 및 상기 ARQ 제어 정보에 의해 지시된 시퀀스 번호중 가장 시간적으로 후방의 시퀀스 번호 이후의 번호에 대응하는 송신 완료 패킷을 전부 재송하는 구성을 채용한다.

이 구성에 따르면, ARQ 재송 제어 정보를 재송 요구하는 SN군으로 이루어지는 구성으로 하지 않고, 재송을 요구하는 하나의 SN과, 이 SN에 계속되는 SN에 대한 재송의 유무를 나타내는 비트맵으로 구성하도록 하기 때문에, 전송 효율을 감소시키지 않고서 재송 제어 정보량을 많게 하여, 오류율을 개선할 수 있다.

본 발명의 송수신 장치는 최초에 오류가 발생한 하나의 프레임내 위치 정보와, 이 프레임내 위치 정보의 위치 이후의 위치 정보에 대한 재송 요구의 유무를 나타내는 비트 정보로 이루어지는 ARQ 제어 정보를 수신하여, 이 ARQ 제어 정보에 의해 지시된 위치에 대응하는 패킷 및 상기 ARQ 제어 정보에 의해 지시된 위치중 가장 시간적으로 후방의 위치 이후의 번호에 대응하는 송신 완료 패킷을 전부 재송하는 구성을 채용한다.

이 구성에 따르면, 전송하는 패킷 또는 셀에 SN을 부여할 필요가 없고, 데이터 자체의 전송량을 감할 수 있으며, 또한, ARQ 제어 정보에 이용하는 비트수에 대해서도 삭감할 수 있기 때문에, 전송 효율이 향상된다.

본 발명의 송수신 장치는, 상기 구성에 있어서, ARQ 제어 정보가 프레임의 위치를 나타내는 프레임 번호를 포함하는 구성을 채용한다.

이 구성에 따르면, ARQ 제어 정보로 프레임내의 위치 정보에 오류가 발생한 패킷을 전달하는 경우에, 수신측이 ARQ 제어 정보에 프레임 상대 번호를 이용함으로써, 송신측은 복수의 ARQ 제어 정보에 오류가 발생하는 경우에서도, 몇 프레임 이전의 프레임에 대한 ARQ 제어 정보인지를 간단하게 판별할 수 있어, 적절한 재송을 행할 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, 시퀀스 번호의 소정의 하위 비트를 삭제하는 구성을 채용한다. 이 구성에 따르면, 동일한 ARQ 제어 정보를 송신하는데에 보다 적은 데이터량으로 완료되기 때문에, 전송 효율을 향상시킬 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, 삭제하는 하위 비트수를 적응적으로 변경하는 구성을 채용한다. 이 구성에 따르면, 생략하는 비트수를 통신중에 적응적으로 가변할 수 있는 것으로 하고, 송신측에 생략해 둔 비트수를 전달하기 때문에, 전송 효율을 더 향상시킬 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, ARQ 제어 정보가 공통 채널로 송신되는 구성을 채용한다. 이 구성에 따르면, 통신 상대국마다 ARQ 제어 정보를 송신할 필요가 없기 때문, 전송 효율을 향상시킬 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, 시퀀스 번호가 소정의 데이터 단위 내에서 동일하게 설정되는 구성을 채용한다. 이 구성에 따르면, 송수신시의 데이터 단위인 패킷마다 SN을 부여하는 것이 아니라, 데이터 처리시의 데이터 단위마다 SN을 부여하고, 처리시의 데이터 단위중에 1 패킷이라도 오류가 발생한 경우에, 하나의 SN에 대하여 재송 요구를 하면, 그 처리시의 데이터 단위의 모든 패킷에 대해 재송 지시를 할 수 있기 때문에, 전송 효율을 향상시킬 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, 복수의 ARQ 제어 정보를 연속하여 송신하는 구성을 채용한다. 이 구성에 따르면, ARQ 제어 정보의 비트수를 삭감하고, 특히 오류가 이산적으로 발생한 경우에, 전송 효율을 향상시킬 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, 오류의 발생 상황 또는 회선 품질에 따라 ARQ 제어 정보의 구성을 변경하는 구성을 채용한다. 이 구성에 따르면, 오류의 발생 상황 또는 회선 품질에 따라 적응적으로 최적 구성을 선택할 수 있기 때문에, 전송 효율을 향상시킬 수 있다.

본 발명의 송수신 장치는, 상기 구성에 있어서, 오류의 발생 상황 또는 회선 품질에 따라 ARQ 제어 정보를 구성하는 비트수를 변경하는 구성을 채용한다. 이 구성에 따르면, 오류의 발생 상황 또는 회선 품질에 따라 적응적으로 최적인 비트수를 선택할 수 있기 때문에, 전송 효율을 향상시킬 수 있다.

본 발명의 오류 제어 방법은 최초에 오류가 발생한 하나의 시퀀스 번호와, 이 시퀀스 번호 이후의 시퀀스 번호에 대한 재송 요구의 유무를 나타내는 비트 정보로 이루어지는 ARQ 제어 정보를 수신하여, 이 ARQ 제어 정보에 의해 지시된 시퀀스 번호에 대응하는 패킷 및 상기 ARQ 제어 정보에 의해 지시된 시퀀스 번호중 가장 시간적으로 후방의 시퀀스 번호 이후의 번호에 대응하는 송신 완료 패킷을 전부 재송하도록 했다. 이 방법에 따르면, 전송 효율을 열화시키지 않고서 오류율을 저하시킬 수 있다.

본 명세서는 1999년 3월 10일 출원된 일본 특허 평성 제 11-107032 호 및 1999년 3월 18일 출원된 일본 특허 평성 제 11-074632호에 근거한다. 이들 내용은 전부 여기에 포함시켜 둔다.

본 발명은 디지털 무선 통신 시스템에 있어서의 통신 단말 장치나 기지국 장치에 적용할 수 있다. 이에 따라, 전송 효율을 열화시키지 않고서 오류율을 저하시켜 무선 통신을 행할 수 있다.

Claims

오류가 발생한 시퀀스 번호에 대응하는 패킷의 재송 요구의 유무를 나타내는 ARQ 제어 정보를 수신하여, 상기 ARQ 제어 정보에 의해 지시된 시퀀스 번호에 대응하는 패킷 및 상기 ARQ 제어 정보에 의해 지시된 시퀀스 번호중 가장 시간적으로 후방의 시퀀스 번호 이후의 번호에 대응하는 송신 완료 패킷을 모두 재송하는 송수신 장치.
제 1 항에 있어서,

상기 ARQ 제어 정보는, 최초에 오류가 발생한 하나의 시퀀스 번호와, 상기 시퀀스 번호 이후의 시퀀스 번호에 대한 재송 요구의 유무를 나타내는 비트 정보를 포함하는 송수신 장치.
최초에 오류가 발생한 하나의 프레임내 위치 정보와, 상기 프레임내 위치 정보의 위치 이후의 위치 정보에 대한 재송 요구의 유무를 나타내는 비트 정보로 이루어지는 ARQ 제어 정보를 수신하여, 상기 ARQ 제어 정보에 의해 지시된 위치에 대응하는 패킷 및 상기 ARQ 제어 정보에 의해 지시된 위치중 가장 시간적으로 후방의 위치 이후의 번호에 대응하는 송신 완료 패킷을 모두 재송하는 송수신 장치.
제 1 항에 있어서,

상기 ARQ 제어 정보는 프레임의 위치를 나타내는 프레임 번호를 포함하는 송수신 장치.
제 1 항에 있어서,

시퀀스 번호의 소정의 하위 비트를 삭제하는 송수신 장치.
제 5 항에 있어서,

삭제하는 하위 비트수를 적응적으로 변경하는 송수신 장치.
제 1 항에 있어서,

상기 ARQ 제어 정보는 공통 채널로 송신되는 송수신 장치.
제 1 항에 있어서,

상기 시퀀스 번호는 소정의 데이터 단위내에서 동일하게 설정되는 송수신 장치.
제 1 항에 있어서,

복수의 ARQ 제어 정보를 연속하여 송신하는 송수신 장치.
제 1 항에 있어서,

오류의 발생 상황 또는 회선 품질에 따라 ARQ 제어 정보의 구성을 변경하는 송수신 장치.
제 1 항에 있어서,

오류의 발생 상황 또는 회선 품질에 따라 ARQ 제어 정보를 구성하는 비트수를 변경하는 송수신 장치.
청구항 1에 기재된 송수신 장치를 포함하는 통신 단말 장치.
청구항 1에 기재된 송수신 장치를 포함하는 기지국 장치.
오류가 발생한 시퀀스 번호에 대응하는 패킷의 재송 요구의 유무를 나타내는 ARQ 제어 정보를 수신하여, 상기 ARQ 제어 정보에 의해 지시된 시퀀스 번호에 대응하는 패킷 및 상기 ARQ 제어 정보에 의해 지시된 시퀀스 번호중 가장 시간적으로 후방의 시퀀스 번호 이후의 번호에 대응하는 송신 완료 패킷을 모두 재송하는 오류 제어 방법.
제 14 항에 있어서,

상기 ARQ 제어 정보는 최초에 오류가 발생한 하나의 시퀀스 번호와, 상기 시퀀스 번호 이후의 시퀀스 번호에 대한 재송 요구의 유무를 나타내는 비트 정보를 포함하는 오류 제어 방법.