[go: up one dir, main page]

KR20000064987A - 전계 효과-제어 가능 반도체 소자 - Google Patents

전계 효과-제어 가능 반도체 소자 Download PDF

Info

Publication number
KR20000064987A
KR20000064987A KR1019980708493A KR19980708493A KR20000064987A KR 20000064987 A KR20000064987 A KR 20000064987A KR 1019980708493 A KR1019980708493 A KR 1019980708493A KR 19980708493 A KR19980708493 A KR 19980708493A KR 20000064987 A KR20000064987 A KR 20000064987A
Authority
KR
South Korea
Prior art keywords
region
shielding
field effect
semiconductor body
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980708493A
Other languages
English (en)
Other versions
KR100397882B1 (ko
Inventor
프랑크 피르쉬
볼프강 베르너
프란츠 힐러
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000064987A publication Critical patent/KR20000064987A/ko
Application granted granted Critical
Publication of KR100397882B1 publication Critical patent/KR100397882B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 

Landscapes

  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전계 효과-제어 가능 반도체 소자에 관한 것이다. 본 발명에 따르면, 새로운 평탄화 기술을 사용하는 IGBT가 제공되며, 베이스 영역(6) 주위에 배치되는 차폐 영역(13)의 결합은 IGBT의 음극면에서의 소수 전하 캐리어 밀도를 증가시키고, 이는 순방향 전압(VCESat)의 감소를 가져온다. 차폐 영역(13)과 베이스 영역(6) 사이의 농도 변화로 인해 형성되는 부동 필드의 효과는 내부 영역이 더 이상은 소수 전하 캐리어에 대한 싱크와 같은 역할을 하지 않도록 하는 것이다. IGBT의 항복 전압이 차폐 영역(13)의 결합에 의해 감소되지 않도록 하기 위하여, 높은 전도도의 비접속 부동 영역이 내부 영역(2)에 배치되고, 비접속 영역의 하부 에지부(16)는 차폐 영역(13)의 하부 에지부(14)보다 내부 영역(2)에서 더 깊다. 비접속 부동 영역(15)은 차폐 영역(14)과 내부 영역(2)에 대해 반대되는 도전형이다.

Description

전계 효과-제어 가능 반도체 소자
이상에서 언급한 반도체 소자는 예를 들면, 미국 특허 출원 번호 제 4,364,073호에 IGBT(Insulated Gate Bipolar Transistor) 형태로 개시되어 있고 완전하게 설명되어 있다. 공지된 모든 IGBT는 제조 기술에 관계없이 본질적으로 유사하게 구성되고 유사한 전기적 작동을 한다. 순방향 모드에서, 높은 역전압이 막아지고 높은 전력이 스위칭될 수 있다. 역방향 모드에서, IGBT는 (게이트 전압에 의해 영향을 받을 수 있는) 트랜지스터 특성이 중첩될 수 있는 클리어-아웃(clear-out) 다이오드 특성을 나타낸다. IGBT의 부하 전류 경로는 순방향 다이오드를 포함한다. 만일 MOS 트랜지스터가 스위칭-온되면, 다수의 전하 캐리어 전류가 MOS 트랜지스터를 경유하여 베이스 영역을 통해 그리고 pn 정션을 경유하여 콜렉터 영역으로 흐른다. 이에 의한 결과는 소수의 전하 캐리어가 내부 영역으로 주입된다는 것이다. 소수 전하 캐리어의 일부는 베이스 영역을 곧바로 경유하여 에미터 전극으로 흐른다. 소수 전하 캐리어 전류의 이러한 부분은 베이스 영역에서 전압 강하를 발생시킨다.
베이스 영역이 소수 캐리어에 대해 싱크와 같은 역할을 하기 때문에, 도입부에서 언급된 평탄한 IGBT에서는 소자의 항복 전압을 감소시킴 없이 순방향으로 콜렉터-에미터 전압을 곧바로 감소시키는 것은 불가능하다. 이는 IGBT가 DRAM 기술로부터 유출된 트렌치 구조와 함께 발전되어 왔기 때문이다. 도입부에서 언급한 평탄한 IGBT와 차이점은 V-자형 또는 U-자형 트렌치가 이방성 에칭에 의해 내부 영역으로 유입되고, 이러한 트렌치에서 게이트 전극이 내부 영역으로부터 절연되도록 배치된다는 점이다. 이는 매우 낮은 시트 저항과 높은 패킹 밀도를 야기한다.
하지만, 한편으로는 이러한 평탄하지 않는 배치는 비교적 간단한 평탄화 기술과는 많이 벗어난다는 단점을 가진다. 따라서, 본 발명의 목적은 트렌치 구조를 가지는 IGBT의 파라미터가 이상에 설명된 단점을 가지지 않는 도입부에서 언급된 바와 같은 전계 효과-제어 가능 소자를 제공하는 것이다.
본 발명에 따르면, 이러한 목적은 도입부에서 언급한 형태의 전계 효과-제어 가능 반도체 소자에 의해 구현되고, 이러한 소자에서, 제 1 도전형 차폐 영역내에 삽입되는 베이스 영역이 자신을 둘러싸고 있는 내부 영역보다 더 높은 도핑 농도를 가진다는 점 및 제 2 도전형인 높은 도핑 농도를 가지는 적어도 하나의 접속되지 않은 부동 게이트가 내부 영역에 배치되고 이러한 영역의 하부 에지부는 차폐 영역의 하부 에지부보다 내부 영역에서 더 깊다는 점으로 인해 장점을 가진다.
이러한 차폐 영역의 결합 결과, 추가의 저항이 베이스 영역 바로 이전의 내부 영역을 유입되어 내부 영역내의 소수 전하 캐리어의 농도를 증가시킨다. 결과적으로, 내부 영역에서의 전압 강하는 현저하게 감소되고 따라서 정격 전류에서 순방향으로의 콜렉터-에미터 전압(VCESat)이 현저하게 감소된다. 결과적으로, 한편으로는 일정한-상태의 전력 손실이 최소화되고 또 한편으로는 높은 전류 밀도가 얻어질 수 있고, 이에 의한 결과로 더 작고 따라서 더 높은 비용-효과가 있는 반도체 소자가 도일한 전체 전류에 대해 사용될 수 있다.
블록킹 세기를 감소시키지 않기 위하여, 차폐 영역으로 둘러싸인 에미터 영역은 부동의 비-접속 영역에 의해 차폐된다.
IGBT는 일반적으로 병진적으로 규칙적으로 배치되고 셀간 영역에 의해 간격을 두고 분리되는 다수의 베이스 영역, 에미터 영역 및 차폐 영역을 가진다. 이러한 에미터 영역은 본 발명에서는 병렬로 접속된다. 이러한 셀 구조는 스트립형, 육각형, 삼각형, 원형 또는 사각형일 수 있다.
본 발명의 일실시예에서, 부동 영역은 차폐 영역 하부와 양극 영역 상부에 배치된다. 하지만, 부동 영역이 차폐 영역에 인접하여 간격을 두고 분리되어 반도체 몸체부의 상부 표면내에 삽입되는 것 또한 가능하고 그 결과 부동 게이트는 셀-형 구조를 가진 IGBT내의 셀간 영역내에 위치된다.
차폐 영역과 베이스 영역 사이의 농도 변화에 의해 형성된 부동 전계 효과는 내부 영역이 더 이상은 소수의 전하 캐리어를 위한 싱크와 같은 역할을 하지 않도록 하고, IGBT가 온(on)된 상태에서 소수 전하 캐리어의 이에 상응하는 증가를 가져온다.
전형적으로, 도핑 농도는 내부 영역에서 보다 차폐 영역에서 현저하게 더 높다. 차폐 영역에서 1017/㎤의 도핑 농도와 내부 영역에서 1014/㎤의 도핑 농도가 특히 바람직한데, 이는 차폐 영역이 내부 영역보다 현저하게 높게 도핑되고 이러한 두 영역 사이의 실질적으로 높은 농도 변화가 발생하기 때문이고, 이러한 농도 변화는 내부 영역이 더 이상은 소수 전하 캐리어를 위한 싱크와 같은 역할 할 수 없도록 부동 필드에 영향을 미친다.
본 발명은 이하의 도시된 도면을 참조로한 실시예를 통해 상세히 설명될 것이다.
본 발명은 반도체 몸체부의 상부 표면에 인접하는 제 1 도전형 내부 영역, 반도체 몸체부의 하부 표면에 인접하는 제 2 도전형 양극 영역, 반도체 몸체부의 상부 표면내에 삽입되는 적어도 하나의 제 2 도전형 베이스 영역, 이러한 베이스 영역내에 삽입되는 적어도 하나의 제 1 도전형 에미터 영역, 반도체 몸체부의 상부 표면상에 배치되고 에미터 영역과 도전적으로 접속되는 에미터 전극, 반도체 몸체부의 하부 표면 하부에 배치되고 양극 영역에 도전적으로 접속되는 콜렉터 전극 및 절연 클리어런스를 가지며 반도체 몸체부의 상부 표면 상부에 배치되고 베이스 영역과 에미터 영역의 일부를 덮는 게이트 전극을 구비하는 반도체 몸체부를 포함하는 전계 효과-제어 가능 반도체 소자에 관한 것이다.
도 1은 본 발명에 따른 IGBT의 부분 단면도이다.
도 2는 본 발명에 따른 선택적인 IGBT의 부분 단면도이다.
도 3은 본 발명에 따른 추가의 선택적인 IGBT의 부분 단면도이다.
도 1 내지 도 3은 n-채널 IGBT를 사용하여 본 발명을 도시한다. 물론, 본 발명은 p-채널 IGBT에도 사용될 수 있다. 반도체 소자의 반도체 몸체부는 도 1내지 도 3에서 참조 부호 1로 표시된다. 반도체 몸체부는 상부 표면(3)과 하부 표면(4)을 가진다. 반도체 몸체부(1)의 상부 표면(3)에 인접하는 n-도핑 내부 영역(2) 또한 가진다. p-도핑 베이스 에미터 영역(7)이 상부 표면(3)내에 삽입된다. 두 개의 n+-도핑 에미터 영역(7)이 베이스 영역(6)에 삽입된다. 예를 들면, 알루미늄과 같은 금속으로 구성된 에미터 전극(8)이 베이스 영역(6)과 에미터 영역(7)과 접촉한다.
p+-도핑 양극 영역(5)은 내부 영역(2)의 하부 표면(4)에 인접한다. 상기 양극 영역은 금속화층을 통해 콜렉터 전극(9)에 접속된다. 셀간 영역(12)은 베이스 영역(6)에 인접하여 좌우측에 위치하고 서로에 대해 병진적으로 규칙적으로 배치된 베이스 영역을 간격을 두고 분리한다.
게이트 전극(10)이 상부 표면(3) 상부에서 게이트 산화물(11)에 의해 절연되어 배치된다. 게이트 전극(10)은 고도핑된 폴리실리콘 또는 금속으로 구성된다.
도 1에서, 베이스 영역(6)은 n+-고도핑 차폐 영역(13)에 삽입된다. 차폐 영역(14)은 자신을 둘러싸는 내부 영역(2)보다 현저하게 더 높은 도핑 농도를 가진다. 차폐 영역(13)은 좌측 수평 에지부(17)와 우측 수평 에지부(18)를 가진다. p+-고도핑되고 비접속된 부동 영역(15)은 이러한 두 수평 영역 각각에 대해 인접하여 위치하고 이들로부터 간격을 두고 분리된다. 이러한 두 부동 영역(15)의 하부 에지부(16)는 내부 영역(2)내에 깊게 위치한다. 특히, 부동 영역(15)의 하부 에지부는 차폐 영역913)의 하부 에지부에서 보다 더 깊게 배치된다.
도 2는 본 발명의 선택적인 실시예를 도시하고, 여기서 부동 영역(15)은 차폐 영역(13)에 수평적으로 인접하여 배치되지 않고 차폐 영역(13) 하부와 양극 영역(5) 상부에 위치한다. 부동 영역(15)은 이 경우에 차폐 영역(14) 하부 에지부로부터 간격을 두고 분리되도록 배치되는 반면에, 도 3에서는 차폐 영역(13)이 부동 영역(15)내에 삽입되는 실시예가 도시된다.
도시된 세 실시예 모두에서, 도핑 농도는 실질적으로 내부 영역(2)에서 보다 차폐 영역(13)에서 더 높다. 도시된 세 실시예 모두에서, 차폐 영역(13)내에서의 도핑 농도는 대략 1017/㎤의 값을 가지는 반면에, 내부 영역에서의 도핑 농도는 대략 1014/㎤의 값을 가진다.
본 발명에 따른 구조물을 제조하는 방법이 이하에서 도 3을 참조로 하여 설명된다. 예를 들면, 붕소인 p-형 도펀트가 n--도핑 기판 내부로 주입된다. 다음으로 도펀트는 "드라이브 인"되거나 또는 다음의 열-처리 단계에 의해 확산된다. n-고도핑 도전 영역(13)이 상기 드라이브 인 p+-도핑층 내부로 유입되고, 부동 영역(15)과 같은 역할을 한다. 이러한 n-고도핑 도전 영역은 차폐 영역(13)과 같은 역할을 한다. 다음으로 n-저도핑 도전층이 상기 층상에 다시 한번 에피택셜 증착되고 반도체 몸체부를 위 방향으로 종결한다. 다음으로, 이러한 층의 상부 표면상에 베이스 영역(6)이 삽입되고 n-고도핑 도전 영역(13', 13")이 베이스 영역의 수평 에지부에서의 추가의 주입에 의해 베이스 영역(6)에 주입된다. 이러한 n-고도핑 도전 영역(13', 13")은 다시 한번 정확하게 말하면, 하부에 위치하는 n-형 영역과 접촉하도록 드라이브 인된다. 끝으로, 이러한 영역은 베이스 영역의 주변부를 형성한다. 이러한 방법으로 제조된 반도체 몸체부는 최상부에서 추가로 처리된다 즉, 에미터 영역, 에미터 전극, 가능한 단락 회로 영역 및 게이트 전극 또한 형성된다.
도 1 내지 도 3에 도시된 구조물의 기능이 이하에서 상세히 설명된다.
차폐 영역(13)의 결과로, 소수 전하 캐리어에 대한 추가의 저항이 내부 영역(2)내에 결합된다. 이러한 추가의 저항은 정격 전류에서 순방향으로의 콜렉터-에미터 전압의 큰 감소를 가져온다 즉, VCESat가 현저하게 감소된다. 결과적으로, 한편으로는 일정한-상태의 전력 손실을 최소화하고 또 한편으로는 더 높은 전류 밀도를 얻을 수 있으며, 이에 의해 더 작고 비용-효과가 있는 반도체 소자를 동일한 전체 전류에 대해 제공할 수 있게 된다.
이러한 차폐 영역(13)의 결합은 IGBT의 양극면 즉, 베이스 영역(6) 하부에서 소수 전하 캐리어의 상당한 증가를 가져온 구조를 제공한다. 차폐 영역(13)과 내부 영역(2) 사이의 농도 변화 때문에 형성되는 부동 필드의 효과는 베이스 영역(6)이 더 이상은 소수 전하 캐리어에 대한 싱크와 같은 역할을 할 수 없게된다는 것이고, 이는 IGBT가 온된 상태에서 소수 전하 캐리어의 이에 상응하는 증가를 가져온다. IGBT의 항복 전압이 차폐 영역(13)의 결합에 의해 감소되지 않도록 하기 위하여, 반대되는 도전형의 비접속 부동 영역(15)이 결합되고, 이러한 영역은 차폐 영역(13) 하부와 양극 영역(5) 상부에 배치되거나 또는 셀간 영역(12)내의 베이스 영역(6)에 인접하여 위치한다. 여기서 중요한 것은 반대되는 도전형인 비접속 부동 영역(15)은 내부 영역 내부로의 차폐부의 관통 깊이보다 현저하게 더 큰 관통 깊이를 가진다는 것이다. 차폐 영역(13)에 대해 반대되는 도전형인 비접속 부동 영역의 목적은 음극면에서 곧바로 즉, 베이스 영역(6) 하부에서 곧바로 영역을 차폐하는 것 다시 말해, 베이스 영역(6)의 하부 에지부에 대해 가능한 한 멀리 동전위 라인의 경로를 보호하는 것이다. 이는 매우 작은 VCESat뿐만 아니라 높은 블로킹 강조를 구현할 수 있다.

Claims (5)

  1. a) 반도체 몸체부(1)의 상부 표면(3)에 인접하는 제 1 도전형 내부 영역(2);
    b)상기 반도체 몸체부(1)의 하부 표면(4)에 인접하는 제 2 도전형 양극 영역(5);
    c)상기 반도체 몸체부(1)의 상기 상부 표면(3)내에 삽입되는 적어도 하나의 제 2 도전형 베이스 영역(6);
    d)상기 베이스 영역(6)내에 삽입되는 적어도 하나의 제 1 도전형 에미터 영역(7);
    e)상기 반도체 몸체부(1)의 상기 상부 표면(3)상에 배치되고 상기 에미터 영역(7)에 도전적으로 접속되는 에미터 전극(8);
    f)상기 반도체 몸체부(1)의 상기 하부 표면(4) 하부에 배치되고 상기 양극 영역(5)에 도전적으로 접속되는 콜렉터 전극(9); 및
    g)절연 클리어런스를 가지며, 상기 반도체 몸체부(1) 상기 상부 표면(3)상에 배치되고, 상기 베이스 영역(6) 및 상기 에미터 영역(7)의 일부를 덮는 게이트 전극(10)을 구비하는 반도체 몸체부(1)를 가지는 전계 효과-제어 가능 반도체 소자에 있어서,
    h)상기 베이스 영역(6)은 자신을 둘러싸는 내부 영역(2)보다 더 높은 도핑 농도를 가지는 제 1 도전형 차폐 영역(13)내에 삽입되며;
    i)제 2 도전형의 높은 전도도를 가진 적어도 하나의 비접속 부동 영역(15)이 상기 내부 영역(2)에 제공되며, 상기 비접속 부동 영역(15)의 하부 에지부(16)는 상기 차폐 영역(13)의 하부 에지부(14)보다 상기 내부 영역(2)에서 더 깊은 것을 특징으로 하는 전계 효과-제어 가능 반도체 소자.
  2. 제 1 항에 있어서, 상기 다수의 베이스 영역(6), 상기 에미터 영역(7) 및 상기 차폐 영역(13)이 병진적으로 규칙적으로 배치되어 상기 반도체 몸체부(1)내에서 셀간 영역(12)에 의해 간격을 두고 분리되는 것을 특징으로 하는 전계 효과-제어 가능 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 비접속 부동 영역(15)은 상기 차폐 영역(13) 하부와 상기 양극 영역(5)상에 배치되는 것을 특징으로 하는 전계 효과-제어 가능 반도체 소자.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 비접속 부동 영역(15)은 상기 차폐 영역(13)에 인접하여 간격을 두고 분리되며 상기 반도체 몸체부(1)의 상부 표면(3)내에 삽입되는 것을 특징으로 하는 전계 효과-제어 가능 반도체 소자.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 차폐 영역(13)의 도핑 농도는 상기 내부 영역(2)의 도핑 농도의 103배 이상인 것을 특징으로 하는 전계 효과-제어 가능 반도체 소자.
KR10-1998-0708493A 1997-02-25 1998-01-27 전계효과-제어가능반도체소자 Expired - Fee Related KR100397882B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19707513A DE19707513A1 (de) 1997-02-25 1997-02-25 Durch Feldeffekt steuerbares Halbleiterbauelement
DE19707513.4 1997-02-25
PCT/DE1998/000244 WO1998038681A1 (de) 1997-02-25 1998-01-27 Durch feldeffekt steuerbares halbleiterbauelement

Publications (2)

Publication Number Publication Date
KR20000064987A true KR20000064987A (ko) 2000-11-06
KR100397882B1 KR100397882B1 (ko) 2004-05-17

Family

ID=7821420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0708493A Expired - Fee Related KR100397882B1 (ko) 1997-02-25 1998-01-27 전계효과-제어가능반도체소자

Country Status (6)

Country Link
US (1) US6147381A (ko)
EP (1) EP0913000B1 (ko)
JP (1) JP4108762B2 (ko)
KR (1) KR100397882B1 (ko)
DE (2) DE19707513A1 (ko)
WO (1) WO1998038681A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241020B1 (ko) * 2011-11-02 2013-03-11 현대자동차주식회사 모스펫 소자 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830332C2 (de) * 1998-07-07 2003-04-17 Infineon Technologies Ag Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE59914759D1 (de) * 1998-10-26 2008-06-26 Infineon Technologies Ag Bipolares hochvolt-leistungsbauelement
WO2000035021A1 (de) * 1998-12-04 2000-06-15 Infineon Technologies Ag Leistungshalbleiterschalter
DE19945639A1 (de) * 1999-09-23 2001-04-05 Abb Semiconductors Ag Bipolartransistor mit isolierter Gateelektrode (IGBT)
DE10009347C2 (de) * 2000-02-28 2003-11-13 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP3657938B2 (ja) 2002-03-27 2005-06-08 株式会社東芝 半導体装置
KR100900562B1 (ko) * 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
RU2407107C2 (ru) 2005-05-24 2010-12-20 Абб Швайц Аг Полупроводниковый прибор с изолированным затвором
GB2502477B (en) 2011-02-23 2014-12-17 Abb Technology Ag Power semiconductor device and method for manufacturing such a power semiconductor device
CN102683403B (zh) * 2012-04-24 2015-05-27 电子科技大学 一种沟槽栅电荷存储型igbt
CN102842612A (zh) * 2012-09-11 2012-12-26 电子科技大学 具有埋岛结构的绝缘栅双极型晶体管
EP2889914A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Bipolar semiconductor device
JP6256075B2 (ja) * 2014-02-13 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置
CN107369703B (zh) * 2016-05-13 2020-12-04 株洲中车时代电气股份有限公司 载流子增强注入型igbt结构
FR3102820B1 (fr) 2019-10-30 2021-10-01 Airbus Helicopters Système de transmission de couple à multiples chemins de passage entre un arbre menant et un arbre mené et véhicule

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
JPS57180164A (en) * 1981-04-30 1982-11-06 Nec Corp Semiconductor device
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
JPH06268227A (ja) * 1993-03-10 1994-09-22 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JPH0778978A (ja) * 1993-09-07 1995-03-20 Toyota Central Res & Dev Lab Inc 縦型ｍｏｓ電界効果トランジスタ
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
EP0735591B1 (en) * 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241020B1 (ko) * 2011-11-02 2013-03-11 현대자동차주식회사 모스펫 소자 및 그 제조 방법

Also Published As

Publication number Publication date
WO1998038681A1 (de) 1998-09-03
DE59814220D1 (de) 2008-05-29
DE19707513A1 (de) 1998-09-24
EP0913000A1 (de) 1999-05-06
US6147381A (en) 2000-11-14
KR100397882B1 (ko) 2004-05-17
EP0913000B1 (de) 2008-04-16
JP4108762B2 (ja) 2008-06-25
JP2000509916A (ja) 2000-08-02

Similar Documents

Publication Publication Date Title
KR101745776B1 (ko) 전력용 반도체 소자
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
US5998836A (en) Trench-gated power MOSFET with protective diode
US5702961A (en) Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
US8198687B2 (en) Structure with PN clamp regions under trenches
KR100397882B1 (ko) 전계효과-제어가능반도체소자
US10593789B2 (en) Semiconductor apparatus and method of manufacturing the same
EP3238260B1 (en) Reverse-conducting semiconductor device
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
US6768167B2 (en) MIS semiconductor device and the manufacturing method thereof
US20120193676A1 (en) Diode structures with controlled injection efficiency for fast switching
JP7272775B2 (ja) 絶縁ゲートバイポーラトランジスタ
KR101679107B1 (ko) 전력 반도체 디바이스
JP2007184486A (ja) 半導体装置
US8878237B2 (en) Active edge structures providing uniform current flow in insulated gate turn-off thyristors
US20090096027A1 (en) Power Semiconductor Device
JPH07115189A (ja) 絶縁ゲート型バイポーラトランジスタ
US11239352B2 (en) Self-aligned and robust IGBT devices
RU2407107C2 (ru) Полупроводниковый прибор с изолированным затвором
EP1291925B1 (en) Semiconductor device
JPH1168106A (ja) トランジスタ構成素子とその製造方法
JP2019087730A (ja) 半導体装置
US20220045205A1 (en) Trench gate power switch with doped regions to induce breakdown at selected areas
EP0103934B1 (en) Insulated-gate field-effect transistors
KR102719791B1 (ko) 분리된 베이스 콘택 영역을 갖는 수직 절연 게이트 전력 스위치

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19981023

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011024

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030902

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070829

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080828

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090825

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100824

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110824

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120827

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130823

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140822

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160809