DE10009347C2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung eines Halbleiterbauelements.

Aus der EP 0 837 508 A2 ist eine Halbleitervorrichtung be­ kannt, welche ein Substrat mit einem vorderseitigen ersten Bereich des ersten Leitungstyps und mit einem rückseitigen Bereich, welcher einen ersten Hauptanschluß bildet, aufweist. Eingebracht in den ersten Bereich ist eine erste Wanne des ersten Leitungstyps, und eingebracht in den ersten Bereich ist eine zweite Wanne des zweiten Leitungstyps, wobei die zweite Wanne ein Kanalgebiet des zweiten Leitungsytps in ei­ nem Teilbereich der ersten Wanne bildet. Weiterhin weinge­ bracht in den ersten Bereich ist eine dritte Wanne des ersten Leitungstyps, wobei die dritte Wanne einen zweiten Hauptan­ schluß in einem gemeinsamen Teilbereich der ersten und zwei­ ten Wanne bildet. Über dem Kanalgebiet vorgesehen ist ein dritter Hauptanschluß.

Aus T. P. Chow et. al.: "Counterdoping of MOS Channel (CDC) - A new Technique of Improving Suppression of Latching in Insu­ lated Gate Bipolar Transistor" in "IEEE Electron Device Let­ letters", 9 (1988) 1, S. 29-31, ist die Technik des Einbringens von Gegendotierungen im Kanalgebiet eines IGBT's offenbart.

Aus der EP 0 570 595 A1 ist ein vertikaler IGBT zusammen mit einem entsprechenden Herstellungsverfahren bekannt.

Obwohl auf beliebige Halbleiterbauelementen anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf IGBT-Transistoren zum Treiben eines induktiven Lastelements, wie z. B. der Primärwicklung einer Zündspule, erläutert.

Für einen kontrollierbaren Betrieb des Zündsystems eines Ot­ tomotors ist es erforderlich, die Spannung an der Primärseite der Zündspulen zu messen. Es besteht dann die Möglichkeit, den Zustand zu bestimmen: Ist die Spannung ausreichend hoch für die Zündung oder liegt ein Fehlerfall vor. Hierzu bieten sich z. B. IGBT-Transistoren an.

Es ist es Aufgabe der vorliegenden Erfindung, das Herstellungs­ verfahren für ein Halbleiterbauelement anzugeben, welches sich gut zum Treiben eines induktiven Lastelements eignet.

Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, durch Einbau eines Gegendotierschrittes im üblichen IGBT-Prozeß für die ausreichende Gegendotierung zu sorgen, damit die oben beschriebenen gewünschten Eigenschaften des IGBT eintreten.

Das erfindungsgemäß hergestellte Bauelement wird hier in ei­ ner Ausführungsform als Buried Channel-IGBT bezeichnet. Ähn­ lich wie beim Buried Channel-MOSFET im CMOS-Prozessen (p-Kanal-MOSFET) ist der n-Kanal des Buried Channel-IGBT nicht an der Oberflä­ che, sondern liegt hier wegen der Wirkung des Gatefeldes und des vergrabenen pn-Übergangs (hervorgerufen durch die n(z. B. As)-Gegen-dotierung und p(z. B. Bor)-Kanaldotierung) tiefer. Erst mit höherer Gatespannung kommt der Elektronenkanal des IGBT infolge der Bandverbiegung an die Oberfläche.

In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des in Anspruch 1 angegebenen Verfah­ rens.

Gemäß einer bevorzugten Weiterbildung weist das Substrat ein Wafersubstrat des zweiten Leitungstyps und eine darauf epi­ taktisch abgeschiedene Schicht des ersten Leitungstyps als ersten Bereich auf.

Gemäß einer weiteren bevorzugten Weiterbildung ist zwischen dem Wafersubstrat und der epitaktisch abgeschiedenen Schicht des ersten Leitungstyps eine weitere epitaktisch abgeschiede­ ne Schicht des ersten Leitungstyps vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung weist die La­ dungsträgerkonzentration im Kanalgebiet ein Maximum an einem Ort auf, der um einen vorbestimmten Abstand von der Oberflä­ che entfernt ist.

Gemäß einer weiteren bevorzugten Weiterbildung ist ein Kon­ taktstöpsel vorgesehen, welcher den zweiten Hauptanschluß mit der zweiten Wanne kurzschließt.

Gemäß einer weiteren bevorzugten Weiterbildung ist in den er­ sten Bereich eine vierte Wanne des zweiten Leitungstyps ein­ gebracht, wobei die vierte Wanne unterhalb des zweiten Haupt­ anschlusses vorgesehen ist.

Gemäß einer weiteren bevorzugten Weiterbildung ist das zwi­ schen der vierten Wanne und der dritten Wanne eine fünfte Wanne des zweiten Leitungstyps vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Leitungstyp der n-Typ, ist der zweite Leitungstyp der p-Typ und ist das Grundmaterial Silizium.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.

Es zeigen:

Fig. 1-3 schematische Darstellungen der Prozeßabfolge zum Herstellen eines Halbleiterbauelements als erste Ausführungsform der vorliegenden Erfindung;

Fig. 4 eine schematische Darstellung für ein Halbleiterbauelement nach einem Herstellungs­ verfahren als zweite Ausführungsform der vorliegenden Erfindung;

Fig. 5-7 Darstellungen der Abhängigkeit des Kollek­ tor/Emitter-Stroms I_CE von der Gatespannung V_G bei verschiedenen Gegenimplantationsdosen;

Fig. 8 eine qualitative Darstellung der Elektronenkonzen­ tration im Kanal als Funktion der Entfernung d von der Oberfläche; und

Fig. 9 eine qualitative Darstellung der Dotierstoffkonzen­ tration im Kanal als Funktion der Entfernung d von der Oberfläche.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente. Im einzelnen bezeichnen 5 ein p⁺- Wafersubstrat, 6 eine n⁺-Epischicht, 10 eine n^--Epischicht, 20 ein Erstoxid, 30 ein Streuoxid, 40 bzw. 40' eine erste n- Wanne, 50 ein Gateoxid, 60 einen Polysiliziumanschluß, 70 ei­ ne zweite p-Wanne, 80 eine vierte p⁺-Wanne, 90 eine dritte n⁺-Wanne, 100 einen Spacer aus Oxid, 110 einen Kontaktstöpsel sowie 120 eine fünfte p⁺-Wanne.

Fig. 1-3 zeigen schematische Darstellungen der Prozeßabfolge zum Herstellen eines Halbleiterbauelements als erste Ausfüh­ rungsform der vorliegenden Erfindung.

Wie in Fig. 1 gezeigt, wird zunächst ein Siliziumsubstrat be­ reitgestellt, welches ein p⁺-Wafer-Substrat 5, eine darauf abgeschiebene n⁺-Epischicht 6 sowie eine darauf abgeschiedene n^--Epischicht 10 umfaßt.

Mittels üblicher Photolithographietechniken werden auf dem oberen n^--Epitaxibereich 10 ein Erstoxid 20 abgeschieden und zu einem Fenster strukturiert. Anschließend wird das Streuoxid 30 abgeschieden. Durch das Streuoxid 30 hindurch wird dann eine n-Wanne 40 implantiert. Diese Implantation ist die Gegen(Depletion)-Implantation.

Gemäß der Darstellung von Fig. 2 wird darauffolgend das Streuoxid 30 entfernt und ein Gateoxid 50 gewachsen. Auf dem Gateoxid 50 werden Polysilizium-Anschlußbereiche 60 abge­ schieden und strukturiert, welche später als Gateanschluß fungieren. Desweiteren wird die n-Wanne 40 zur n-Wanne 40' ausdiffundiert. In einem darauffolgenden Prozeßschritt wird die p⁺-Wanne 80 im zentralen Gebiet implantiert. Sie bildet einen sogenannten Body-Bereich des Halbleiterbauelements, der tiefer in den n^--Bereich 10 hineinreicht als die p-Wanne 70. Nach der Implantation der p⁺-Wanne 80 erfolgt die Implantati­ on der p-Wanne 70 für den Kanal. Nun erfolgt die Ausdiffusion der beiden Implantationen.

Im weiteren Verlauf des Verfahrens wird, wie in Fig. 3 darge­ stellt, ein n⁺-Source-Bereich 90 in der p-Wanne 70 im oberen Bereich der p⁺-Wanne 80 gebildet, sowie Oxid-Spacer 100 an den Seitenwänden der Polysilizium-Anschlüsse 60 vorgesehen. Der Source-Bereich 90 wird durch einen Kontaktstöpsel 110 derart kontaktiert, daß er mit der p⁺-Wanne 80 kurzgeschlos­ sen ist.

Wie aus Fig. 3 weiterhin ersichtlich, befindet sich der Ka­ nalbereich K der p-Wanne 70 zwischen dem ausdiffundierten n- Bereich 40' und dem n⁺-Source-Bereich 90 unterhalb des Ga­ teanschlusses 60 aus Polysilizium.

Fig. 4 zeigt eine schematische Darstellung für ein Halbleiterbauelement nach einem Herstel­ lungsverfahren als zweite Ausfüh­ rungsform der vorliegenden Erfindung.

Im Unterschied zur obigen ersten Ausführungsform (s. Fig. 3) ist bei der zweiten Ausführungsform eine weitere p⁺-Wanne 120 unterhalb der Sourcebereiche 90 vorgsehen, in die der Kon­ taktstöpsel 110 hineinragt.

Der Buried Channel-IGBT gemäß der beiden oben erläuterten Ausführungsformen hat eine negative Einsatzspannung, so daß er normalerweise eingeschaltet ist. Der Buried Channel-IGBT kann die Spannung bis zu einem maximalen Strom begrenzen und höhere Spannungen fallen dann am Buried Channel-IGBT selbst ab. Der maximale Strom, der fließen darf, kann durch die Ge­ genimplantation zur Kanalimplantation, die in den IGBT kommt, begrenzt werden.

Fig. 5-7 sind Darstellungen der Abhängigkeit des Kollek­ tor/Emitter-Stroms I_CE von der Gatespannung V_G bei verschiede­ nen Gegenimplantationsdosen.

Abhängig von der Dosis der Gegenimplantation werden zwei ver­ schiedene Betriebsarten des IGBT unterschieden. Beispielswei­ se läßt sich bei einer steigenden Dosis der Gegenimplantation bis zu 4.3 × 10¹² cm^-2 mit einer konstanten p-Dosis (Kanalimplantation) von 3 × 10¹² cm^-2 die Eingangskennlinie immer mehr zu negativen Gatespannungen verschieben, bis die Einsatzspan­ nung -1.7 V beträgt, wie in Fig. 5-7 dargestellt. Aus den Si­ mulationsergebnissen geht hervor, daß die Einsatzspannung V_th, V_th', V_th" sehr empfindlich auf die Veränderung der Ge­ genimplantationsdosis reagiert. Dieser Betriebszustand ist für die Anwendung relevant. Für die Anwendung ist insbesonde­ re wichtig, daß der Strom, wie in Fig. 5-7 gezeigt, über das Gate einstellbar ist.

Es ist anzumerken, daß oberhalb einer Gegenimplantationsdosis von 4.5 × 10¹² cm^-2 der Strom etwa konstant (zweiter Betriebszu­ stand). Dies ist darauf zurückzuführen, daß der Kanal nicht mehr abgeschnürt werden kann. Die Erhöhung der Gegenimplanta­ tionsdosis von 4.5 × 10¹² cm^-2 auf 6 × 10¹² cm^-2 führt zu einer Er­ höhung des Stroms von etwa 1 mA um eine Größenordnung. Für die vorgegebene Anwendung ist dieser Betriebszustand nicht brauchbar.

Aus Fig. 5 bis 7 wird also mit anderen Worten deutlich, daß die Einsatzspannung mit steigender Gegenimplantationsdosis für die n-Wanne 40, 40' betragsmäßig zunimmt und so ein defi­ nierter Stromwert für eine feste Gatespannung eingestellt werden kann.

Fig. 8 zeigt eine qualitative Darstellung der Elektronenkon­ zentration im Kanal als Funktion der Entfernung d von der Oberfläche, und Fig. 9 ist eine qualitative Darstellung der Dotierstoffkonzentration im Kanal als Funktion der Entfernung d von der Oberfläche.

Das erfindungsgemäße Bauelement gemäß dieser Ausführungsform wird als Buried Channel-IGBT bezeichnet. Ähnlich wie beim Bu­ ried Channel-MOSFET im CMOS-Prozessen (p-Kanal-MOSFET) ist der n-Kanal des Buried Channel-IGBT nicht an der Oberfläche, sondern liegt hier wegen der Wirkung des Gatefeldes und des vergrabenen pn-Übergangs (hervorgerufen durch die n(As)- Gegendotierung und p(Bor)-Kanaldotierung) tiefer. Erst mit höherer Gatespannung kommt der Elektronenkanal des IGBT in­ folge der Bandverbiegung an die Oberfläche.

Es ist bei der Prozeßführung darauf zu achten, daß das Gegen­ dotierungsprofil unter dem Gateoxid den ganzen Kanal erfaßt. Daher erfolgt die Gegenimplantation nach dem Prozeßschritt Ätzung des Erstoxids mit nachfolgender Oxidation Streuoxid und vor dem Prozeßschritt Oxidation Gateoxid.

Obwohl die vorliegende Erfindung vorstehend anhand bevorzug­ ter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modi­ fizierbar.

Obwohl das in der obigen Ausführungsform beschriebene Bauele­ ment ein IGBT-Transistor ist, kann selbstverständlich ein analoger Prozeß für einen DMOS-Transistor oder Thyristor durchgeführt werden.

Bezugszeichenliste

5

p⁺

-Wafersubstrat

6

n⁺

-Epischicht

10

n^-

-Epischicht

20

Erstoxid

30

Streuoxid

40

,

40

' erste Wanne (n)

50

Gateoxid

60

Polysiliziumanschluß

70

zweite Wanne (p)

80

vierte Wanne (p⁺

)

90

dritte Wanne (n⁺

)

100

Spacer

110

Kontaktstöpsel

120

fünfte Wanne (p⁺

)

Claims (9)

1. Verfahren zur Herstellung eines Halbleiterbauelement mit den Schritten:
Bereitstellen eines Substrats (5, 6, 10) mit einem vordersei­ tigen ersten Bereich (10) des ersten Leitungstyps (n^-) und mit einem rückseitigen ersten Hauptanschluß;
Vorsehen einer Isolationsschicht (20) auf dem ersten Bereich (10);
Bilden eines Fensters in der Isolationsschicht (20);
Einbringen einer ersten Wanne (40') des ersten Leitungstyps (n) in den ersten Bereich (10) durch das Fenster, so daß sich die erste Wanne (40') lateral über das Fenster hinaus er­ streckt;
Vorsehen einer Gateoxidschicht (50) auf der ersten Wanne (40');
Einbringen einer zweiten Wanne (70) des zweiten Leitungstyps (p) in einen Teilbereich der ersten Wanne (40') und in den darunterliegenden ersten Bereich (10) durch das Fenster;
Einbringen einer dritten Wanne (90) des ersten Leitungstyps (n⁺) in einen Teilbereich der zweiten Wanne (70), wobei der verbleibende gemeinsame Teilbereich der ersten und zweiten Wanne (40', 70) ein Kanalgebiet (K) bildet;
Vorsehen eines zweiten Hauptanschlusses in der dritten Wanne (90); und
Vorsehen eines dritten Hauptanschlusses (60) über dem Kanal­ gebiet (K).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (5, 6, 10) ein Wafersubstrat (5) des zweiten Leitungstyps (p⁺) und eine darauf epitaktisch abgeschiedene Schicht des ersten Leitungstyps (n^-) als ersten Bereich (10) aufweist.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zwischen dem Wafersubstrat (5) und der epitaktisch abge­ schiedenen Schicht des ersten Leitungstyps (n^-) eine weitere epitaktisch abgeschiedene Schicht (6) des ersten Leitungstyps (n⁺) vorgesehen ist.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die erste und zweite Wanne (40', 70) derart vorgesehen werden, daß die Ladungsträgerkonzentration im Kanalgebiet (K) ein Maximum an einem Ort aufweist, der um einen vorbestimmten Abstand (d_m) von der Oberfläche entfernt ist.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Kontaktstöpsel (110) vorgesehen wird, welcher den zweiten Hauptanschluß (90) mit der zweiten Wanne (70) kurz­ schließt.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in den ersten Bereich (10) eine vierte Wanne (80) des zweiten Leitungstyps (p⁺) eingebracht wird, wobei die vierte Wanne (80) unterhalb des zweiten Hauptanschlusses (90) vorge­ sehen wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zwischen der vierten Wanne (80) und der dritten Wanne (90) eine fünfte Wanne (120) des zweiten Leitungstyps (p⁺) vorgesehen wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Leitungstyp der n-Typ und der zweite Leitungs­ typ der p-Typ und das Grundmaterial Silizium ist.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Einbringen der ersten und/oder zweiten und/oder drit­ ten und/oder vierten Wanne durch einen entsprechenden Implan­ tationsschritt erfolgt.