[go: up one dir, main page]

KR20000000594U - 스폿 킬러 회로 - Google Patents

스폿 킬러 회로 Download PDF

Info

Publication number
KR20000000594U
KR20000000594U KR2019980010081U KR19980010081U KR20000000594U KR 20000000594 U KR20000000594 U KR 20000000594U KR 2019980010081 U KR2019980010081 U KR 2019980010081U KR 19980010081 U KR19980010081 U KR 19980010081U KR 20000000594 U KR20000000594 U KR 20000000594U
Authority
KR
South Korea
Prior art keywords
spot
capacitor
transistor
voltage
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR2019980010081U
Other languages
English (en)
Inventor
남보현
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR2019980010081U priority Critical patent/KR20000000594U/ko
Publication of KR20000000594U publication Critical patent/KR20000000594U/ko
Ceased legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

본 고안은 텔레비전, 모니터 등 비디오 디스플레이 장치의 파워의 온/오프(ON/OFF)에 따라 동작이 제어되는 트랜지스터를 포함하여 스폿 킬러 회로를 구성함으로써, 파워 온시 그리드에 인가되는 전압에 영향을 주지 않고, 파워 오프시 스폿을 신속하고 완전히 제거할 수 있는 스폿 킬러 회로를 제공하기 위한 것으로, 이러한 본 고안은 비디오 디스플레이 장치의 파워 온(on)시 정상적으로 동작될 수 있도록 스폿 제거 회로의 트랜지스터가 구동되지 않아, 그리드(grid)에 인가되는 전압을 간섭하지 않는다. 이후 비디오 디스플레이장치의 파워 오프시, 파워 온시 충전된 전압을 콘덴서가 방전하게 되는데, 이 콘덴서의 방전시간을 길게 하여 트랜지스터의 베이스 전압이 에미터 전압보다 높게 설정되도록 함으로써, 트랜지스터를 구동시킨다. 그래서 트랜지스터의 콜렉터 전류를 모두 에미터 측으로 바이패스시켜 전자가 그리드로 방출되는 것을 방지하여 스폿을 신속하게 제거할 수 있게 되는 것이다.

Description

스폿 킬러 회로
본 고안은 텔레비전이나 모니터 등 비디오 디스플레이 장치의 브라운관(cathode ray tube ; 이하 "CRT"라 약칭한다)에 관한 것으로, 특히 텔레비전이나 모니터의 파워(power)를 오프(off)했을 때 CRT 중앙에 일정시간 남아 있어 CRT를 손상시키는 스폿(spot)을 제거하는 스폿 킬러 회로에 관한 것이다.
일반적으로 비디오 디스플레이 장치의 CRT는, 캐소드(cathode)에서 방출된 전자를 빔(beam)으로 형성하고, 캐소드와 형광면 사이에 위치한 전극으로 전자빔을 움직여서 형광면에 도형을 그려나가는 전자관이다.
전자류는 히터(heater)에 의해 달구어지는 캐소드에서 튀어나와, 전자류를 증감하는 제1 그리드(grid)를 비롯하여 제2 그리드, 제1 및 제2 애노드(anode)(양극)를 통하면서 가속되어 가느다란 빔으로 형성된다. 이렇게 전자류를 전자빔으로 만드는 부분을 전자총이라 하며, 전자총에서 만들어진 전자빔은 형광면에 부딪친다.
그리드는 캐소드로부터의 전자류의 통로에 있는데, 이는 인가되는 전압에 따라 전자를 제어하고 가속하고 흡수하는 여러 가지 작용을 한다. 수행하는 역할에 따라 제어 그리드, 차폐 그리드, 공간전하 그리드 등으로 불리고, 또한 캐소드 가까운 쪽에서 순서에 따라 제1 그리드, 제2 그리드, 제3 그리드라 불린다.
이러한 비디오 디스플레이 장치의 파워 오프시, 전자총에서 방출되는 전자빔이 파워가 오프 됨과 동시에 차단되지 않기 때문에 CRT의 중앙에 점이 발생된다. 이 점은 CRT의 전자빔이 형광면에 만드는 작은 광점으로서, 휘점(이하 "spot"이라 약칭한다)이다.
이러한 spot(스폿)은 CRT의 형광면을 상하게 하여 CRT를 손상시킨다. 따라서 이 spot을 방지하기 위해 스폿 킬러 회로(spot killer circuit)를 사용하게 된다.
일반적인 스폿 킬러 회로는, 휘도 조절의 바이어스 전압 회로에 킬러용 콘덴서를 구성하고 있다. 그래서 파워가 오프되면 이 킬러용 콘덴서가 방전하게 되어, 제1 그리드에 역방향의 전압(음의 전압)을 인가해주게 된다. 이에 따라 CRT의 전자의 방출을 차단해주어 스폿을 제거해 주게 된다.
이러한 킬러용 콘덴서는 음의 전압을 충전하여 시정수(CR)에 의해 설정되는 시간동안 제1 그리드에 음의 전압을 공급함으로써 스폿을 제거해준다.
이 킬러용 콘덴서의 충전량이 크면 그 만큼 스폿을 제거해주는 효과가 커지게 된다. 그래서 킬러용 콘덴서는 큰 용량의 콘덴서로 구성하게 된다. 그러나 이렇게 큰 용량의 킬러용 콘덴서로 스폿 킬러 회로를 구성하게 되면, 파워가 온(ON)되어 정상적인 동작시 제1 그리드의 인가 전압에 영향을 준다.
이와 같이 일반적인 스폿 킬러 회로는, 충전량이 큰 콘덴서로 구성되면 스폿을 제거하는 데 효과적이지만, 파워가 온 상태에서의 제1 그리드의 전압에 영향을 주게 되므로, 충전량이 큰 콘덴서를 사용할 수 없다는 단점이 있었다.
그래서 충전량이 적은 콘덴서로 스폿 킬러 회로를 구성함으로써, 스폿 제거 효과가 저하되는 단점도 있었다.
이에 본 고안은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 고안의 목적은 비디오 디스플레이 장치의 파워의 온/오프(ON/OFF)에 따라 동작이 제어되는 트랜지스터를 포함하여 스폿 킬러 회로를 구성함으로써, 파워 온시 그리드에 인가되는 전압에 영향을 주지 않고, 파워 오프시 스폿을 신속하고 완전히 제거할 수 있는 스폿 킬러 회로를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 고안에 의한 스폿 킬러 회로는,
승압되어 정류된 펄스신호를 분압하여 콘덴서의 충전량을 설정하고, 비디오 디스플레이 장치의 파워 오프시 트랜지스터가 구동될 수 있도록 설정된 시간동안 콘덴서를 방전시키는 다수개의 저항과; 파워 오프시 상기 다수개의 저항을 통해 오랜 시간동안 방전하여 트랜지스터의 구동을 제어하는 콘덴서와; 상기 콘덴서의 충전량에 따라 구동이 제어되어 전자파가 제1 그리드로 방출되는 것을 제어하는 트랜지스터로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도 1은 본 고안의 동작 설명을 위한 기본 회로도,
도 2는 본 고안에 의한 스폿 킬러 회로도.
<도면의 주요 부분에 대한 부호의 설명>
40:펄스발생부 50:정류부
60:스폿 제거부 70:밝기 조정부
80:귀선 삭제부
이하, 상기와 같은 본 고안 스폿 킬러 회로를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
먼저, 본 고안에 의한 스폿 킬러 회로도의 동작을 설명하기 위한 기본 회로도가 도1에 도시된다.
스폿 제거부(30)는, 승압되어 정류된 펄스신호를 트랜지스터(Q1)의 베이스 측으로 인가해 주고, 상기 펄스신호를 분압하여 콘덴서(C2)의 충전량을 설정하며, 파워 오프시 콘덴서(C2)의 충전량을 오랜 시간동안 방전하는 저항(R1)(R2)과; 스위치(SW1)가 연결조작되어 입력신호가 입력되면, 상기 저항(R1)(R2)에 의해 분압된 전압을 충전하고, 스위치(SW1)가 조작되어 입력신호의 입력이 중단되면, 충전된 전류를 정류부(20)의 콘덴서(C1)가 방전하는 시간보다 오랜 시간 방전하는 콘덴서(C2)와; 상기 콘덴서(C2)의 충전 및 방전에 의해 동작이 제어되어 콜렉터 측의 전류를 바이패스시키는 트랜지스터(Q1)로 구성된다.
또한 펄스 발생부(10)는, 외부의 조작에 의해 연결된 스위치(SW1)를 통한 입력 펄스 신호를 승압하는 트랜스(transformer)(T1)로 구성된다.
그리고 정류부(20)는, 상기 펄스 발생부(10)에서 발생된 펄스를 정류하는 다이오드(D1)와; 상기 다이오드(D1)에서 정류된 전압을 충전하는 콘덴서(C1)와; 상기 콘덴서(C1)에 충전된 전압을 방전시키는 저항(R3)으로 구성된다.
다음으로, 기본 회로도의 동작을 설명하면 다음과 같다.
스위치(SW1)를 조작하여 연결하면 트랜스(T1)는 입력 펄스 신호(Vin)를 승압시킨다. 정류부(20)의 다이오드(D1)와 콘덴서(C1)는 트랜스(T1)로부터 승압된 전압을 정류한다. 그래서 콘덴서(C1)는 음의 전압을 충전하여 VB 가 된다.
스폿 제거부(30)의 트랜지스터(Q1)의 에미터(emitter) 전압 VE
이다. 여기서 VB
된다. 이때 VE VB 는 음의 전압이기 때문에 VE VB 보다 크다.
따라서 트랜지스터(Q1)는 구동되지 않게 된다.
이 결과 텔레비전이나 모니터에 파워가 온 상태인 경우, 스폿 제거부(30)의 트랜지스터(Q1)가 오프되어 제1 그리드(G1)로 인가되는 전압에는 아무런 영향을 주지 않게 된다.
이후 파워가 오프되면 즉 외부로부터 스위치(SW1)를 조작하여 연결시키지 않으면, 정류부(20)의 다이오드(D1)가 오프되어 정류부(20)의 콘덴서(C1)와 스폿 제거부(30)의 콘덴서(C2)는 각각 방전한다.
정류부(20)의 저항(R3)은 스폿 제거부(30)의 저항(R1)(R2)보다 매우 작은 값으로 구현되므로, 즉 R3 << (R1+R2) 이므로, 정류부(20)의 콘덴서(C1)는 스폿 제거부(30)의 저항(R1)(R2)을 통해 극히 적은 양을 방전하고, 정류부(20)의 저항(R3)을 통해 거의 대부분의 전류를 C1*R3의 시정수에 의해 방전한다. 그리고 스폿 제거부(30)의 콘덴서(C2)는 저항(R1)(R2)을 통해 방전한다. 이때 콘덴서(C2)의 방전 시간은 거의 저항(R2)의 값에 의해 결정된다. 이렇게 스폿 제거부(30)의 콘덴서의 방전시간이 정류부(20)의 콘덴서의 방전시간보다 길도록, 즉 R2 >> R3 가 되도록 설계한다.
그래서 펄스 신호(Vin)를 인가하지 않을 경우, 정류부(20)의 콘덴서의 전압이 빠른 속도로 방전되어 "0"이 되는 반면, 스폿 제거부(30)의 콘덴서(C2)는 방전시간이 매우 길어 음의 전압을 유지하게 된다. 따라서 VB VE 보다 크게 되어 트랜지스터(Q1)는 턴온된다. 이에 트랜지스터(Q1)의 콜렉터 전류가 에미터 측으로 모두 바이패스(bybass)된다.
다음으로 도2는 본 고안에 의한 스폿 제거 회로가 비디오 디스플레이장치 내에 적용된 블록 구성도이다.
스폿 제거부(60)는, 승압되어 정류된 펄스신호를 트랜지스터(Q1)의 베이스 측으로 인가해 주고, 상기 펄스신호를 분압하여 콘덴서(C2)의 충전량을 설정하며, 파워 오프시 콘덴서(C2)의 충전량을 오랜 시간 동안 방전하는 저항(R)(R1)(R2)과; 상기 저항(R)(R1)(R2)에 의해 분압된 전압에 따라 충전 및 방전하여 트랜지스터(Q1)의 동작을 제어하는 콘덴서(C2)와; 상기 콘덴서(C2)의 충전 및 방전에 의해 동작이 제어되어 콜렉터 측의 전자를 에미터 측으로 바이패스시켜 전자파의 방출을 차단하는 트랜지스터(Q1)로 구성된다.
또한 펄스 발생부(40)는, 플라이 백(fly back)시 발생되는 펄스 전압을 승압시키는 플라이백트랜스(FBT)로 구성된다.
그리고 정류부(50)는, 상기 펄스 발생부(40)에서 발생된 펄스를 정류하는 다이오드(D1)와; 상기 다이오드(D1)에서 정류된 전압을 충전하는 콘덴서(C1)와; 상기 콘덴서(C1)에 충전된 전압을 방전시키는 저항(R3)으로 구성된다.
또한 밝기 조정부(70)는 제1 그리드(G1)에 인가되는 직류 전압 레벨을 변화시켜 화면의 밝기를 조절하며, 귀선 삭제부(80)는 수직/수평 편향제어부로부터 귀선 신호를 입력받아 화면상에 불필요한 귀선을 삭제한다.
이와 같은 본 고안에 의한 스폿 제거 회로가 비디오 디스플레이장치에 적용되어 작용하는 동작을 설명하면 다음과 같다.
먼저, 비디오 디스플레이장치에 파워가 온되고, CRT에 비디오 신호가 디스플레이 된다. 이때 전자빔의 플라이백시 펄스 전압이 발생되는데, 플라이백트랜스(FBT)는 이 펄스 전압을 승압시킨다. 그러면 정류부(50)의 다이오드(D1)와 콘덴서(C1)는 플라이백트랜스(FBT)로부터 승압된 전압을 정류한다. 그리고 스폿 제거부(60)의 콘덴서(C2)는 저항(R)(R1)(R2)에 의해 설정된 해당 전압을 상기한 기본 회로에서 설명된 바와 같이 충전한다. 이때 충전 전압이 음의 전압이므로, 트랜지스터(Q1)의 베이스 전압보다 에미터 전압이 더 높기 때문에 트랜지스터(Q1)는 구동되지 못한다. 그래서 비디오 디스플레이 장치에 파워가 온되어 제1 그리드(G1)에 인가되는 전압에 스폿 제거부(60)가 아무런 간섭을 하지 않게 된다.
이후 비디오 디스플레이장치에 파워가 오프되면, 펄스 발생부(40)에서 펄스가 발생되지 않고 정류부(50)의 콘덴서(C1)가 저항(R3)을 통해 방전한다. 이와 동시에 스폿 제거부(60)의 콘덴서(C2)도 저항(R)(R1)(R2)을 통해 방전하게 된다. 이때 정류부(50)의 저항(R3)과 스폿제거부(60)의 저항(R)(R1)(R2)은 R3 << (R+R1+R2) 가 되도록 설계되고, 콘덴서(C2)의 양의 단자(+)에 +55V가 인가된다. 그렇기 때문에 정류부(50)의 콘덴서(C1)가 스폿 제거부(60)의 콘덴서(C2)보다 아주 빨리 방전되어 "0"이 된다.
그래서 트랜지스터(Q1)의 베이스 전압이 에미터 전압보다 높기 때문에 트랜지스터(Q1)가 구동된다. 이에 트랜지스터(Q1)의 콜렉터 측 전류가 에미터 측으로 모두 바이패스된다. 따라서 트랜지스터(Q1)는 제1 그리드(G1)로 전달되는 전자를 모두 에미터측으로 바이패스시켜 스폿을 제거하게 된다.
이상에서 살펴본 바와 같이, 본 고안에 의한 스폿 킬러 회로는, 비디오 디스플레이 장치의 파워의 온/오프(ON/OFF)에 따라 동작이 제어되는 트랜지스터를 포함하여 스폿 킬러 회로를 구성함으로써, 파워 오프시 구동되어 캐소드로부터 방출되는 전자를 차단하여 스폿을 신속하고 완전히 제거할 수 있는 효과가 있다.
그리고 비디오 디스플레이 장치의 파워 온시 트랜지스터가 구동되지 않기 때문에 제1 그리드로 인가되는 전압에 아무런 영향을 주지 않게 되어 비디오 디스플레이 장치의 정상적인 동작에 간섭을 최소로 하는 효과도 있다.

Claims (2)

  1. 비디오 디스플레이 장치의 파워 오프시 스폿을 제거하는 스폿 제거 회로에 있어서,
    승압되어 정류된 펄스신호를 분압하여 콘덴서의 충전량을 설정하고, 비디오 디스플레이 장치의 파워 오프시 오랜 시간동안 콘덴서의 충전량을 방전시켜 트랜지스터의 베이스 전압을 에미터 전압보다 높게 설정하는 다수개의 저항과;
    상기 파워의 오프시 상기 다수개의 저항을 통해 오랜 시간동안 방전하여 트랜지스터의 구동을 제어하는 콘덴서와;
    상기 콘덴서의 충전량에 따라 구동이 제어되어 전자파가 제1 그리드로 방출되는 것을 제어하는 트랜지스터로 구성된 것을 특징으로 하는 스폿 킬러 회로.
  2. 제 1항에 있어서, 상기 콘덴서의 방전시간은,
    콜렉터를 통해서 제1 그리드로 흐르는 전자를 비디오 디스플레이장치의 파워 오프시 에미터측으로 바이패스시켜 전자 방출이 방지되도록, 트랜지스터를 구동시킬 수 있는 정도의 시간으로 설정하는 것을 특징으로 하는 스폿 킬러 회로.
KR2019980010081U 1998-06-12 1998-06-12 스폿 킬러 회로 Ceased KR20000000594U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980010081U KR20000000594U (ko) 1998-06-12 1998-06-12 스폿 킬러 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980010081U KR20000000594U (ko) 1998-06-12 1998-06-12 스폿 킬러 회로

Publications (1)

Publication Number Publication Date
KR20000000594U true KR20000000594U (ko) 2000-01-15

Family

ID=69517586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980010081U Ceased KR20000000594U (ko) 1998-06-12 1998-06-12 스폿 킬러 회로

Country Status (1)

Country Link
KR (1) KR20000000594U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111230195A (zh) * 2020-02-27 2020-06-05 厦门金鹭特种合金有限公司 一种球头铣刀

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111230195A (zh) * 2020-02-27 2020-06-05 厦门金鹭特种合金有限公司 一种球头铣刀

Similar Documents

Publication Publication Date Title
US4488181A (en) Electron beam suppression circuit for a television receiver
KR0144781B1 (ko) 음극선관의 잔상제거회로
US4340910A (en) CRT Spot suppression circuit
KR0116710Y1 (ko) 스포트 킬러 회로
KR20000000594U (ko) 스폿 킬러 회로
US4275338A (en) Anti-spot burn protection for CRT
KR100226686B1 (ko) Crt 보호 장치
EP1255402A1 (en) Power-supplying device for an electron gun
US6137245A (en) Circuit for generating control grid voltage for cathode ray tube
EP0092954B1 (en) Electron beam suppression circuit for a television display system
KR200165107Y1 (ko) 스포트 킬러 회로
KR100377224B1 (ko) Cdt전자총의 전원공급회로 및 전원공급방법
JP2552551B2 (ja) 陰極線管の高圧放電回路
KR100265378B1 (ko) 스폿제거회로
KR100358613B1 (ko) 화상표시관방전방법및화상표시장치
KR920000910Y1 (ko) 음극선관의 빔전류 제한회로
KR970004899Y1 (ko) 음극선관 고압방전회로
KR20000009202U (ko) 모니터의 스포트 제거회로
JPH06350862A (ja) 陰極線管のスポット抑制方法および映像出力回路
KR930002314Y1 (ko) 스포트 제거 회로
JP3536291B2 (ja) スポットキラー回路
KR200224874Y1 (ko) 영상표시장치의 스폿 제거 회로
KR20000010090A (ko) 모니터의 음극선관 보호회로
KR930001704Y1 (ko) Crt 보호회로
JPH04336762A (ja) 受像管回路

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19980612

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 20010612

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19980612

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

N231 Notification of change of applicant
UN2301 Change of applicant

Comment text: Notification of Change of Applicant

Patent event code: UN23011R01D

Patent event date: 20010618

E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 20030227

E601 Decision to refuse application
UE0601 Decision on rejection of utility model registration

Comment text: Decision to Refuse Application

Patent event code: UE06011S01D

Patent event date: 20030709