[go: up one dir, main page]

KR19990029152A - 플라즈마 표시 장치 - Google Patents

플라즈마 표시 장치 Download PDF

Info

Publication number
KR19990029152A
KR19990029152A KR1019980012213A KR19980012213A KR19990029152A KR 19990029152 A KR19990029152 A KR 19990029152A KR 1019980012213 A KR1019980012213 A KR 1019980012213A KR 19980012213 A KR19980012213 A KR 19980012213A KR 19990029152 A KR19990029152 A KR 19990029152A
Authority
KR
South Korea
Prior art keywords
electrode
display
electrodes
driving circuit
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980012213A
Other languages
English (en)
Other versions
KR100356729B1 (ko
Inventor
요시마사 아와타
나오키 마츠이
겐지 아와모토
요시카스 가나자와
시게토시 도미오
후미타카 아사미
마사야 다지마
히데키 이소하타
주니치 오카야스
기요시 다카타
다카시 후지사키
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR19990029152A publication Critical patent/KR19990029152A/ko
Application granted granted Critical
Publication of KR100356729B1 publication Critical patent/KR100356729B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/297—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using opposed discharge type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 구동 전압의 인가에 의해 발생하는 전자파를 억제하고, 구동 회로와 표시 전극 쌍의 접속 배선 밀도를 저하시킨다.
본 발명은 복수의 표시 전극 쌍이 형성된 제1 절연 기판과, 복수의 어드레스 전극이 상기 표시 전극 쌍에 교차하는 방향으로 형성된 제2 절연 기판을 구비하고, 제1 및 제2 절연 기판이 방전 공간을 사이에 두고 대향 배치된 플라즈마 표시 패널을 구비하는 플라즈마 표시 장치에 있어서, 복수의 표시 전극 쌍은 복수의 제1 표시 전극 쌍과 복수의 제2 표시 전극 쌍을 구비하고, 그 제1 및 제2 표시 전극 쌍에 교대로 구동 전압을 인가하는 제1 및 제2 구동 회로를 구비하고, 제1 구동 회로에 의해 구동 전압이 인가되었을 때에 제1 표시 전극 쌍에 흐르는 충전 전류의 방향이 제2 구동 회로에 의해 구동 전압이 인가되었을 때에 제2 표시 전극 쌍에 흐르는 충전 전류의 방향과 플라즈마 표시 패널 위에서 반대 방향인 것을 특징으로 한다. 이 발명에 의하면, 구동 전압이 한쪽의 표시 전극에 인가되었을 때에 발생하는 과도적인 충전 전류가 패널 위에서 반대 방향으로 흐르기 때문에, 표시 전극 쌍의 인덕턴스에 의해 발생하는 전자파는 서로 상쇄되고, 또한, 구동 회로의 접지 배선을 접속하는 공통의 접지 배선 위에서는 반대 방향의 전류가 서로 상쇄되어, 전자파는 발생하지않는다. 따라서, 플라즈마 표시 장치에서 발생하는 전자파를 억제할 수 있다.

Description

플라즈마 표시 장치
본 발명은 플라즈마 표시 패널(PDP)을 이용한 표시 장치에 관한 것으로, 특히 한 쌍의 표시 전극사이에 유지 전압 등의 구동 전압을 인가할 때에 발생하는 전자파를 억제할 수 있는 플라즈마 표시 장치에 관한 것이다.
플라즈마 표시 패널(이하, PDP라 칭함)은 대화면의 풀컬러 표시 장치(full color display device)로서 주목받고 있다. 특히, 3전극 면방전형(面放電型)의 AC형 PDP는 표시측의 기판 위에 면방전을 발생시키는 복수의 표시 전극 쌍을 형성하고, 배면측의 기판 위에 그 표시 전극 쌍과 직교하는 어드레스 전극과 그것을 피복하는 형광체층을 형성한다. 그리고, PDP의 구동은 표시 전극 쌍에 대전압을 인가하여 리셋하고, 표시 전극 쌍의 한쪽 전극과 어드레스 전극사이에서 방전하며, 표시 전극 쌍사이에 유지 전압을 인가하고, 방전으로 발생한 벽전하를 이용하여 표시 전극사이에 유지 방전을 발생시키는 것을 기본으로 한다.
도 20은 종래의 플라즈마 표시 장치의 개략도이다. PDP(1)에 상기한 표시 전극 쌍(X1, Y1, X2, Y2)이 평행하게 설치된다. 또한, 이들 표시 전극 쌍에 대하여 수직 방향으로 어드레스 전극(도시하지 않음)이 배치된다. X전극은 공통의 구동 회로(2)에 의해 구동되고, Y전극은 각각의 Y전극을 독립으로 구동할 수 있는 Y전극 구동 회로(3)에 의해 구동된다. 그리고, 유지 방전을 발생하기위하여 X전극과 Y전극사이에 유지 방전 전압이 인가된다.
유지 방전 전압이 인가됨으로써, X전극과 Y전극사이의 공간 용량이 충전되고, 어느 방전 전압을 초과하여 양 전극사이에 전압이 발생하면 유지 방전이 발생한다. 따라서, 유지 방전 전압을 양 전극사이에 인가하면, 등가적으로 전류(I)가 전극사이에 흐르게 된다. 도 20의 예에서는, 유지 방전 전압이 Y전극에 Y전극 구동 회로(3)로부터 인가되었을 때의 예로서, 그 경우, X전극은 접지에 접속된다.
종래의 플라즈마 표시 장치에서는 Y전극 구동 회로와 X전극 구동 회로는 패널(1)의 양측에 각각 설치되어 있다. 따라서, 예컨대, 상기한 유지 전압 인가에 따른 충전 전류는 도 20에 도시되는 바와 같이, 한쪽 방향으로 일제히 흐르게 된다. 그리고, 그들 전류의 합계 전류가 양 구동 회로사이의 접지 배선 위를 그 반대 방향으로 흐른다. 이 합계 전류는 대단히 커서, 접지 배선이 충분한 폭 및 두께를 가지는 경우라도, 그 접지 배선에 포함되는 인덕턴스(LGND)에 그 합계 전류를 흐름게 함으로써 대단히 큰 전자파를 발생시킨다. 더욱이, X전극 및 Y전극 각각에도 인덕턴스(L1, L2)를 가지며, 그들 인덕턴스는 비교적 커서, 각각의 전극을 흐르는 전류가 작아도 비교적 큰 전자파가 발생한다.
플라즈마 표시 장치가 발생하는 전자파는 규제의 대상이 되는 30MHz에서 1GHz의 영역보다 저주파수의 영역에서 크지만, 그와 같은 저주파수의 전자파일지라도 그 에너지가 큰 경우는, 주변 기기의 오동작을 초래하게 되어 바람직하지 못하다.
더욱이, 종래의 플라즈마 표시 장치는 표시 전극이 형성된 패널(1)이 구동 회로를 구비하는 집적 회로를 탑재한 외부의 회로 기판에 케이블 등으로 접속된다. 그리고, 패널(1)의 한쪽에 각각의 Y전극을 독립으로 구동할 수 있는 Y전극 구동 회로(3)가 설치된다. 최근의 대형화와 세밀화에 의해 Y전극의 피치가 좁아져, 그것들을 구동 회로에 접속하기 위한 접속 전극의 밀도가 높아지는 경향에 있다. 그 결과, Y전극 구동 회로의 집적 회로(IC)와, Y전극에의 접속 전극사이의 배선 구조가 곤란하게 되어 왔다. 오늘날 이후 점점 더 세밀화되는 경우, 종래의 구동 회로의 배치로서는 대응이 곤란하게 되는 것이 예상된다.
그래서, 본 발명의 목적은 전자파의 발생을 억제할 수 있는 플라즈마 표시 장치를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 전극 구동 회로와 표시 패널의 접속 전극의 밀도를 낮게 할 수 있는 구성의 플라즈마 표시 장치를 제공하는 것에 있다.
도 1은 PDP의 분해 사시도.
도 2는 PDP의 단면도.
도 3은 3전극 면방전형의 PDP를 이용한 플라즈마 표시 장치의 전체 구성도.
도 4는 구체적인 PDP의 구동 방법을 설명하기 위한 전극 인가 전압 파형도.
도 5는 본 발명의 실시 형태예의 개략을 도시한 도면.
도 6은 본 발명의 실시 형태예의 개략을 도시한 도면.
도 7은 도 6의 타이밍 챠트도.
도 8은 실시 형태예의 전극군과 구동 회로의 관계를 도시한 도면.
도 9는 도 8의 경우의 구동 신호를 나타내는 타이밍 챠트도.
도 10은 실시 형태예의 전극군과 구동 회로의 관계를 도시한 도면.
도 11은 도 10의 경우의 구동 신호를 나타내는 타이밍 챠트도.
도 12는 실시 형태예의 전극군과 구동 회로의 관계를 도시한 도면.
도 13은 실시 형태예의 전극군과 구동 회로의 관계를 도시한 도면.
도 14는 종래예의 제1 내지 제4 전극군에 인가되는 유지 방전 펄스 파형을 도시한 도면.
도 15는 본 발명의 실시 형태예에 있어서의 제1 내지 제4 전극군에 인가되는 유지 방전 펄스 파형을 도시한 도면.
도 16은 종래예와 본 발명의 실시 형태예의 전자파의 레벨(dB)의 주파수 스펙트럼을 도시한 도면.
도 17은 본 실시 형태예에 있어서의 패널(1) 위의 표시 전극 쌍과 그들 구동 회로를 탑재한 기판의 접속 배치의 개략을 도시한 도면.
도 18은 도 17의 구체적인 접속 영역의 접속 패턴을 도시한 부분 평면도.
도 19는 플라즈마 표시 장치의 전체 평면도.
도 20은 종래예의 플라즈마 표시 장치의 개략도.
도 21은 종래예의 구동 회로 기판과 표시 패널(1)사이의 접속 부분을 도시한 평면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 플라즈마 표시 패널
a1∼a4 : 제1∼제4 전극
DR1∼DR4 : 제1∼제4 구동 회로
GND : 접지 배선
pcb1 : 제1 회로 기판
pcb2 : 제2 회로 기판
tn2 : Y전극용 접속 전극
tn1o, tn1e : X전극용 접속 전극
via1, via2 : 바이어 홀
50, 52 : 접속 배선군
54, 57 : 공통 패턴 배선
p1∼p4 : Y전극 구동 회로
상기한 목적을 달성하기 위하여, 본 발명은 복수의 표시 전극 쌍이 형성된 제1 절연 기판과, 복수의 어드레스 전극이 상기 표시 전극 쌍과 교차하는 방향으로 형성된 제2 절연 기판을 구비하고, 상기 제1 및 제2 절연 기판이 방전 공간을 사이에 두고 대향 배치된 플라즈마 표시 패널을 구비하는 플라즈마 표시 장치에 있어서,
상기 복수의 표시 전극 쌍은 복수의 제1 표시 전극 쌍과 복수의 제2 표시 전극 쌍을 구비하고, 상기 제1 표시 전극 쌍에 구동 전압을 인가하는 제1 구동 회로와,
상기 제2 표시 전극 쌍에 구동 전압을 인가하는 제2 구동 회로를 구비하고,
상기 제1 구동 회로에 의해 구동 전압이 인가되었을 때에 상기 제1 표시 전극 쌍에 흐르는 충전 전류의 방향이 상기 제2 구동 회로에 의해 구동 전압이 인가되었을 때에 상기 제2 표시 전극 쌍에 흐르는 충전 전류의 방향과 상기 플라즈마 표시 패널 위에서 반대 방향인 것을 특징으로 한다.
상기한 발명에 의하면, 구동 전압이 한쪽의 표시 전극에 인가될 때에 발생하는 과도적인 충전 방전 전류 및 발광을 위한 방전 전류가 패널 위에서 반대 방향으로 흐르기 때문에, 표시 전극 쌍의 인덕턴스에 의해 발생하는 전자파는 서로 상쇄되고, 또한, 구동 회로의 접지 배선을 접속하는 공통의 접지 배선 위에서는 반대 방향의 전류가 서로 상쇄되어 전자파는 발생하지 않는다. 따라서, 플라즈마 표시 장치에서 발생하는 전자파를 억제할 수 있다.
더욱이, 본 발명은 복수의 표시 전극 쌍이 형성된 제1 절연 기판과, 복수의 어드레스 전극이 상기 표시 전극 쌍과 교차하는 방향으로 형성된 제2 절연 기판을 구비하고, 상기 제1 및 제2 절연 기판이 방전 공간을 사이에 두고 대향 배치된 플라즈마 표시 패널을 구비하는 플라즈마 표시 장치에 있어서,
상기 복수의 표시 전극 쌍은 독립으로 구동 가능한 Y전극과 일제히 구동되는 X전극을 구비하고,
상기 복수의 표시 전극 쌍은 제1 기간 및 제2 기간에 교대로 한쪽의 전극에서 다른쪽의 전극으로 또는 다른쪽의 전극에서 한쪽의 전극으로 방전하고,
상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단측에 설치되어 홀수번째의 상기 Y전극에 상기 제1 기간에 구동 전압을 인가하는 제1 구동 회로와,
상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 설치되어 홀수번째의 상기 X전극에 상기 제2 기간에 구동 전압을 인가하는 제2 구동 회로와,
상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단측에 설치되어 짝수번째의 상기 X전극에 상기 제2 기간에 구동 전압을 인가하는 제3 구동 회로와,
상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 설치되어 짝수번째의 상기 Y전극에 상기 제1 기간에 구동 전압을 인가하는 제4 구동 회로를 구비하는 것을 특징으로 한다.
상기한 발명에 의하면, 표시 전극 쌍은 홀수와 짝수로 유지 방전 등의 구동 전압 인가에 의한 충전 전류의 방향이 반대가 되어, 인접한 표시 전극 쌍에서 발생하는 전자파가 효율적으로 서로 상쇄된다. 또한, 상기한 발명에 의하면, 독립하여 구동할 필요가 있는 Y전극 구동 회로를 패널의 양측에 분할하여 배치할 수 있기 때문에, 구동 회로를 탑재하는 회로 기판 위의 Y전극용 접속 전극과 구동 회로의 출력사이의 배선의 밀도를 낮게 할 수 있어, 표시 전극 쌍의 개수를 늘려 고세밀한 표시 장치를 실현할 수 있다.
이하, 본 발명의 실시 형태의 예에 대하여 도면에 따라서 설명한다. 그렇지만, 이러한 실시 형태예가 본 발명의 기술적 범위를 한정하는 것은 아니다.
도 1은 PDP의 분해 사시도이다. 또한, 도 2는 그 PDP의 단면도이다. 양쪽의 도면을 참조하여 그 구조에 대하여 설명한다. 도면 부호 10은 표시측의 유리 기판으로서, 도 2에 도시한 방향으로 광이 나온다. 도면 부호 20은 배면측의 유리 기판이다. 표시측의 유리 기판(10) 위에는 투명 전극(11)과 그 위(도면상은 아래)에 형성된 도전성이 높은 버스 전극(12)으로 이루어지는 X전극(13X)과 Y전극(13Y)이 형성되고, 유전체층(14)과 MgO로 이루어지는 보호층(15)으로 덮여져 있다. 버스 전극(12)은 투명 전극(11)의 도전성을 보충하기위해서, X전극과 Y전극의 반대측 단부를 따라 설치된다.
배면 유리 기판(20) 위에는 예컨대 실리콘 산화막으로 이루어지는 바탕의 패시베이션막(21) 위에 스트라이프(stripe)형의 어드레스 전극(A1, A2, A3)이 설치되고, 유전체층(22)으로 덮여져 있다. 또한, 어드레스 전극(A1, A2, A3)에 인접하 도록 스트라이프형의 격벽(leave)(23)이 형성된다. 이 격벽(23)은 어드레스 방전시 인접 셀의 영향을 차단하기 위해서 그리고 광의 크로스 토크(cross talk)를 방지하기 위한 두개의 기능을 갖는다. 인접하는 리브(23)마다 빨강, 파랑, 초록의 형광체(24R, 24G, 24B)가 어드레스 전극 위 및 리브 벽면을 피복하도록 분리 도포되어 있다. 또한, 도 2에 도시되는 바와 같이, 표시측 기판(10)과 배면측 기판(20)은 약 100㎛ 정도의 갭을 유지하며 조합되고, 그 사이의 공간(25)에는 Ne+Xe의 방전용 혼합 가스가 밀봉된다.
도 3은 상기한 3전극 면방전형(面放電型)의 PDP를 이용한 플라즈마 표시 장치의 전체 구성도이다. 플라즈마 표시 패널(1)에는 X전극과 Y전극의 쌍이 수평 방향으로 평행하게 설치된다. 또한, 그들 표시 전극 쌍과 직교하게 어드레스 전극(A1∼An)이 설치된다. X전극(X)은 가로 방향으로 병행하여 배열됨과 동시에 패널(1)의 단부에서 공통 접속되고, Y전극(Y1∼Ym)은 X전극사이에 각각 설치됨과 동시에 개별로 기판 단부에 도출되어 있다. 이들 X, Y전극은 각각 쌍으로 되어 표시 라인을 형성하고, 표시를 위한 유지 방전 전압이 교대로 인가된다.
X, Y전극은 한 쌍으로 되어 유지 방전 전압이 교대로 인가되지만, Y전극은 정보를 기록할 때의 스캔 전극으로서도 이용된다. 어드레스 전극은 정보를 기록할 때에 이용되고, 정보에 따라서 어드레스 전극과 스캔 대상의 Y전극사이에서 플라즈마 방전이 발생된다. 따라서, 어드레스 전극에는 1셀분의 방전 전류밖에 흘려보낼 필요가 없다. 또한, 그 방전 전압은 Y전극과의 조합으로 결정되기 때문에, 비교적 저전압에서의 구동이 가능하다. 이러한 저전류, 저전압 구동이 대표시 화면을 가능하게 하고 있다.
플라즈마 표시 장치는 상기 PDP를 구동하는 주변 회로를 구비한다. Y전극을 구동하는 Y전극 구동 회로(3), X전극을 구동하는 X전극 구동 회로(2), 어드레스 전극을 구동하는 어드레스 드라이버(4)가 각각 패널(1)의 주위에 설치된다. 또한, 어드레스 드라이버(4)는 표시 데이타(DATA)가 공급되고 내부의 프레임 메모리(7)를 구비하는 표시 데이타 제어부(6)에 의해 구동 제어된다. 또한, Y전극 구동 회로(3)와 X전극 구동 회로(2)도 패널 구동 제어부(8)에 의해 제어된다. 패널 구동 제어부(8)에는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)가 공급되고, 그들 동기 신호에 동기한 타이밍으로 Y전극 구동 제어부(9) 및 공통 구동 제어부(26)가 각각의 구동 회로를 제어한다. Y측 공통 드라이버(27)는 주로 주사 타이밍을 제어하는 Y전극 구동 회로(3)에 각각의 제어 전압을 공급한다.
도 4는 구체적인 PDP의 구동 방법을 설명하기 위한 전극 인가 전압 파형도이다. 각각의 전극에 인가되는 전압은 예컨대, Vw=130V, Vs=180V, V, Va=50V, -Vsc=-50V, -Vy=-150V이고, Vaw, Vax는 각각의 다른 전극에 인가되는 전압의 중간 전위로 설정된다.
3전극 면방전형의 PDP의 구동에서는 1개의 서브 필드가 리셋 기간, 어드레스 기간, 및 유지 방전 기간(표시 기간)으로 구성된다.
리셋 기간에서는, 시각 a-b로 공통 접속된 X전극에 전면 기록 펄스가 인가되고, 패널 전면에서 X Y 전극사이에 방전이 발생한다(도면중 W). 이 방전으로 공간(25)에 발생한 전하중, 정전하는 전압이 낮은 Y전극측으로 가까이 끌어당겨지고, 부전하는 전압이 높은 X전극측으로 가까이 끌어당겨진다. 그 결과, 기록 펄스가 없어지는 시각 b에 이번에는 X전극과 Y전극사이에 상기한 가까이 끌어당겨져 유전체층(14) 위에 축적된 전하에 의한 고전계(高電界)에 의해 재차 방전이 발생한다(도면중 C). 그 결과, 모든 X, Y 전극 위의 전하가 중화되어버리고, 패널 전체의 리셋이 종료한다. 시각 b-c는 그 전하의 중화에 요하는 시간이다.
다음에, 어드레스 기간에서는, Y전극에 -50V(-Vsc), X전극에 50V(Va)를 인가하고, Y전극에 대하여 스캔 펄스 -150V(-Vy)를 순차로 인가하면서, 어드레스 전극에 표시 정보에 따른 어드레스 펄스 50V(Va)를 인가한다. 이 결과, 어드레스 전극과 스캔 전극사이에 200V의 대전압이 인가되어 플라즈마 방전이 발생한다. 그러나, 리셋시 전면 기록 펄스 정도의 큰 전압 및 펄스 폭이 아니기 때문에, 펄스의 인가가 종료하더라도 축적 전하에 의한 반대의 방전은 발생하지 않는다. 그리고, 방전에 의해 발생한 공간 전하는 50V 인가의 X전극측 및 어드레스 전하측에 부전하가, -50V 인가의 Y전극측에 정전하가 각각의 유전체층(14, 22) 위에 축적된다.
이렇게 발생하여 축적되는 X전극과 Y전극 위의 축적 전하는 후의 유지 방전 기간에서의 유지 방전을 위한 메모리 기능을 수행한다. 즉, 후의 유지 방전 전압이 X, Y전극사이에 인가되면, 어드레스 기간에 방전하여 전하가 축적되어 있는 셀의 X, Y전극사이에 그 유지 펄스 전압과 축적 전하의 전압이 중첩되어 유지 방전이 X, Y전극사이에서 발생한다.
최후에, 유지 방전 기간에서는, 어드레스 기간에 기억된 벽전하를 이용하여 표시의 휘도에 따른 표시의 방전이 행하여진다. 즉, X, Y전극사이에 벽전하가 있는 셀에서는 방전하지만 벽전하가 없는 셀에서는 방전하지 않을 정도의 유지 펄스가 교대로 인가된다. 그 결과, 어드레스 기간에 벽전하가 축적된 셀에서는 X, Y전극사이에서 교대로 방전이 반복된다. 이 방전 펄스의 수에 따라서 표시의 휘도가 표현된다. 따라서, 이 서브 필드를 복수회에 걸쳐 가중시킨 유지 방전 기간에 반복함으로써 다계조(多階調) 표시를 가능하게 한다. 그리고, RGB의 셀로 조합함으로써 풀컬러 표시를 실현할 수 있다.
도 5는 본 발명의 실시 형태예의 개략을 도시한 도면이다. 이 예에서는 표시 전극 쌍을 구성하는 X전극과 Y전극을 제1 전극군(a1), 제2 전극군(a2), 제3 전극군(a3), 제4 전극군(a4)으로 나눈다. 각각의 전극군은 복수의 전극을 구비하지만, 도면중은 간단히 하기 위하여 각각 하나로 도시되어 있다. 그리고, 제1 전극군(a1)을 구동하는 제1 구동 회로(DR1)와 제3 전극(a3)을 구동하는 제3 구동 회로(DR3)를 패널 기판(1)의 좌측(1L)에 배치한다. 한편, 제2 전극군(a2)을 구동하는 제2 구동 회로(DR2)와 제4 전극(a4)을 구동하는 제4 구동 회로(DR4)를 패널 기판(1)의 우측(1R)에 배치한다.
상기 구성에 있어서, 제1 전극군(a1)과 제2 전극군(a2)사이에 표시 전극 쌍을 구성하고, 또한 제3 전극군(a3)과 제4 전극군(a4)사이에 표시 전극 쌍을 구성한다. 더욱이, 양 전극 쌍군의 유지 방전 전압 인가에 따른 충전 전류(Ir1, Ir3)가 각각 역방향으로 흐르도록 구동 회로(DR1∼DR4)가 각각 대응하는 표시 전극을 구동한다.
즉, 어떤 위상(제1 기간)에서는, 도 5중의 파선과 같이, 제1 구동 회로(DR1)가 제1 전극군(a1)에 유지 방전 전압을 인가하고, 제4 구동 회로(DR4)가 제4 전극군(a4)에 유지 방전 전압을 인가한다. 그 결과, 제1과 제2 전극군사이의 용량(Cp1)을 충전하는 전류 Ir1(t)은 전극속을 왼쪽에서 오른쪽으로 흐르고, 접지 배선(GND)속을 오른쪽에서 왼쪽으로 흐른다(도면중 파선). 또한, 제3과 제4 전극군사이의 용량(Cp3)을 충전하는 전류 Ir3(t)는 전극속을 오른쪽에서 왼쪽으로 흐르고, 접지 배선(GND)속을 왼쪽에서 오른쪽으로 흐른다(도면중 파선).
더욱이, 그것과 역위상(제2 기간)에서는, 도 5중의 일점 쇄선과 같이, 제2 구동 회로(DR2)가 제2 전극군(a2)에 유지 방전 전압을 인가하고, 제3 구동 회로(DR3)가 제3 전극군(a3)에 유지 방전 전압을 인가한다. 그 결과, 제1과 제2 전극군사이의 용량(Cp1)을 충전하는 전류 Ir1(t)은 전극속을 오른쪽에서 왼쪽으로 흐르고, 접지 배선(GND)속을 왼쪽에서 오른쪽으로 흐른다(도면중 일점 쇄선). 또한, 제3과 제4 전극군사이의 용량(Cp3)을 충전하는 전류 Ir3(t)은 전극속을 왼쪽에서 오른쪽으로 흐르고, 접지 배선(GND)속을 오른쪽에서 왼쪽으로 흐른다(도면중 일점 쇄선).
따라서, 접지 배선(GND) 위에서는 전류 Ir1(t)와 전류 Ir3(t)는 항상 역방향으로 되어, 상쇄되므로, 접지 배선(GND)을 흐르는 대량의 충전 전류에 의한 전자파 노이즈는 발생하지 않는다. 또한, 전극 쌍 각각에 흐르는 전류도 제1과 제2 전극군과 제3과 제4 전극군사이에서 역 방향으로 되기 때문에, 그들 전극에서 발생하는 전자파의 벡터가 역 방향으로 되어, 공간적으로 전자파의 에너지가 상쇄된다. 따라서, 제1과 제2 전극군의 전극 쌍과 제3과 제4 전극군의 전극 쌍이 인접하여 배치되는 경우는, 전극을 흐르는 충전 전류에 의해 발생하는 전자파의 공간에서의 상쇄 효과가 커지게 된다.
도 6은 더욱 본 발명의 실시 형태예의 개략을 도시한 도면이다. 이 도면에서는 각 전극군의 전극(a1∼a4)과, 그들을 구동하는 구동 회로(DR1∼DR4)의 회로를 도시하여, 상기한 충전 전류의 경로를 보다 상세히 나타낸다. 각 구동 회로는 전원(Cv1∼Cv4)과, 트랜지스터로 구성되는 풀업 소자(s1u∼s4u) 및 풀다운 소자(s1d∼s4d)로 구성된다. 도면중에는 각 전극의 기생 저항(R1∼R4)과 기생 인덕턴스(L1∼L4)가 도시된다. 실시 형태예에서는 이들 구동 회로(DR1∼DR4)와 전극(a1∼a4)이 패널(1)에 대하여 대칭으로 배치된다.
도 7은 도 6의 타이밍 챠트도이다. 도 7에 도시되는 바와 같이, 유지 방전의 제1 위상(Ph1)에서는 제1 전극(a1)과 제4 전극(a4)에 유지 방전 전압이 인가되고, 그것에 이어지는 제2 위상(Ph2)에서는 제2 전극(a2)과 제3 전극(a3)에 유지 방전 전압이 인가된다.
도 7중, s1u, s1d∼s4u, s4d는 각각의 스위치의 온, 오프가 표시된다. 제1 위상(제1 기간)(Ph1)에서는 제1 구동 회로(DR1)의 풀업 소자(s1u)가 온하고, 풀다운 소자(s1d)가 오프한다. 그 결과, 제1 전극(a1)에 유지 방전 전압이 인가된다. 한편, 제2 구동 회로(DR2)의 풀업 소자(s2u)가 오프하고, 풀다운 소자(s2d)가 온한다. 그 결과, 제2 전극(a2)은 접지에 접속된다. 따라서, 도면중 파선으로 나타낸 바와 같이, 제1, 제2 전극사이의 충전 전류 Ir1(t)와, 제3, 제4 전극사이의 충전 전류 Ir3(t)가 역 방향으로 흐른다. 현재 가령, 접지 배선(GND)의 오른쪽 GNDR에서 왼쪽 GNDL로 흐르는 방향을 정으로 하면 , 도 7에 도시되는 바와 같이, 양 전류(Ir1(t), Ir3(t))는 역 극성의 전류가 된다.
제2 위상(제2 기간)(Ph2)에서는 상기한 제1 위상과 완전히 역의 구동 회로의 동작이 되고, 역시, 도 7에 도시되는 바와 같이, 양 전류(Ir1(t), Ir3(t))는 역 극성의 전류가 된다.
상술한 제1 내지 제4 전극군은 구체적으로는 X전극과 Y전극에 대하여 이하의 조합을 생각할 수 있다.
(1) 제1 전극군(a1): 홀수의 Y전극군
제2 전극군(a2): 홀수의 X전극군
제3 전극군(a3): 짝수의 X전극군
제4 전극군(a4): 짝수의 Y전극군
(2) 제1 전극군(a1): 홀수의 Y전극군
제2 전극군(a2): 홀수의 X전극군
제3 전극군(a3): 짝수의 Y전극군
제4 전극군(a4): 짝수의 X전극군
(3) 제1 전극군(a1): 상부의 Y전극군
제2 전극군(a2): 상부의 X전극군
제3 전극군(a3): 하부의 X전극군
제4 전극군(a4): 하부의 Y전극군
(4) 제1 전극군(a1): 상부의 Y전극군
제2 전극군(a2): 상부의 X전극군
제3 전극군(a3): 하부의 X전극군
제4 전극군(a4): 하부의 Y전극군
한편, 상기한 홀수, 짝수는 전극 1개마다 홀수, 짝수가 되는 경우도, 전극 2개 또는 복수개마다 홀수, 짝수로 표현할 수 있는 경우도 포함된다.
도 8은 상기 조합 (1)에 대응하는 실시 형태예의 전극군과 구동 회로의 관계를 나타내는 도면이다. 이 예에서는, PDP(1)내에 X전극과 Y전극이 각각 8개씩 설치되어 있다. 그리고, 홀수의 Y전극(Y1, Y3, Y5, Y7)은 제1 전극군(a1)에, 짝수의 Y전극(Y2, Y4, Y6, Y8)은 제4 전극군(a4)에 할당된다. 그리고, 홀수의 Y전극은 PDP(1)의 좌측에 배치되는 홀수 Y전극 구동 회로(DR1)에 의해 구동된다. 홀수 Y전극 구동 회로(DR1)는 제1 구동 회로에 대응한다. 또한, 짝수의 Y전극은 PDP(1)의 우측에 배치되는 짝수 Y전극 구동 회로(DR4)에 의해 구동된다. 짝수 Y전극 구동 회로(DR4)는 제4 구동 회로에 대응한다. 더욱이, 홀수 Y전극과 표시 전극 쌍을 구성하는 홀수 X전극(X1, X3, X5, X7)은 PDP(1)의 우측에 배치된 홀수 X전극 구동 회로(DR2)에 의해 구동된다. 그리고, 홀수 X전극 구동 회로(DR2)는 제2 구동 회로에 대응한다. 또한, 짝수 Y 전극과 표시 전극 쌍을 구성하는 짝수 X전극(X2, X4, X6, X8)은 PDP(1)의 좌측에 배치된 짝수 X전극 구동 회로(DR3)에 의해 구동된다. 그리고, 짝수 X전극 구동 회로(DR3)는 제3 구동 회로에 대응한다. 홀수 X전극은 제2 전극군(a2)에 대응하고, 짝수 X전극은 제3 전극군(a3)에 대응한다. 또한, 어드레스 전극은 PDP(1)의 수직 방향으로 배치된다.
도 9는 도 8의 구성의 플라즈마 표시 장치의 유지 방전 전압의 타이밍 챠트도이다. 위상(Ph1)에서는 홀수 Y전극(a1)과 짝수 Y전극(a4)에 유지 방전 전압 펄스가 인가되고, 홀수 X전극(a2)과 짝수 X전극(a3)은 접지에 접속된다. 그 결과, 홀수 Y전극으로부터 홀수 X전극으로의 충전 전류는 PDP(1) 위에서는 왼쪽에서 오른쪽으로 흐르고, 짝수 Y전극으로부터 짝수 X전극으로의 충전 전류는 PDP(1) 위에서는 오른쪽에서 왼쪽으로 흐른다. 더욱이, 모든 구동 회로를 접속하는 접지 배선 위에서는 충전 전류가 서로 상쇄된다. 또한, PDP(1) 위에서는 Y전극과 X전극사이의 용량을 충전하는 충전 전류에 의해 발생하는 전자파는 홀수측의 전극 쌍과 짝수측의 전극 쌍에서는 벡터의 방향이 역으로 되기 때문에, 근접하는 양 전극 쌍에 의해 발생하는 전자파는 공간에서 서로 상쇄되게 된다.
도 9에 도시되는 바와 같이, 위상(Ph2)에서는 홀수 X전극(a2)과 짝수 X전극(a3)에 유지 방전 전압 펄스가 인가되고, 홀수 Y전극(a1)과 짝수 Y전극(a4)은 접지에 접속된다. 그 결과, 홀수 X전극(a2)으로부터 홀수 Y전극(a1)으로의 충전 전류는 PDP(1) 위에서는 오른쪽에서 왼쪽으로 흐르고, 짝수 X전극(a3)으로부터 짝수 Y전극(a4)으로의 충전 전류는 PDP(1) 위에서는 왼쪽에서 오른쪽으로 흐른다. 더욱이, 모든 구동 회로를 접속하는 접지 배선 위에서는 충전 전류가 서로 상쇄된다. 마찬가지로, PDP(1) 위에서는 근접하는 홀수 표시 전극 쌍과 짝수 전극 쌍에서 발생하는 전극파가 공간에서 서로 상쇄된다.
도 9에 도시된 예에서는, 8개의 Y전극과 X전극을 Y1, Y3, Y5, Y7 및 X1, X3, X5, X7을 홀수 전극으로, Y2, Y4, Y6, Y8 및 X2, X4, X6, X8을 짝수 전극으로 하였지만, 예컨대, Y1, Y2, Y5, Y6 및 X1, X2, X5, X6을 홀수 전극으로, Y3, Y4, Y7, Y8 및 X3, X4, X7, X8을 짝수 전극으로, 2개씩을 다발로 하여 홀수 전극과 짝수 전극에 할당하여도 좋다.
도 10은 상기 조합 (2)에 대응하는 실시 형태예의 전극군과 구동 회로의 관계를 도시한 도면이다. 이 예에서도, PDP(1)내에 X전극과 Y전극이 각각 8개씩 설치되어 있다. 그리고, 홀수의 Y전극(Y1, Y3, Y5, Y7)은 제1 전극군(a1)에, 짝수의 Y전극(Y2, Y4, Y6, Y8)은 제3 전극군(a3)에 할당된다. 그리고, 홀수의 Y전극(a1)은 PDP(1)의 좌측에 배치되는 홀수 Y전극 구동 회로(DR1)에 의해 구동된다. 홀수 Y전극 구동 회로(DR1)는 제1 구동 회로에 대응한다. 또한, 짝수의 Y전극(a3)도 PDP(1)의 좌측에 배치되는 짝수 Y전극 구동 회로(DR3)에 의해 구동된다. 짝수 Y전극 구동 회로(DR3)는 제3 구동 회로에 대응한다. 더욱이, 홀수 Y전극과 함께 표시 전극 쌍을 구성하는 홀수 X전극(X1, X3, X5, X7)은 PDP(1)의 우측에 배치된 홀수 X전극 구동 회로(DR2)에 의해 구동된다. 그리고, 홀수 X전극 구동 회로(DR2)는 제2 구동 회로에 대응한다. 또한, 짝수 Y전극과 함께 표시 전극 쌍을 구성하는 짝수 X전극(X2, X4, X6, X8)도 PDP(1)의 우측에 배치된 짝수 X전극 구동 회로(DR4)에 의해 구동된다. 그리고, 짝수 X전극 구동 회로(DR4)는 제4 구동 회로에 대응한다. 홀수 X전극은 제2 전극군(a2)에 대응하고, 짝수 X전극은 제4 전극군(a4)에 대응한다.
도 11은 도 10의 구성의 플라즈마 표시 장치의 유지 방전 전압의 타이밍 챠트도이다. 도 10의 구성에서는 Y전극의 구동 회로(DR1, DR3)가 함께 PDP(1)의 좌측에 배치되어 있기 때문에, 그 유지 방전 전압 펄스는 도 11에 도시되는 바와 같이, 위상(Ph1)에서는 홀수 Y전극(a1)과 짝수 X전극(a4)에 유지 방전 펄스가 인가되고, 홀수 X전극(a2)과 짝수 Y전극(a3)은 접지에 접속된다. 그 결과, 홀수 전극 쌍에서는 충전 전류가 PDP(1)의 왼쪽에서 오른쪽으로 흐르고, 짝수 전극에서는 충전 전류가 PDP(1)의 오른쪽에서 왼쪽으로 흐른다. 그리고, 구동 회로를 접속하는 접지 배선 위에서는 전류가 서로 상쇄된다.
한편, 위상(Ph2)에서는 상기와 역으로, 홀수 X전극(a2)과 짝수 Y전극(a3)에 유지 방전 펄스가 인가되고, 홀수 Y전극(a1)과 짝수 X전극(a4)은 접지에 접속된다. 그 결과, 홀수 전극 쌍에서는 충전 전류가 PDP(1)의 오른쪽에서 왼쪽으로 흐르고, 짝수 전극 쌍에서는 충전 전류가 PDP(1)의 왼쪽에서 오른쪽으로 흐른다.
도 10의 구성의 플라즈마 표시 장치에서는 유지 방전 펄스가 Y전극에 일제히 인가되는 구성이 아니라, 홀수 표시 전극 쌍에 대해서는 Y전극에 먼저 유지 방전 펄스가 인가되고, 짝수 표시 전극 쌍에 대해서는 X전극에 먼저 유지 방전 펄스가 인가된다. 따라서, 상기 유지 방전 펄스의 인가에 대응하여, 어드레스 기간에서의 어드레스 전압의 인가 방법이 적절히 선택된다. 또는, 유지 방전 기간에서의 최초의 짝수 X전극으로의 유지 방전 펄스의 인가와, 최후의 홀수 Y전극으로의 유지 방전 펄스의 인가를 상쇄함으로써, 유지 방전 기간에서는 항상 Y전극으로부터 X전극으로의 유지 방전을 최초로 행하도록 할 수 있다.
도 12는 상기 조합 (3)에 대응하는 실시 형태예의 전극군과 구동 회로의 관계를 나타내는 도면이다. 이 예에서는 표시 전극 쌍이 PDP(1)의 상반부(제1 영역)과 하반부(제2 영역)로 나누어지고, 상반부의 Y전극이 제1 전극군(a1)에, 상반부의 X전극이 제2 전극군(a2)에 대응하고, 하반부의 Y전극이 제4 전극군(a4)에, 하반부의 X전극이 제3 전극군(a3)에 대응한다. 그리고, 상반부의 Y전극군(a1)은 PDP(1)의 좌측에 설치한 Y전극 구동 회로(DR1)에 의해 구동되고, 상반부의 X전극군(a2)은 PDP(1)의 우측에 설치한 X전극 구동 회로(DR2)에 의해 구동된다. 더욱이, 하반부의 Y전극군(a4)은 PDP(1)의 우측에 설치한 Y전극 구동 회로(DR4)에 의해 구동되고, 하반부의 X전극군(a3)은 PDP(1)의 좌측에 설치한 X전극 구동 회로(DR3)에 의해 구동된다.
도 12의 구성의 경우는, 도 8의 예와 같이, 도 9에 도시되는 것처럼 전극군 (a1, a2, a3, a4)에 유지 방전 펄스가 인가되고, 각각의 위상(Ph1, Ph2)에 있어서, 표시 전극 쌍의 유지 방전을 위한 충전 전류가 상반부와 하반부에서 역 방향으로 흐른다. 따라서, 구동 회로를 접속하는 접지 배선에서는 그들 충전 전류가 서로 상쇄된다.
도 13은 상기 조합 (4)에 대응하는 실시 형태예의 전극군과 구동 회로의 관계를 도시한 도면이다. 이 예에서도, 표시 전극 쌍이 PDP(1)의 상반부(제1 영역)와 하반부(제2 영역)로 나누어지고, 상반부의 Y전극이 제1 전극군(a1)에, 상반부의 X전극이 제2 전극군(a2)에 대응하고, 하반부의 Y전극이 제3 전극군(a3)에, 하반부의 X전극이 제4 전극군(a4)에 대응한다. 그리고, 상반부의 Y전극군(a1)은 PDP(1)의 좌측에 설치한 Y전극 구동 회로(DR1)에 의해 구동되고, 상반부의 X전극군(a2)은 PDP(1)의 우측에 설치한 X전극 구동 회로(DR2)에 의해 구동된다. 더욱이, 하반부의 Y전극군(a3)은 PDP(1)의 좌측에 설치한 Y전극 구동 회로(DR3)에 의해 구동되고, 하반부의 X전극군(a4)은 PDP(1)의 우측에 설치한 X전극 구동 회로(DR4)에 의해 구동된다.
도 13의 구성에서는 도 10의 예와 같이, 도 11에 도시되는 것처럼 전극군(a1, a2, a3, a4)에 유지 방전 펄스가 인가되고, 각각의 위상(Ph1, Ph2)에 있어서, 표시 전극 쌍의 유지 방전을 위한 충전 전류가 상반부와 하반부에서 역 방향으로 흐른다. 따라서, 구동 회로를 접속하는 접지 배선에서는 그들 충전 전류가 서로 상쇄된다.
상기 이외에도, Y전극군과 X전극군의 분류 방법을 생각할 수 있다. 어떠한 분류이더라도, 제1 표시 전극군과 제2 표시 전극군의 유지 방전 펄스의 인가에 의한 충전 전류의 방향이 PDP(1) 위에서 역 방향이 되도록 유지 방전 펄스가 인가되면, 접지 배선에서의 전류의 상쇄와 PDP(1) 위에서의 공간에서의 전자파의 상쇄를 실현할 수 있다.
도 14는 종래예의 유지 방전 펄스의 인가에 의한 충전 전류가 모두 같은 방향으로 흐르는 경우의, 제1 내지 제4 전극군에 인가되는 유지 방전 펄스 파형을 도시한 도면이다. 지면 관계상, 제4 전극군의 유지 방전 펄스 파형은 생략되어 있지만, 제2 전극군과 동일하다. 도 14의 펄스 파형으로부터 명백한 바와 같이, 펄스의 상승 근방이나 하강 근방에 있어서, 전극 배선 위 및 접지 배선 위의 기생 인덕턴스에 의한 노이즈가 중첩되어 있다(도면중 ○로 표시한 부분). 예컨대, 접지 전위에 있는 L 레벨에 있어서 발생하는 노이즈는 각 구동 회로를 접속하는 접지 배선상의 인덕턴스에 의해 발생하는 노이즈이다.
도 15는 도 8에 도시한 본 발명의 실시 형태예에 있어서의 제1 내지 제4 전극군에 인가되는 유지 방전 펄스 파형을 도시한 도면이다. 도 14와 비교하여 인덕턴스에 의해 발생하는 노이즈가 저감되어 있는 것을 알 수 있다.
도 16은 종래예와 본 발명의 실시 형태예의 전자파의 레벨(dB)의 주파수 스펙트럼을 도시한 도면이다. 이 도면은 레퍼런스 레벨 0에 대하여, 각 주파수의 전자파가 어느 정도인지를 나타내며, 도면중의 세로축의 레벨이 낮을수록, 그 레벨이 낮은 것을 의미한다. 도 16으로부터 명백한 바와 같이, 중앙 부분의 주파수대에서는 본 발명의 노이즈 레벨이 종래예의 노이즈 레벨보다도 약 10dB 정도 낮게 되어 있다.
한편, 상기 실시예는 유지 방전 전압 구동시에 있어서의 충전 전류에 대하여 설명하고 있지만, 본 발명은 유지 방전 전압 인가시에 충전 전류로 한정되지 않는다.
[별도의 실시 형태예]
이어서, 본 발명의 별도의 실시 형태예로서, 전극 구동 회로와 표시 패널의 접속 전극의 밀도를 낮게 할 수 있는 구성의 플라즈마 표시 장치를 설명한다. 도 20의 종래예의 플라즈마 표시 장치에서는 패널(1)의 한쪽에 Y전극 구동 회로를 탑재한 프린트 기판(회로 기판)을, 다른쪽에 X전극 구동 회로를 탑재한 프린트 기판(회로 기판)을 각각 배치하고, 그들 프린트판의 접속 전극과 패널(1) 위의 접속 전극이 가요성 케이블(접속용 배선군)등에 의해 접속된다.
도 21은 도 20의 종래예의 구동 회로 기판과 표시 패널(1)사이의 접속 부분을 도시하는 평면도이다. 도면중, 상부에 평면도를, 하부에 그것에 대응하는 단면도가 도시된다. 도면중 중앙부에 플라즈마 디스플레이 패널(1)이 일부 생략 도시된다. 여기서는, 표시 전극 쌍의 Y전극과 X전극이 도시된다. Y전극은 각각 패널(1)의 좌측 변을 따라 형성된 접속용 전극(y1 내지 y128)에 접속된다. 또한, X전극은 각각 패널(1)의 우측 변을 따라 형성된 접속용 전극(x1 내지 x128)에 접속된다. Y전극 구동 회로는 프린트 기판(pcb1) 위에 탑재된다. Y전극 구동 회로는 1개의 집적 회로 장치(p1, p2)에 64개의 Y전극을 구동하는 출력 단자를 구비한다. 그들 출력 단자는 프린트 기판(pcb1)의 우측 변을 따라 설치된 접속 전극(tn2.1 내지 tn2.128)에 접속된다. 그리고, 양 접속용 전극(y1 내지 y128, tn2.1 내지 tn2.128)은 케이블(50)에 의해 접속된다.
마찬가지로, X전극(X1 내지 X128)은 패널(1)의 오른쪽 변을 따라 설치된 접속용 전극(x1 내지 x128)에 접속되고, 프린트 기판(pcb2) 위의 접속용 전극(tn1.1 내지 tn1.128)에 케이블(52)을 통해 각각 접속된다. X전극 구동 회로는 프린트 기판(pcb2) 위에 탑재된다.
여기서, 표시 전극 쌍중 Y전극은 어드레스 기간에 있어서, 스캔용의 펄스가 독립하여 인가될 필요가 있으므로, 각각의 구동 회로는 독립하여 동작한다. 도 21의 종래예에 도시되는 바와 같이, 예컨대 1개의 집적 회로(p1, p2)는 64개의 출력을 구비한다. 그리고, 그들 출력이 Y전극에 접속되어 Y전극을 독립으로 구동한다.
플라즈마 표시 장치의 대형화, 고세밀화에 따라서, Y전극의 밀도가 높아지는 경향에 있다. 따라서, Y전극 구동 회로와 Y전극을 접속하기 위한 접속용 전극 근방에서의 밀도가 점점더 높아지는 경향에 있다. 그 결과, 도 21과 같이 구동 회로와 Y전극의 배치로서는 이러한 고집적화에 대응할 수 없게 된다.
도 17은 본 실시 형태예에 있어서의 패널(1) 위의 표시 전극 쌍과 그들 구동 회로를 탑재한 기판의 접속 배치의 개략을 도시한 도면이다. 이 구성은 도 8에 도시된 실시 형태예와 유사하지만, 구동 회로의 배치가 도 8과는 좌우로 반대의 구성으로 되어 있다. 즉, 홀수 Y전극(Y1, Y3∼Y131)은 패널(1)의 우측 프린트 기판(pcb2)에 탑재된 구동 회로 장치(p1, p3)에 의해 구동된다. 또한, 홀수 X전극(X1, X3∼X131)은 패널(1)의 좌측 프린트 기판(pcb1)에 탑재된 구동 회로 장치(clo)에 의해 구동된다. 한편, 홀수 X전극 구동 회로 장치(clo)는 프린트 기판(pcb1)의 배면측에 탑재된다.
한편, 짝수 Y전극(Y2, Y4∼Y132)은 패널(1)의 좌측 프린트 기판(pcb1)에 탑재된 구동 회로 장치(p2, p4)에 의해 구동된다. 또한, 짝수 X전극(X2, X4∼X132)은 패널(1)의 우측 프린트 기판(pcb2)에 탑재된 구동 회로 장치(cle)에 의해 구동된다. 한편, 짝수 X전극 구동 회로 장치(cle)는 마찬가지로 프린트 기판(pcb2)의 배면측에 탑재된다.
이러한 구성으로 함으로써, 각 전극을 독립하여 구동시킬 필요가 있는 Y전극의 구동 회로 장치는 패널(1)의 좌우에 배치할 수 있다. 그 결과, 한쪽 변을 따라 설치되는 Y전극용 접속 전극의 밀도를 낮게 할 수 있다. 그 때문에, 접속 전극과 구동 회로 장치의 출력사이를 접속하는 배선 패턴의 밀도를 낮게 할 수 있다. 또한, 공통의 구동 회로의 접속되는 X전극용 접속 전극은 프린트 기판의 배면측에 탑재된 구동 회로 장치로부터 바이어 홀을 개재하여 접속될 수 있기 때문에, 더욱, Y전극용의 접속 전극과 구동 회로 장치의 접속 배선 패턴이 보다 큰 영역에 형성할 수 있다. 따라서, 보다 더 세밀한 표시 장치에 대하여도, 접속 패턴의 형성을 가능하게 한다.
도 18은 도 17의 구체적인 접속 영역의 접속 패턴을 도시하는 부분 평면도이다. 도 18은 도 21과 같이, 평면도에 대응하여 도면중의 하부에 단면도를 도시하고 있다. 도 17에서 설명한 바와 같이, 홀수 Y전극(Y1∼Y127)은 패널(1)의 우측 변을 따라 설치된 접속용 전극(y1∼y127)에 접속된다. 또한, 짝수 X전극(X2∼X128)도 패널(1)의 우측 변을 따라 설치된 접속용 전극(x2∼x128)에 접속된다. 그리고, 프린트 기판(pcb2) 위에는 홀수 Y전극을 구동하는 구동 회로 장치(p1, p3)가 탑재되고, 프린트 기판(pcb2)의 배면에 짝수 X전극을 구동하는 구동 회로 장치(cle)가 탑재된다. 홀수 Y전극을 구동하는 구동 회로 장치(p1, p3)는 각각 출력을 64개 구비하고, 그대로 패턴 배선(58)을 통해 프린트 기판(pcb2)의 좌측 변을 따라 설치된 접속용 전극(tn2.1∼tn2.127)에 접속된다. 더욱이, 홀수 Y전극용의 접속용 전극(tn2.1∼tn2.127)사이에 짝수 X전극용의 접속용 전극(tn1e)이 각각 설치된다.
짝수 X전극용의 접속용 전극(tn1e)은 공통의 패턴 배선(57), 바이어 홀(via2) 및 배면의 패턴 배선(59)을 통해 배면측에 탑재된 구동 회로 장치(cle)의 출력에 접속된다. 더구나, 접속용 전극(tn2.1∼tn2.127 및 tn1e)의 간격은 대단히 좁기 때문에, 바이어 홀(via2)은 공통 패턴 배선(57)의 아래쪽에 형성된다.
그리고, 가용성 있는 절연판 위에 접속 케이블이 형성된 케이블(52)에 의해 패널(1) 위의 접속용 전극과 프린트판(pcb2) 위의 접속용 전극이 접속된다. 또한, 도면중, 1A는 패널(1)의 대향 유리 기판이다.
상기한 바와 같이, 각각 독립하여 구동이 필요한 Y전극은 전체의 절반의 짝수 Y전극의 접속용 전극(tn2.1∼tn2.127)이 프린트판(pcb2) 위에 설치되기 때문에, 그들 접속용 전극은 구동 회로 장치(p1, p3)로부터의 64개씩의 출력 단자의 피치와 정합하도록 배치할 수 있다. 또한, 짝수 X전극의 구동 회로 장치를 프린트판(pcb2)의 배면측에 탑재시킴으로써, 프린트판(pcb2)의 표면측은 Y전극의 접속을 위한 패턴 배선(58)을 여유를 가지고 형성할 수 있다. 더욱이, 배면측으로부터 표면으로의 바이어 홀(via2)은 접속용 전극열 위가 아니라, 공통 패턴 배선(57) 위에 설치하였기 때문에, 접속용 전극의 형성을 공간적으로 여유를 가지고 행할 수 있다.
도 18의 좌측도 상기와 동일한 구성이다. 즉, 짝수 Y전극(Y2∼Y128)은 패널(1)의 좌측 변을 따라 설치된 접속용 전극(y2∼y128)에 접속된다. 또한, 홀수 X전극(X1∼X127)도 패널(1)의 좌측 변을 따라 설치된 접속용 전극(x1∼x127)에 접속된다. 그리고, 프린트 기판(pcb1) 위에는 짝수 Y전극을 구동하는 구동 회로 장치(p2, p4)가 탑재되고, 프린트 기판(pcb1)의 배면에 홀수 X전극을 구동하는 구동 회로 장치(clo)가 탑재된다. 짝수 Y전극을 구동하는 구동 회로 장치(p2, p4)는 각각 출력을 64개 구비하고, 그대로 패턴 배선(55)을 통해 프린트 기판(pcb1)의 좌측 변을 따라 설치된 접속용 전극(tn2.2∼tn2.128)에 접속된다. 더욱이, 짝수 Y전극용의 접속용 전극(tn2.2∼tn2.128)사이에 홀수 X전극용의 접속용 전극(tn1o)이 각각 설치된다.
홀수 X전극용의 접속용 전극(tn1o)은 공통의 패턴 배선(54), 바이어 홀(via1) 및 배면의 패턴 배선(56)을 통해 배면측에 탑재된 구동 회로 장치(clo)의 출력에 접속된다. 더욱이, 접속용 전극(tn2.2∼tn2.128 및 tn1o)의 간격은 대단히 좁기 때문에 바이어 홀(via1)은 공통 패턴 배선(54)의 아래쪽에 형성된다. 그리고, 가요성 있는 절연판 위에 접속 케이블이 형성된 케이블(50)에 의해 패널(1) 위의 접속용 전극과 프린트판(pcb1) 위의 접속용 전극이 접속된다.
도 19는 플라즈마 표시 장치의 전체 평면도이다. 도 18의 구성을 그대로 1024개의 Y전극을 구비하는 플라즈마 표시 장치에 적용한 예이다. 상세한 접속용 전극이나 배선 패턴은 도 18과 동일하다. 그리고, 프린트판(pcb1) 위에는 64개의 출력 단자를 구비하는 Y전극 구동 회로 장치(p2, p4∼p16)가 설치되고, 프린트 기판(pcb2) 위에는 동일한 Y전극 구동 회로 장치(p1, p3∼p15)가 설치된다. 그리고, 공통 패턴 배선(54)에 대하여 바이어 홀(via1.1∼via1.100)이 설치되고, 마찬가지로 공통 패턴 배선(57)에 대하여 바이어 홀(via2.1∼via2.100)이 설치된다. 도 19로부터, Y전극 구동 회로 장치와 그 접속용 전극사이의 패턴 배선(55, 58)은 밀도가 낮아 공간적으로 여유를 가지고 배치될 수 있다.
그런데, 상기 바이어 홀(via)의 수는 다음 사고 방식에 의해 결정된다. 즉, 바이어 홀 1개에 흘려보낼 수 있는 허용 전류를 IVH, X전극의 1개에 흐르는 최대의 전류를 IX1,구동 회로 장치(clo)에 흐르는 최대의 전류(홀수 X전극의 합계 전류)를 Iclo,구동 회로 장치(cle)에 흐르는 최대의 전류(짝수 X전극의 합계 전류)를 Icle, 홀수번째의 X전극의 개수를 NXo, 짝수번째의 X전극의 개수를 NXe로 하고, 프린트 기판(pcb1)의 바이어 홀의 수(NVH1)는
이 되도록 하면, 바이어 홀의 수를 최소한으로 하는 것이 가능하게 된다.
상기 수학식 1에 있어서, 바이어 홀의 수(NVH1)는 구동 회로 장치(clo)에 흐르는 최대의 전류(Iclo)를 바이어 홀 1개의 허용 전류(IVH)로 제산하고, 남은 것에 1을 더한 수 이상이고, X전극의 1개에 흐르는 최대의 전류(IX1)를 바이어 홀 1개의 허용 전류(IVH)로 제산하고 남은 것에 1을 더한 수에, X전극의 개수(NXo)를 승산한 최대 필요한 수 미만이 된다. 따라서, 이러한 수학식을 만족하는 수만큼 바이어 홀을 형성함으로써, 지나치게 많지 않고, 지나치게 적지 않은 바이어 홀의 수가 된다. 수학식 1의 왼쪽 변의 수 이상의 바이어 홀이 형성되어 있지 않으면, 바이어 홀이 발열하여 절단이나 쇼트의 원인이 된다. 수학식 1의 오른쪽 변의 수를 초과하는 바이어 홀의 형성은 쓸데 없다.
마찬가지로, 프린트 기판(pcb2)의 바이어 홀의 수(NVH2)는
로 되도록 하면, 바이어 홀의 수를 최소한으로 할 수 있게 된다.
본 실시 형태예에서는 패널(1)내에 N개 설치된 Y전극의 접속용 전극을 패널(1)의 양측에 N이 짝수인 경우는 N/2개씩, N이 홀수인 경우는 (N-1)/2개와, (N+1)/2개를 각각 배치한다. 그리고, Y전극의 구동 회로 장치(p1, p2)를 양측에 분산하여 배치한다. 따라서, 구동 회로 장치 1개의 출력 개수를 M개로 하면, 종래의 구동 회로 장치를 한쪽에 집중 배치하는 경우와 비교하여, 다음의 배치 밀도가 된다. 이 수학식의 분모는 종래예의 수이고, 분자는 본 실시 형태예의 수이다.
N이 짝수인 경우는,
N이 홀수인 경우는,
이 된다. 즉, 밀도는 거의 반으로 된다.
본 실시 형태예에서는, 프린트 기판 위의 접속용 전극의 피치는 종래예와 변화는 없지만, Y전극용의 접속용 전극(tn2)과 X전극용의 접속용 전극(tn1)은 각각 좌우 반대측으로 인출된다. 따라서, X전극용의 공통 패턴(54)에의 바이어 홀의 형성의 영향을 Y전극용의 접속용 전극(tn2)이 받지 않고, 구동 회로 장치(cp1, cp2)의 출력 단자는 패턴(55, 58)을 통해 접속용 전극(tn2)에 그대로 접속할 수 있다. 그리고, X전극용의 접속용 전극(tn1o, tn1e)은 각각 공통 패턴 배선(54, 57)에 접속되기 때문에, 최소한의 바이어 홀 수에 의해, 그들 접속용 전극(tn1o, tn1e)은 구동 회로 장치(clo, cle)에 접속할 수 있다. 즉, 바이어 홀의 수를 삭감할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 의하면 플라즈마 표시 장치에 있어서 표시 전극 쌍중 제1 표시 전극 쌍의 구동 전압 인가에 의해 발생하는 전류의 방향과, 제2 표시 전극 쌍의 구동 전압 인가에 의해 발생하는 전류의 방향이 패널 위에서 역 방향이 되도록 각각의 구동 회로가 배치되어 있기 때문에, 구동 전압 인가에 의한 충전 방전에 따른 전류에 의해 발생하는 전자파는 서로 상쇄되고, 또한, 공통의 접지 배선 위에서 제1 및 제2 표시 전극 쌍의 구동 전압 인가에 의한 충전 방전에 따른 전류가 서로 상쇄된다. 따라서, 플라즈마 표시 장치의 외부로의 전자파는 억제된다.
더욱이, 본 발명에 의하면 플라즈마 표시 패널을 구동하는 구동 회로를 탑재한 회로 기판에 있어서, 홀수 Y전극의 구동 회로와 짝수 Y전극의 구동 회로를 패널의 양측 회로기판 위에 분리하여 설치함으로써, Y전극용의 접속 전극과 구동 회로의 출력의 접속 배선의 밀도를 저감할 수 있어, 매우 세밀한 표시 장치를 실현할 수가 있다.

Claims (14)

  1. 복수의 표시 전극 쌍이 형성된 제1 절연 기판과, 복수의 어드레스 전극이 상기 표시 전극 쌍과 교차하는 방향으로 형성된 제2 절연 기판을 구비하고, 상기 제1, 및 제2 절연 기판이 방전 공간을 사이에 두고 대향 배치된 플라즈마 표시 패널을 구비하는 플라즈마 표시 장치에 있어서,
    상기 복수의 표시 전극 쌍은 복수의 제1 표시 전극 쌍과 복수의 제2 표시 전극 쌍을 구비하고,
    상기 제1 표시 전극 쌍에 구동 전압을 인가하는 제1 구동 회로와,
    상기 제2 표시 전극 쌍에 구동 전압을 인가하는 제2 구동 회로를 구비하며,
    상기 제1 구동 회로에 의해 상기 구동 전압이 인가되었을 때에 상기 제1 표시 전극 쌍에 흐르는 충전 전류의 방향은 상기 제2 구동 회로에 의해 상기 구동 전압이 인가되었을 때에 상기 제2 표시 전극 쌍에 흐르는 전류의 방향과 상기 플라즈마 표시 패널 위에서 반대 방향인 것을 특징으로 하는 플라즈마 표시 장치.
  2. 복수의 표시 전극 쌍이 형성된 제1 절연 기판과, 복수의 어드레스 전극이 상기 표시 전극 쌍과 교차하는 방향으로 형성된 제2 절연 기판을 구비하고, 상기 제1 및 제2 절연 기판이 방전 공간을 사이에 두고 대향 배치된 플라즈마 표시 패널을 구비하는 플라즈마 표시 장치에 있어서,
    상기 복수의 표시 전극 쌍은 제1 전극과 그것에 평행하게 설치된 제2 전극을 구비하는 복수의 제1 표시 전극 쌍과, 제3 전극과 그것에 평행하게 설치된 제4 전극을 구비하는 복수의 제2 표시 전극 쌍을 구비하고,
    상기 복수의 표시 전극 쌍은 제1 기간 및 제2 기간에 교대로 한쪽의 전극에서 다른쪽의 전극으로 또는 다른 쪽의 전극에서 한쪽의 전극으로 방전하며,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단 측에 설치되어 상기 제1 전극에 상기 제1 기간에 구동 전압을 인가하는 제1 구동 회로와,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 설치되어 상기 제2 전극에 상기 제2 기간에 구동 전압을 인가하는 제2 구동 회로와,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단 측에 설치되어 상기 제3 전극에 상기 제2 기간에 구동 전압을 인가하는 제3 구동 회로와,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 설치되어 상기 제4 전극에 상기 제1 기간에 구동 전압을 인가하는 제4 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 표시 장치.
  3. 제2항에 있어서, 상기 제1 표시 전극 쌍은 상기 복수의 표시 전극 쌍의 홀수 번째의 전극 쌍이고, 상기 제2 표시 전극 쌍은 상기 복수의 표시 전극 쌍의 짝수 번째의 전극 쌍인 것을 특징으로 하는 플라즈마 표시 장치.
  4. 제2항에 있어서, 상기 표시 전극 쌍은 독립으로 구동 가능한 Y전극과 일제히 구동되는 X전극을 구비하고,
    상기 제1 표시 전극 쌍은 상기 복수의 표시 전극 쌍의 홀수 번째의 전극 쌍이고, 상기 제2 표시 전극 쌍은 상기 복수의 표시 전극 쌍의 짝수 번째의 전극 쌍이며,
    상기 제1 전극은 홀수 번째의 Y전극, 상기 제2 전극은 홀수 번째의 X전극, 상기 제3 전극은 짝수 번째의 X전극, 상기 제4 전극은 짝수 번째의 Y전극인 것을 특징으로 하는 플라즈마 표시 장치.
  5. 제2항에 있어서, 상기 표시 전극 쌍은 독립으로 구동 가능한 Y전극과 일제히 구동되는 X전극을 구비하고,
    상기 제1 표시 전극 쌍은 상기 복수의 표시 전극 쌍의 홀수 번째의 전극 쌍이고, 상기 제2 표시 전극 쌍은 상기 복수의 표시 전극 쌍의 짝수 번째의 전극 쌍이며,
    상기 제1 전극은 홀수 번째의 Y전극, 상기 제2 전극은 홀수 번째의 X전극, 상기 제3 전극은 짝수 번째의 Y전극, 상기 제4 전극은 짝수 번째의 X전극인 것을 특징으로 하는 플라즈마 표시 장치.
  6. 제2항에 있어서, 상기 제1 표시 전극 쌍은 상기 플라즈마 표시 패널의 제1 영역에 형성된 전극 쌍이고, 상기 제2 표시 전극 쌍은 상기 플라즈마 표시 패널의 상기 제1 영역과 다른 제2 영역에 형성된 전극 쌍인 것을 특징으로 하는 플라즈마 표시 장치.
  7. 제2항에 있어서, 상기 표시 전극 쌍은 독립으로 구동 가능한 Y전극과 일제히 구동되는 X전극을 구비하고,
    상기 제1 표시 전극 쌍은 상기 플라즈마 표시 패널의 제1 영역에 형성된 전극 쌍이고, 상기 제2 표시 전극 쌍은 상기 플라즈마 표시 패널의 상기 제1 영역과 다른 제2 영역에 형성된 전극 쌍이며,
    상기 제1 전극 및 제4 전극은 Y전극이고, 상기 제2 전극 및 제3 전극은 X전극인 것을 특징으로 하는 플라즈마 표시 장치.
  8. 제2항에 있어서, 상기 표시 전극 쌍은 독립으로 구동 가능한 Y전극과 일제히 구동되는 X전극을 구비하고,
    상기 제1 표시 전극 쌍은 상기 플라즈마 표시 패널의 제1 영역에 형성된 전극 쌍이고, 상기 제2 표시 전극 쌍은 상기 플라즈마 표시 패널의 상기 제1 영역과 다른 제2 영역에 형성된 전극 쌍이며,
    상기 제1 전극 및 제3 전극은 Y전극이고, 상기 제2 전극 및 제4 전극은 X전극인 것을 특징으로 하는 플라즈마 표시 장치.
  9. 복수의 표시 전극 쌍이 형성된 제1 절연 기판과, 복수의 어드레스 전극이 상기 표시 전극 쌍과 교차하는 방향으로 형성된 제2 절연 기판을 구비하고, 상기 제1 및 제2 절연 기판이 방전 공간을 사이에 두고 대향 배치된 플라즈마 표시 패널을 구비하는 플라즈마 표시 장치에 있어서,
    상기 복수의 표시 전극 쌍은 독립으로 구동가능한 Y전극과 일제히 구동되는 X전극을 구비하고,
    상기 복수의 표시 전극 쌍은 제1 기간 및 제2 기간에 교대로 한쪽의 전극에서 다른 쪽의 전극으로 또는 다른 쪽의 전극에서 한쪽의 전극으로 방전하고,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단 측에 설치되어 홀수 번째의 상기 Y전극에 상기 제1 기간에 구동 전압을 인가하는 제1 구동 회로와,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 설치되어 홀수 번째의 상기 X전극에 상기 제2 기간에 구동 전압을 인가하는 제2 구동 회로와,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단측에 설치되어 짝수 번째의 상기 X전극에 상기 제2 기간에 구동 전압을 인가하는 제3 구동 회로와,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 설치되어 짝수 번째의 상기 Y전극에 상기 제1 기간에 구동 전압을 인가하는 제4 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 표시 장치.
  10. 제2항 내지 제8항중 어느 한 항에 있어서, 상기 제1 내지 제4 구동 회로는 상기 구동 전압을 인가할 때 높은 전원에 상기 표시 전극을 접속하는 풀업 소자와, 상기 구동 전압을 인가하지 않을 때 접지 전원에 상기 표시 전극을 접속하는 풀다운 소자를 구비하고, 상기 구동 회로의 접지 전원은 공통의 접지 배선으로 접속되어 있는 것을 특징으로 하는 플라즈마 표시 장치.
  11. 제9항에 있어서, 상기 제1 내지 제4 구동 회로는 상기 구동 전압을 인가할 때 높은 전원에 상기 표시 전극을 접속하는 풀업 소자와, 상기 구동 전압을 인가하지 않을 때 접지 전원에 상기 표시 전극을 접속하는 풀다운 소자를 구비하고, 상기 구동 회로의 접지 전원은 공통의 접지 배선으로 접속되어 있는 것을 특징으로 하는 플라즈마 표시 장치.
  12. 제9항에 있어서, 상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 일단 측에 배치되고, 상기 제1 구동 회로와 상기 제3 구동 회로가 각각 탑재되며, 상기 플라즈마 표시 패널에 대향하는 변을 따라 상기 제1 구동 회로의 출력에 각각 접속되는 복수의 홀수 Y전극용 접속 전극과 이 홀수 Y전극용 접속 전극 사이에 각각 설치되는 복수의 짝수 X전극용 접속 전극이 설치된 제1 회로 기판과,
    상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 타단측에 배치되고, 상기 제2 구동 회로와 상기 제4 구동 회로가 각각 탑재되며, 상기 플라즈마 표시 패널에 대향하는 변을 따라 상기 제2 구동 회로의 출력에 각각 접속되는 복수의 짝수 Y전극용 접속 전극과 이 짝수 Y전극용 접속 전극 사이에 각각 설치되는 복수의 홀수 X전극용 접속 전극이 설치된 제2 회로 기판과,
    상기 제1 회로 기판 위의 상기 홀수 Y전극용 접속 전극과 상기 짝수 X전극용 접속 전극을 상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 홀수 Y전극 및 짝수 X전극의 일단에 접속하는 제1 접속 배선군과,
    상기 제2 회로 기판 위의 상기 짝수 Y전극용 접속 전극과 상기 홀수 X전극용 접속 전극을 상기 플라즈마 표시 패널의 상기 표시 전극 쌍의 짝수 Y전극 및 홀수 X전극의 타단에 접속하는 제2 접속 배선군을 구비하는 것을 특징으로 하는 플라즈마 표시 장치.
  13. 제12항에 있어서, 상기 제1 회로 기판은 상기 짝수 X전극용 접속 전극에 접속되는 공통 배선 패턴을 상기 제1 구동 회로와 반대측에 배치하고, 또 상기 공통 배선 패턴과 상기 제3 구동 회로의 출력이 바이어 홀을 사이에 두고 접속되고,
    상기 제2 회로 기판은 상기 홀수 X전극용 접속 전극에 접속되는 공통 배선 패턴을 상기 제4 구동 회로와 반대측에 배치하고, 또 상기 공통 배선 패턴과 상기 제2 구동 회로의 출력이 바이어 홀을 사이에 두고 접속되는 것을 특징으로 하는 플라즈마 표시 장치.
  14. 제13항에 있어서, 상기 바이어 홀 1개에 흘려 보낼 수 있는 허용 전류를 IVH, 상기 X전극의 1개에 흐르는 최대의 전류를 Ix1, 상기 홀수 X전극의 제2 구동 회로에 흐르는 최대의 전류를 Iclo, 상기 짝수 X전극의 제3 구동 회로에 흐르는 최대의 전류를 Icle, 홀수 번째의 X전극의 개수를 NXo, 짝수 번째의 X전극의 개수를 NXe로 하였을 때, 상기 제1 회로 기판의 바이어 홀의 수(NVH1)는
    수학식 1
    로, 상기 제2 회로 기판의 바이어 홀의 수(NVH2)는
    수학식 2
    로 설정되어 있는 것을 특징으로 하는 플라즈마 표시 장치.
KR10-1998-0012213A 1997-09-01 1998-04-07 플라즈마표시장치 Expired - Fee Related KR100356729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9236371A JPH1185098A (ja) 1997-09-01 1997-09-01 プラズマ表示装置
JP97-236371 1997-09-01

Publications (2)

Publication Number Publication Date
KR19990029152A true KR19990029152A (ko) 1999-04-26
KR100356729B1 KR100356729B1 (ko) 2003-01-17

Family

ID=16999811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0012213A Expired - Fee Related KR100356729B1 (ko) 1997-09-01 1998-04-07 플라즈마표시장치

Country Status (5)

Country Link
US (1) US6144349A (ko)
EP (1) EP0902412A1 (ko)
JP (1) JPH1185098A (ko)
KR (1) KR100356729B1 (ko)
TW (1) TW397961B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776883B1 (ko) * 1999-10-27 2007-11-19 마츠시타 덴끼 산교 가부시키가이샤 Ａｃ형 플라즈마 디스플레이 패널
KR100829323B1 (ko) * 2000-12-22 2008-05-13 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 장치
US12256886B2 (en) 2020-02-11 2025-03-25 H-P Products, Inc. Vacuum inlet valve assembly with sliding pins

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
KR100285620B1 (ko) * 1998-05-04 2001-04-02 구자홍 플라즈마 디스플레이 패널 및 그의 어드레스 방법
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
KR100406789B1 (ko) * 1998-09-28 2004-01-24 삼성에스디아이 주식회사 플라즈마 표시 패널의 주사 구동 회로
US6567059B1 (en) * 1998-11-20 2003-05-20 Pioneer Corporation Plasma display panel driving apparatus
US6376995B1 (en) * 1998-12-25 2002-04-23 Matsushita Electric Industrial Co., Ltd. Plasma display panel, display apparatus using the same and driving method thereof
KR100303841B1 (ko) * 1999-02-27 2001-09-26 김순택 플라즈마 표시 패널의 구동방법
US6320326B1 (en) * 1999-04-08 2001-11-20 Matsushita Electric Industrial Co., Ltd. AC plasma display apparatus
KR100325857B1 (ko) * 1999-06-30 2002-03-07 김순택 에너지 복구 효율이 향상된 플라즈마 표시 패널 및 그 구동방법
JP3772958B2 (ja) * 2000-02-29 2006-05-10 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法
WO2001093236A2 (en) * 2000-05-30 2001-12-06 Koninklijke Philips Electronics N.V. Display panel having sustain electrodes and sustain circuit
JP2002006801A (ja) * 2000-06-21 2002-01-11 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
JP3688206B2 (ja) * 2001-02-07 2005-08-24 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法および表示装置
JP4507470B2 (ja) * 2001-07-13 2010-07-21 株式会社日立製作所 プラズマディスプレイパネル表示装置
US7012579B2 (en) * 2001-12-07 2006-03-14 Lg Electronics Inc. Method of driving plasma display panel
KR100477990B1 (ko) * 2002-09-10 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
JP4661028B2 (ja) * 2003-04-28 2011-03-30 パナソニック株式会社 プラズマディスプレイ装置
KR100499375B1 (ko) 2003-06-20 2005-07-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
FR2858707A1 (fr) * 2003-08-05 2005-02-11 Thomson Plasma Connexion d'un panneau au plasma a son alimentation electrique dans un dispositif de visualisation d'images
KR100529114B1 (ko) 2003-11-28 2005-11-15 삼성에스디아이 주식회사 플라즈마 표시장치 및 이의 구동방법
JP4576223B2 (ja) * 2004-04-26 2010-11-04 株式会社日立製作所 プラズマディスプレイ装置
JP4860117B2 (ja) * 2004-05-21 2012-01-25 日立プラズマディスプレイ株式会社 表示装置
US7719486B2 (en) 2004-05-31 2010-05-18 Panasonic Corporation Plasma display device
KR100625577B1 (ko) * 2004-08-11 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
US7116060B2 (en) * 2004-12-09 2006-10-03 Chunghwa Picture Tubes, Ltd. Plasma display panel having a plurality of bi-discharge sources and related method of sustaining discharge waveform
KR100590016B1 (ko) * 2005-01-25 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP2008233154A (ja) * 2007-03-16 2008-10-02 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
KR20130053315A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 디스플레이 장치 및 그 구동 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180762A (en) * 1978-05-05 1979-12-25 Interstate Electronics Corp. Driver circuitry for plasma display panel
US4320418A (en) * 1978-12-08 1982-03-16 Pavliscak Thomas J Large area display
FR2635902B1 (fr) * 1988-08-26 1990-10-12 Thomson Csf Procede de commande tres rapide par adressage semi-selectif et adressage selectif d'un panneau a plasma alternatif a entretien coplanaire
KR940007502B1 (ko) * 1992-03-04 1994-08-18 삼성전관 주식회사 플라즈마 디스플레이 판넬의 구조 및 구동방법
KR950003132B1 (ko) * 1992-03-26 1995-04-01 삼성전관 주식회사 플라즈마 디스플레이 판넬의 구조 및 구동방법
JP3369395B2 (ja) * 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JP3233023B2 (ja) * 1996-06-18 2001-11-26 三菱電機株式会社 プラズマディスプレイ及びその駆動方法
JPH10187091A (ja) * 1996-12-25 1998-07-14 Nec Corp 面放電型プラズマディスプレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776883B1 (ko) * 1999-10-27 2007-11-19 마츠시타 덴끼 산교 가부시키가이샤 Ａｃ형 플라즈마 디스플레이 패널
KR100829323B1 (ko) * 2000-12-22 2008-05-13 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 장치
US12256886B2 (en) 2020-02-11 2025-03-25 H-P Products, Inc. Vacuum inlet valve assembly with sliding pins

Also Published As

Publication number Publication date
TW397961B (en) 2000-07-11
JPH1185098A (ja) 1999-03-30
KR100356729B1 (ko) 2003-01-17
EP0902412A1 (en) 1999-03-17
US6144349A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
KR100356729B1 (ko) 플라즈마표시장치
US6559815B1 (en) Plasma display panel with improved recovery energy efficiency and driving method thereof
US6091380A (en) Plasma display
US6531819B1 (en) Surface discharge plasma display panel
US6031329A (en) Plasma display panel
TW498381B (en) Plasma display panel
JPH02220330A (ja) ガス放電パネルとその駆動方法
JP3642693B2 (ja) プラズマディスプレイパネル装置
US6097365A (en) Color plasma display panel having a plurality of data drivers
JP3591971B2 (ja) Ａｃ型ｐｄｐ及びその駆動方法
US6275203B1 (en) Plasma display panel with a structure capable of reducing various noises
US6909241B2 (en) Method of driving plasma display panel and plasma display device
US6342873B1 (en) Surface discharge type plasma display device suppressing the occurrence of electromagnetic field radiation
US20020000955A1 (en) Display panel having sustain electrodes and sustain circuit
US7009583B2 (en) Display panel with sustain electrodes
KR20010090944A (ko) 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치
JP2000089723A (ja) プラズマディスプレイパネル及びその駆動回路並びにプラズマディスプレイ装置
JPWO2008132841A1 (ja) プラズマディスプレイ装置
JP3272396B2 (ja) プラズマディスプレイ装置
KR100277643B1 (ko) 면방전형 플라즈마 표시 패널의 구동 방법
KR100452699B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP4580162B2 (ja) プラズマディスプレイパネルの駆動方法
US8232983B2 (en) Method for driving plasma display panel, and plasma display device
KR20050119775A (ko) 플라즈마 디스플레이 패널 및 그 구동회로장치
JP3630576B2 (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980407

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980407

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000517

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20010228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20000517

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20010604

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20010228

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20020831

Appeal identifier: 2001101001527

Request date: 20010604

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20010703

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20010604

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20001016

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010604

Effective date: 20020831

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20020831

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20010604

Decision date: 20020831

Appeal identifier: 2001101001527

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20020924

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20020912

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021002

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021004

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20050926

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20050926

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee