JP4860117B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、特に表示セルの容量を有する表示装置に関する。

ガス放電表示装置は大型／大容量の平面型ディスプレイであり、家庭用の平面テレビとして市場が拡大しているが、ＣＲＴと同程度の消費電力、表示品質、コストが要求されている。

ＡＣ型ガス放電パネルは表示電極間に容量があるため、維持放電パルスを印加するとパネル容量の充放電が発生する。そのため、パネル容量とインダクタの直列接続を共振させて充放電ロスを低減する方法がとられている（例えば、特許文献１及び２参照）。

また、ＬＣ共振の電源電圧変動を無くするため、特許文献３では、列電極を偶数奇数又は複数の面放電電極対に分け、前記複数の面放電電極対の同一電極間又は反対側の電極間で直接共振させて電圧を反転させる方法が開示されている。この方法では、共振の電源コンデンサが基本的に不要で、パネルの同一端子側共振の場合は回路長も短くなるが、ＬＣ共振経路により波形が限定されるため、従来の回路構成に比べて波形に自由度がなく、リセットやアドレス直後の駆動波形では別のＬＣ共振回路が必要となる。また、ガス放電電流に対する配線インピーダンスは、大型パネルでは大きくなるが効果的な低減の手段がない。

また、下記の特許文献４〜８が公開されている。

特開平５−２６５３９７号公報 特開平８−１５２８６５号公報 特開平１１−１６１２２６号公報 特開平８−１９４３２０号公報 特開平１１−８５０９８号公報 特開２００２−６２８４４号公報 特開平９−３２５７３５号公報 特開昭６３−１０１８９７号公報

大型パネルではパネル容量が大きく、ガス放電電流が大きい上に、パネル配線や駆動回路の配線も長くなるため、駆動波形の歪みによる放電不安定／輝度低下や、高速パルスが印加できない、電力ロスが大きいなどの課題がより顕著になる。特に大型パネルではインダクタンスの影響が大きく、配線からの電磁波ノイズ、電圧クランプによる歪んだ維持放電パルスの急峻な電圧立ち上げによる電磁波ノイズも問題になっている。従来技術では、維持放電電圧立ち上げとガス放電維持の両方に対する波形歪み改善が充分ではなく、消費電力、輝度／発光効率、電磁波放射ノイズが問題となっている。

本発明の目的は、波形歪み、電力ロス、発光効率低減及び／又は電磁波ノイズを防止することができる表示装置を提供することである。

本発明の一観点によれば、奇数番目の電極と偶数番目の電極からなる複数のＸ電極と、奇数番目の電極と偶数番目の電極からなり、前記複数のＸ電極との間で表示セルの容量を構成する複数のＹ電極と、前記奇数番目のＸ電極を駆動する第１のＸ電極駆動回路と、前記偶数番目のＸ電極を駆動する第２のＸ電極駆動回路と、前記奇数番目のＹ電極を駆動する第１のＹ電極駆動回路と、前記偶数番目のＹ電極を駆動する第２のＹ電極駆動回路と、前記奇数番目のＸ電極に対して電流を流入又は流出するための、前記第１のＸ電極駆動回路と前記奇数番目のＸ電極との間を接続する第１のＸ電極電流経路と、前記偶数番目のＸ電極に対して電流を流入又は流出するための、前記第２のＸ電極駆動回路と前記偶数番目のＸ電極との間を接続する第２のＸ電極電流経路と、前記奇数番目のＹ電極に対して電流を流入又は流出するための、前記第１のＹ電極駆動回路と前記奇数番目のＹ電極との間を接続する第１のＹ電極電流経路と、前記偶数番目のＹ電極に対して電流を流入又は流出するための、前記第２のＹ電極駆動回路と前記偶数番目のＹ電極との間を接続する第２のＹ電極電流経路と、を有する表示装置であって、前記第１のＸ電極駆動回路からの点灯表示用の放電維持パルスのローレベルからハイレベルへの切替えタイミングと、前記第２のＸ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルへの切替えタイミングとが実質同時の第１のタイミングであり、前記第１のＹ電極駆動回路からの前記放電維持パルスのローレベルからハイレベルへの切替えタイミングと、前記第２のＹ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルへの切替えタイミングとが実質同時の第２のタイミングであり、前記第１のＸ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルヘの切替えタイミングと、前記第２のＸ電極駆動回路からの前記放電維持パルスのローレベルからハイレベルヘの切替えタイミングとが実質同時の第３のタイミングであり、前記第１のＹ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルヘの切替えタイミングと、前記第２のＹ電極駆動回路からの前記放電維持パルスのローレベルからハイレベルヘの切替えタイミングとが実質同時の第４のタイミングであり、前記第１のタイミング、前記第２のタイミング、前記第３のタイミング、及び前記第４のタイミングはそれぞれ異なるタイミングであって、前記第１のＸ電極電流経路と前記第２のＸ電極電流経路は、少なくともその一部が同一基板上で隣接して配され、前記第１のＹ電極電流経路と前記第２のＹ電極電流経路は、少なくともその一部が同一基板上で隣接して配され、前記放電維持パルスは、印加開始からＮパルス（Ｎは２以上の整数）までのパルス幅Ｗ１に対して、前記Ｎパルスより後のパルス幅を、前記パルス幅Ｗ１よりも短いパルス幅Ｗ２としたことを特徴とする表示装置が提供される。

隣接する電流経路では互いに逆方向の電流が同時に流れるので、互いに電磁波を打ち消し合うことができ、等価的な配線インダクタンスが小さくなる。これにより、Ｘ電極及びＹ電極の波形歪みが少なく、電力ロスが少なく、発光効率が向上し、電磁波ノイズを低減することができる。

図１０は、プラズマディスプレイ装置の基本構成を示す図である。制御回路部１１０１は、アドレスドライバ１１０２、維持電極（Ｘ電極）サステイン（維持放電）回路１１０３、スキャン電極（Ｙ電極）サステイン回路１１０４、及びスキャンドライバ１１０５の制御を行う。

アドレスドライバ１１０２は、アドレス電極Ａ１，Ａ２，Ａ３，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

スキャンドライバ１１０５は、制御回路部１１０１及びスキャン電極サステイン回路１１０４の制御に応じて、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・に所定の電圧を供給する。以下、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、スキャン電極Ｙｉといい、ｉは添え字を意味する。

維持電極サステイン回路１１０３は、維持電極Ｘ１，Ｘ２，Ｘ３，・・・にそれぞれ同一の電圧を供給する。以下、維持電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、維持電極Ｘｉといい、ｉは添え字を意味する。各維持電極Ｘｉは相互接続され、同一の電圧レベルを有する。

表示領域１１０７では、スキャン電極Ｙｉ及び維持電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。スキャン電極Ｙｉ及び維持電極Ｘｉは、垂直方向に交互に配置される。リブ１１０６は、各アドレス電極Ａｊ間に設けられるストライプリブ構造を有する。

スキャン電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、スキャン電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接する維持電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、表示領域１１０７は２次元画像を表示することができる。

図１１（Ａ）は、図１０の表示セルＣｉｊの断面構成を示す図である。維持電極Ｘｉ及びスキャン電極Ｙｉは、前面ガラス基板１２１１上に形成されている。その上には、放電空間１２１７に対し絶縁するための誘電体層１２１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１２１３が被着されている。

一方、アドレス電極Ａｊは、前面ガラス基板１２１１と対向して配置された背面ガラス基板１２１４上に形成され、その上には誘電体層１２１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜１２１３と誘電体層１２１５との間の放電空間１２１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図１１（Ｂ）は、交流駆動型プラズマディスプレイの容量Ｃｐを説明するための図である。容量Ｃａは、維持電極Ｘｉとスキャン電極Ｙｉとの間の放電空間１２１７の容量である。容量Ｃｂは、維持電極Ｘｉとスキャン電極Ｙｉとの間の誘電体層１２１２の容量である。容量Ｃｃは、維持電極Ｘｉとスキャン電極Ｙｉとの間の前面ガラス基板１２１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間の容量Ｃｐが決まる。

図１１（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ１２１６の内面には、赤、青、緑色の蛍光体１２１８がストライプ状に各色毎に配列、塗付されており、維持電極Ｘｉ及びスキャン電極Ｙｉ（放電電極対）の間の画素表示のための放電によって蛍光体１２１８を励起して光１２２１が生成されるようになっている。

図１２は、画像の１フレームＦＲの構成図である。画像は、例えば６０フレーム／秒で形成される。１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。

各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間（維持放電期間）Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルの初期化を行う。アドレス期間Ｔａでは、アドレス指定により各表示セルの点灯又は非点灯を選択することができる。選択されたセルはサステイン期間Ｔｓで発光を行う。各サブフレームＳＦのサステイン期間Ｔｓにおいて発光回数（サステインパルス数）が異なる。１フレームＦＲ内の発光回数の合計により、その画素の階調値が決まる。

図１３は、図１２に示したサブフレームＳＦの波形図である。図１３は、１フレームを構成する複数のサブフレームのうちの１サブフレーム分における、Ｘ電極、Ｙ電極、アドレス電極へ印加する電圧の波形例を示している。１つのサブフレームは、全面書き込み期間及び全面消去期間から成るリセット期間Ｔｒと、アドレス期間Ｔａと、サステイン期間Ｔｓとに区分される。

リセット期間Ｔｒにおいては、まず、維持電極Ｘへ印加する電圧がグランドレベルから（−Ｖｓ／２）に引き下げられる。一方、スキャン電極Ｙへ印加する電圧は、電圧Ｖｗと電圧（Ｖｓ／２）とを加算した電圧が印加される。このとき、電圧（Ｖｓ／２＋Ｖｗ）は時間経過とともに徐々に上昇してゆく。これにより、維持電極Ｘとスキャン電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。

次に、維持電極Ｘ及びスキャン電極Ｙの電圧をグランドレベルに戻した後、維持電極Ｘに対する印加電圧がグランドレベルから（Ｖｓ／２）まで引き上げるとともに、スキャン電極Ｙに対する印加電圧が（−Ｖｓ／２）に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、上述のように維持電極Ｘに対する印加電圧により、蓄積されていた壁電荷が消去される（全面消去）。

次に、アドレス期間Ｔａにおいては、表示データに応じて各セルのオン／オフを行うために、線順次でアドレス放電が行われる。このとき、維持電極Ｘには、電圧（Ｖｓ／２）が印加される。また、ある表示ラインに相当するスキャン電極Ｙに電圧を印加するときは、線順次により選択されたスキャン電極Ｙには（−Ｖｓ／２）レベル、非選択のスキャン電極Ｙにはグランドレベルの電圧が印加される。

このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ａｊと線順次で選択されたスキャン電極Ｙとの間で放電が起こり、これをプライミング（種火）として維持電極Ｘとスキャン電極Ｙとの放電に即移行する。これにより、選択セルの維持電極Ｘ及びスキャン電極Ｙの上のＭｇＯ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。

その後、サステイン期間Ｔｓになると、スキャン電極Ｙの電圧は電力回収回路の働きにより徐々に上昇してゆく。そして、その上昇のピークの近傍においてスキャン電極Ｙの電圧を（Ｖｓ／２＋Ｖｘ）にクランプする。

次に、維持電極Ｘの電圧は徐々に下降してゆく。このとき、その一部の電荷を電力回収回路が回収する。そして、その下降のピークの近傍において、維持電極Ｘの電圧を（−Ｖｓ／２）にクランプする。同様にして、維持電極Ｘ及びスキャン電極Ｙの印加電圧を電圧（−Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、印加電圧を徐々に上昇させていく。また、スキャン電極Ｙにおいて、最初の高電圧の印加時のみ電圧（Ｖｓ／２＋Ｖｘ）を印加し、その後の高電圧の印加電圧はＶｓ／２とする。尚、電圧Ｖｘは、図１３に示したアドレス期間Ｔａに発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。

また、維持電極Ｘ及びスキャン電極Ｙの印加電圧を電圧（Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路が回収する。

このようにしてサステイン期間Ｔｓには、維持電極Ｘと各表示ラインのスキャン電極Ｙとに互いに極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を交互に印加して維持放電を行い、１サブフレームの映像を表示する。尚、交互に印加する動作は、サステイン動作と呼ばれる。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマ表示装置（ガス放電表示装置）の構成例を示す回路図である。表示装置は、Ｘ側駆動回路１０１、パネル１０２及びＸ側駆動回路１０３を有する。Ｘ側駆動回路１０１は図１０のＸサステイン回路１１０３に対応し、パネル１０２は図１０の表示パネル１１０７に対応し、Ｙ側駆動回路１０３は図１０のＹサステイン回路１１０４に対応する。駆動回路１０１及び１０３は、図１３のサステイン期間Ｔｓの維持放電パルスを生成することができる。スキャンドライバ１１２ｅｖ及び１１２ｏｄは、図１０のスキャンドライバ１１０５に対応する。

まず、パネル１０２の構成を説明する。複数のＸ電極は、Ｘ側駆動回路１０１に接続される。複数のＹ電極は、Ｙ側駆動回路１０３に接続される。複数のＸ電極と複数のＹ電極は、交互に平行に配置される。Ｘ電極のうち、奇数番目の電極Ｘ１，Ｘ３，Ｘ５等をＸｏｄ電極と呼び、偶数番目の電極Ｘ２，Ｘ４，Ｘ６等をＸｅｖ電極と呼ぶ。奇数番目のＸｏｄ電極は相互に接続され同じ電圧が印加され、偶数番目のＸｅｖ電極は相互に接続され同じ電圧が印加される。また、Ｙ電極のうち、奇数番目の電極Ｙ１，Ｙ３，Ｙ５等をＹｏｄ電極と呼び、偶数番目の電極Ｙ２，Ｙ４，Ｙ６等をＹｅｖ電極と呼ぶ。奇数番目のＹｏｄ電極は相互に接続され同じ電圧が印加され、偶数番目のＹｅｖ電極は相互に接続され同じ電圧が印加される。電極Ｘ１及び電極Ｙ１間に放電セル（表示セル）１１１が形成され、電極Ｘ２及び電極Ｙ２間等に放電セル１１１が形成される。すなわち、Ｘｏｄ電極及びＹｏｄ電極間に放電セル１１１が形成され、Ｘｅｖ電極及びＹｅｖ電極間に放電セル１１１が形成される。各放電セル１１１は、Ｘ電極及びＹ電極間にパネル容量Ｃを有する。

次に、Ｘ側駆動回路１０１及びＹ側駆動回路１０３の共通の構成を説明する。以下、ｎチャネルＭＯＳ(metal-oxide semiconductor)電界効果トランジスタ（ＦＥＴ）を、単にＦＥＴという。ＣＵ１は、ドレインが高電圧ＶＨに接続され、ソースがクランプ経路１２１ｅｖに接続されるＦＥＴである。ＣＵ２は、ドレインが高電圧ＶＨに接続され、ソースがクランプ経路１２１ｏｄに接続されるＦＥＴである。ＣＵ３は、ドレインが高電圧ＶＨに接続され、ソースがクランプ経路１２４ｏｄに接続されるＦＥＴである。ＣＵ４は、ドレインが高電圧ＶＨに接続され、ソースがクランプ経路１２４ｅｖに接続されるＦＥＴである。

ＣＤ１は、ソースが低電圧ＶＬに接続され、ドレインがクランプ経路１２１ｅｖに接続されるＦＥＴである。ＣＤ２は、ソースが低電圧ＶＬに接続され、ドレインがクランプ経路１２１ｏｄに接続されるＦＥＴである。ＣＤ３は、ソースが低電圧ＶＬに接続され、ドレインがクランプ経路１２４ｏｄに接続されるＦＥＴである。ＣＤ４は、ソースが低電圧ＶＬに接続され、ドレインがクランプ経路１２４ｅｖに接続されるＦＥＴである。

ＬＵ１は、ドレインが電源電圧Ｖｃ（例えば（ＶＨ＋ＶＬ）／２）に接続され、ソースが充電経路１２２ｅｖに接続されるＦＥＴである。ＬＵ２は、ドレインが電源電圧Ｖｃに接続され、ソースが充電経路１２３ｏｄに接続されるＦＥＴである。充電経路（電流経路）１２２ｅｖは、インダクタＬ及びダイオードＤが直列に接続され、Ｘｅｖ／Ｙｅｖ電極に接続される。そのダイオードＤは、アノードが電源電圧Ｖｃ側に接続され、カソードがパネル容量Ｃ側に接続され、パネル容量Ｃを充電する方向に電流を流すことができる。充電経路１２３ｏｄは、インダクタＬ及びダイオードＤが直列に接続され、Ｘｏｄ／Ｙｏｄ電極に接続される。そのダイオードＤは、アノードが電源電圧Ｖｃ側に接続され、カソードがパネル容量Ｃ側に接続され、パネル容量Ｃを充電する方向に電流を流すことができる。充電電流は、インダクタＬ及びパネル容量ＣのＬＣ共振により、電源電圧Ｖｃからパネル容量Ｃへ電流が流入する方向へ流れる。

ＬＤ１は、ソースが電源電圧Ｖｃに接続され、ドレインが放電経路１２２ｏｄに接続されるＦＥＴである。ＬＤ２は、ソースが電源電圧Ｖｃに接続され、ドレインが放電経路１２３ｅｖに接続されるＦＥＴである。

放電経路（電流経路）１２２ｏｄは、インダクタＬ及びダイオードＤが直列に接続され、Ｘｏｄ／Ｙｏｄ電極に接続される。そのダイオードＤは、カソードが電源電圧Ｖｃ側に接続され、アノードがパネル容量Ｃ側に接続され、パネル容量Ｃを放電する方向に電流を流すことができる。放電経路１２３ｅｖは、インダクタＬ及びダイオードＤが直列に接続され、Ｘｅｖ／Ｙｅｖ電極に接続される。そのダイオードＤは、カソードが電源電圧Ｖｃ側に接続され、アノードがパネル容量Ｃ側に接続され、パネル容量Ｃを放電する方向に電流を流すことができる。放電電流は、インダクタＬ及びパネル容量ＣのＬＣ共振により、パネル容量Ｃから電源電圧Ｖｃへ電流を流出する方向へ流れる。

クランプ経路（電流経路）１２１ｅｖ及び１２１ｏｄｄは、ペアで平行に隣接している。ＣＵ１のＦＥＴをオンにするときには、ＣＤ２のＦＥＴをオンする。クランプ経路１２１ｅｖに充電電流が流れ、クランプ経路１２１ｏｄに放電電流が流れる。クランプ経路１２１ｅｖ及び１２１ｏｄは、互いに逆方向電流が流れ、互いの磁界が打ち消される。逆に、クランプ経路１２１ｅｖに放電電流を流すときには、クランプ経路１２１ｏｄｄに充電電流を流し、相互の磁界を打ち消すようにする。同様に、クランプ経路１２４ｅｖ及び１２４ｏｄはペアを構成し、相互に逆方向の電流を流すようにして、磁界を打ち消すようにする。

また、充電経路１２２ｅｖ及び放電経路１２２ｏｄは、ペアになっている。充電経路１２２ｅｖに充電電流を流すときには、放電経路１２２ｏｄに放電電流を流し、磁界を打ち消すようにする。また、充電経路１２３ｏｄ及び放電経路１２３ｅｖは、ペアになっている。充電経路１２３ｏｄに充電電流を流すときには、放電経路１２３ｅｖに放電電流を流し、磁界を打ち消すようにする。

図９は、維持放電パルスの生成例を説明するための波形図である。Ｘｏｄ電極の維持放電パルスを例に説明する。時刻Ｔ１の前では、ＣＤ２及びＣＤ３のＦＥＴのみをオンにし、Ｘｏｄ電極を０Ｖ（ＶＬ）にする。次に、時刻Ｔ１では、ＬＵ２及びＬＵ３のＦＥＴのみをオンにし、ＬＣ共振により、Ｘｏｄ電極をＶｓ（ＶＨ）の近くまで上昇させる。次に、時刻Ｔ２では、ＣＵ２及びＣＵ３のＦＥＴのみをオンにし、Ｘｏｄ電極をＶｓにクランプさせる。次に、時刻Ｔ３では、ＬＤ１のＦＥＴのみをオンにし、ＬＣ共振により、Ｘｏｄ電極を０Ｖの近くまで放電させる。次に、時刻Ｔ４では、ＣＤ２及びＣＤ３のＦＥＴのみをオンにし、Ｘｏｄ電極を０Ｖにクランプさせる。

以上のように、図１に示すように、維持パルスの高電圧ＶＨ、低電圧ＶＬ、ＬＣ共振の電源電圧Ｖｃ、Ｘ／Ｙ電極のＬＣ共振によるパネル容量充電用のＦＥＴをＬＵ１／ＬＵ２、Ｘ／Ｙ電極のＬＣ共振によるパネル容量放電用のＦＥＴをＬＤ１／ＬＤ２、Ｘ／Ｙ電極の高電圧クランプ用のＦＥＴをＣＵ１／ＣＵ２／ＣＵ３／ＣＵ４、Ｘ／Ｙ電極の低電圧クランプ用のＦＥＴをＣＤ１／ＣＤ２／ＣＤ３／ＣＤ４とする。ＬＣ共振のＦＥＴとパネル端子の間には、共振用のインタクタＬと逆流防止のダイオードＤが、高電圧ＶＨと低電圧ＶＬの間には大容量のコンデンサＣ１が実装されている。

Ｙ側駆動回路１０３には、奇数側Ｙｏｄスキャンドライバ１１２ｏｄと偶数側Ｙｅｖスキャンドライバ１１２ｅｖが配置されているが、Ｙ側放電維持パルスはスキャンドライバ内のダイオードを通してそのままＹ電極に印加されている。Ｘ側及びＹ側の駆動回路１０１及び１０３はそれぞれ一つのプリント基板上に実装され、ＬＣ共振回路と電圧クランプ回路の配線が分割されて、プリント基板上でほぼ平行になるように部品配置／配線パターンが設計されている。

図１に示されているように、３電極面放電ＡＣ型カラーパネルの表示電極対Ｘ／Ｙの間に表示セル１１１が形成され、端子電極は交互に引き出されている。駆動回路は、Ｘ電極駆動用プリント基板とＹ電極駆動用プリント基板に分けられ、各駆動回路は、奇数ライン（Ｘｏｄ／Ｙｏｄ）ブロックと偶数ライン（Ｘｅｖ／Ｙｅｖ）ブロックに分けられている。各ブロックはＬＣ共振のパネル容量充電回路１ライン、パネル容量放電回路１ライン、高圧／低圧の電圧クランプ回路２ラインから構成されており、ＬＣ共振回路の奇数表示電極の容量充電経路と偶数表示電極の容量放電経路をペアに、奇数表示電極の容量放電経路と偶数表示電極の容量充電経路をペアに、電圧クランプ回路も奇数表示電極と偶数表示電極をそれぞれ複数に分割してペアとし、ペアの駆動回路の配線は平行に配置し、Ｘ及びＹ駆動回路１０１及び１０３のＬＣ共振の充電電源と放電電源は低インピーダンスで接続し、Ｘ及びＹの高圧クランプ電源と低圧クランプ電源の間には大きな容量のコンデンサＣ１を低インピーダンスで接続している。ＬＣ共振回路と同様に、電圧クランプ回路も後述する駆動波形で対のラインの電流が逆方向となるように素子配置／パターンとなっている。

Ｙ電極側にはスキャンドライバ１１２ｅｖ及び１１２ｏｄが配置されているが、表示維持パルスはＸ側と同様にＬＣ共振による高圧パルスの立ち上げ／立ち下げと、高圧／低圧のクランプ回路で生成されている。ＬＣ共振回路にはパネル１０２とスイッチングＦＥＴの間にインダクタＬとダイオードＤが配置され、共振終了後にピーク電圧を維持し、逆方向に電流が流れないようになっている。パネル容量ＣとインダクタＬの直列接続は、約２ＭＨｚの共振周波数になっており、維持電圧パルスは約０．３μｓ以下で立ち上げ／立ち下げられる。ＬＣ共振の電源（Ｖｃ）側は充電側と放電側が同一基板内で低インピーダンスで接続され、図には記載されていないが、通常はコンデンサを通してグランドに接地されている。高圧電源ＶＨと低圧電源ＶＬは、外部電源に繋ぐと同時に、お互いに大容量のコンデンサＣ１の両端に低インピーダンスで接続されている。図１０のアドレス電極Ａ１等やアドレスドライバ１１０２などは、本実施形態の動作と直接関係がないので省略してあるが、図１０の説明と同様である。

図２は、維持放電電圧波形の例を示す波形図である。３電極面放電パネルの維持放電パルスの電圧波形１サイクル（１２μｓ）を示す。ＬＣ共振電流はＸｏｄ及びＸｅｖ電極で同時に流れ、ガス放電電流はＸｏｄ−ＹｏｄとＹｅｖ−Ｘｅｖで同時に逆方向に流れる駆動波形である。放電維持パルスの電圧Ｖｓは、アドレスして表示電極に壁電荷のある放電セルでは維持放電を発生し、アドレスしていない放電セルでは放電を発生しない電圧である。

Ｙｏｄを０Ｖ、ＹｅｖをＶｓに維持した状態で、Ｘｏｄを０ＶからＶｓへ立ち上げ、同時にＸｅｖをＶｓから０Ｖへ立ち下げると、Ｘｏｄ電極からＹｏｄ電極に、Ｙｅｖ電極からＸｅｖ電極に同時に維持放電が起きる。５μｓ保持した後でそれぞれ電圧を立ち下げ／立ち上げる。１μｓ経過後、Ｙｏｄを０ＶからＶｓへ立ち上げ、同時にＹｅｖをＶｓから０Ｖへの立ち下げると、Ｙｏｄ電極からＸｏｄ電極へ、Ｘｅｖ電極からＹｅｖ電極へ同時に維持放電が起きる。５μｓ保持した後でそれぞれ電圧を立ち下げ／立ち上げで、１μｓ経過後までを維持放電の１サイクルとする。維持パルスを継続して印加すると、アドレスされたセルではそのサイクル数×２回の維持放電が発生する。表示の輝度はほぼ放電回数に比例し、複数のサブフレームに分けて表示すれば多階調表示が行える。

図１の駆動回路で、パネルの表示電極に図２の駆動波の放電維持パルスを印加する場合を説明する。ここで、ＶＨ＝Ｖｓ（約１６０Ｖ）、ＶＬ＝０Ｖ、Ｖｃ＝Ｖｓ／２とし、Ｘｏｄを０ＶからＶｓに立ち上げるタイミングを考える。

Ｙ側駆動回路１０３のＣＤ２及びＣＤ３のＦＥＴをオンした状態（Ｙｏｄ＝０Ｖ、Ｙｅｖ＝Ｖｓ）で、Ｘ側駆動回路１０１のＬＵ２のＦＥＴをオンにすると、Ｖｃ（Ｖｓ／２）とＸｏｄ（０Ｖ）がＸｏｄインダクタＬを通して通電し、Ｘｏｄ電極とＹ電極間のパネル容量ＣとインダクタＬが共振（ω＝１／２π√ＬＣ）としてＸｏｄ電極の電位は０ＶからＶｓ近くまで上昇する。ピーク電圧に達すると電流が逆流しようとするが、直列ダイオードＤがあるので、ピーク値にホールドされる。同じタイミングでＸ側駆動回路１０１のＬＤ２のＦＥＴをオンとし、Ｘｅｖ（Ｖｓ）とＶｃ（Ｖｓ／２）がＸｅｖインダクタＬを通して通電し、Ｘｅｖ電極とＹ電極間のパネル容量ＣとインダクタＬが共振（ω＝１／２π√ＬＣ）してＸｅｖ電極の電位はＶｓから０Ｖ近くまで低下する。最小電圧に達すると電流が逆流しようとするが、直列ダイオードＤがあるので、最小値にホールドされる。パネル容量１００ｎＦ、コイルインダクタンス１００ｎＨとすると、約３００ｎｓでピークに達する。ほぼピークに達したタイミングでＸ側駆動回路１０１のＣＵ２／ＣＵ３とＸ側駆動回路１０１のＣＤ１／ＣＤ４のＦＥＴをオンにし、Ｘｏｄ電極をＶｓに、Ｘｅｖ電極を０Ｖに維持する。Ｘｏｄ電極がＶｓ、Ｘｅｖ電極が０Ｖになった直後に、アドレスされて維持放電をしていた放電セル１１１では、Ｘｏｄ−Ｙｏｄの電極間と、Ｘｅｖ−Ｙｅｖの電極間で表示維持のガス放電が発生し、Ｘ側駆動回路１０１のＣＵ２／ＣＵ３からＹ側駆動回路１０３のＣＤ２／ＣＤ３に、Ｙ側駆動回路１０３のＣＵ１／ＣＵ４からＸ側駆動回路１０１のＣＤ１／ＣＤ４に放電電流が流れる。

Ｘｏｄ／Ｘｅｖの電圧を５μｓ維持した後で、Ｘ側駆動回路１０１のＣＵ２／ＣＵ３、Ｘ側駆動回路１０１のＣＤ１／ＣＤ４をオフし、Ｘ側駆動回路１０１のＬＤ１、Ｘ側駆動回路１０１のＬＵ１をオンにする。同様にＬＣ共振で電圧が反転し、ほぼピーク電圧に達してからＸ側駆動回路１０１のＣＤ２／ＣＤ３とＸ側駆動回路１０１のＣＵ１／ＣＵ４をオンにして電圧を０Ｖ及びＶｓにクランプする。このときはガス放電の表示電流は流れない。

１μｓ経過後に同様の方法でＹｏｄ電圧を立ち上げ、Ｙｅｖ電圧を立ち下げた後で電圧クランプを行うと、放電をしていたセル１１１ではガス放電が発生する。５μｓ電圧をキープしてから繰り返し電圧反転パルスを印加し、表示放電を行う。

以下に詳細な回路特性と効果を説明する。Ｘｏｄ電極の電圧立ち上げとＸｅｖ電極の電圧立ち下げを同時に行うと、ＬＣ共振周期／電圧／電流が同じため、Ｘｏｄ電極への充電電流とＸｅｖ電極からの放電電流が全く同じとなる。ＬＣ共振の電源Ｖｃに対しては、Ｘ側駆動回路１０１のＬＵ２のＦＥＴからパネル容量Ｃの充電電流が流れ出し、Ｘ側駆動回路１０１のＬＤ２のＦＥＴからパネル容量Ｃの放電電流が流れ込むため、外部電源からのインピーダンスが大きくても電源Ｖｃの電圧変動はない。また、Ｘｏｄ電極のＬＣ回路とＸｅｖ電極のＬＣ放電回路は隣接して平行に配線されているため、逆方向の電流が流れると磁界が丁度打ち消され、等価的な配線インダクタンスが小さくなり、純粋なパネル容量Ｃと直列インダクタＬの共振による容量Ｃの充放電と見なせるようになる。

この結果、Ｘ電圧の立ち上げ／立ち下げで波形歪がなくなり、高速動作が可能になると同時に、容量の充放電電力ロス低減が図れる。パネル容量２００ｎＦ、維持放電パルス４００ｋＨｚとすると、ＬＣ共振による電力回収がない場合の全消費電力は約５２０Ｗ、従来のＬＣ共振の到達電圧は８０％程度であり消費電力は約１００Ｗ、本実施形態によれば到達電圧が１５１Ｖ、消費電力が８０Ｗ程度になり、２０％程度の改善ができる。

Ｘｏｄ電極の電圧立ち上げ後に表示セルでは放電し、Ｘ側駆動回路１０１のＣＵ２／ＣＵ３からＹ側駆動回路１０３のＣＤ２／ＣＤ３に、Ｙ側駆動回路１０３のＣＵ１／ＣＵ４からＸ側駆動回路１０１のＣＤ１／ＣＤ４にガス放電電流が流れるが、この電流経路は平行して配置されているため、表示セル数がほぼ同じであれば、即ち流れる電流がほぼ同じであれば配線に流れる電流による磁界が打ち消され、等価的な配線インダクタンスが小さくなる。また、Ｘ駆動回路の高圧電源ＶＨ（Ｖｓ）からの電流の流出と、低圧電源ＶＬ（０Ｖ）への電流の流入がほぼ同じになるため、外部電源の配線インピーダンスが大きくてもＶｓ−グランド（ＶＨ−ＶＬ）間のコンデンサ容量Ｃ１が大きければ電位差の変動は小さい。その結果、パルス状の大きなガス放電電流が流れても表示セルに印加される電圧の低下／変動が小さく、輝度／発光効率の低下や放電不安定がなく、性能の向上が得られる。

図７は、図１と比較するためのプラズマ表示装置の構成を示す。図７の装置が図１の装置と異なる点を説明する。図７の装置では、図１のＣＵ３、ＣＵ４、ＣＤ３、ＣＤ４のＦＥＴが削除されている。また、クランプ経路１２１ｅｖ及び１２４ｏｄは、隣接しておらず、ペアを構成していないので、相互に磁界を打ち消すことはできない。

また、通常、Ｘｏｄ／Ｙｏｄ電極について、充電経路１２２ｏｄ及び放電経路１２３ｏｄがペアで隣接して構成される。しかし、充電経路１２２ｏｄでの充電又は放電経路１２３ｏｄでの放電のいずれか一方のみが行われ、両方を同時に行うことはないので、相互の磁界を打ち消すことはできない。同様に、Ｘｅｄ／Ｙｅｖ電極について、充電経路１２２ｅｖ及び放電経路１２３ｅｖがペアで隣接して構成されるので、充電と放電が同時に行われることはなく、相互に磁界を打ち消すことができない。

図８は、図２と比較するための維持放電電圧波形の波形図である。Ｘｏｄ電極の立ち上がり／立ち下がりのタイミングと、Ｙｏｄ電極の立ち上がり／立ち下がりのタイミングとは異なる。また、Ｘｅｖ電極の立ち上がり／立ち下がりのタイミングと、Ｙｅｖ電極の立ち上がり／立ち下がりのタイミングとは異なる。この点で、図２の維持放電電圧波形と異なる。

本実施形態は、ＡＣ型カラーＰＤＰの高速駆動を実現するための表示装置に関するものであり、回路ロスの低減、発光効率の向上、動作の安定化が図れる。表示装置は、ＡＣ型ガス放電パネルの表示維持電極対Ｘ及びＹで構成され、第ｎ表示ラインの表示セルはＸｎとＹｎの間に形成されており、表示セル間は隔壁等で放電しない構造となっている。パネルに放電維持電圧パルスを印加する駆動回路は、パネル容量Ｃに直列に接続したインダクタＬとＸ−Ｙ電極間で共振させて一定電圧に充放電するＬＣ共振回路と、パネルに印加された電圧を一定に保つための高圧／低圧の電圧クランプ回路とで構成され、片側（Ｘ又はＹ）のＬＣ共振／電圧クランプ回路は一つのプリント基板上に形成する。放電維持電圧パルスは、Ｘ奇数ライン（Ｘｏｄ）の電圧パルスを低圧ＶＬから高圧ＶＨに立ち上げるタイミングで、Ｘ偶数ライン（Ｘｅｖ）を高圧ＶＨから低圧ＶＬに立ち下げ、逆にＸｏｄを高圧ＶＨから低圧ＶＬに立ち下げるタイミングでＸｅｖを低圧ＶＬから高圧ＶＨに立ち上げる。この時、Ｘ電極の電位が変動するタイミングでは、Ｙ電極の電位は変動させない。

Ｘｏｄ電極の電圧を立ち上げるときは、ＬＣ共振回路の充電側ＦＥＴをオンにしてパネル容量Ｃと直列接続インダクタＬを共振させ、高圧ＶＨと低圧ＶＬの中間電圧Ｖｃの共振用の電源コンデンサからパネル容量Ｃを充電する。共振周波数はＣ×Ｌの平方根に反比例し、抵抗などによる回路ロスがない場合は、パネル容量Ｃの電極端子Ｘｏｄは低圧ＶＬから高圧ＶＨまで上昇する。

充電回路にはダイオードＤが直列接続されているため、電極端子Ｘｏｄの電位は高圧のまま維持される。しかし、放電セル間（Ｘｏｄ−Ｙｏｄ間）の電圧が放電開始電圧以上になると放電を開始し、放電電流が流れるとＸｏｄの電位が低下してしまうため、ＬＣ共振で充分電圧が上昇した後で、高圧クランプ回路のＦＥＴをオンにしてＸｏｄの電位を高圧ＶＨに維持する。

Ｘｅｖ電極の電位をＸｏｄ電圧立ち上げのタイミングで高圧ＶＨから低圧ＶＬに立ち下げるために、ＸｅｖのＬＣ共振回路の放電側ＦＥＴをオンにしてパネル容量Ｃと直列接続インダクタＬを共振させ、パネル容量Ｃに高圧ＶＨで充電された電荷を、高圧ＶＨと低圧ＶＬの中間電圧Ｖｃの共振用電源コンデンサに放電させる。Ｘｏｄ充電の場合と同様に、共振周波数はＣ×Ｌの平方根に反比例し、抵抗などによる回路ロスがない場合は、パネル容量Ｃの電極端子Ｘｅｖは高圧ＶＨから低圧ＶＬまで低下する。直列接続されたダイオードＤのためＸｅｖ端子電圧は低圧のまま保たれるが、その後のガス放電による電圧変動を防止するため、Ｘｅｖ低圧クランプ用のＦＥＴをオンにしてＸｅｖ電圧を低圧ＶＬに維持する。

Ｘｏｄの電位を低圧から高圧に、Ｘｅｖを高圧から低圧に変化させる場合も同様に行う。Ｘｏｄを高圧ＶＨに、Ｘｅｖを低圧ＶＬに電位を変えるタイミングでは、Ｙｏｄは低圧クランプＦＥＴをオンにして低圧ＶＬに、Ｙｅｖは高圧クランプＦＥＴをオンにして高圧ＶＨに維持する。Ｙｏｄ／Ｙｅｖ電極にも同様に電圧パルスを印加し、Ｘ／Ｙ電極交互に電圧パルスを印加する。

放電セルＸ−Ｙ間の電圧（ＶＨ−ＶＬ）を通常のＡＣメモリ駆動の放電維持電圧Ｖｓに設定すると、アドレスされて表示電極上に壁電荷のある放電セルのみが放電を継続するＡＣ型メモリ駆動で表示が行える。

上記のパネル構造及び駆動回路／駆動波形の場合、回路定数を同じにすればＸｏｄ立ち上げとＸｅｖ立ち下げのＬＣ共振電流は同じである。同様にＸｏｄ立ち下げ／Ｘｅｖ立ち上げのＬＣ共振電流も同じである。ＸｏｄとＸｅｖのＬＣ共振電流は同じ大きさで逆相となるため、ＬＣ共振でＸｏｄ／Ｘｅｖの電圧を上げ／下げしてもＬＣ共振のＶｃ電源コンデンサからは電流の流入／流出はなく、Ｖｃ電圧が変動しない。Ｙｏｄ／Ｙｅｖに対しても同様となる。また、Ｘｏｄ容量の充電電流、Ｙｏｄ容量の放電電流に対する駆動回路及びパネルの配線は複数のほぼ平行となっており、逆方向の電流が流れる場合は磁界が互いに打ち消し配線インダクタンスが小さくなる。この様な駆動回路／駆動波形では、ＬＣ共振の電源電圧の変動がなく、回路／パネルの不要な配線インダクタンスが小さいため設計通りのＬＣ共振を行え、電力回収効率が向上し、消費電力が低減する。

アドレスされて放電しているセルでは維持放電が継続して発生するが、Ｘｏｄ電極が高圧になった直後にＸｏｄ−Ｙｏｄ電極間の放電が発生し、Ｘｏｄの高圧クランプ電源からＹｏｄの低圧クランプ電源に放電電流が流れる。また同じタイミングでＸｅｖが低圧になり、Ｙｅｖ高圧クランプ電源からＸｅｖ低圧クランプ電源に放電電流が流れる。

Ｘｏｄ−Ｙｏｄ電極間とＸｅｖ−Ｙｅｖ電極間の点灯セル数が同じ場合は、ＸｏｄからＹｏｄに流れる電流と、ＹｅｖからＸｅｖに流れる電流は同じ大きさとなる。この場合、駆動回路基板の高圧電源ＶＨと低圧電源ＶＬの間に大きなコンデンサＣ１を実装すれば、同じ大きさの電流がコンデンサＣ１の低圧側に流入し、高圧側から流出するため、外部の電源回路からの電流供給がなくても電源コンデンサの両端の電圧は変動しないことになる。ＸｏｄからＹｏｄ、ＹｅｖからＸｅｖに流れる放電電流に対する駆動回路及びパネルの配線インダクタンスは複数のほぼ平行な配線となっており、Ｘｏｄ−Ｙｏｄ電極間とＸｅｖ−Ｙｅｖ電極間の表示セル数がほぼ同じ場合は電流の大きさがほぼ同じで逆方向に流れるため電流による磁界が互いに打ち消し合って配線インダクタンスが小さくなる。大きなパルス状の放電電流が流れても電源電圧変動や配線インダクタンスによる電圧歪み／ドロップが小さく、ＸＹ電極間の電圧を維持できるため、安定な維持放電が行え、輝度の低下がない。

なお、本実施形態では、クランプ経路１２１ｅｖ及び１２１ｏｄのペアとクランプ経路１２４ｅｖ及び１２４ｏｄのペアを設ける場合を例に説明したが、いずれか１つのペアのみを設けるようにしてもよい。

（第２の実施形態）
図３は、本発明の第２の実施形態による維持電圧波形の波形図を示す。１サイクルは、例えば１２μｓである。Ｘｏｄ電極の電圧を立ち上げると同時に、Ｘｅｖ電極の電圧を立ち下げる。その３μｓ後に、Ｙｏｄ電極の電圧を立ち上げると同時に、Ｙｅｖ電極の電圧を立ち下げる。その３μｓ後に、Ｘｏｄ電極の電圧を立ち下げると同時に、Ｘｅｖ電極の電圧を立ち上げる。その３μｓ後に、Ｙｏｄ電極の電圧を立ち下げると同時に、Ｙｅｖ電極の電圧を立ち上げる。その３μｓ後に、上記の処理を最初から繰り返す。

本実施形態は、図２の波形と同様な効果が得られる。すなわち、ＬＣ共振及びガス放電電流に対して図２と同様に配線インピーダンス低減と電源電圧変動低減の効果が得られる。本実施形態の波形は、Ｘｏｄ電極とＹｅｖ電極、Ｙｏｄ電極とＸｅｖ電極の各ＦＥＴのオン時間が同じであるため、ＦＥＴ発熱に偏りがなく、熱設計が容易となる。電極間電圧は時間平均すると０となり、電極間マイグレーションの心配もない。本実施形態は、駆動素子発熱の均一化が図れ、電極間マイグレーションの心配もない。

（第３の実施形態）
図４は、本発明の第３の実施形態による維持電圧波形の波形図である。本実施形態は、ＬＣ共振電流はＸｏｄ−Ｘｅｖ間及びＹｏｄ−Ｙｅｖ間で同時に逆方向に流れ、ガス放電電流はＸｏｄ−ＹｏｄとＹｅｖ−Ｘｅｖで同時に逆方向に流れる駆動波形である。Ｘｏｄを０ＶからＶｓへ、ＹｏｄをＶｓから０Ｖへ、ＸｅｖをＶｓから０Ｖへ、Ｙｅｖを０ＶからＶｓへ同時に変化させ、５μｓ保持した後で、ＸｏｄをＶｓから０Ｖへ、Ｙｏｄを０ＶからＶｓへ、Ｘｅｖを０ＶからＶｓへ、ＹｅｖをＶｓから０Ｖへ同時に変化させる。５μｓ保持までを維持放電の１サイクルとする。図２及び図３よりもより高速駆動がし易い駆動波形である。

次に、Ｘｏｄ電極を０ＶからＶｓに立ち上げるタイミングを説明する。Ｘ側駆動回路１０１のＬＵ２、Ｘ側駆動回路１０１のＬＤ２、Ｙ側駆動回路１０３のＬＵ１、Ｙ側駆動回路１０３のＬＤ１のＦＥＴを同時にオンにし、その他のＦＥＴは全てオフの状態とする。このとき、ＬＣ共振電源（Ｖｓ／２）からＸ側駆動回路１０１のＬＵ２からＸｏｄのインダクタＬ、パネル容量ＣのＸｏｄ電極（０Ｖ）に、パネル容量ＣのＹｏｄ電極（Ｖｓ）からＹｏｄのインダクタＬ、Ｙ側駆動回路１０３のＬＤ１、ＬＣ共振電源（Ｖｓ／２）に電流が流れ、ＬＣ共振（ω＝１／２π√ＬＣ）によりＸｏｄ電圧よよびＹｏｄ電圧はそれぞれほぼ逆転し、ダイオードＤによりピーク電圧でホールドされる。パネル容量１００ｎＦ、コイルインダクタンス１００ｎＨとすると、約３００ｎｓでピークに達する。ほぼピークに達したタイミングでＸ側駆動回路１０１のＣＵ２／ＣＵ３とＹ側駆動回路１０３のＣＤ２／ＣＤ３をオンにし、Ｘｏｄ電極をＶｓに、Ｙｏｄ電極を０Ｖに維持する。同様に、ＬＣ共振電源（Ｖｓ／２）からＹ側駆動回路１０３のＬＵ１、ＹｅｖのインダクタＬ、パネル容量ＣのＹｅｖ電極（０Ｖ）に、パネル容量ＣのＸｅｖ電極（Ｖｓ）からＸｅｖのインダクタＬ、Ｘ側駆動回路１０１のＬＤ２、ＬＣ共振電源（Ｖｓ／２）に電流が流れ、共振（ω＝１／２π√ＬＣ）によりＸｅｖ／Ｙｅｖ電圧がほぼ逆転し、ダイオードＤによりピーク電圧でホールドされ、ほぼピークに達したタイミングでＹ側駆動回路１０３のＣＵ１／ＣＵ４とＸ側駆動回路１０１のＣＤ１／ＣＤ４をオンにし、Ｙｅｖ電極をＶｓに、Ｘｅｖ電極を０Ｖに維持する。約５μｓ経過後に同様の方法でＸｏｄ／Ｘｅｖ／Ｙｏｄ／Ｙｅｖの電位をＬＣ共振で反転させ、約３００ｎｓ経過後に電圧をクランプする。アドレスを行って壁電荷を書き込んだ後で、この様に交互に維持電圧パルスを印加してアドレスされた放電セル１１１のみ維持放電を発生させて表示を行う。

Ｘｏｄの電圧立ち上げとＸｅｖの電圧立ち下げは同時でＬＣ共振周期／電流が同じため、ＬＣ共振回路で発生する磁界は丁度打ち消すようになり、等価的な配線インダクタンスは小さくなる。また、ＬＣ共振の電源Ｖｃに対しては電流の流入／流出が同じで、外部電源からのインピーダンスが大きくてもＸ側駆動回路１０１の電源Ｖｃの電圧変動はない。また、Ｙｏｄ電圧立ち下げとＹｅｖ電圧立ち上げでも同様にＬＣ共振の電流が逆になるため、等価的な配線インダクタンスが小さく、Ｙ側駆動回路１０３の電源Ｖｃの電圧変動もない。この結果、Ｘ／Ｙ電圧の立ち上げ／立ち下げで波形歪がなくなり、高速動作が可能になると同時に、容量の充放電電力ロス低減が図れる。

放電セル間に電圧Ｖｓが印加されると、アドレスされた放電セルでは維持放電が発生し、放電セル数に比例したパルス状の電流が流れる。放電セル数がほぼ同じであれば放電電流もほぼ同じになるため、Ｘｏｄ−Ｙｏｄ間のガス放電電流と、Ｘｅｖ−Ｙｅｖ間の電流が逆で、大きさもほぼ同じになるため、素子や配線の等価的なインダクタンスは小さく、Ｘ／Ｙ各駆動回路の電源電位差の変動も小さい。その結果、パルス状の大きなガス放電電流が流れても表示セルに印加される電圧の低下／変動が小さく、輝度／発光効率の低下や放電不安定性が改善される。

本実施形態は、片側の表示電極Ｘの奇数電極Ｘｏｄの電圧を立ち上げるタイミングで反対側電極Ｙの偶数電極Ｙｅｖの電圧を立ち上げ、表示電極Ｘの偶数ラインＸｅｖと表示電極Ｙの奇数ラインＹｏｄの電圧をＸｏｄの立ち上げタイミングと同期して立ち下げる。

即ち、ＸｏｄとＹｅｖは同じ波形タイミング、Ｘｅｖ／ＹｏｄはＸｏｄ／Ｙｅｖと逆位相の波形である。ＬＣ共振による電圧立ち上げ／立ち下げ、及び高圧／低圧の電圧クランプは第１の実施形態と同様に行う。すると、Ｘｏｄ電極の電圧立ち上げのタイミングのＬＣ共振電流は、奇数ラインはＸ側ＬＣ共振用電源コンデンサからＸｏｄ容量充電側ＦＥＴ、ＸｏｄのインダクタＬ、パネル容量ＣのＸｏｄ電極へ、パネル容量ＣのＹｏｄ電極からＹｏｄのインダクタＬ、Ｙｏｄ容量放電側ＦＥＴを通ってＹ側ＬＣ共振電源コンデンサヘ、偶数ラインはＹ側ＬＣ共振電源コンデンサからＹｅｖ容量充電ＦＥＴ、パネル容量ＣのＹｅｖ電極へ、パネル容量ＣのＸｅｖ電極からＸｅｖのインダクタＬ、Ｘｅｖ容量放電ＦＥＴを通ってＸ側ＬＣ共振電源コンデンサに流れる。

ＡＣ型メモリ駆動の場合、表示セルでは放電電流が流れるが、奇数ラインはＸ側ＶＨ電源からＸｏｄ高圧クランプＦＥＴ、Ｙｏｄ低圧クランプＦＥＴを通ってＹ側ＶＬ電源へ、偶数ラインはＹ側ＶＨ電源からＹｅｖ高圧クランプＦＥＴ、Ｘｅｖ低圧クランプＦＥＴを通ってＸ側ＶＬ電源に流れる。

Ｘｏｄ電極の電圧立ち下げのタイミングでは、ＬＣ共振電流／放電電流ともにＹｏｄからＸｏｄ方向に、ＸｅｖからＹｅｖ方向に流れる。

回路定数を同じにすれば奇数／偶数ラインのＬＣ共振周波数は同じで電流も同じとなり、Ｘ側ＬＣ共振電源とＹ側ＬＣ共振電源のやり取りとなるが、結果としてＸ及びＹのＬＣ共振電源には同じ大きさの電流が流入／流出するため、ＬＣ共振電源の変動はない。駆動回路／パネルの配線は偶数／奇数ラインで分散／平行しており、電流の向きが逆となっているため配線インダクタンスは小さくなり、設計通りのＬＣ共振を行える。

奇数／偶数ラインの放電セル数がほぼ同じであれば放電電流も同じため、同様に低圧／高圧電源間の電圧変動が少なく、駆動回路／パネルの等価的な配線インダクタンスも小さくなるため、放電電流が大きくても放電維持電圧パルスの電圧変動／波形歪みが小さくなる。

本実施形態のパネル／駆動回路／駆動波形を用いればＬＣ共振及び放電電流に対する電源電圧変動低減と配線インダクタンス低減の効果により、歪みのない高速電圧パルスを印加できる。

本実施形態は、いわゆるＡＬＩＳ方式にも適用することができる。すなわち、第１のフレームでは、Ｘｏｄ及びＹｏｄ電極間の表示セルとＸｅｖ及びＹｅｖ電極間の表示セルで維持放電を行う。次の第２のフレームでは、Ｘｅｖ及びＹｏｄ電極間の表示セルとＸｏｄ及びＹｅｖ電極間の表示セルで維持放電を行う。

（第４の実施形態）
図５は、本発明の第４の実施形態によるプラズマ表示装置の構成例を示す回路図である。図５の回路が図１の回路と異なる点を説明する。ＬＵ１及びＬＵ２のＦＥＴは電源電圧Ｖｃ１に接続され、ＬＤ１及びＬＤ２のＦＥＴは電源電圧Ｖｃ２に接続される。コンデンサＣ２は、電源電圧Ｖｃ１及びＶｃ２間に接続される。電源電圧Ｖｃ１は、Ｖｃ＋αであり、電圧Ｖｃより高い電圧である。電源電圧Ｖｃ２は、Ｖｃ−αであり、電圧Ｖｃより低い電圧である。

本実施形態は、ＬＣ共振の電源部分が図１と異なっている。ＬＣ電源電圧は、充電側は維持電圧パルスの中間電位Ｖｃよりも高いＶｃ＋α、放電側の電圧はＶｃよりも低いＶｃ−αとなっており、その間には大きなコンデンサＣ２が実装されている。電源Ｖｃ−αはパネル容量Ｃに高圧ＶＨで充電された電荷を回収するため電力の消費はなく、電源Ｖｃ＋αの電源として利用する。

ＶＨ＝Ｖｓ、ＶＬ＝０Ｖ、Ｖｃ＝Ｖｓ／２とし、図１の回路のＬＣ共振で０ＶからＶｓに電圧を立ち上げたときの共振ピーク電圧をηＶｓとする。ここで、Ｖｓ＝１８０Ｖ、η＝０．９として説明する。

図１の回路のＬＣ共振回路でパネル容量Ｃを充電する場合、ＦＥＴやダイオードの抵抗や浮遊容量／配線インダクタンスの影響で立ち上げ時はＶｓ＝１８０Ｖよりやや低く、立ち下げ時は０Ｖよりやや高い電圧に、例えば各々１６２Ｖ及び１８Ｖとなる。ＬＣ共振充電側電源電圧（Ｖｃ＋α）を１００Ｖ、ＬＣ共振放電側電圧（Ｖｃ−α）として駆動すると、ＬＣ共振の到達電圧はほぼＶｓ（η×２×１００＝１８０Ｖ）と０Ｖ（１８０−η×２×（１８０−８０）＝０Ｖ）になる。本実施形態によればＬＣ共振でＶｓ又は０Ｖまで到達するので、電圧クランプ回路で１６２Ｖから１８０Ｖへ、１８Ｖから０Ｖへ急激に電圧を上げ／下げする事がないため、電磁波放射ノイズ／伝導ノイズが減少する。ＬＣ共振放電側電圧Ｖｃ−αは専らパネルに充電された電荷が流れ込むだけであり、回収した電力をパネル充電に回すために、Ｖｃ＋αの電圧はＶｃ−αの電圧を利用して作る。

本回路でＬＣ共振充電側電圧と放電側電圧を更に大きく変えると、維持電圧パルスの初期に安定した電圧波形でＶｓよりも高く、また低圧側を０Ｖよりも低くする事ができる。維持放電パルスの立ち上げ時の電圧を高くすると、より低いＶｓ電圧で放電することができ、例えば、ＬＣ共振充電側電圧（Ｖｃ＋α）を１１０Ｖ、共振ピーク電圧を１９８Ｖとすると、Ｖｓ＝１７５Ｖ（高圧クランプ電圧が１７５Ｖ）で維持放電が行える。この時のＬＣ共振放電側電圧（Ｖｃ−α）は６５Ｖ、共振の最小電圧は−２３Ｖとなる。本実施形態では、維持放電パルスの初期に高い電圧を印加することにより、通常の維持電圧よりも約５Ｖ低い電圧で維持放電するため、放電強度が小さくなり、発光効率が向上し、抵抗ロスも減少する。図５の回路では、波形歪みが少なく、消費電力も小さいため、高速パルスを印加することができる。

本実施形態は、理想的なＬＣ共振回路で電力回収を行えば、パネル容量の充放電で電力ロスはなく、消費電力は０である。第１の実施形態では、駆動回路／パネルの配線インダクタンスの影響は軽減されるが、配線や駆動ＦＥＴ素子の抵抗などでロスが発生し、到達電圧が低くなる。

例えば、ＬＣ共振によって０ＶからＶｓまで電圧を上げる場合、ＬＣ共振電源電圧はＶｓ／２で、回路の抵抗ロスのために駆動回路／パネルでの共振到達電圧はη×Ｖｓ（η＜１）とする。このとき、高圧（Ｖｓ）クランプ回路より充電して電圧をＶｓまで上げるが、η×ＶｓからＶｓまで急峻に電圧を立ち上げるため電磁波放射が大きい。

ＬＣ共振の充電時の電源電圧をη×Ｖｓ／２、放電時の電源電圧をＶｓ−η×Ｖｓ／２とすると、ＬＣ共振の到達電圧はほぼＶｓと０Ｖになり、電圧の急峻な立ち上げがないため電磁波放射が低減する。

ＬＣ共振の電源電圧を更に高く、又は低くすると、電圧パルス波形をオーバーシュートさせることができる。放電維持電圧の立ち上げ時の電圧を高くすると、通常の放電維持電圧よりも低いＶｓ電圧でも放電を維持し、放電強度が低下する。単発放電強度を低下すると、抵抗ロスの低減と発光効率の向上が図れる。

（第５の実施形態）
図６は、本発明の第５の実施形態による維持放電電圧波形の波形図である。本実施形態は、図４の波形とほぼ同じであるが、電圧のキープ時間が５μｓから２μｓになり、維持放電間隔は５μｓから２μｓとなる。図６には安定化後の駆動波形のみを示しているが、アドレス後の初期の維持放電のためには図３のような幅の広い電圧パルス印加を行い、放電安定化後に図６の駆動波形に移行する。また、図４の駆動波形と図６の駆動波形では放電維持電圧が異なり、維持放電も変える。例えば、図４の波形がＶｓ＝１８０Ｖ、図６の波形がＶｓ＝１６０Ｖである。

図６の駆動波形を印加して表示を行う場合を説明する。放電周期を２μｓ程度まで短くすると、放電空間に残るイオン／電子の種火効果で低い電圧で維持放電を起こすことができ、発光効率が向上する。実際の駆動は、通常のリセット、アドレス及び維持放電を行い、放電が安定してから放電維持パルス幅を狭くし、電圧を低くして、いわゆるＡＣ型高速パルスメモリ駆動に移行させる。

例えば、アドレスの直後は図４の駆動波形、維持電圧パルス幅が２μｓより長い５μｓ（維持放電周期５μｓ）、Ｖｓ＝１８０Ｖの維持電圧でパルス列を印加し、２サイクル４回の維持放電を行い、維持放電／壁電荷を安定させる。その後、図４の駆動波形で電圧Ｖｓ＝１８０Ｖ（パルス幅２μｓ）の維持電圧パルスを印加し、その後で、図６のようにＶｓ＝１６０Ｖ、パルス幅２μｓの維持電圧パルス列を印加する。図４の駆動波形では放電周期が５μｓのため種火効果が小さく、最初の広幅維持パルスの維持電圧は１８０Ｖが必要である。次の狭幅維持パルスは、前の維持放電から２μｓ以内で放電するため、種火効果のため、より低い維持電圧Ｖｓ＝１６０Ｖで維持放電を行える。維持電圧パルスの幅が狭く、電圧が低いため、単発の放電強度が小さくなり、紫外線放射／吸収や蛍光体励起飽和による効率の低下が抑制され、また低電圧のため同じ周波数では回路ロスも減少する。電圧パルス幅と電圧は２段以上に分けて変えたり、ゆっくり連続的に変えると、ＡＣ型高速パルスメモリ放電にスムーズに移行し、安定した表示を行える。

本実施形態は、放電終了から放電開始までの時間を２μｓ以下にすると放電空間にイオンや電子が多く残っているため低い印加電圧で維持放電を起こさせることができ、発光効率を向上する事ができる。しかし、従来の駆動回路／パネルでは配線インダクタンスのために高速の高電圧パルスを印加する事が難しく、消費電力が大きく、またパルス幅が短いためガス放電で電圧がドロップすると安定な放電維持ができなかった。

図１及び図５の装置によれば高速の維持電圧パルスを印加する事ができ、放電終了から放電開始までの時間が２μｓ以下の安定な維持放電を起こすことができる。放電間隔が２μｓ以下にすると単発放電強度が小さい維持放電にすることができ、発光効率が向上する。本実施形態によれば、波形歪みの少ない高速パルスを印加する事ができ、回路の消費電力も少なく、空間電荷を利用した高速ＡＣメモリ駆動で高輝度表示を行える。

以上のように、第１〜第５の実施形態では、放電維持パルスの駆動回路は、パネル容量と直列接続のインダクタのＬＣ共振による電圧の立ち上げ／立ち下げ回路と、ガス放電電流を流しても電圧が変動しないための高圧／低圧の電圧クランプ回路より構成されている。ＬＣ共振時には配線インダクタンスの影響を受けず、共振電源の変動を無くして電力回収効率を上げる。ガス放電時には、パルス状の放電電流が流れるのでクランプ回路のインピーダンス、特にインダクタンスを低減し、クランプ電源の電圧変動を防止すれば、波形歪み、電力ロス、電磁波ノイズなどの課題が解決できる。

駆動回路／パネルのインダクタンスは、配線を複数に分割して平行に交互に配置し、電流が逆方向に同じ大きさ及びタイミングで流れるようにすれば等価的なインダクタンスは単独配線で一方向に流れる場合と比較して大幅に減少させることができる。パネル内の表示電極は平行に配線されているので、奇数及び偶数ラインが同じタイミングで逆方向に電流が流れるような駆動波形にすれば、等価インダクタンスが小さくなる。駆動回路のインダクタンスも、部品配置／プリント基板配線などを工夫し、平行した配線に電流が逆方向に同じ大きさ及びタイミングで流れる駆動波形にすると大幅に小さくなる。

ＬＣ共振の電源側電圧は、同じ大きさ及びタイミングで共振電流がパネルの同じ端子側の回路基板上に流入／流出する回路及び駆動波形として変動を防止する。クランプ電源に対しては、同一回路基板上の高圧電源から電流が流れ出し、同じタイミングで同じ大きさの電流が低圧電源に流れ込む回路及び駆動波形とし、高圧電源及び低圧電源間に大きなコンデンサを低インピーダンスで配置して高圧及び低圧間の電位差が変動しないようにして対策する。

以上のように、維持放電パルスの歪みが少なく、電力ロスが少ないという特徴があり、表示セル数が多い場合でも輝度及び発光効率の低下がなく、安定した表示を行える。また、ＬＣ共振の電源電圧を変えると維持パルスをスムーズに維持電圧まで立ち上がるため、放射ノイズが小さく、維持放電パルスの初期電圧を上げた低電圧放電では発光効率向上ができる。また、歪みのない高周波パルスを印加でき、残留空間電荷を利用した低電圧放電により単発放電強度を下げ、発光効率が向上できる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
奇数番目の電極と偶数番目の電極からなる複数のＸ電極と、
奇数番目の電極と偶数番目の電極からなり、前記複数のＸ電極との間で表示セルの容量を構成する複数のＹ電極と、
前記奇数番目のＸ電極に対して電流を流入又は流出するための第１のＸ電極電流経路と、
前記第１のＸ電極電流経路に対して同一基板上で隣接し、前記第１のＸ電極電流経路において前記奇数番目のＸ電極に電流が流れると同時に、その電流方向とは逆方向に前記偶数番目のＸ電極に電流を流すための第２のＸ電極電流経路と、
前記奇数番目のＹ電極に対して電流を流入又は流出するための第１のＹ電極電流経路と、
前記第１のＹ電極電流経路に対して同一基板上で隣接し、前記第１のＹ電極電流経路において前記奇数番目のＹ電極に電流が流れると同時に、その電流方向とは逆方向に前記偶数番目のＹ電極に電流を流すための第２のＹ電極電流経路と
を有する表示装置。
（付記２）
前記第１及び第２のＸ電極電流経路にはそれぞれ互いに逆方向のダイオードが接続されており、前記第１及び第２のＹ電極電流経路にはそれぞれ互いに逆方向のダイオードが接続されている付記１記載の表示装置。
（付記３）
前記第１及び第２のＸ電極電流経路にはそれぞれインダクタが接続されており、前記第１及び第２のＹ電極電流経路にはそれぞれインダクタが接続されている付記２記載の表示装置。
（付記４）
前記第１のＸ電極電流経路のダイオードは前記奇数番目のＸ電極に電流を流入する方向に接続され、
前記第２のＸ電極電流経路のダイオードは前記偶数番目のＸ電極から電流を流出する方向に接続され、
前記第１のＹ電極電流経路のダイオードは前記奇数番目のＹ電極に電流を流入する方向に接続され、
前記第２のＹ電極電流経路のダイオードは前記偶数番目のＹ電極から電流を流出する方向に接続され、
さらに、ダイオード及びインダクタが接続され、前記奇数番目のＸ電極から電流を流出するための第３のＸ電極電流経路と、
前記第３のＸ電極電流経路に対して同一基板上で隣接し、ダイオード及びインダクタが接続され、前記第３のＸ電極電流経路において前記奇数番目のＸ電極に電流が流れると同時に、その電流方向とは逆方向に前記偶数番目のＸ電極に電流を流入するための第４のＸ電極電流経路と、
ダイオード及びインダクタが接続され、前記奇数番目のＹ電極から電流を流出するための第３のＹ電極電流経路と、
前記第３のＹ電極電流経路に対して同一基板上で隣接し、ダイオード及びインダクタが接続され、前記第３のＹ電極電流経路において前記奇数番目のＹ電極に電流が流れると同時に、その電流方向とは逆方向に前記偶数番目のＹ電極に電流を流入するための第４のＹ電極電流経路と
を有する付記３記載の表示装置。
（付記５）
さらに、高電位又は低電位を前記奇数番目のＸ電極に供給可能な第５のＸ電極電流経路と、
前記第５のＸ電極電流経路に対して同一基板上で隣接し、前記第５のＸ電極電流経路に電流が流れると同時に、その電流方向方向とは逆方向に電流が流れるように低電位又は高電位を前記偶数番目のＸ電極に供給可能な第６のＸ電極電流経路と、
高電位又は低電位を前記奇数番目のＹ電極に供給可能な第５のＹ電極電流経路と、
前記第５のＹ電極電流経路に対して同一基板上で隣接し、前記第５のＹ電極電流経路に電流が流れると同時に、その電流方向方向とは逆方向に電流が流れるように低電位又は高電位を前記偶数番目のＹ電極に供給可能な第６のＹ電極電流経路と
を有する付記４記載の表示装置。
（付記６）
前記第１〜第４のＸ電極電流経路には前記高電位及び前記低電位の間の電位を印加可能であり、前記第１〜第４のＹ電極電流経路には前記高電位及び前記低電位の間の電位を印加可能である付記５記載の表示装置。
（付記７）
さらに、高電位又は低電位を前記奇数番目のＸ電極に供給可能な第７のＸ電極電流経路と、
前記第７のＸ電極電流経路に対して同一基板上で隣接し、前記第７のＸ電極電流経路に電流が流れると同時に、その電流方向方向とは逆方向に電流が流れるように低電位又は高電位を前記偶数番目のＸ電極に供給可能な第８のＸ電極電流経路と、
高電位又は低電位を前記奇数番目のＹ電極に供給可能な第７のＹ電極電流経路と、
前記第７のＹ電極電流経路に対して同一基板上で隣接し、前記第７のＹ電極電流経路に電流が流れると同時に、その電流方向方向とは逆方向に電流が流れるように低電位又は高電位を前記偶数番目のＹ電極に供給可能な第８のＹ電極電流経路と
を有する付記５記載の表示装置。
（付記８）
前記第１〜第４のＸ電極電流経路には前記高電位及び前記低電位の間の電位を印加可能であり、前記第１〜第４のＹ電極電流経路には前記高電位及び前記低電位の間の電位を印加可能である付記７記載の表示装置。
（付記９）
前記第１のＸ電極電流経路は、高電位又は低電位を前記奇数番目のＸ電極に供給可能であり、
前記第２のＸ電極電流経路は、前記第１のＸ電極電流経路に電流が流れると同時に、その電流方向方向とは逆方向に電流が流れるように低電位又は高電位を前記偶数番目のＸ電極に供給可能であり、
前記第１のＹ電極電流経路は、高電位又は低電位を前記奇数番目のＹ電極に供給可能であり、
前記第２のＹ電極電流経路は、前記第１のＹ電極電流経路に電流が流れると同時に、その電流方向方向とは逆方向に電流が流れるように低電位又は高電位を前記偶数番目のＹ電極に供給可能である付記１記載の表示装置。
（付記１０）
前記第１〜第４のＸ電極電流経路には前記高電位及び前記低電位の中間電位を印加可能であり、前記第１〜第４のＹ電極電流経路には前記高電位及び前記低電位の間の中間電位を印加可能である付記６記載の表示装置。
（付記１１）
前記第１及び第３のＸ電極電流経路には前記高電位及び前記低電位の中間電位より高い電位を印加可能であり、前記第２及び第４のＸ電極電流経路には前記高電位及び前記低電位の間の中間電位より低い電位を印加可能であり、
前記第１及び第３のＹ電極電流経路には前記高電位及び前記低電位の中間電位より高い電位を印加可能であり、前記第２及び第４のＹ電極電流経路には前記高電位及び前記低電位の間の中間電位より低い電位を印加可能である付記６記載の表示装置。
（付記１２）
前記奇数番目のＸ電極の電圧と前記偶数番目のＹ電極の電圧は立ち上げ及び立ち下げのタイミングが同じであり、前記偶数番目のＸ電極の電圧は前記奇数番目のＸ電極の電圧と逆相であり、前記奇数番目のＹ電極の電圧は前記偶数番目のＹ電極の電圧と逆相になるように維持放電電圧を印加することにより前記Ｘ電極及び前記Ｙ電極間で表示放電を行う付記１記載の表示装置。
（付記１３）
前記Ｘ電極及び前記Ｙ電極間で表示放電を行う際に、表示放電間隔が２μｓ以下になるように前記前記Ｘ電極及びＹ電極に電圧を印加する付記１記載の表示装置。
（付記１４）
前記Ｘ電極及び前記Ｙ電極間で表示放電を行う際に、まず表示放電間隔が２μｓより長くなるように前記前記Ｘ電極及びＹ電極に電圧を印加し、その後に表示放電間隔が２μｓ以下になるように前記前記Ｘ電極及びＹ電極に電圧を印加する付記１３記載の表示装置。
（付記１５）
前記表示放電間隔が２μｓ以下のときの前記Ｘ電極及び前記Ｙ電極間の電圧は、前記表示放電間隔が２μｓより長いときの前記Ｘ電極及び前記Ｙ電極間の電圧よりも低い付記１４記載の表示装置。
（付記１６）
前記奇数番目のＸ電極の電圧と前記偶数番目のＹ電極の電圧は立ち上げ及び立ち下げのタイミングが同じであり、前記偶数番目のＸ電極の電圧は前記奇数番目のＸ電極の電圧と逆相であり、前記奇数番目のＹ電極の電圧は前記偶数番目のＹ電極の電圧と逆相になるように維持放電電圧を印加することにより前記Ｘ電極及び前記Ｙ電極間で表示放電を行う付記６記載の表示装置。
（付記１７）
前記Ｘ電極及び前記Ｙ電極間で表示放電を行う際に、表示放電間隔が２μｓ以下になるように前記前記Ｘ電極及びＹ電極に電圧を印加する付記６記載の表示装置。
（付記１８）
前記Ｘ電極及び前記Ｙ電極間で表示放電を行う際に、まず表示放電間隔が２μｓより長くなるように前記前記Ｘ電極及びＹ電極に電圧を印加し、その後に表示放電間隔が２μｓ以下になるように前記前記Ｘ電極及びＹ電極に電圧を印加する付記１７記載の表示装置。
（付記１９）
前記表示放電間隔が２μｓ以下のときの前記Ｘ電極及び前記Ｙ電極間の電圧は、前記表示放電間隔が２μｓより長いときの前記Ｘ電極及び前記Ｙ電極間の電圧よりも低い付記１８記載の表示装置。
（付記２０）
前記低電位は、０Ｖである付記６記載の表示装置。

本発明の第１の実施形態によるプラズマ表示装置の構成例を示す回路図である。 維持放電電圧波形の例を示す波形図である。 本発明の第２の実施形態による維持電圧波形の波形図である。 本発明の第３の実施形態による維持電圧波形の波形図である。 本発明の第４の実施形態によるプラズマ表示装置の構成例を示す回路図である。 本発明の第５の実施形態による維持放電電圧波形の波形図である。 プラズマ表示装置の構成を示す回路図である。 維持放電電圧波形の波形図である。 維持放電電圧波形の波形図である。 プラズマディスプレイ装置の構成図である。 図１１（Ａ）〜（Ｃ）はプラズマディスプレイの表示セルの断面図である。 画像のフレーム構成図である。 プラズマディスプレイ装置の駆動波形を示す図である。

符号の説明

１０１ Ｘ側駆動回路
１０２ 表示パネル
１０３ Ｙ側駆動回路
１１１ 表示セル
１１０１ 制御回路部
１１０２ アドレスドライバ
１１０３ 維持電極サステイン回路
１１０４ スキャン電極サステイン回路
１１０５ スキャンドライバ
１１０６ リブ
１１０７ 表示領域
１２１１ 前面ガラス基板
１２１２ 誘電体層
１２１３ Ｍｇｏ保護膜
１２１４ 背面ガラス基板
１２１５ 誘電体層
１２１６ リブ
１２１７ 放電空間
１２２１ 光
Ｔｒ リセット期間
Ｔａ アドレス期間
Ｔｓ サステイン期間

Claims (3)

1. 奇数番目の電極と偶数番目の電極からなる複数のＸ電極と、
   奇数番目の電極と偶数番目の電極からなり、前記複数のＸ電極との間で表示セルの容量を構成する複数のＹ電極と、
   前記奇数番目のＸ電極を駆動する第１のＸ電極駆動回路と、
   前記偶数番目のＸ電極を駆動する第２のＸ電極駆動回路と、
   前記奇数番目のＹ電極を駆動する第１のＹ電極駆動回路と、
   前記偶数番目のＹ電極を駆動する第２のＹ電極駆動回路と、
   前記奇数番目のＸ電極に対して電流を流入又は流出するための、前記第１のＸ電極駆動回路と前記奇数番目のＸ電極との間を接続する第１のＸ電極電流経路と、
   前記偶数番目のＸ電極に対して電流を流入又は流出するための、前記第２のＸ電極駆動回路と前記偶数番目のＸ電極との間を接続する第２のＸ電極電流経路と、
   前記奇数番目のＹ電極に対して電流を流入又は流出するための、前記第１のＹ電極駆動回路と前記奇数番目のＹ電極との間を接続する第１のＹ電極電流経路と、
   前記偶数番目のＹ電極に対して電流を流入又は流出するための、前記第２のＹ電極駆動回路と前記偶数番目のＹ電極との間を接続する第２のＹ電極電流経路と、を有する表示装置であって、
   前記第１のＸ電極駆動回路からの点灯表示用の放電維持パルスのローレベルからハイレベルへの切替えタイミングと、前記第２のＸ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルへの切替えタイミングとが実質同時の第１のタイミングであり、
   前記第１のＹ電極駆動回路からの前記放電維持パルスのローレベルからハイレベルへの切替えタイミングと、前記第２のＹ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルへの切替えタイミングとが実質同時の第２のタイミングであり、
   前記第１のＸ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルヘの切替えタイミングと、前記第２のＸ電極駆動回路からの前記放電維持パルスのローレベルからハイレベルヘの切替えタイミングとが実質同時の第３のタイミングであり、
   前記第１のＹ電極駆動回路からの前記放電維持パルスのハイレベルからローレベルヘの切替えタイミングと、前記第２のＹ電極駆動回路からの前記放電維持パルスのローレベルからハイレベルヘの切替えタイミングとが実質同時の第４のタイミングであり、
   前記第１のタイミング、前記第２のタイミング、前記第３のタイミング、及び前記第４のタイミングはそれぞれ異なるタイミングであって、
   前記第１のＸ電極電流経路と前記第２のＸ電極電流経路は、少なくともその一部が同一基板上で隣接して配され、
   前記第１のＹ電極電流経路と前記第２のＹ電極電流経路は、少なくともその一部が同一基板上で隣接して配され、
   前記放電維持パルスは、印加開始からＮパルス（Ｎは２以上の整数）までのパルス幅Ｗ１に対して、前記Ｎパルスより後のパルス幅を、前記パルス幅Ｗ１よりも短いパルス幅Ｗ２としたことを特徴とする表示装置。
2. 前記パルス幅Ｗ２は、前記パルス幅Ｗ１の１／２以下であることを特徴とする請求項１記載の表示装置。
3. 前記Ｎパルスより後の前記放電維持パルスの波高値は、前記Ｎパルスまでの前記放電維持パルスの波高値よりも低いことを特徴とする請求項１又は２記載の表示装置。

Images