KR19990025708A - Land Pattern of Printed Circuit Board - Google Patents
Land Pattern of Printed Circuit Board Download PDFInfo
- Publication number
- KR19990025708A KR19990025708A KR1019970047431A KR19970047431A KR19990025708A KR 19990025708 A KR19990025708 A KR 19990025708A KR 1019970047431 A KR1019970047431 A KR 1019970047431A KR 19970047431 A KR19970047431 A KR 19970047431A KR 19990025708 A KR19990025708 A KR 19990025708A
- Authority
- KR
- South Korea
- Prior art keywords
- land
- pads
- circuit board
- printed circuit
- land pattern
- Prior art date
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 랜드패턴의 패드에 추가로 랜드패턴들을 일체로 연결하여 반도체칩과 인쇄회로기판 사이의 솔더접합부위의 솔더접합필렛(fillet)을 보강하도록 한 인쇄회기판의 랜드패턴에 관한 것이다.The present invention relates to a land pattern of a printed circuit board in which land patterns are integrally connected to pads of the land pattern to reinforce the solder joint fillet at the solder joint between the semiconductor chip and the printed circuit board.
본 발명의 목적은 인쇄회로기판의 랜드패턴의 형태를 변경하여 랜드패턴의 패드와, 반도체칩 상의 솔더범프와의 접합 안정성을 높이고, 접합 신뢰성을 향상시키도록 한 인쇄회로기판의 랜드패턴을 제공하는데 있다.An object of the present invention is to provide a land pattern of a printed circuit board to change the shape of the land pattern of the printed circuit board to improve the bonding stability between the pad of the land pattern and the solder bumps on the semiconductor chip, and to improve the bonding reliability. have.
이와 같은 목적을 달성하기 위한 본 발명에 의한 인쇄회로기판의 랜드패턴은 기판; 상기 기판의 표면 상에 형성되는 랜드패턴들; 반도체칩의 본딩패드들 상의 솔더범프들에 대응하여 접속 가능하도록 상기 랜드패턴들의 단부에 일체로 연결되는 패드들; 그리고 상기 패드들과 상기 솔더범프들의 접합부위에서의 솔더접합필렛을 보강하기 위해 상기 패드들의 소정 영역에 일체로 연결되는 필렛보강용 랜드패턴들을 포함하는 것을 특징으로 한다.The land pattern of the printed circuit board according to the present invention for achieving the above object is a substrate; Land patterns formed on a surface of the substrate; Pads integrally connected to ends of the land patterns to be connectable to solder bumps on bonding pads of a semiconductor chip; And fillet reinforcement land patterns integrally connected to a predetermined area of the pads to reinforce the solder joint fillet at the joint portion of the pads and the solder bumps.
따라서, 본 발명은 반도체칩의 솔더범프와 랜드패턴의 원형 패드와의 접합시, 접합오차 허용범위를 확대하여 접합의 용이성을 이룩할 수 있고, 솔더 접합후에 솔더범프에 대한 안정된 필렛을 형성하여 솔더 접합부위에서의 접합 신뢰성을 향상시킨다.Therefore, in the present invention, when the solder bump of the semiconductor chip is bonded to the circular pad of the land pattern, the tolerance range of the bonding error can be extended to achieve the ease of bonding, and after the solder bonding, a stable fillet for the solder bump is formed to form a solder joint. Improve the bonding reliability above.
Description
본 발명은 인쇄회로기판의 랜드패턴에 관한 것으로, 더욱 상세하게는 랜드패턴의 패드에 추가로 랜드패턴들을 일체로 연결하여 반도체칩과 인쇄회로기판 사이의 솔더접합부위의 솔더접합필렛(fillet)을 보강하도록 한 인쇄회기판의 랜드패턴에 관한 것이다.The present invention relates to a land pattern of a printed circuit board. More particularly, the land pattern is integrally connected to a pad of the land pattern to form a solder joint fillet at a solder joint between the semiconductor chip and the printed circuit board. The land pattern of the printed circuit board to be reinforced.
일반적으로 널리 알려진 바와 같이, 최근에는 전자기기와 정보기기의 메모리용량이 대용량화함에 따라 DRAM과 SRAM과 같은 반도체칩이 고집적화하고 반도체칩의 사이즈가 증대하고 있다. 또한, 전자기기와 정보기기의 고속화추세에 맞추어 반도체칩의 동작속도 또한 고속화하고 있다. 이와 더불어, 전기기기와 정보기기의 다기능화가 진행됨에 따라 반도체칩의 다핀화가 이루어지고 있다.As is generally known, in recent years, as the memory capacities of electronic devices and information devices are increased, semiconductor chips such as DRAM and SRAM are highly integrated, and the size of semiconductor chips is increasing. In addition, the operation speed of the semiconductor chip is also increased in accordance with the trend of increasing the speed of electronic devices and information devices. In addition, as the multifunctionalization of electric devices and information devices proceeds, multi-pinning of semiconductor chips is performed.
이러한 추세에 대응하기 위해서는 고속화, 다핀화에 대한 접속 기술이 더욱 요구되는데, 이에 대한 방안으로서 플립칩(flip chip) 기술이 대두되고 있다. 상기 플립칩 기술은 반도체칩 상의 패드들 위에 접속용 범프(bump)를 형성하고 상기 범프를 기판의 랜드패턴을 향하도록 접합하는 접속방법의 일종이다.In order to cope with such a trend, a connection technology for high speed and multiple pinning is further required. As a solution, flip chip technology has emerged. The flip chip technology is a kind of connection method in which a bump for connection is formed on pads on a semiconductor chip and the bump is bonded to face a land pattern of a substrate.
상기 플립칩 기술을 적용할 경우, 반도체칩과 기판을 1지점 접속하므로 와이어본딩방식에서의 2지점 접속과 솔더에 의한 1지점 접속으로 이루어지는 기존의 경우에 비하여 접속 지점의 수를 감소시킬 수 있다. 또한, 본딩와이어의 생략에 따른 전기적 통로 길이의 단축을 이룩하여 반도체칩의 전기적 특성을 향상시키고 반도체칩의 후면을 노출시켜 열적 특성을 향상시킬 수 있다. 그리고, 솔더범프를 이용할 때 자기정합 특성으로 인하여 접속이 용이한 장점이 있다.In the case of applying the flip chip technology, since the semiconductor chip and the substrate are connected at one point, the number of connection points can be reduced as compared with the conventional case consisting of two point connection in the wire bonding method and one point connection by solder. In addition, the electrical path length may be shortened by omission of the bonding wire to improve the electrical characteristics of the semiconductor chip and to expose the rear surface of the semiconductor chip, thereby improving thermal characteristics. In addition, there is an advantage that the connection is easy due to the self-matching characteristics when using the solder bump.
상기 범프를 형성하는 방법으로는 크게 진공증착법, 솔더페이스트를 프린트하는 스크린프린팅법, 금(Au) 와이어를 이용하는 스터드범프(stud bump)법, 도금방법에 의한 전기도금법 등이 있는데 이들은 각 방법의 특성 및 장점을 감안하여 선택 사용되고 있다.Examples of the bump forming method include vacuum deposition, screen printing for printing solder paste, stud bump using gold (Au) wire, electroplating by plating, and the like. And it is being used in consideration of advantages.
그러나, 플립칩 기술은 범프접속의 기술적 제약성이나 범프를 형성하기 위한 단가가 높기 때문에 대형 컴퓨터나 일부 고기능이 요구되는 단품 등 특수한 용도에서의 실장시 주로 적용되고 있다. 그러므로, 범용 플립칩실장 기술에서는 접속기술의 개선과 저코스트화를 실현하기 위한 범프형성기술이 절실히 요구되고 있다.However, the flip chip technology is mainly applied when mounting in special applications such as large computers or parts requiring high performance due to the technical constraints of bump connection and high unit cost for forming bumps. Therefore, in the general-purpose flip chip mounting technology, there is an urgent need for a bump forming technology for improving connection technology and realizing low cost.
그럼에도 불구하고 상기 플립칩기술은 상기한 장점들을 갖고 있기 때문에 그 응용 범위가 점차 확대하고 있는 추세에 있다. 특히, 입출력단자수의 증가 및 전기적 특성 요구, 열적 안정성을 확보하기 위해 ASIC(application specific IC)과 같은 소자에서의 적용이 증가하고 있다.Nevertheless, since the flip chip technology has the above-mentioned advantages, its application range is gradually expanding. In particular, in order to increase the number of input and output terminals, demand electrical characteristics, and thermal stability, applications in devices such as application specific ICs (ASICs) are increasing.
플립칩 기술을 적용하기 위해서는 크게 3가지 측면에서 고려하여야 할 선행 기술이 뒷받침되어야 한다. 먼저, 플립칩을 적용하기 위한 소자가 플립칩 기술을 이용할 수 있도록 반도체칩 설계가 선행되어야 한다. 반도체칩 상에서의 전기적 배선라인이 와이어본딩에서와는 달리 패드(pad)의 레이아웃을 변경하여 전기적 특성을 최대로 발휘할 수 있는 구조로 셜계되어야 하고, 패드의 배치도 패드의 수 및 피치를 고려하여 영역을 배열하거나 와이어본딩용으로 설계된 패드를 리라우팅(rerouting)하여 패드 위치를 변경하는 것이 우선되어야 한다.In order to apply the flip chip technology, the prior art to be considered in three aspects must be supported. First, semiconductor chip design must be preceded so that a device for applying flip chips can use flip chip technology. Unlike wire bonding, the electrical wiring line on the semiconductor chip must be structured to maximize the electrical characteristics by changing the layout of the pads, and the arrangement of the pads may be arranged in consideration of the number and pitch of the pads. Rerouting a pad designed for wirebonding to change the pad position should be a priority.
둘째로, 기판이 결정되어야 하는데, 기판은 소자의 특성 및 신뢰도 요구조건 등에 의해 결정된다. 단자가 피치가 좁고 고부가가치의 고신뢰성이 요구되는 제품에 대해서는 세라믹기판이 적용되고 있지만, 그 가격이 비싸다. PCB기판은 세라믹기판보다 제조단가면에서는 유리하지만, 미세 피치를 구현하기가 어렵고, 신뢰도에서도 세라믹기판보다 뒤떨어지는 것으로 알려져 있다. 특히, 피치의 제한성으로 인하여 PCB기판에서도 미세 피치를 구현하기 위한 방법들이 소개되고 있다.Secondly, the substrate must be determined, which is determined by the characteristics and reliability requirements of the device. Although ceramic boards are applied to products whose terminals have narrow pitches and high value-added high reliability, they are expensive. PCB substrates are advantageous in terms of manufacturing cost than ceramic substrates, but are difficult to realize fine pitch, and are known to be inferior to ceramic substrates in reliability. In particular, due to the limited pitch, methods for implementing a fine pitch in a PCB substrate have been introduced.
셋째로, 반도체칩과 기판을 접속할 수 있는 접속기술이 결정되어야 한다. 상기 접속기술에서는 반도체칩 상의 범프와 PCB기판의 랜드패턴을 안정된 형태로 접속하고, 패턴 정합이 용이하며 접합부위에서 안정된 필렛(fillet)을 형성하는 것이 중요하다.Third, a connection technology capable of connecting the semiconductor chip and the substrate should be determined. In the connection technology, it is important to connect the bumps on the semiconductor chip and the land patterns of the PCB substrate in a stable form, to easily match the patterns, and to form a stable fillet at the junction.
도 1은 종래 기술에 의한 인쇄회로기판의 랜드패턴을 나타낸 평면도이다.1 is a plan view showing a land pattern of a printed circuit board according to the prior art.
도 1에 도시된 바와 같이, 인쇄회로기판(11)의 상부면에서는 동일 길이를 갖는 직선의 랜드패턴들(13)의 단부에 원형 패드들(15)이 일체로 연장하여 1렬 배열되어 있다. 여기서, 원형 패드들(15)이 반도체칩(도시 안됨)의 패드들 상의 범프들과 각각 상, 하 위치 정합하도록 형성되어 있다.As shown in FIG. 1, in the upper surface of the printed circuit board 11, circular pads 15 are integrally extended and arranged in one row at the ends of straight land patterns 13 having the same length. Here, the circular pads 15 are formed to match the upper and lower positions of the bumps on the pads of the semiconductor chip (not shown), respectively.
이와 같이 구성된 인쇄회로기판(11)과 반도체칩(도시 안됨)의 접속을 위해 원형 패드들(15)에 상기 반도체칩의 솔더범프들을 각각 접합한다. 물론, 원형 패드들(15)의 상부면에 상기 반도체칩의 솔더범프와 접합할 수 있도록 공융 솔더(도시 안됨)가 도금되어 있어야 함은 당연하다.The solder bumps of the semiconductor chip are bonded to the circular pads 15 to connect the printed circuit board 11 and the semiconductor chip (not shown) configured as described above. Of course, eutectic solder (not shown) should be plated on the upper surfaces of the circular pads 15 so as to be bonded to the solder bumps of the semiconductor chip.
그런데, 상기 원형 패드들(15)의 후방측만이 랜드패턴들(13)의 단부에 연결되어 있으므로 원형 패드들(15)이 랜드패턴들(13)의 폭 치수보다 큰 치수의 직경을 갖고 있더라도 상기 반도체칩의 솔더범프들이 원형 패드들(15)의 후방측을 제외한 다른 방향으로 약간만 이탈하여 접합되는 경우, 솔더범프와 원형 패드(15)의 접합이 정상적으로 이루어지지 않고 접합불량하기 쉽다. 그러므로, 반도체칩의 솔더범프와 인쇄회로기판(11)의 원형 패드(15)의 위치를 정확히 일치시키지 않으면 안되는 불편함이 있다.However, since only the rear side of the circular pads 15 is connected to the ends of the land patterns 13, the circular pads 15 may have a diameter larger than the width of the land patterns 13. When the solder bumps of the semiconductor chip are slightly separated in the other directions except for the rear sides of the circular pads 15, the solder bumps and the circular pads 15 are not normally bonded and are likely to be poorly bonded. Therefore, there is an inconvenience that the position of the solder bumps of the semiconductor chip and the circular pad 15 of the printed circuit board 11 must be exactly matched.
또한, 솔더범프들과 원형 패드들(15)의 접합후에 솔더연결필렛이 불안정한 형태로 이루어져 솔더연결의 신뢰도 측면에서 취약하다. 이는 원형 패드들(15)이 전후, 좌우의 넷방향중 단지 후방측 방향에서만 랜드패턴(13)과 연결되고 그 나머지 셋방향에서는 전혀 연결되지 못하기 때문이다.In addition, after the solder bumps and the circular pads 15 are bonded, the solder connection fillet has an unstable shape, which is vulnerable in terms of reliability of the solder connection. This is because the circular pads 15 are connected to the land pattern 13 only in the rearward direction in the net direction of the front, rear, left and right, and are not connected at all in the remaining three directions.
따라서, 본 발명의 목적은 인쇄회로기판의 랜드패턴의 형태를 변경하여 랜드패턴과, 반도체칩의 솔더범프와의 접합 안정성을 높이고, 접합 신뢰성을 향상시키도록 한 인쇄회로기판의 랜드패턴을 제공하는데 있다.Accordingly, an object of the present invention is to provide a land pattern of a printed circuit board to change the shape of the land pattern of the printed circuit board to increase the bonding stability between the land pattern and the solder bumps of the semiconductor chip, and to improve the bonding reliability. have.
도 1은 종래 기술에 의한 인쇄회로기판의 랜드패턴을 나타낸 평면도.1 is a plan view showing a land pattern of a printed circuit board according to the prior art.
도 2는 본 발명에 의한 인쇄회로기판의 랜드패턴을 나타낸 평면도.Figure 2 is a plan view showing a land pattern of the printed circuit board according to the present invention.
도 3은 본 발명에 의한 다른 인쇄회로기판의 랜드패턴을 나타낸 평면도.Figure 3 is a plan view showing a land pattern of another printed circuit board according to the present invention.
도 4는 본 발명에 의한 또 다른 인쇄회로기판의 랜드패턴을 나타낸 평면도.Figure 4 is a plan view showing a land pattern of another printed circuit board according to the present invention.
도면의주요부분에대한부호의설명Explanation of symbols on the main parts of the drawing
11: 인쇄회로기판 13: 랜드패턴 15: 패드 21: 인쇄회로기판 23: 랜드패턴 25: 패드 27, 29: 필렛보강용 랜드패턴DESCRIPTION OF SYMBOLS 11 Printed circuit board 13: Land pattern 15: Pad 21: Printed circuit board 23: Land pattern 25: Pad 27, 29: Fillet reinforcement land pattern
이와 같은 목적을 달성하기 위한 본 발명에 의한 인쇄회로기판의 랜드패턴은The land pattern of the printed circuit board according to the present invention for achieving the above object is
기판;Board;
상기 기판의 표면 상에 형성되는 랜드패턴들;Land patterns formed on a surface of the substrate;
반도체칩의 본딩패드들 상의 솔더범프들에 대응하여 접속 가능하도록 상기 랜드패턴들의 단부에 일체로 연결되는 패드들; 그리고Pads integrally connected to ends of the land patterns to be connectable to solder bumps on bonding pads of a semiconductor chip; And
상기 패드들과 상기 솔더범프들의 접합부위에서의 솔더접합필렛을 보강하기 위해 상기 패드들의 소정 영역에 일체로 연결되는 필렛보강용 랜드패턴들을 포함하는 것을 특징으로 한다.And fillet reinforcement land patterns integrally connected to a predetermined area of the pads to reinforce the solder joint fillet at the joint portion of the pads and the solder bumps.
이하, 본 발명에 의한 인쇄회로기판의 랜드패턴을 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a land pattern of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 인쇄회로기판의 랜드패턴을 나타낸 평면도이다.2 is a plan view showing a land pattern of a printed circuit board according to the present invention.
도 2에 도시된 바와 같이, 인쇄회로기판(21)의 상부면에서는 직선의 랜드패턴들(23)의 단부에 원형 패드들(25)이 일체로 연장하여 1렬 배열되어 있고, 솔더접합필렛(fillet)을 보강하기 위해 동일 길이를 갖는 직선의 랜드패턴들(27)이 랜드패턴들(23)에 일직선을 이루며 원형 패드들(25)의 전방측으로 일체로 연장하여 연결되어 있다. 원형 패드들(25)이 반도체칩(도시 안됨)의 패드들 상의 범프들과 각각 상, 하 위치 정합하도록 형성되어 있다.As shown in FIG. 2, in the upper surface of the printed circuit board 21, circular pads 25 are integrally extended and arranged in one row at the ends of the straight land patterns 23, and the solder joint fillet ( In order to reinforce the fillet, straight land patterns 27 having the same length are connected to the land patterns 23 in a straight line and extend integrally to the front side of the circular pads 25. Circular pads 25 are formed so as to be aligned with the bumps on the pads of the semiconductor chip (not shown), respectively.
이와 같이 구성된 인쇄회로기판(21)과 반도체칩(도시 안됨)을 접속하기 위해 원형 패드들(25)에 상기 반도체칩의 솔더범프들을 각각 접합한다. 물론, 원형 패드들(25)의 상부면에 상기 반도체칩의 솔더범프와 접합할 수 있도록 공융 솔더(도시 안됨)가 도금되어 있어야 함은 당연하다.The solder bumps of the semiconductor chip are bonded to the circular pads 25 to connect the printed circuit board 21 and the semiconductor chip (not shown) configured as described above. Of course, eutectic solder (not shown) should be plated on the upper surfaces of the circular pads 25 so as to be bonded to the solder bumps of the semiconductor chip.
여기서, 랜드패턴들(23),(27)이 원형 패드들(25)에 대해 전, 후방으로 각각 일직선 연장되어 있으므로 랜드패턴들(27)의 길이 범위 내에서 반도체칩의 솔더범프들이 원형 패드들(25)의 전방측으로 이탈하여 접합하는 경우가 발생하여도 상기 솔더범프와 랜드패턴들(27)의 접합이 정상적으로 이루어진다. 따라서, 상기 솔더범프와 원형 패드(25)와의 접합불량이 방지된다.Here, since the land patterns 23 and 27 extend linearly in front and rear with respect to the circular pads 25, solder bumps of the semiconductor chip may be formed in the circular pads within the length range of the land patterns 27. The solder bumps and the land patterns 27 are normally bonded even if the case is detached and bonded to the front side 25. Therefore, a poor bonding between the solder bumps and the circular pad 25 is prevented.
상기 솔더범프들과 패드들(25)와의 접합후에는 랜드패턴들(23),(27)이 상기 솔더범프에 대한 안정된 필렛을 형성하여 솔더 접합부위에서의 접합 신뢰성을 향상시킨다.After the solder bumps and the pads 25 are bonded, land patterns 23 and 27 form a stable fillet for the solder bumps, thereby improving bonding reliability at the solder joint.
도 3은 본 발명에 의한 다른 인쇄회로기판의 랜드패턴을 나타낸 평면도이다.3 is a plan view showing a land pattern of another printed circuit board according to the present invention.
도 3에 도시된 바와 같이, 인쇄회로기판(21)의 상부면에서는 직선의 랜드패턴들(23)의 단부에 원형 패드들(25)이 일체로 연장하여 1렬 배열되어 있고, 솔더접합필렛(fillet)을 보강하기 위해 동일 길이를 갖는 직선의 랜드패턴들(27)이 랜드패턴들(23)에 일직선을 이루며 원형 패드들(25)의 전방측으로 일체로 연장하여 연결되어 있고, 직선의 랜드패턴들(29)이 랜드패턴들(23),(27)에 직각을 이루도록 원형 패드들(25)의 좌, 우 양측으로 일체로 연장하여 연결되어 있다. 여기서, 원형 패드들(25)이 반도체칩(도시 안됨)의 패드들 상의 범프들과 각각 상, 하 위치 정합하도록 형성되어 있다.As shown in FIG. 3, in the upper surface of the printed circuit board 21, circular pads 25 are integrally extended and arranged in a single row at the ends of the straight land patterns 23, and the solder joint fillet ( In order to reinforce the fillet, straight land patterns 27 having the same length are connected to the land patterns 23 in a straight line and are integrally extended to the front side of the circular pads 25 and connected to the straight land patterns. The fields 29 are integrally extended to both the left and right sides of the circular pads 25 so as to be perpendicular to the land patterns 23 and 27. Here, the circular pads 25 are formed to match the upper and lower positions of the bumps on the pads of the semiconductor chip (not shown), respectively.
이와 같이 구성된 인쇄회로기판(21)과 반도체칩(도시 안됨)을 접속하기 위해 원형 패드들(25)에 상기 반도체칩의 솔더범프들을 각각 접합한다. 물론, 원형 패드들(25)의 상부면에 상기 반도체칩의 솔더범프와 접합할 수 있도록 공융 솔더(도시 안됨)가 도금되어 있어야 함은 당연하다.The solder bumps of the semiconductor chip are bonded to the circular pads 25 to connect the printed circuit board 21 and the semiconductor chip (not shown) configured as described above. Of course, eutectic solder (not shown) should be plated on the upper surfaces of the circular pads 25 so as to be bonded to the solder bumps of the semiconductor chip.
여기서, 랜드패턴들(23),(27),(29)이 원형 패드들(25)에 대해 전후, 좌우 4방향으로 각각 연장되어 있으므로 랜드패턴들(27),(29)의 길이 범위 내에서 반도체칩의 솔더범프들이 원형 패드들(25)의 전방측과 좌, 우측으로 이탈하여 접합하는 경우가 발생하여도 상기 솔더범프와 랜드 패턴들(27),(29)의 접합이 정상적으로 이루어진다. 따라서, 상기 솔더범프와 원형 패드(25)와의 접합불량이 방지된다.Here, since the land patterns 23, 27, 29 extend in the front, rear, left, and right directions with respect to the circular pads 25, respectively, within the length range of the land patterns 27, 29. The solder bumps and the land patterns 27 and 29 are normally bonded even when the solder bumps of the semiconductor chip are separated and bonded to the front side, the left and the right sides of the circular pads 25. Therefore, a poor bonding between the solder bumps and the circular pad 25 is prevented.
상기 솔더범프들과 패드들(25)와의 접합후에는 랜드패턴들(23),(27),(29)이 솔더범프에 대한 안정된 필렛을 형성하여 솔더 접합부위에서의 접합 신뢰성을 향상시킨다.After the solder bumps are bonded to the pads 25, the land patterns 23, 27, and 29 form a stable fillet for the solder bumps, thereby improving bonding reliability at the solder joints.
도 4는 본 발명에 의한 또 다른 인쇄회로기판의 랜드패턴을 나타낸 평면도이다.Figure 4 is a plan view showing a land pattern of another printed circuit board according to the present invention.
도 4에 도시된 바와 같이, 인쇄회로기판에서(21)는 랜드패턴들(23)의 장단이 교대로 이루어져 원형 패드들(25)이 2렬로 배열된 것을 제외하면, 도 3의 구조와 동일하다.As shown in FIG. 4, the printed circuit board 21 has the same structure as that of FIG. 3 except that the long and short ends of the land patterns 23 are alternately arranged so that the circular pads 25 are arranged in two rows. .
이와 같이 구성된 인쇄회로기판에서의 랜드패턴들이 도 3의 작용과 거의 동일하므로 이에 대한 상세한 설명을 생략하기로 한다.Since the land patterns in the printed circuit board configured as described above are substantially the same as those of FIG. 3, a detailed description thereof will be omitted.
이상에서 살펴본 바와 같이, 본 발명에 의한 인쇄회로기판의 랜드패턴에서는 직선 랜드패턴 선단부의 원형 패드에 추가로 솔더접합 부위의 필렛을 보강하기 위한 랜드패턴을 일체로 연결한다. 따라서, 본 발명은 반도체칩의 솔더범프와 랜드패턴의 원형 패드와의 접합시 접합오차 허용범위를 확대하여 접합의 용이성을 이룩할 수 있고, 솔더 접합후에 솔더범프에 대한 안정된 필렛을 형성하여 솔더 접합부위에서의 접합 신뢰성을 향상시킨다.As described above, in the land pattern of the printed circuit board according to the present invention, the land pattern for reinforcing the fillet of the solder joint is integrally connected to the circular pad at the tip of the straight land pattern. Therefore, the present invention can achieve the ease of bonding by extending the tolerance range of the bond when the solder bump of the semiconductor chip and the circular pad of the land pattern, and to form a stable fillet for the solder bump after solder bonding at the solder joint To improve the bonding reliability.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047431A KR19990025708A (en) | 1997-09-13 | 1997-09-13 | Land Pattern of Printed Circuit Board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047431A KR19990025708A (en) | 1997-09-13 | 1997-09-13 | Land Pattern of Printed Circuit Board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990025708A true KR19990025708A (en) | 1999-04-06 |
Family
ID=66043778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970047431A KR19990025708A (en) | 1997-09-13 | 1997-09-13 | Land Pattern of Printed Circuit Board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990025708A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910009211U (en) * | 1989-11-16 | 1991-06-28 | 이종호 | Drain trap |
| JPH04264795A (en) * | 1991-02-19 | 1992-09-21 | Fujitsu Ltd | Chip part mounting pad |
| JPH0637432A (en) * | 1992-07-17 | 1994-02-10 | Matsushita Electric Ind Co Ltd | Printed circuit board |
| US5357060A (en) * | 1991-09-04 | 1994-10-18 | Nec Corporation | Pattern structure of a printed circuit board |
| JPH09199841A (en) * | 1996-01-19 | 1997-07-31 | Fuji Xerox Co Ltd | Printed-wiring board |
| US5748450A (en) * | 1995-10-19 | 1998-05-05 | Lg Semicon Co., Ltd. | BGA package using a dummy ball and a repairing method thereof |
-
1997
- 1997-09-13 KR KR1019970047431A patent/KR19990025708A/en not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910009211U (en) * | 1989-11-16 | 1991-06-28 | 이종호 | Drain trap |
| JPH04264795A (en) * | 1991-02-19 | 1992-09-21 | Fujitsu Ltd | Chip part mounting pad |
| US5357060A (en) * | 1991-09-04 | 1994-10-18 | Nec Corporation | Pattern structure of a printed circuit board |
| JPH0637432A (en) * | 1992-07-17 | 1994-02-10 | Matsushita Electric Ind Co Ltd | Printed circuit board |
| US5748450A (en) * | 1995-10-19 | 1998-05-05 | Lg Semicon Co., Ltd. | BGA package using a dummy ball and a repairing method thereof |
| JPH09199841A (en) * | 1996-01-19 | 1997-07-31 | Fuji Xerox Co Ltd | Printed-wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630738B2 (en) | Deflectable interconnect | |
| JP3429718B2 (en) | Surface mounting substrate and surface mounting structure | |
| US8410618B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| KR100342036B1 (en) | Terminal structure to which an electronic component is to be bonded | |
| JP2001185640A (en) | Surface mounting package, electronic device and method for manufacturing electronic device | |
| JPH04167457A (en) | Semiconductor device | |
| JPH04273451A (en) | Semiconductor device | |
| US6563201B1 (en) | System carrier for a semiconductor chip having a lead frame | |
| JPH03295266A (en) | Highly integrated semiconductor device | |
| KR19990025708A (en) | Land Pattern of Printed Circuit Board | |
| KR19990063444A (en) | Semiconductor devices | |
| JP3623407B2 (en) | Wiring board | |
| JPH10229262A (en) | Surface mounting structure of electronic components | |
| JPH07176684A (en) | Semiconductor device | |
| JP2783075B2 (en) | Integrated circuit package assembly | |
| JPH05218218A (en) | Electronic component package and mounting thereof | |
| JP3194300B2 (en) | Semiconductor device | |
| JPH03125468A (en) | Mounting method for semiconductor integration circuit device and semiconductor integration circuit device used therefor | |
| JP2001244615A (en) | Circuit board, semiconductor device using the same and manufacturing method therefor | |
| KR20060019064A (en) | Mirrorable Ball Grid Array Package and Memory Modules Containing It | |
| JPH0714016B2 (en) | Semiconductor element mounting structure | |
| JPH0239484A (en) | Printed circuit board | |
| JPH0268957A (en) | Multi-chip package | |
| JPH04263447A (en) | Semiconductor device | |
| JPS63291490A (en) | Substrate for bearing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970913 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20020902 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19970913 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040922 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20050316 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20040922 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |