KR19990023388A - 레벨시프터에 의해 최적화된 전류미러증폭기를 가지는 정전압발생기 - Google Patents
레벨시프터에 의해 최적화된 전류미러증폭기를 가지는 정전압발생기 Download PDFInfo
- Publication number
- KR19990023388A KR19990023388A KR1019980031916A KR19980031916A KR19990023388A KR 19990023388 A KR19990023388 A KR 19990023388A KR 1019980031916 A KR1019980031916 A KR 1019980031916A KR 19980031916 A KR19980031916 A KR 19980031916A KR 19990023388 A KR19990023388 A KR 19990023388A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- terminal
- vint
- input terminal
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 114
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 claims abstract description 7
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 4
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 claims description 2
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 18
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
본 정전압발생기는 외부전압(Vext)로부터 내부전압(Vint)을 발생하며, 제 1입력단자(N10)과 제 2입력단자(N11) 사이의 전압차의 크기를 나타내는 조정신호(CTL1)을 발생시키는 전류미러증폭기(20), 기준전압을 발생시키는 기준전압발생기(21), 강압된 기준전압(Vref')을 제 1입력단자(N10)에 공급하는 제 1레벨시프터(22) 및 강압전압(Vint')를 제 2입력단자(N11)에 공급하는 제 2레벨시프터(23)를 포함하고, 각각의 제 1 및 제 2레벨시프터(22/23)는 전계효과트랜지스터(Qp13/Qn14/Qn15; Qp14/Qn16)의 직렬조합에 의해 기동되어, 제 1 및 제 2입력단자(N10/N11)에서 전계효과트랜지스터의 채널저항을 변화시킴으로써, 쉽게 최적화된다.
Description
본 발명은 정전압발생기(Constant Power Voltage Generator)에 관한 것으로서, 특히, 조합된 레벨시프터에 의해 최적화된 전류미러증폭기(Current Mirror Amplifier)를 가지는 정전압발생기에 관한 것이다.
반도체장치 제조업자들은 디램(DRAM, Dynamic Random Access Memory)장치와 같은 초고집적 반도체회로(Semiconductor Ultra Large Scale Integrated Circuit)의 회로소자의 크기를 소형화하였으며, 이러한 초고집적 반도체회로에서는 소형의 회로소자가 고전압에 의해 훼손될 수 있기 때문에, 전압을 강압시켜야 할 필요성이 있다. A 256메가비트 디램장치 및 개량장치에는 정전압발생기가 장착되어 있으며, 이에 의해, 2.5V의 외부전압이 2.0V로 강압된다.
종래의 내부 정전압발생기는 기준전압발생기(Reference Voltage Generator)와 전류미러증폭기로 구분할 수 있다. 기준전압발생기는 외부전압으로부터 기준전압을 발생시켜 전류미러증폭기에 공급한다. 전류미러증폭기는 내부전압을 피드백하여 차동증폭(Differential Amplification)을 수행함으로써, 내부전압을 일정하게 유지시킨다. 하지만, 외부전압과 내부전압의 전위차가 적은 경우, 종래의 내부 정전압발생기는 효과적인 전류공급능력을 제공하지 못한다는 문제가 있다.
미심사된 일본특허번호 7-211869호에는 내부전압과 외부전압의 전위차가 적은 경우에 전류공급능력의 저하되는 것을 방지할 수 있도록 한 내부 강압전원발생기(Internal Step-Down Power Generator)가 개시되어 있다. 종래의 내부 강압전원발생기는 크게, 기준전압발생기(1), 구동부(2), 두 개의 레벨시프터(3/4, Level shifter), 전류미러증폭기(5) 및 위상보상회로(Phase Compensating Circuit, 6)를 구비하며, 강압전압은 디램장치의 내부회로(7)에 공급된다.
기준전압발생기(1)는 외부전압선 VEXT와 접지선 GND 사이에 연결되어, 외부전압으로부터 기준전압을 발생시킨다. 기준전압은 구동부(2)에 공급된다. 구동부(2)는 또한, 외부전압을 증배시켜, 전류의 양을 증가시킨다. 구동부(2)는 기준전압 Vref을 기준전압선 VREF를 통해서 레벨시프터에 공급한다.
레벨시프터(3)는 기준전압선 VREF와 접지선 GND 사이에 직렬연결된 n채널강화형 부하트랜지스터(n-channel Enhancement Type Load Transistor) Qn1/Qn2를 구비하고 있다. n채널강화형 부하트랜지스터 Qn1은 기준전압선 VREF에 연결된 게이트/드레인 전극을 가지며, 정압선 VCNT는 n채널강화형 부하트랜지스터 Qn2의 게이트전극에 연결된다. 따라서, n채널강화형 부하트랜지스터 Qn1은 전위레벨(Potential Level)을 기준전압선 VREF으로부터 출력단자 N1으로 끌어내린다. n채널강화형 부하트랜지스터 Qn2는 출력단자 N1과 접지선 GND 사이에서 정전류원(Constant Current Source)으로서의 역할을 하고, n채널강화형 부하트랜지스터 Qn1의 게이트폭부다 좁은 게이트폭을 가진다. 위상보상축전기(Constant Current Source, 8)는 기준전압선 VREF과 전류미러증폭기(5) 사이에 연결되며, 기준전압 Vref는 출력단자 N1으로부터 위상보상축전기(8)와 전류미러증폭기(5) 사이의 단자 N2에 공급된다. 위상보상축전기(8)는 기준전압선 VREF와 단자 N2 사이의 위상차를 보상하고, 고주파수영역에서 기준전압 Vref를 단자 N2로 이송시키는 역할을 한다.
전류미러증폭기(5)는 직렬조합된 p채널강화형 전계효과트랜지스터(Field Effect Transistor) Qp1과 외부전원공급선 VEXT와 공통단자 N3 사이에 연결된 n채널강화형 전계효과트랜지스터 Qn3의 직렬조합, p채널강화형 전계효과트랜지스터 Qp2와 직렬조합에 평행하게 연결된 n채널강화형 전계효과트랜지스터 Qp2의 직렬조합, 및 공통노드 N3와 접지선 GND사이에 연결된 n채널강화형 전계효과트랜지스터 Qn5를 포함한다. p채널강화형 전계효과트랜지스터 Qp1/Qp2의 게이트전극은 p채널강화형 전계효과트랜지스터 Qp2의 드레인단자 N4에 연결되고, 다른 p채널강화형 전계효과트랜지스터 Qp1의 드레인단자는 출력단자 N5로서의 역할을 한다. n채널강화형 전계효과트랜지스터 Qn3의 게이트전극은 단자 N2에 연결되고, n채널강화형 전계효과트랜지스터 Qn4의 게이트전극은 위상보상축전기(9)를 통해서 레벨시프터(4)에 연결된다. 정전압선 VCNT는 n채널강화형 전계효과트랜지스터 Qn5의 게이트전극에 연결되고, n채널강화형 전계효과트랜지스터 Qn5는 정전류원으로서의 역할을 한다. 위상보상축전기(9)는 위상보상축전기(8)와 동일한 역할을 한다.
레벨시프터(4)는 회로내에서 레벨시프터(3)와 동일한 구성을 가지며, 직렬의 n채널강화형 부하트랜지스터 Qn6/Qn7를 가진다. n채널강화형 부하트랜지스터 Qn6/Qn7의 직렬조합은 내부 강압전압선 VINT와 접지선 GND 사이에 연결되어 있다.
종래의 내부 강압전압발생기는, 외부전원공급선 VEXT과 내부전원공급선 VINT 사이에 연결된 p채널강화형 전계효과트랜지스터 Qp3를 더 포함하며, 위상보상회로(6)는 내부전원공급선 VINT와 접지선 GND사이에 연결된다. 출력단자 N5는 p채널강화형 전계효과트랜지스터의 게이트전극에 연결되고, 위상보상회로(6)는 레지스터(10)와 내부전원공급선 VINT와 접지선 GND사이에 연결된 축전기(11)의 직렬조합을 포함한다. 위상보상회로(6)는 외부전원공급선 VEXT와 내부 회로(7), 및 종래의 강압전압발생기내의 피드백루프로부터 공급되는 소음에 의한 발진을 억제한다. p채널강화형 전계효과트랜지스터 Qp3는 수천미크론 차수의 게이트폭을 가지며, 레지스터(10)와 축전기(11)는 수십 오옴(Ohms)의 저항값과 수백으로부터 수천 pF의 정전용량을 가지고 있다.
종래의 내부 강압전원발생기는 다음과 같이 작동한다. 기준전압발생기(1)는 기준전압 Vref를 결정하고, 구동부는 기준전압 Vref에서의 전류를 기준전압선 VREF에 공급한다. 기준전압 Vref는 n채널강화형 부하트랜지스터 Qn1의 게이트전극과 위상보상축전기(8)에 공급되고, 전류는 n채널강화형 부하트랜지스터 Qn1/Qn2를 통해 흐른다. n채널강화형 부하트랜지스터 Qn2는 다른 n채널강화형 전계효과트랜지스터에 비하여 게이트폭이 더 좁고, 출력단자 N1에서 전위레벨 Vref'은 Vref - Vth로 조절되며, 여기서, Vth는 n채널강화형 전계효과트랜지스터 Qn1의 한계값이다. 기준레벨 Vref'는 출력단자 N1으로부터 n채널강화형 전계효과트랜지스터 Qn3의 게이트전극에 공급된다.
이와 마찬가지로, 레벨시프터(4)는 전위레벨(Vint-Vth)를 출력단자 N6로부터 n채널강화형 전계효과트랜지스터 Qn4의 게이트전극에 공급한다. 전류미러증폭기(5)는 n채널강화형 전계효과트랜지스터 Qn3의 게이트단자와 n채널강화형 전계효과트랜지스터 Qn4의 게이트전극 사이의 전위차의 크기를 증가시키며, 출력단자 N5에서 전위레벨은 전위증폭의 결과를 나타낸다. 전위레벨은 출력단자 N5로부터 p채널강화형 전계효과트랜지스터 Qn3의 게이트전극에 공급되고, p채널강화형 전계효과트랜지스터 Qp3는 내부전원공급선 VINT에 공급되는 전류의 양을 조절하여, 내부 강압전압을 일정하게 유지시킨다.
내부 강압전압 Vint가 기준전압 Vref보다 ΔV만큼 낮아지면, 레벨시프터(3/4)는 기준전압 Vref=(Vref-Vth)와 전위레벨(Vint-Vth-ΔV)를 전류미러증폭기(5)에 공급하며, 전위차 ΔV는 n채널강화형 전계효과트랜지스터 Qn3의 게이트전극과 n채널강화형 전계효과트랜지스터 Qn4의 게이트전극 사이에 공급된다. 전류미러증폭기(5)의 이득이 A인 경우, 전류미러증폭기(5)는 p채널강화형 전계효과트랜지스터 Qp3의 게이트전극에서 A×ΔV까지 전위를 낮추고, p채널강화형 전계효과트랜지스터 Qp3는 내부전원공급선 VINT에 공급되는 전류를 증가시킨다. 그 결과, 내부전원공급선 VINT에 대한 전위레벨은 Vref로 회복된다. 만일, 기준전압 Vref가 2.0볼트에 맞춰지면, 종래의 내부 강압전원발생기는 강압전압 Vint를 2.0볼트로 유지한다.
외부전압 Vext와 강압전압 Vint 사이의 전위차가 적으면, 전류미러증폭기(5)로의 입력전압를 더 강압시킬 수 있고, 강압된 입력전압은 강압전압 Vint를 위한 피드백루프의 이득을 증가시킨다. 이에 의해, 내부 강압전원선 VINT를 통한 전류구동능력이 증가된다. 게다가, 위상보상 축전기(8/9)는 고주파수에서 위상보상을 달성한다. 하지만, 종래의 강압전원발생기에서는, 레벨시프터가 최적의 입력전압레벨을 커런트증폭기(5)에 공급하지 못한다는 문제가 있다. 출력단자 N1/N6에서의 전위레벨은 n채널강화형 부하트랜지스터 Qn1/Qn6의 한계값 레벨에 의해 결정되고, 항상 최적의 값은 아니다.
만일 레벨시프터(3/4)가 저항조정(Resistor String)에 의해 기동된다면, 입력전압은 적정한 레벨로 임의적으로 조절될 수 있다. 하지만, 저항조정은 수천 오옴(Ohms)이 요구되고, 저항값은 필연적으로 분산되게 된다. 그 결과, 입력전압은 적절한 레벨로부터 벗어나게 된다. 게다가. 큰 저항값과 와류의 정전용량은 시정수에 의한 위상지연을 발생시키고, 레벨시프터가 발진하게 된다.
또 다른 종래 내부 강압전원발생기 고유의 문제점은, 구동부(2)로 인하여 반도체칩의 할당영역(Occupation Area)이 넓다는 것이다. 사용자는 반도체장치 제조자에서 작동멈춤상태에서 반도체 디램의 전류소비를 줄여줄 것을 요구한다. 이러한 이유 때문에, 종래의 내부 강압전원 발생기는 기준전압발생기(1)를 통해 흐르는 전류를 줄이고, 구동부는 기준전압발생기(1)와 레벨시프터(3) 사이에 요구된다. 구동부(1)는 할당영역을 증가시키고, 이에 의해, 반도체칩은 크게 제작된다.
따라서, 본 발명의 목적은, 단순하고 최적의 상태에서 작동할 수 있도록 한 정전압발생기를 제공하는 것이다.
도 1은 미심사된 일본특허출원번호 7-211869호에 개시된 종래의 내부 강압전압발생기의 회로구성을 나타낸 회로도;
도 2는 본 발명에 따른 정전압발생기의 회로구성을 나타낸 회로도;
도 3은 주파수에 따른 정전압발생기내에 따른 피드백루프의 이득과 위상차를 나타낸 그래프;
도 4는 본 발명에 따른 다른 정전압발생기의 회로구성을 나타낸 회로도;
도 5는 주파수에 따른 이득과 위상차를 나타낸 그래프;
도 6은 본 발명에 따른 또 다른 정전압발생기의 회로구성을 나타낸 회로도; 및
도 7은 본 발명에 다른 또 다른 정전압발생기의 회로구성을 나타낸 회로도이다.
본 발명의 일분야에 따르면, 기준전압(Vref)을 발생시키는 기준전압발생기(21); 제 1입력단자(N10), 제 2입력단자(N11) 및 출력단자(N12)을 가지고 상기 제 1입력단자(N10) 및 상기 제 2입력단자(N11) 사이의 전위차에 대응하여 상기 출력단자에서 상기 전위차의 크기를 나타내는 조정신호(CTL1)을 발생하는 전류미러증폭기(20); 제 1전압선(VINT)과 상기 제 2전압선(VEXT) 사이에 연결되어 상기 제 2전압(Vext)를 조절하고, 상기 조정신호(CTR1)에 응답하여 상기 전압선(VINT)에 공급되는 전류의 양을 변화시킴으로써, 상기 제 1전원전압선을 상기 제 1전압(Vint)으로 유지시키는 가변전류원(24); 상기 기준전압발생기와 상기 제 1입력단자와의 사이에 개재되어 제 1전원레벨(Vref)를 상기 제 1입력단자에 공급하며, 상기 제 2전압선과 상기 제 1단자 사이에 연결된 제 1강합요소의 직렬조합을 가지는 제 1레벨시프터(21; 41; 51); 상기 제 1전압과 상기 제 2전압 사이에 연결되어 상기 제 1전압과 상기 제 2전압과의 제 3전압차를 가지는 제 1정전류원, 제 1단자와 제 2단자 사이에 연결되어 기준전압에 응답하여 제 1전위레벨을 결정하는 제 1저항소자, 제 1전압선과 제 2입력단자 사이에 개재되어 제 2전위레벨을 제 2입력단자에 공급하며 제 2전압선과 제 3단자 사이에 연결된 제 2강압소자의 직렬조합 및 상기 제 3단자와 상기 제 3전원선 사이에 전기적으로 연결되된 제 2저항소자를 가지고 제 1전압에 응답하여 제 2전위레벨을 결정하는 제 2레벨시프터를 구비하여, 제 1전압보다 높은 제 2전압으로부터 제 1전압을 발생시키는 정전압발생기가 제공된다.
정전압발생기의 특징 및 효과는 첨부된 도면과 관련하여 다음의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
제 1실시예
도 2와 관련하여, 본 발명의 일실시예에 따른 정전압발생기는 전류미러증폭기(20), 기준전압발생기(21), 기준전압발생기(21)과 전류미러증폭기(20)의 입력단자 사이에 연결된 제 1레벨시프터(22), 강압전원공급선 VINT과 전류미러증폭기(20)의 다른 단자 사이에 연결된 제 2레벨시프터(23) 및 외부전원공급선 VEXT과 강압전원공급선 VINT 사이에 연결된 가변전류원(24)를 구비하고 있다. 레벨시프터(22/23)은 기준전압 Vref와 강압전압 Vint를 저하시켜, 전류미러증폭기(20)의 입력단자 N10/N11에 공급한다. 전류미러증폭기(20)는 입력단자 N10과 N11 사이의 전위차의 크기를 증가시켜, 전위차를 나타내는 조정신호 CTL1를 가변전류원(24)에 공급한다. 가변전류원(24)은 조정신호 CTL1에 대응하여 강압전원공급선 VINT에 공급되는 전류의 양을 변화시킨다. 이 전류를 가지고, 강압전원공급선 VINT는 강압전압레벨을 Vint로 유지시킨다.
전류미러증폭기(20)은 외부전원공급선 VEXT 와 공통단자 N13 사이에 연결된 p채널강화형 전계효과트랜지스터 Qp11 및 n채널강화형 전계효과트랜지스터 Qn11의 직렬조합, p채널강화형 전계효과트랜지스터 Qp12와 직렬조합에 평행하게 연결된 n채널강화형 전계효과트랜지스터 Qn12의 또 다른 직렬조합 및 공통단자 N13과 접지선 GND 사이에 연결된 n채널강화형 전계효과트랜지스터 Qn13을 포함한다.
p채널강화형 전계효과트랜지스터 Qp11/Qp12의 게이트전극은 p채널강화형 전계효과트랜지스터 Qp11의 드레인단자 N14에 연결되어 있고, 다른 p채널강화형 전계효과트랜지스터 Qp12의 드레인 단자는 출력단자 N12의 역할을 한다. n채널강화형 전계효과트랜지스터 Qn13의 게이트전극은 단자 N13과 접지선 GND 사이에 연결되고, n채널강화형 전계효과트랜지스터 Qn13의 게이트전극은 정전압선 VCNT에 연결된다.
n채널강화형 전계효과트랜지스터 Qn13은 그를 통과하는 전류에 대하여 일정한 저항값을 제공하며, 정전류원으로서의 역할을 한다. n채널강화형 전계효과트랜지스터 Qn11/Qn12의 게이트전극은 각각 입력단자 N10과 다른 입력단자 N11의 역할을 한다.
레벨시프터(22)는 p채널강화형 전계효과트랜지스터 Qp13의 직렬조합 및 외부전원선 VEXT와 접지선 GND 사이에 연결된 n채널강화형 전계효과트랜지스터 Qn14과 n채널강화형 전계효과트랜지스터 Qn15를 포함하고 있다. p채널강화형 전계효과트랜지스터 Qp13의 게이트전극은 그 드레인단자에 연결되고, 외부전압 Vext는 p채널강화형 전계효과트랜지스터 Qp13을 통해서 p채널강화형 전계효과트랜지스터 Qp13의 한계값 Vtp까지 점차적으로 낮아진다. 기준전압 Vref는 기준전압발생기(21)로부터 n채널강화형 전계효과트랜지스터 Qn14의 게이트전극에 공급되고, 정전압선 VCNT는 n채널강화형 전계효과트랜지스터 Qn15의 게이트전극에 연결된다.
레벨시프터(23)는 외부전원공급선 VEXT와 n채널강화형 전계효과트랜지스터 Qn15의 드레인단자 N15 사이에 연결된 p채널강화형 전계효과트랜지스터 Qp14와 n채널강화형 전계효과트랜지스터 Qn16의 직렬조합을 포함하고 있다. p채널강화형 전계효과트랜지스터 Qp14의 게이트전극은 그 드레인단자에 연결되어 있고, 강압전원공급선 VINT는 n채널강화형 전계효과트랜지스터 Qn16의 게이트전극에 연결되어 있다.
가변전류원(24)은 p채널강화형 전계효과트랜지스터 Qp15에 의해 기동한다. p채널강화형 전계효과트랜지스터 Qp15는 외부전원공급선 VERT과 강압전원공급선 VINT 사이에 연결되어 있고, 출력단자 N12는 p채널강화형 전계효과트랜지스터 Qp15의 게이트전극에 연결되어 있다. p채널강화형 전계효과트랜지스터 Qp15는 조정신호 CTL1에 대응하여 그를 통과하는 전류의 양을 변화시키고, 이에 의해 강압전원선 VINT는 강압전압 Vint를 유지한다. 따라서, 전류미러증폭기(20), 레벨시프터(23) 및 가변전류원(24)는 강압전원 Vint를 위한 피드백루프 FB를 형성한다.
정전압발생기는 보상회로(25)를 포함하며, 이 보상회로(25)는 전류미러증폭기(20)와 피드백루프 FB의 위상차 및 바람직하지 아니한 발진을 방지한다. 보상회로(25)는 위상보상축전기(25a/25b) 및 위상보상기(25c)를 포함한다. 위상보상축전기(25a)는 입력단자 N10과 n채널강화형 전계효과트랜지스터 Qn16의 게이트전극 사이에 연결되고, 다른 위상보상축전기(25b)는 다른 입력단자 N11과 n채널강화형 전계효과트랜지스터 Qn14의 게이트전극 사이에 연결된다. 위상보상축전기(25a/25b)는 기준전압 Vref' 및 강압전압 Vint'로부터의 위상지연을 제거한다. 한편, 위상보상축전기(25a/25b)는, 만약 기준전압 Vref'와 강압전압 Vint가 고주파수영역내의 직류전류인 경우, 이들을 전류미러증폭기(20)에 공급한다.
위상보상기(25c)는 강압전원공급선 VINT와 접지선 GND 사이에 연결된 레지스터(25d)와 축전기(25e)를 포함한다. 위상보상기(25c)는 피드백루프 FB가 바람직하지 아니하게 발진하는 것을 방지한다.
본 실시예에서, p채널강화형 전계효과트랜지스터 Qp13/Qp14, n채널강화형 전계효과트랜지스터 Qn15 및 n채널강화형 전계효과트랜지스터 Qn14/Qn16은 각각 제 1/제 2강압소자, 제 1정전류원 및 제 1/제 2저항소자의 역할을 하고, p채널강화형 전계효과트랜지스터 Qp15는 가변전류원의 역할을 한다. 본 실시예에서는, 또한, 강압전압 Vint가 반도체디램장치의 내부회로에 공급된다.
정전압발생기의 작동은 다음과 같다. 기준전압발생기(21)는 기준전압 Vref를 n채널강화형 전계효과트랜지스터 Qn14의 게이트전극에 공급하고, p채널강화형 전계효과트랜지스터 Qn13의 채널저항, n채널강화형 전계효과트랜지스터 Qn14의 채널저항 및 n채널강화형 전계효과트랜지스터 Qn14의 채널저항은 단자 N16에서 기준전압 Vref'를 결정한다. 이 때문에, 기준전압 Vref'는 각 전계효과트랜지스터 Qp13/Qn14/Qn15의 채널저항을 변화시키거나 기준전압 Vref를 변화시킴으로써, 최적의 레벨로 조절가능하다. 채널저항은 게이트전극의 크기를 변화시키거나 채널영역내의 불순물 농도를 변화시킴으로써 변화시킬 수 있다.
외부전원공급선 VEXT는 전류을 레벨시프터(22)에 직접적으로 공급하고, 구동부(2)는 본 발명에 따른 정전압발생기를 필요로 하지 아니한다. 기준전압발생기(21)는 단지 적은 양의 전류가 n채널강화형 전계효과트랜지스터 Qn14의 게이트전극에 공급되는 것을 요하며, 본원발명에 따른 정전압발생기는 반도체칩의 단지 협소한 영역을 차지한다.
강압전압 Vint는 n채널강화형 전계효과트랜지스터 Qn16에 공급되고, p채널강화형 전계효과트랜지스터 Qp14의 저항 및 n채널강화형 전계효과트랜지스터 Qn16/Qn15의 저항은 그들 사이의 중간단자 N17에서 그들사이의 강압전압 Vint'를 결정한다. 기준전압 Vref'와 강압전압 Vint'는 각각 입력단자 N10 및 N11에 공급되고, 전류미러증폭기(20)은 기준전압기 Vref'와 강압전압 Vint' 사이의 전위차의 크기를 증가시킨다. 전위차의 크기는 출력단자 N12에서 전위레벨로 변환되고, 조정신호 CTL1은 출력단자 N12로부터 p채널강화형 전계효과트랜지스터 Qp15의 게이트전극에 공급된다. p채널강화형 전계효과트랜지스터 Qp15는 조정신호 Vint'에 대응하여, 강압전원공급선 VINT에 공급되는 전류를 변화시키고, 강압전압 Vint를 기준전압 Vref와 같은 목표레벨로 조절한다.
n채널강화형 전계효과트랜지스터 Qn14는 기준전압 Vref'를 기준전압 Vref로부터 180도 차이나도록 하고, 입력단자 N10에서 기준전압 Vref'는 종래기술의 그것과 동위상으로 변환된다. n채널강화형 전계효과트랜지스터 Qn16은 또한, 강압전압 Vint를 전원공급선 Vint에 대하여 강압전압으로부터 180도 차이나도록 한다.
위상보상축전기(25a/25b)는 기준 Vref'와 강압전압 Vint'의 위상을 각각 강압전압 Vint와 기준전압 Vref과 동위상으로 만들어, 저주파수로부터 고조파수의 범위내에서 위상지연보상할 수 있다. 따라서, 정전압발생기는 레벨시프터(22/23)없이 정전압발생기와 동일한 위상특성을 달성할 수 있다.
도 3은 피드백루프의 주파수특성을 설명한다. 이득 및 위상지연은 주파수에 따라서 접점 G1과 P1에 의해 각각 나타난다. 피드백루프 FB는, 위상여유(Phase margin)가 0dB의 이득에서 45도보다 크거나 같은 상태에서 발진하는 것이 방지한다. 도 3에서 볼 수 있는 바와 같이, 피드백루프 FB는 위상보상기(25c)의 덕택으로 0dB에서 45도 이상의 위상여유를 달성한다.
상술한 바와 같이, p채널강화형 전계효과트랜지스터 Qp13과 n채널강화형 전계효과트랜지스터 Qn14/Qn15는 외부전압 Vext와 접지레벨 사이의 전위차에 대한 비례배분에 따라 기준전압 Vref'를 결정하고, 기준전압레벨 Vref는 이들 전계효과트랜지스터 Qp13/Qn14/Qn15의 채널저항을 변화시키거나 기준전압 Vref를 변화시킴으로써, 쉽게 최적화된다. 강압전압 Vint'는 또는 쉽게 단속할 수 있다. 그 결과, 전류미러증폭기(20)은 최적의 상태에서 작동된다.
레벨시프터(22/23)은 직접적으로 외부전압 Vext를 증배시키며, 이에 의해, 기준전압발생기(21)와 레벨시프터(22) 사이에 구동회로를 설치할 필요가 없다. 이 때문에, 회로구성이 종래의 전원발생기의 그것에 비하여 단순하고, 이에 따라, 종래의 그것보다 반도체의 칩의 실제면적이 작아진다.
제 2실시예
도 4는 본 발명에 따른 다른 정전압발생기의 실시예를 나타낸다. 제 2실시예의 정전압발생기는 레벨시프터(33)의 회로배치를 제외하고 제 1실시예와 동일한다. 이 때문에, 동일회로 및 동일회로소자를 나타내는 회로 및 회로소저에 대해서는 상세한 설명없이 동일한 참조번호를 사용한다. 레벨시프터(33)는 외부전원공급선 VEXT와 접지선 GND 사이에 연결된 p채널강화형 전계효과트랜지스터 Qp31과 n채널강화형 전계효과트랜지스터 Qn31/Qn32의 직렬조합을 포함한다. p채널강화형 전계효과트랜지스터 Qp31의 게이트전극은 그 드레인단자에 연결되고, n채널강화형 전계효과트랜지스터 Qn31은 강압전원공급선 VINT에 연결된다. 정전원공급선 VCNT는 n채널강화형 전계효과트랜지스터 Qn32의 게이트전극에 연결된다. 따라서, 레벨시프터(22/33)은 각각 정전류원 Qn15/Qn32를 가진다.
제 2실시예를 기동시키는 정전압발생기는 제 1실시예와 동일하게 작동한다. 하지만, 단자 N16에서 전류는 제 1실시예의 그것과 다르다. 제 1실시예에서는, 강압전압 Vint가 증가할 때, n채널강화형 전계효과트랜지스터 Qn16는 그를 통과하는 전류의 양을 증가시켜, n채널강화형 전계효과트랜지스터 Qn14/Qn16이 근원전압레벨(Source Voltage Levels)을 상승시키도록 한다. 위상보상축전기 25a는 단자 N16에서 전위를 상승시켜, n채널강화형 전계효과트랜지스터 Qn14의 소오스 및 드레인전압을 동위상(In-Phase)이 되도록 한다.
한편, n채널강화형 전계효과트랜지스터 Qn14/Qn31은 n채널강화형 전계효과트랜지스터 Qn15에 공통적으로 연결되지 않지만, n채널강화형 전계효과트랜지스터 Qn15/Qn32에 각각 연결되어 있다. 이 때문에, 레벨시프터(22)의 출력단자 N16에서 n채널강화형 전계효과트랜지스터 Qn14/Qn31는 저주파수영역에서 정전압으로 조절된다. 비록, p채널강화형 전계효과트랜지스터 Qp13가 기준선 VREF에 대한 기준전압 Vref와 출력단자 N16에서 기준전압 Vref' 사이에서 90도의 위상차를 가지는 것이 설명되었지만, 저주파수영역에서 이득은 매우 작아지고, 그 영향은 무시할 수 있다. 하지만, 고주파수영역에서 이득이 증가하고, 위상차의 영향은 결코 무시할 수 없다. 90도의 위상지연은 고주파수영역에서 위상을 회복시킨다.
도 5는 이득 G2과 피드백루프 FB의 위상차 P2 및 주파수에 의한 기준전압 Vref'와 강압전압 Vint 사이의 이득 G3와 위상차 P3를 설명한다. 이득 G3는 저주파수영역에서 매우 작고, 이득 G2와 위상차 P2에 대한 영향은 무시할 수 있다. 하지만, 이득 G3는 1MHZ영역에서 무시할 수 없으며, 피드백루프 FB의 위상지연은 회복된다. 그 결과, 위상여유는 85도까지 개선된다.
제 3실시예
도 6은 본 발명의 정전압발생기의 또 다른 실시예를 나타낸다. 제 3실시예를 기동시키는 정전압발생기는 레벨시프터(41/42)를 제외하고는 제 2실시예와 동일하다. 이 때문에, 제 2실시예와 동일회로 및 동일회로소자에 대해서는 상세한 설명없이 동일 참조번호를 사용한다.
레벨시프터(22/23)과 동일하게, 레벨시프터(41)은 직렬연결된 p채널강화형 전계효과트랜지스터 Qn13, n채널강화형 전계효과트랜지스터 Qn14 및 n채널강화형 전계효과트랜지스터 Qn15를 포함하며, 레벨시프터(42)는 직렬의 p채널강화형 전계효과트랜지스터 Qp31, n채널강화형 전계효과트랜지스터 Qn31 및 n채널강화형 전계효과트랜지스터 Qn32를 포함한다. 하지만, 입력단자 N11과 입력단자 N10은 각각 직렬의 p채널강화형 전계효과트랜지스터 Qp14의 소오스단자와 n채널강화형 전계효과트랜지스터 Qn31의 소오스단자에 연결되어 있다.
기준전압 Vref'와 강압전압 Vint'는 기준전압 Vref와 강압전압 Vint'에 동위상이다. 이 때문에, 기준전압 Vref'와 강압전압 Vint'는 입력단자 N11과 다른 입력단자 N10에 각각 공급된다.
레벨시프터(41/42)와 전류미러증폭기(20) 사이의 접속은 기준전압 Vref'와 강압전압 Vint'를 제 2실시예의 그것보다 낮게 만든다. 전류미러증폭기(20)의 최적의 작동레벨은 제 2실시예의 그것보다 낮으며, 레벨시프터(41/42)는 적절하다.
제 4실시예
도 7은 본 발명의 또 다른 실시예를 나타낸다. 제 4실시예를 기동시키는 정전압발생기는 레벨시프터(51/52)를 제외하고 제 1실시예와 동일하다. 이 때문에, 제 1실시예와 동일회로 및 동일회로소자에 대해서는 동일 참조번호를 사용한다.
레벨시프터(51/52)에서는, p채널강화형 전계효과트랜지스터 Qp13/Qp15가 레지스터 R50/R51로 대체되어 있고, 레지스터 R50/R51은 직렬의 n채널강화형 전계효과트랜지스터 Qn14/Qn15 및 n채널강화형 전계효과트랜지스터 Qn16에 각각 연결된다.
기준전압 Vref'와 강압전압 Vint'는 저항 R50/R51의 저항값을 변화시킴으로써 최적하되고, 디자이너(Designer)는 n채널강화형 전계효과트랜지스터 Qn14/Qn16의 트랜지스터 크기를 변화시키지 아니한다.
이상에서 볼 수 있는 바와 같이, 레벨시프터의 회로소자의 저항은 기준전압레벨 Vref' 및 강압전압 Vint'을 전원공급선들 사이의 전위차에 대한 비례배분을 통해서 결정하고, 기준전압 Vref'와 강압전압 Vint'는 전류미러증폭기를 위해 쉽게 최적화된다. 게다가, 레벨시프터는 집적적으로 외부전압 Vext를 증배시키며, 이에 의해 기준 전압발생기와 레벨시프터 사이에 구동회로를 설치할 필요가 없다. 이 때문에, 회로구성은 종래의 전원발생기의 그것에 비하여 단순화되고, 따라서, 반도체칩의 실제면적도 종래의 그것에 비하여 줄어들게 된다.
비록 본 발명의 특별한 실시예가 기술되어 있지만, 본 발명의 사상과 분야로부터 상이한 다양한 변형 및 개선이 이루어질 수 있음은 통상의 지식인에게 명확하다.
예를 들어, 본 발명에 따른 정전압발생기는 어떤 종류의 집적회로장치에도 적용할 수 있다.
저항 R50/R51은 각각 직렬의 다이오드나 다이오드결합 트랜지스터로 대체될 수 있다. p채널강화형 전계효과트랜지스터 Qp13/Qp14도 또한, 직렬의 다이오드 또는 다이오드결합 트랜지스터로 대체될 수 있다. 본 실시예에서, 다이오드 또는 다이오드결합 트랜지스터를 추가시키거나 직렬조합으로부터 삭제시키면, 단자 N16/N17에서 전위레벨을 변화시킬 수 있다.
저항 R50/R51 또는 직렬의 다이오드/다이오드결합 트랜지스터는 제 2실시예 및 제 3실시예에서 사용가능하다.
마지막으로, 기준전압 Vref는 음전기(Negative)일 수 있다. 이 경우, n채널강화형 전계효과트랜지스터 Qn14/Qn16은 p채널강화형 전계효과트랜지스터와 대체될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 단순하고 최적의 상태에서 작동할 수 있는 정전압발생기가 제공된다.
Claims (19)
- 기준전압(Vref)을 발생시키는 기준전압발생기(21);제 1입력단자(N10), 및 제 2입력단자(N11)와 출력단자(N12)를 가지고, 상기 제 1입력단자(N10)와 상기 제 2입력단자(N11) 사이의 전위차에 대응하여, 상기 출력단자에서 상기 전위차의 크기를 나타내는 조정신호(CTL1)를 발생하는 전류미러증폭기(20);제 1전압선(VINT)과 상기 제 2전압선(VEXT) 사이에 연결되어 상기 제 2전압(Vext)를 조절하고, 상기 조정신호(CTR1)에 대응하여 상기 전압선(VINT)에 공급되는 전류의 양을 변화시킴으로써, 상기 제 1전압선을 상기 제 1전압(Vint)을 유지시키는 가변전류원(24);상기 기준전압발생기와 상기 제 1입력단자 사이에 개재되어, 제 1전위레벨(Vref)를 상기 제 1입력단자에 공급하는 제 1레벨시프터(21; 41; 51); 및상기 제 1전압선과 상기 제 2입력단자 사이에 개재되어, 상기 전위레벨을 상기 제 2입력단자에 공급하는 제 2레벨시프터를 가지고; 제 1전압보다 높은 제 2전압(Vext)으로부터 제 1전압(Vint)을 발생시키는 정전압발생기에 있어서,상기 제 1레벨시프터(22, 41, 51)는 상기 제 2전압선(VEXT)과 제 1단자(N16) 사이에 연결된 제 1강압소자(Qp13; R15)의 직렬조합; 상기 제 1전압과 상기 제 2전압 사이에 연결되어 상기 제 1전압과 상기 제 2전압과의 제 3의 전압차를 가지는 제 1정전류원(Qn15); 및 상기 제 1단자(N16)과 상기 제 2단자(N15) 사이에 연결된 제 1저항소자(Qn14)를 구비하고, 상기 기준전압(Vref)에 대응하여 상기 제 1전위레벨(Vref')를 결정하며;상기 제 2레벨시프터(23, 33, 42, 52)는 상기 제 2전압선(VEXT)과 제 3단자(N17) 사이에 연결된 제 2강압소자의 직렬조합 및 상기 제 3단자(N17)과 상기 제 3전원공급선(GND) 사이에 전기적으로 연결된 제 3저항소자(Qn16; Qn31)을 구비하고, 상기 제 1전압(Vint)에 대응하여 상기 제 2전위레벨(Vint')을 결정하는 것을 특징으로 하는 정전압발생기.
- 제 1항에 있어서,상기 제 2저항소자(Qn16)는 일단이 상기 제 3단자(N17)에 연결되고, 타단은 상기 제 2단자(N15)에 연결되어 있는 것을 특징으로 하는 정전압발생기.
- 제 2항에 있어서,상기 제 1전위레벨과 상기 제 2전위레벨은 상기 제 1단자(N16)과 상기 제 3단자(N17)로부터 상기 제 1입력단자(N10)과 상기 제 2입력단자(N11)에 각각 공급되는 것을 특징으로 하는 정전압발생기.
- 제 2항에 있어서,전계효과트랜지스터(Qn14/ Qn16)은 각각 상기 제 1저항소자 및 상기 제 2저항소자의 역할을 하는 것을 특징으로 하는 정전압발생기.
- 제 4항에 있어서,상기 제 2전압선(VEXT) 및 상기 제 3전압선(GND)은 양전압과 접지전압을 상기 제 1레벨시프터(22; 41; 51) 및 상기 제 2레벨시프터(23, 33, 42, 52)에 전달하고, 상기 전계효과트랜지스터(Qn14/ Qn16)은 n채널 강화모드에서 작동하는 것을 특징으로 하는 정전압발생기.
- 제 2항에 있어서,상기 제 2저항소자(Qn31)은 일단이 상기 제 3단자(N17)에 연결되고 타단이 상기 정전류원(Qn32)를 통해 상기 제 3전원공급선(GND)에 연결되어 있는 것을 특징으로 하는 정전압발생기.
- 제 6항에 있어서,상기 재 2전위레벨(Vref')과 상기 제 2전위레벨(Vint')은 상기 제 2단자(N15) 및 상기 제 2저항소자(Qn31)와 상기 제 2정전류원(Qn32) 사이의 제 4단자로부터 상기 제 2입력단자(N11) 및 상기 제 1입력단자(N10)에 각각 공급되는 것을 특징으로 하는 정전압발생기.
- 제 6항에 있어서,전계효과트랜지스터(Qn14/Qn31)은 각각 상기 제 1저항소자 및 상기 제 2저항소자의 역할을 하는 것을 특징으로 하는 정전압발생기.
- 제 8항에 있어서,상기 제 2전압선(VEXT)과 상기 제 3전압선(GND)은 정전압과 접지전압을 상기 제 1레벨시프터(41) 및 상기 제 2레벨시프터(42)에 전달하고, 상기 전계효과트랜지스터는 n채널강화모드에서 작동하는 것을 특징으로 하는 정전압발생기.
- 제 1항에 있어서,전계효과트랜지스터(Qp13; Qp14/Qp31)는 각각 상기 제 1강압소자 및 상기 제 2강압소자로서의 역할을 하는 것을 특징으로 하는 정전압발생기.
- 제 10항에 있어서,상기 제 2전압선(VEXT)와 상기 제 3전압선(GND)은 양전압과 접지전압을 상기 제 1레벨시프터(22/41) 및 상기 제 2레벨시프터(23/ 33/ 42)에 전달하고, 상기 전계효과트랜지스터는 p채널강화모드에서 작동하는 것을 특징으로 하는 정전압발생기.
- 제 1항에 있어서,레지스터(R50/R51)은 각각 상기 제 1강압소자 및 상기 제 2강압소자의 역할을 하는 것을 특징으로 하는 정전압발생기.
- 제 1항에 있어서,상기 제 1 및 제 2전위레벨(Vref'/Vint')로부터의 위상지연을 감소시키는 제 1위상보상회로(25a/25b)를 더 포함하는 것을 특징으로 하는 정전압발생기.
- 제 13항에 있어서,상기 제 1위상보상회로는 상기 기준전압(Vref)와 상기 제 1전위레벨(Vref') 사이의 상기 위상지연을 감소시키는 제 1축전기(25a) 및 상기 제 1전압(Vint)과 상기 제 2전위레벨(Vint') 사이의 상기 위상지연을 감소시키는 제 2축전기(25b)를 포함하는 것을 특징으로 하는 정전압발생기.
- 제 14항에 있어서,상기 제 1축전기와 상기 제 2축전기는 상기 제 1전압선(VINT)과 상기 제 1입력단자(N10) 사이, 및 상기 기준전압발생기(21) 및 상기 제 2입력단자(N11) 사이에 각각 연결되어 있고, 상기 제 1단자(N16)와 상기 제 3단자(N17)는 상기 제 1입력단자(N10)와 상기 제 2입력단자(N11)에 각각 연결되어 있는 것을 특징으로 하는 정전압발생기.
- 제 14항에 있어서,상기 제 1축전기(25a) 및 상기 제 2축전기(25b)는 상기 제 1전압선(Vint)와 상기 제 1입력단자(N10) 사이, 및 상기 기준전압발생기(21) 및 상기 제 2입력단자(N11) 사이에 각각 연결되어 있고, 상기 제 2입력단자(N11) 및 상기 제 1입력단자(N10)는 각각 상기 제 2단자(N15) 및 상기 제 2저항소자(Qn31)과 상기 제 3전압선(GND) 사이에 연결된 상기 제 2정전류원(Qn32)에 연결되어 있는 것을 특징으로 하는 정전압발생기.
- 제 13항에 있어서,상기 제 1전압선(VINT)와 상기 제 3전압선(GND)사이에 연결되어, 상기 전류미러증폭기(20), 상기 가변전류원(24) 및 상기 제 2레벨시프터(23; 33; 42; 52)를 가지는 피드백루프의 발진을 방지하는 제 2위상보상회로르 더 포함하는 것을 특징으로 하는 정전압발생기.
- 제 17항에 있어서,상기 제 1위상보상회로는 상기 기준전압(Vref)와 상기 제 1전위레벨(Vref') 사이의 상기 위상지연을 감소시키는 제 1축전기(25a); 및 상기 제 1전압(Vint)과 상기 제 2전위레벨(Vint') 사이의 상기 전위지연을 감소시키는 제 2축전기(25b)를 포함하며;상기 제 2위상보상회로(25c)는 제 1저항소자(25d)의 직렬조합과 상기 제 1전압선과 상기 제 3전압선 사이에 연결된 제 3축전기(25e)를 포함하는 것을 특징으로 하는 정전압발생기.
- 제 17항에 있어서,상기 제 1전압(Vint)은 반도체디램장치의 내부회로(27)에 공급되는 것을 특징으로 하는 정전압발생기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09210852A JP3087838B2 (ja) | 1997-08-05 | 1997-08-05 | 定電圧発生回路 |
| JP9-210852 | 1997-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990023388A true KR19990023388A (ko) | 1999-03-25 |
| KR100301629B1 KR100301629B1 (ko) | 2001-11-30 |
Family
ID=16596180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980031916A Expired - Fee Related KR100301629B1 (ko) | 1997-08-05 | 1998-08-05 | 레벨시프터에의해최적화된전류미러증폭기를가지는정전압발생기 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5990671A (ko) |
| JP (1) | JP3087838B2 (ko) |
| KR (1) | KR100301629B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414319B1 (ko) * | 2000-07-18 | 2004-01-07 | 미쓰비시덴키 가부시키가이샤 | 내부 전압 발생 회로 |
| KR20230094210A (ko) | 2021-12-20 | 2023-06-28 | 주식회사 현대케피코 | 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3561158B2 (ja) * | 1998-09-21 | 2004-09-02 | 松下電器産業株式会社 | 内部降圧電源回路 |
| JP3423957B2 (ja) * | 1999-11-25 | 2003-07-07 | Ｎｅｃエレクトロニクス株式会社 | 降圧回路 |
| DE10050561B4 (de) * | 2000-10-12 | 2005-04-28 | Dialog Semiconductor Gmbh | Integrierte Schaltung mit Schaltungsteilen mit unterschiedlicher Versorgungsspannung |
| JP4623248B2 (ja) * | 2000-11-28 | 2011-02-02 | ミツミ電機株式会社 | シリーズレギュレータ用ｉｃ |
| JP4656747B2 (ja) * | 2001-03-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7095273B2 (en) * | 2001-04-05 | 2006-08-22 | Fujitsu Limited | Voltage generator circuit and method for controlling thereof |
| FR2838840B1 (fr) * | 2002-04-23 | 2005-04-01 | St Microelectronics Sa | Comparateur de tension d'alimentation |
| FR2853475B1 (fr) * | 2003-04-01 | 2005-07-08 | Atmel Nantes Sa | Circuit integre delivrant des niveaux logiques a une tension independante de la tension d'alimentation, sans regulateur associe pour la partie puissance, et module de communication correspondant |
| JP4800781B2 (ja) | 2006-01-31 | 2011-10-26 | セイコーインスツル株式会社 | 電圧レベルシフト回路、および半導体集積回路 |
| JP4942017B2 (ja) * | 2006-03-31 | 2012-05-30 | 学校法人早稲田大学 | 半導体装置 |
| US7633349B2 (en) * | 2007-04-04 | 2009-12-15 | Altera Corporation | Phase frequency detectors generating minimum pulse widths |
| JP5128400B2 (ja) * | 2008-07-18 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 電流駆動回路 |
| KR20100079126A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 반도체 디바이스의 특성 측정 장치 및 방법 |
| JP5857680B2 (ja) | 2011-11-28 | 2016-02-10 | 株式会社デンソー | 位相補償回路および半導体集積回路 |
| JP5997620B2 (ja) * | 2013-01-28 | 2016-09-28 | 株式会社東芝 | レギュレータ |
| US9851740B2 (en) * | 2016-04-08 | 2017-12-26 | Qualcomm Incorporated | Systems and methods to provide reference voltage or current |
| CN107179797B (zh) * | 2017-05-27 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 线性稳压器 |
| CN107330409B (zh) * | 2017-07-03 | 2019-12-31 | 京东方科技集团股份有限公司 | 一种电流放大电路、指纹检测装置及其控制方法 |
| EP3951551B1 (en) * | 2020-08-07 | 2023-02-22 | Scalinx | Voltage regulator and method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US4103219A (en) * | 1976-10-05 | 1978-07-25 | Rca Corporation | Shunt voltage regulator |
| US4088941A (en) * | 1976-10-05 | 1978-05-09 | Rca Corporation | Voltage reference circuits |
| US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
| US5373226A (en) * | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
| JP2837080B2 (ja) * | 1993-11-16 | 1998-12-14 | シャープ株式会社 | 乗算回路 |
| JP3239581B2 (ja) * | 1994-01-26 | 2001-12-17 | 富士通株式会社 | 半導体集積回路の製造方法及び半導体集積回路 |
| US5684394A (en) * | 1994-06-28 | 1997-11-04 | Texas Instruments Incorporated | Beta helper for voltage and current reference circuits |
| US5900773A (en) * | 1997-04-22 | 1999-05-04 | Microchip Technology Incorporated | Precision bandgap reference circuit |
| US5825168A (en) * | 1997-06-13 | 1998-10-20 | Vtc, Inc. | High performance maximum and minimum circuit |
-
1997
- 1997-08-05 JP JP09210852A patent/JP3087838B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-05 US US09/129,408 patent/US5990671A/en not_active Expired - Fee Related
- 1998-08-05 KR KR1019980031916A patent/KR100301629B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414319B1 (ko) * | 2000-07-18 | 2004-01-07 | 미쓰비시덴키 가부시키가이샤 | 내부 전압 발생 회로 |
| KR20230094210A (ko) | 2021-12-20 | 2023-06-28 | 주식회사 현대케피코 | 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3087838B2 (ja) | 2000-09-11 |
| JPH1153039A (ja) | 1999-02-26 |
| KR100301629B1 (ko) | 2001-11-30 |
| US5990671A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301629B1 (ko) | 레벨시프터에의해최적화된전류미러증폭기를가지는정전압발생기 | |
| US10503189B1 (en) | Voltage regulator and dynamic bleeder current circuit | |
| US6194887B1 (en) | Internal voltage generator | |
| US5861771A (en) | Regulator circuit and semiconductor integrated circuit device having the same | |
| JP3418175B2 (ja) | 内部ｃｍｏｓ基準発生器および電圧調整器 | |
| US6700363B2 (en) | Reference voltage generator | |
| KR100818105B1 (ko) | 내부 전압 발생 회로 | |
| US20050280463A1 (en) | Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage | |
| KR100336751B1 (ko) | 전압 조정회로 | |
| JP2012003678A (ja) | レギュレータ回路 | |
| US6104179A (en) | Low-power consumption noise-free voltage regulator | |
| US6163206A (en) | Semiconductor integrated circuit device having recovery accelerator for changing bias circuit from standby mode without malfunction | |
| KR20010057487A (ko) | 이중 내부전압 발생장치 | |
| US6437638B1 (en) | Linear two quadrant voltage regulator | |
| US7057446B2 (en) | Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level | |
| KR100401392B1 (ko) | 전압조절회로및그방법,조절된전압조절회로및메모리회로 | |
| US6124754A (en) | Temperature compensated current and voltage reference circuit | |
| US6157178A (en) | Voltage conversion/regulator circuit and method | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| US7626448B2 (en) | Internal voltage generator | |
| US8305135B2 (en) | Semiconductor device | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| JP3507706B2 (ja) | 半導体装置 | |
| JP2853469B2 (ja) | 半導体集積装置 | |
| KR100902121B1 (ko) | 내부전원 생성장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980805 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19980805 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20000728 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20010330 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20010626 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20010627 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |