[go: up one dir, main page]

KR102772154B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR102772154B1
KR102772154B1 KR1020237011676A KR20237011676A KR102772154B1 KR 102772154 B1 KR102772154 B1 KR 102772154B1 KR 1020237011676 A KR1020237011676 A KR 1020237011676A KR 20237011676 A KR20237011676 A KR 20237011676A KR 102772154 B1 KR102772154 B1 KR 102772154B1
Authority
KR
South Korea
Prior art keywords
film
region
substrate
insulating film
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020237011676A
Other languages
English (en)
Other versions
KR20230062625A (ko
Inventor
제유안 니
유미코 가와노
슈지 아즈모
다이키 가토
신이치 이케
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230062625A publication Critical patent/KR20230062625A/ko
Application granted granted Critical
Publication of KR102772154B1 publication Critical patent/KR102772154B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

성막 방법은, 하기 (A) 내지 (C)를 포함한다. (A) 절연막이 노출되는 제1 영역과, 금속막이 노출되는 제2 영역을 표면에 갖는 기판을 준비한다. (B) 상기 기판의 상기 표면에 대하여 자기 조직화 단분자막의 원료인 니트로기를 헤드부기에 포함하는 유기 화합물을 공급하여, 상기 제1 영역 및 상기 제2 영역 중에서, 상기 제2 영역에 선택적으로 상기 유기 화합물을 흡착시켜, 상기 자기 조직화 단분자막을 형성한다. (C) 상기 기판의 상기 표면에 대하여 제2 절연막의 원료인 원료 가스를 공급하여, 상기 자기 조직화 단분자막을 사용해서 상기 제2 영역에서의 상기 제2 절연막의 형성을 저해하면서, 상기 제1 영역에 상기 제2 절연막을 형성한다.

Description

성막 방법 및 성막 장치
본 개시는, 성막 방법 및 성막 장치에 관한 것이다.
특허문헌 1에는, 금속 아일랜드 상에 자기 조직화 단분자막(Self-Assembled Monolayer: SAM)을 형성하는 것과, SAM의 원료인 유기 화합물의 헤드부기의 일례로서 니트로기를 사용하는 것이 기재되어 있다. 특허문헌 2, 3에도 마찬가지의 내용이 기재되어 있다.
미국 특허 출원 공개 제2006/0213425호 명세서 미국 특허 출원 공개 제2019/0322812호 명세서 미국 특허 출원 공개 제2010/0021851호 명세서
본 개시의 일 양태는, 금속막과 절연막 중에서 금속막에 선택적으로 SAM을 형성하는 기술을 제공한다.
본 개시의 일 양태의 성막 방법은, 하기 (A) 내지 (C)를 포함한다. (A) 절연막이 노출되는 제1 영역과, 금속막이 노출되는 제2 영역을 표면에 갖는 기판을 준비한다. (B) 상기 기판의 상기 표면에 대하여 자기 조직화 단분자막의 원료인 니트로기를 헤드부기에 포함하는 유기 화합물을 공급하여, 상기 제1 영역 및 상기 제2 영역 중에서, 상기 제2 영역에 선택적으로 상기 유기 화합물을 흡착시켜, 상기 자기 조직화 단분자막을 형성한다. (C) 상기 기판의 상기 표면에 대하여 제2 절연막의 원료인 원료 가스를 공급하여, 상기 자기 조직화 단분자막을 사용해서 상기 제2 영역에서의 상기 제2 절연막의 형성을 저해하면서, 상기 제1 영역에 상기 제2 절연막을 형성한다.
본 개시의 일 양태에 의하면, 금속막과 절연막 중에서 금속막에 선택적으로 SAM을 형성할 수 있다.
도 1은 일 실시 형태에 관한 성막 방법을 나타내는 흐름도이다.
도 2a는 일 실시 형태에 관한 기판의 스텝 S1을 도시하는 도면이다.
도 2b는 일 실시 형태에 관한 기판의 스텝 S2를 도시하는 도면이다.
도 2c는 일 실시 형태에 관한 기판의 스텝 S3을 도시하는 도면이다.
도 3a는 제1 변형예에 관한 기판의 스텝 S1을 도시하는 도면이다.
도 3b는 제1 변형예에 관한 기판의 스텝 S2를 도시하는 도면이다.
도 3c는 제1 변형예에 관한 기판의 스텝 S3을 도시하는 도면이다.
도 4a는 제2 변형예에 관한 기판의 스텝 S1을 도시하는 도면이다.
도 4b는 제2 변형예에 관한 기판의 스텝 S2를 도시하는 도면이다.
도 4c는 제2 변형예에 관한 기판의 스텝 S3을 도시하는 도면이다.
도 5는 일 실시 형태에 관한 성막 장치를 도시하는 평면도이다.
도 6은 도 5의 제1 처리부의 일례를 도시하는 단면도이다.
도 7은 실험예 1에서 얻어진 Cu 기판의 표면 상태를 XPS로 측정한 결과를 도시하는 도면이다.
도 8은 실험예 2에서 얻어진 Cu 기판의 표면 상태를 XPS로 측정한 결과를 도시하는 도면이다.
도 9는 실험예 3에서 얻어진 Cu 기판의 표면 상태를 XPS로 측정한 결과를 도시하는 도면이다.
도 10은 실험예 4에서 얻어진 각종 기판의 표면 상태를 XPS로 측정한 결과를 도시하는 도면이다.
도 11은 도 10의 Cu 기판과 SiO막의 결과를 비교해서 도시하는 도면이다.
도 12는 도 10의 Co막과 SiO막의 결과를 비교해서 도시하는 도면이다.
도 13은 도 10의 Ru막과 SiO막의 결과를 비교해서 도시하는 도면이다.
도 14는 도 10의 W막과 SiO막의 결과를 비교해서 도시하는 도면이다.
도 15는 도 10의 TiN막과 SiO막의 결과를 비교해서 도시하는 도면이다.
이하, 본 개시의 실시 형태에 대해서 도면을 참조하여 설명한다. 또한, 각 도면에 있어서 동일하거나 또는 대응하는 구성에는 동일한 부호를 부여하고, 설명을 생략하는 경우가 있다.
우선, 도 1 및 도 2a 내지 도 2c를 참조하여, 본 실시 형태에 관한 성막 방법에 대해서 설명한다. 성막 방법은, 예를 들어 도 1에 도시하는 스텝 S1 내지 S3을 포함한다. 또한, 성막 방법은, 스텝 S1 내지 S3 이외의 스텝을 포함해도 된다. 또한, 성막 방법은, 스텝 S2 내지 S3을 복수회 반복해서 포함해도 된다.
우선, 도 1의 스텝 S1에서는, 도 2a에 도시하는 바와 같이, 기판(1)을 준비한다. 기판(1)을 준비하는 것은, 예를 들어 도 5에 도시하는 성막 장치(100)에 캐리어(C)를 반입하는 것을 포함한다. 캐리어(C)는, 복수의 기판(1)을 수용한다.
기판(1)은, 실리콘 웨이퍼 또는 화합물 반도체 웨이퍼 등의 하지 기판(10)을 갖는다. 화합물 반도체 웨이퍼는, 특별히 한정되지 않지만, 예를 들어 GaAs 웨이퍼, SiC 웨이퍼, GaN 웨이퍼, 또는 InP 웨이퍼이다.
기판(1)은, 하지 기판(10) 상에 형성되는 절연막(11)을 갖는다. 절연막(11)과 하지 기판(10) 사이에 도전막 등이 형성되어도 된다. 절연막(11)은, 예를 들어 층간 절연막이다. 층간 절연막은, 바람직하게는 저유전율(Low-k) 막이다.
절연막(11)은, 특별히 한정되지 않지만, 예를 들어 SiO막, SiN막, SiOC막, SiON막, 또는 SiOCN막이다. 여기서, SiO막이란, 실리콘(Si)과 산소(O)를 포함하는 막이라는 의미이다. SiO막에서의 Si와 O의 원자비는 1:1에 한정되지는 않는다. SiN막, SiOC막, SiON막 및 SiOCN막에 대해서도 마찬가지이다. 절연막(11)은, 기판(1)의 표면(1a)에 오목부를 갖는다. 오목부는, 트렌치, 콘택트 홀 또는 비아 홀이다.
기판(1)은, 오목부의 내부에 충전되는 금속막(12)을 갖는다. 금속막(12)은 특별히 한정되지 않지만, 예를 들어 Cu막, Co막, Ru막, 또는 W막이다.
기판(1)은, 오목부를 따라 형성되는 배리어막(13)을 더 갖는다. 배리어막(13)은, 금속막(12)으로부터 절연막(11)으로의 금속 확산을 억제한다. 배리어막(13)은, 특별히 한정되지 않지만, 예를 들어 TaN막, 또는 TiN막이다. 여기서, TaN막이란, 탄탈(Ta)과 질소(N)를 포함하는 막이라는 의미이다. TaN막에서의 Ta와 N의 원자비는 1:1에 한정되지는 않는다. TiN막에 대해서도 마찬가지이다.
표 1에, 절연막(11)과, 금속막(12)과, 배리어막(13)의 구체예를 정리해서 나타낸다.
Figure 112023038280965-pct00001
또한, 절연막(11)과, 금속막(12)과, 배리어막(13)의 조합은, 특별히 한정되지 않는다.
도 2a에 도시하는 바와 같이, 기판(1)은, 그 표면(1a)에, 절연막(11)이 노출되는 제1 영역(A1)과, 금속막(12)이 노출되는 제2 영역(A2)을 갖는다. 또한, 기판(1)은, 그 표면(1a)에, 배리어막(13)이 노출되는 제3 영역(A3)을 또한 가져도 된다. 제3 영역(A3)은, 제1 영역(A1)과 제2 영역(A2) 사이에 형성된다. 또한, 기판(1)의 구조는, 후술하는 바와 같이, 도 2a에 도시하는 구조에 한정되지는 않는다.
기판(1)은, 도 1의 스텝 S2에 제공되기 전에, 자연 산화막을 제거하는 스텝에 제공되어도 된다. 자연 산화막은, 금속막(12)의 표면에 형성된다. 자연 산화막의 제거는, 예를 들어 기판(1)의 표면(1a)에 대하여 수소(H2) 가스를 공급하는 것을 포함한다. 수소 가스는, 자연 산화막을 환원하여 제거한다. 수소 가스는, 화학 반응을 촉진하기 위해서, 고온으로 가열되어도 된다. 또한, 수소 가스는, 화학 반응을 촉진하기 위해서, 플라스마화되어도 된다.
자연 산화막의 제거는, 기판(1)의 표면(1a)에 대하여 드라이 처리에 한정되지는 않고, 웨트 처리이어도 된다. 예를 들어, 자연 산화막의 제거는, 기판(1)의 표면(1a)에 대하여 시트르산(C(OH)(CH2COOH)2COOH) 등의 용액을 공급해도 된다. 그 후, 기판(1)은, 순수 등으로 세정되어 건조된다.
이어서, 도 1의 스텝 S2에서는, 도 2b에 도시하는 바와 같이, 기판(1)의 표면(1a)에 대하여 SAM(17)의 원료인 니트로기를 헤드부기에 포함하는 유기 화합물을 공급한다. 니트로기는, 절연막(11)에 비해서 금속막(12)에 화학 흡착되기 쉽다. 그 때문에, 제1 영역(A1) 및 제2 영역(A2) 중에서, 제2 영역(A2)에 선택적으로 유기 화합물을 화학 흡착시킬 수 있어, SAM(17)을 형성할 수 있다.
니트로기는, 절연막(11)에 비해서 배리어막(13)에도 화학 흡착되기 쉽다. 그 때문에, 도 2b에 도시하는 바와 같이, 제1 영역(A1), 제2 영역(A2) 및 제3 영역(A3) 중에서, 제2 영역(A2) 및 제3 영역(A3)에 선택적으로 유기 화합물을 화학 흡착시킬 수 있어, SAM(17)을 형성할 수 있다. 이와 같이, 니트로기를 헤드부기에 포함하는 유기 화합물은, 복수의 영역(예를 들어 제2 영역(A2) 및 제3 영역(A3))에 걸쳐서 SAM(17)을 형성할 수 있다.
니트로기를 헤드부기에 포함하는 유기 화합물은, 화학식 「R-NO2」로 표현된다. R은, 예를 들어 탄화수소기, 또는 탄화수소기의 수소의 적어도 일부를 할로겐 원소로 치환한 것이다. 할로겐은, 불소, 염소, 브롬, 또는 요오드 등을 포함한다. 그러한 유기 화합물의 구체예로서, CF3(CF2)5CH2CH2NO2를 들 수 있다.
상기 유기 화합물은, 기체의 상태로 기판(1)의 표면(1a)에 대하여 공급되어도 되고, 액체의 상태로 기판(1)의 표면(1a)에 대하여 공급되어도 된다. 단, 전자는, 후자보다도 치밀한 SAM(17)을 형성할 수 있다. 상세하게는 후술한다.
이어서, 도 1의 스텝 S3에서는, 도 2c에 도시하는 바와 같이, 기판(1)의 표면(1a)에 대하여 제2 절연막(18)의 원료인 원료 가스를 공급하여, SAM(17)을 사용해서 제2 영역(A2)에서의 제2 절연막(18)의 형성을 저해하면서, 제1 영역(A1)에 제2 절연막(18)을 형성한다. 제2 절연막(18)은, 절연막(11) 상에 형성되고, 금속막(12) 상에는 형성되지 않는다.
SAM(17)은, 상기한 바와 같이, 제2 영역(A2)뿐만 아니라, 제3 영역(A3)에도 형성된다. 이 경우, 스텝 S3에서는, SAM(17)을 사용해서 제2 영역(A2) 및 제3 영역(A3)에서의 제2 절연막(18)의 형성을 저해하면서, 제1 영역(A1)에 제2 절연막(18)을 형성한다. 제2 절연막(18)은, 절연막(11) 상에 형성되고, 금속막(12)과 배리어막(13) 상에는 형성되지 않는다. 본 실시 형태에 따르면, 제2 절연막(18)이 배리어막(13) 상에 형성되어버리는 경우에 비해서, 기판(1)의 배선 저항을 저감할 수 있다.
제2 절연막(18)은, CVD(Chemical Vapor Deposition)법, 또는 ALD(Atomoic Layer Deposition)법으로 형성된다. 제2 절연막(18)은, 특별히 한정되지 않지만, 예를 들어 AlO막, SiO막, SiN막, ZrO막, 또는 HfO막 등이다. 여기서, AlO막이란, 알루미늄(Al)과 산소(O)를 포함하는 막이라는 의미이다. AlO막에서의 Al과 O의 원자비는 1:1에 한정되지는 않는다. SiO막, SiN막, ZrO막 및 HfO막에 대해서도 마찬가지이다. 제2 절연막(18)은, 절연막(11)과 동일한 재질의 막이어도 되고, 다른 재질의 막이어도 된다.
AlO막을 ALD법으로 형성하는 경우, TMA(트리메틸알루미늄) 가스 등의 Al 함유 가스와, 수증기(H2O 가스) 등의 산화 가스가, 기판(1)의 표면(1a)에 대하여 교대로 공급된다. 수증기는 소수성의 SAM(17)에 흡착되지 않으므로, AlO는 제1 영역(A1)에 선택적으로 퇴적된다. Al 함유 가스 및 산화 가스 이외에, 수소 가스 등의 개질 가스가 기판(1)에 대하여 공급되어도 된다. 이들 원료 가스는, 화학 반응을 촉진하기 위해서 플라스마화되어도 된다. 또한, 이들 원료 가스는, 화학 반응을 촉진하기 위해서 가열되어도 된다.
HfO막을 ALD법으로 형성하는 경우, 테트라키스디메틸아미드하프늄(TDMAH: Hf[N(CH3)2]4) 가스 등의 Hf 함유 가스와, 수증기(H2O 가스) 등의 산화 가스가, 기판(1)의 표면(1a)에 대하여 교대로 공급된다. 수증기는 소수성의 SAM(17)에 흡착되지 않으므로, HfO는 제1 영역(A1)에 선택적으로 퇴적된다. Hf 함유 가스 및 산화 가스 이외에, 수소 가스 등의 개질 가스가 기판(1)에 대하여 공급되어도 된다. 이들 원료 가스는, 화학 반응을 촉진하기 위해서 플라스마화되어도 된다. 또한, 이들 원료 가스는, 화학 반응을 촉진하기 위해서 가열되어도 된다.
이어서, 도 3a 내지 도 3c를 참조하여, 제1 변형예에 관한 기판(1)의 처리에 대해서 설명한다. 본 변형예의 기판(1)은, 도 3a에 도시하는 바와 같이, 그 표면(1a)에, 라이너막(14)이 노출되는 제4 영역(A4)을 더 갖는다. 제4 영역(A4)은, 제2 영역(A2)과 제3 영역(A3) 사이에 형성된다. 라이너막(14)은, 배리어막(13) 상에 형성되어, 금속막(12)의 형성을 지원한다. 금속막(12)은, 라이너막(14) 상에 형성된다. 라이너막(14)은, 특별히 한정되지 않지만, 예를 들어 Co막, 또는 Ru막이다.
표 2에, 절연막(11)과, 금속막(12)과, 배리어막(13)과, 라이너막(14)의 구체예를 정리해서 나타낸다.
Figure 112023038280965-pct00002
또한, 절연막(11)과, 금속막(12)과, 배리어막(13)과, 라이너막(14)의 조합은, 특별히 한정되지 않는다.
그런데, SAM(17)의 원료인 유기 화합물의 니트로기는, 절연막(11)에 비해서 라이너막(14)에도 화학 흡착되기 쉽다.
그 때문에, 본 변형예의 스텝 S2에서는, 도 3b에 도시하는 바와 같이, 제1 영역(A1), 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4) 중에서, 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4)에 선택적으로 유기 화합물을 화학 흡착시킬 수 있어, SAM(17)을 형성할 수 있다. SAM(17)은, 제1 영역(A1)에는 형성되지 않는다.
또한, 본 변형예의 스텝 S3에서는, 도 3c에 도시하는 바와 같이, SAM(17)을 사용해서 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4)에서의 제2 절연막(18)의 형성을 저해하면서, 제1 영역(A1)에 제2 절연막(18)을 형성한다. 제2 절연막(18)은, 절연막(11) 상에 형성되고, 금속막(12)과 배리어막(13)과 라이너막(14) 상에는 형성되지 않는다. 본 변형예에 의하면, 제2 절연막(18)이 배리어막(13) 및 라이너막(14) 상에 형성되어버리는 경우에 비해서, 기판(1)의 배선 저항을 저감할 수 있다.
이어서, 도 4a 내지 도 4c를 참조하여, 제2 변형예에 관한 기판(1)의 처리에 대해서 설명한다. 본 변형예의 기판(1)은, 도 4a에 도시하는 바와 같이, 금속막(12)이 캡막이다. 절연막(11)의 오목부에는, 금속막(12)과는 다른 금속으로 형성되는 제2 금속막(15)이 매립된다. 제2 금속막(15) 상에 금속막(12)이 형성되어, 금속막(12)은 제2 금속막(15)을 덮는다.
표 3에, 절연막(11)과, 금속막(캡막)(12)과, 배리어막(13)과, 라이너막(14)과, 제2 금속막(15)의 구체예를 정리해서 나타낸다.
Figure 112023038280965-pct00003
또한, 절연막(11)과, 금속막(12)과, 배리어막(13)과, 라이너막(14)과, 제2 금속막(15)의 조합은, 특별히 한정되지 않는다.
본 변형예의 스텝 S2에서는, 도 4b에 도시하는 바와 같이, 제1 영역(A1), 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4) 중에서, 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4)에 선택적으로 유기 화합물을 화학 흡착시킬 수 있어, SAM(17)을 형성할 수 있다. SAM(17)은, 제1 영역(A1)에는 형성되지 않는다.
또한, 본 변형예의 스텝 S3에서는, 도 4c에 도시하는 바와 같이, SAM(17)을 사용해서 제2 영역(A2), 제3 영역(A3) 및 제4 영역(A4)에서의 제2 절연막(18)의 형성을 저해하면서, 제1 영역(A1)에 제2 절연막(18)을 형성한다. 제2 절연막(18)은, 절연막(11) 상에 형성되고, 금속막(12)과 배리어막(13)과 라이너막(14) 상에는 형성되지 않는다. 본 변형예에 의하면, 제2 절연막(18)이 배리어막(13) 및 라이너막(14) 상에 형성되어버리는 경우에 비해서, 기판(1)의 배선 저항을 저감할 수 있다.
이어서, 도 5를 참조하여, 상기 성막 방법을 실시하는 성막 장치(100)에 대해서 설명한다. 도 5에 도시한 바와 같이, 성막 장치(100)는, 제1 처리부(200A)와, 제2 처리부(200B)와, 반송부(400)과, 제어부(500)를 갖는다. 제1 처리부(200A)는, 도 1의 스텝 S2를 실시한다. 제2 처리부(200B)는, 도 1의 스텝 S3을 실시한다. 제1 처리부(200A)와, 제2 처리부(200B)는, 마찬가지의 구조를 갖는다. 따라서, 제1 처리부(200A)만으로 도 1의 스텝 S2 내지 S3 모두를 실시하는 것도 가능하다. 반송부(400)는, 제1 처리부(200A) 및 제2 처리부(200B)에 대하여 기판(1)을 반송한다. 제어부(500)는, 제1 처리부(200A), 제2 처리부(200B) 및 반송부(400)를 제어한다.
반송부(400)는, 제1 반송실(401)과, 제1 반송 기구(402)를 갖는다. 제1 반송실(401)의 내부 분위기는 대기 분위기이다. 제1 반송실(401)의 내부에, 제1 반송 기구(402)가 마련된다. 제1 반송 기구(402)는, 기판(1)을 보유 지지하는 암(403)을 포함하고, 레일(404)을 따라 주행한다. 레일(404)은, 캐리어(C)의 배열 방향으로 연장되어 있다.
또한, 반송부(400)는, 제2 반송실(411)과, 제2 반송 기구(412)를 갖는다. 제2 반송실(411)의 내부 분위기는 진공 분위기이다. 제2 반송실(411)의 내부에, 제2 반송 기구(412)가 마련된다. 제2 반송 기구(412)는, 기판(1)을 보유 지지하는 암(413)을 포함하고, 암(413)은, 연직 방향 및 수평 방향으로 이동 가능하게, 또한 연직축 주위로 회전 가능하게 배치된다. 제2 반송실(411)에는, 다른 게이트 밸브(G)를 통해서 제1 처리부(200A)와 제2 처리부(200B)가 접속된다.
또한, 반송부(400)는, 제1 반송실(401)과 제2 반송실(411) 사이에, 로드 로크실(421)을 갖는다. 로드 로크실(421)의 내부 분위기는, 도시하지 않은 압력 조절 기구에 의해 진공 분위기와 대기 분위기 사이에서 전환된다. 이에 의해, 제2 반송실(411)의 내부를 항상 진공 분위기로 유지할 수 있다. 또한, 제1 반송실(401)로부터 제2 반송실(411)에 가스가 유입되는 것을 억제할 수 있다. 제1 반송실(401)과 로드 로크실(421) 사이 및 제2 반송실(411)과 로드 로크실(421) 사이에는, 게이트 밸브(G)가 마련된다.
제어부(500)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit)(501)와, 메모리 등의 기억 매체(502)를 갖는다. 기억 매체(502)에는, 성막 장치(100)에서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(500)는, 기억 매체(502)에 기억된 프로그램을 CPU(501)에 실행시킴으로써, 성막 장치(100)의 동작을 제어한다. 제어부(500)는, 제1 처리부(200A)와 제2 처리부(200B)와 반송부(400)를 제어하여, 상기 성막 방법을 실시한다.
이어서, 성막 장치(100)의 동작에 대해서 설명한다. 우선, 제1 반송 기구(402)가, 캐리어(C)로부터 기판(1)을 취출하고, 취출한 기판(1)을 로드 로크실(421)에 반송하여, 로드 로크실(421)로부터 퇴출한다. 이어서, 로드 로크실(421)의 내부 분위기가 대기 분위기에서 진공 분위기로 전환된다. 그 후, 제2 반송 기구(412)가, 로드 로크실(421)로부터 기판(1)을 취출하고, 취출한 기판(1)을 제1 처리부(200A)에 반송한다.
이어서, 제1 처리부(200A)가 스텝 S2를 실시한다. 그 후, 제2 반송 기구(412)가, 제1 처리부(200A)로부터 기판(1)을 취출하고, 취출한 기판(1)을 제2 처리부(200B)에 반송한다. 그 동안에, 기판(1)의 주변 분위기를 진공 분위기로 유지할 수 있어, 기판(1)의 산화를 억제할 수 있다.
이어서, 제2 처리부(200B)가 스텝 S3을 실시한다. 그 후, 제2 반송 기구(412)가, 제2 처리부(200B)로부터 기판(1)을 취출하고, 취출한 기판(1)을 로드 로크실(421)에 반송하여, 로드 로크실(421)로부터 퇴출한다. 계속해서, 로드 로크실(421)의 내부 분위기가 진공 분위기에서 대기 분위기로 전환된다. 그 후, 제1 반송 기구(402)가, 로드 로크실(421)로부터 기판(1)을 취출하고, 취출한 기판(1)을 캐리어(C)에 수용한다. 그리고, 기판(1)의 처리가 종료된다.
이어서, 도 6을 참조하여, 제1 처리부(200A)에 대해서 설명한다. 또한, 제2 처리부(200B)는, 제1 처리부(200A)와 마찬가지로 구성되므로, 도시 및 설명을 생략한다.
제1 처리부(200A)는, 대략 원통상의 기밀한 처리 용기(210)를 구비한다. 처리 용기(210)의 저벽 중앙부에는, 배기실(211)이 마련되어 있다. 배기실(211)은, 하방을 향해서 돌출되는 예를 들어 대략 원통상의 형상을 구비한다. 배기실(211)에는, 예를 들어 배기실(211)의 측면에서, 배기 배관(212)이 접속되어 있다.
배기 배관(212)에는, 압력 제어기(271)를 통해서 배기원(272)이 접속되어 있다. 압력 제어기(271)는, 예를 들어 버터플라이 밸브 등의 압력 조정 밸브를 구비한다. 배기 배관(212)은, 배기원(272)에 의해 처리 용기(210) 내를 감압할 수 있도록 구성되어 있다. 압력 제어기(271)와, 배기원(272)으로, 처리 용기(210) 내의 가스를 배출하는 가스 배출 기구(270)가 구성된다.
처리 용기(210)의 측면에는, 반송구(215)가 마련되어 있다. 반송구(215)는, 게이트 밸브(G)에 의해 개폐된다. 처리 용기(210) 내와 제2 반송실(411)(도 5 참조) 사이에서의 기판(1)의 반출입은, 반송구(215)를 통해서 행해진다.
처리 용기(210) 내에는, 기판(1)을 보유 지지하는 보유 지지부인 스테이지(220)가 마련되어 있다. 스테이지(220)는, 기판(1)의 표면(1a)을 위로 향하게 해서, 기판(1)을 수평하게 보유 지지한다. 스테이지(220)는, 평면으로 보아 대략 원 형상으로 형성되어 있고, 지지 부재(221)에 의해 지지되어 있다. 스테이지(220)의 표면에는, 예를 들어 직경이 300mm인 기판(1)을 적재하기 위한 대략 원 형상의 오목부(222)가 형성되어 있다. 오목부(222)는, 기판(1)의 직경보다도 약간 큰 내경을 갖는다. 오목부(222)의 깊이는, 예를 들어 기판(1)의 두께와 대략 동일하게 구성된다. 스테이지(220)는, 예를 들어 질화알루미늄(AlN) 등의 세라믹스 재료에 의해 형성되어 있다. 또한, 스테이지(220)는, 니켈(Ni) 등의 금속 재료에 의해 형성되어 있어도 된다. 또한, 오목부(222) 대신에 스테이지(220)의 표면의 주연부에 기판(1)을 가이드하는 가이드 링을 마련해도 된다.
스테이지(220)에는, 예를 들어 접지된 하부 전극(223)이 매설된다. 하부 전극(223)의 하방에는 가열 기구(224)가 매설된다. 가열 기구(224)는, 제어부(500)(도 5 참조)로부터의 제어 신호에 기초하여 전원부(도시하지 않음)로부터 급전됨으로써, 스테이지(220)에 적재된 기판(1)을 설정 온도로 가열한다. 스테이지(220) 전체가 금속에 의해 구성되어 있는 경우에는, 스테이지(220) 전체가 하부 전극으로서 기능하므로, 하부 전극(223)을 스테이지(220)에 매설하지 않아도 된다. 스테이지(220)에는, 스테이지(220)에 적재된 기판(1)을 보유 지지해서 승강하기 위한 복수개(예를 들어 3개)의 승강 핀(231)이 마련되어 있다. 승강 핀(231)의 재료는, 예를 들어 알루미나(Al2O3) 등의 세라믹스나 석영 등이면 된다. 승강 핀(231)의 하단은, 지지판(232)에 설치되어 있다. 지지판(232)은, 승강 축(233)을 통해서 처리 용기(210)의 외부에 마련된 승강 기구(234)에 접속되어 있다.
승강 기구(234)는, 예를 들어 배기실(211)의 하부에 설치되어 있다. 벨로우즈(235)는, 배기실(211)의 하면에 형성된 승강 축(233)용 개구부(219)와 승강 기구(234) 사이에 마련되어 있다. 지지판(232)의 형상은, 스테이지(220)의 지지 부재(221)와 간섭하지 않고 승강할 수 있는 형상이어도 된다. 승강 핀(231)은, 승강 기구(234)에 의해, 스테이지(220)의 표면의 상방과, 스테이지(220)의 표면의 하방 사이에서 승강 가능하게 구성된다.
처리 용기(210)의 천장벽(217)에는, 절연 부재(218)를 개재해서 가스 공급부(240)가 마련되어 있다. 가스 공급부(240)는, 상부 전극을 이루고 있으며, 하부 전극(223)에 대향하고 있다. 가스 공급부(240)에는, 정합기(251)를 통해서 고주파 전원(252)이 접속되어 있다. 고주파 전원(252)으로부터 상부 전극(가스 공급부(240))에 450kHz 내지 100MHz의 고주파 전력을 공급함으로써, 상부 전극(가스 공급부(240))과 하부 전극(223) 사이에 고주파 전계가 생성되어, 용량 결합 플라스마가 생성된다. 플라스마를 생성하는 플라스마 생성부(250)는, 정합기(251)와, 고주파 전원(252)을 포함한다. 또한, 플라스마 생성부(250)는, 용량 결합 플라스마에 한하지 않고, 유도 결합 플라스마 등 다른 플라스마를 생성하는 것이어도 된다.
가스 공급부(240)는, 중공형의 가스 공급실(241)을 구비한다. 가스 공급실(241)의 하면에는, 처리 용기(210) 내에 처리 가스를 분산 공급하기 위한 다수의 구멍(242)이 예를 들어 균등하게 배치되어 있다. 가스 공급부(240)에서의 예를 들어 가스 공급실(241)의 상방에는, 가열 기구(243)가 매설되어 있다. 가열 기구(243)는, 제어부(500)로부터의 제어 신호에 기초하여 전원부(도시하지 않음)로부터 급전됨으로써, 설정 온도로 가열된다.
가스 공급실(241)에는, 가스 공급로(261)를 통해서 가스 공급 기구(260)가 접속된다. 가스 공급 기구(260)는, 가스 공급로(261)를 통해서 가스 공급실(241)에, 도 1의 스텝 S2 내지 S3의 적어도 하나에서 사용되는 가스를 공급한다. 가스 공급 기구(260)는, 도시하지 않지만, 가스의 종류마다, 개별 배관과, 개별 배관 도중에 마련되는 개폐 밸브와, 개별 배관 도중에 마련되는 유량 제어기를 포함한다. 개폐 밸브가 개별 배관을 개방하면, 공급원으로부터 가스 공급로(261)에 가스가 공급된다. 그 공급량은 유량 제어기에 의해 제어된다. 한편, 개폐 밸브가 개별 배관을 닫으면, 공급원으로부터 가스 공급로(261)로의 가스의 공급이 정지된다.
<실험예 1>
실험예 1에서는, Cu 기판을 준비하고, Cu 기판 표면의 자연 산화막을 제거하고, Cu 기판 표면에 대하여 SAM의 원료를 공급하고, Cu 기판을 가열해서 SAM을 고정했다. 그 후, Cu 기판의 표면 상태를, X선 광전자 분광(XPS) 장치로 측정했다.
자연 산화막의 제거에서는, 시트르산 농도가 1체적％인 65℃의 수용액에 Cu 기판을 1분간 침지한 후, 순수로 Cu 기판을 세정하고, 그 후, N2 가스로 Cu 기판을 건조시켰다.
SAM의 원료 공급에서는, SAM의 원료 농도가 0.1체적％인 실온의 톨루엔 용액에 Cu 기판을 30분간 침지한 후, 실온의 톨루엔으로 Cu 기판을 세정하고, 그 후, N2 가스로 Cu 기판을 건조시켰다. SAM의 원료로서는, CF3(CF2)5CH2CH2NO2를 사용했다.
SAM의 고정에서는, 60℃의 핫 플레이트 상에서 Cu 기판을 10분간 가열하고, 계속해서 120℃의 핫 플레이트 상에서 Cu 기판을 4분간 가열했다.
도 7에, 실험예 1에서 얻어진 Cu 기판의 표면 상태를 XPS로 측정한 결과를 나타낸다. 도 7에 도시하는 바와 같이, SAM의 구성 원소인 불소(F)의 피크가 인정되어, SAM이 Cu 기판 표면에 형성된 것을 알 수 있다.
<실험예 2>
실험예 2에서는, Cu 기판 표면에 대하여 SAM의 원료를 공급할 때 처리 온도를 실온에서 85℃로 변경한 것 이외에는, 실험예 1과 동일 조건에서 Cu 기판을 처리했다. 구체적으로는, 실험예 2의 SAM의 원료 공급에서는, SAM의 원료 농도가 0.1체적％인 85℃의 톨루엔 용액에 Cu 기판을 5분간 침지한 후, 85℃의 톨루엔으로 Cu 기판을 세정하고, 그 후, N2 가스로 Cu 기판을 건조시켰다.
도 8에, 실험예 2에서 얻어진 Cu 기판의 표면 상태를 XPS로 측정한 결과를 나타낸다. 도 8에 도시하는 바와 같이, SAM의 구성 원소인 불소(F)의 피크가 인정되어, SAM이 Cu 기판 표면에 형성된 것을 알 수 있다.
또한, 도 8의 불소 피크는 도 7의 불소 피크보다도 커서, Cu 기판 표면에 대하여 SAM의 원료를 공급할 때 처리 온도를 실온에서 85℃로 변경하면, SAM이 Cu 기판 표면에 높은 밀도로 형성되는 것을 알 수 있다.
<실험예 3>
실험예 3에서는, Cu 기판 표면에 대하여 SAM의 원료를 액체의 상태로 공급하는 대신에 기체의 상태로 공급한 것 이외에는, 실험예 2와 동일 조건에서 Cu 기판을 처리했다. 구체적으로는, 실험예 3의 SAM의 원료 공급에서는, 우선, SAM의 원료 농도가 0.1체적％인 톨루엔 용액과 Cu 기판의 양쪽을 용기의 내부에 수용하고, Cu 기판을 톨루엔 용액의 액면보다도 상방에 배치했다. 그 상태에서, 용기 전체를 외측으로부터 히터로 균일하게 가열했다. 가열 온도는 85℃, 가열 시간은 5분이었다. 이에 의해, Cu 기판 표면에 대하여 SAM의 원료를 기체의 상태로 공급했다.
도 9에, 실험예 3에서 얻어진 Cu 기판의 표면 상태를 XPS로 측정한 결과를 나타낸다. 도 9에 도시하는 바와 같이, SAM의 구성 원소인 불소(F)의 피크가 인정되어, SAM이 Cu 기판 표면에 형성된 것을 알 수 있다.
또한, 도 9의 불소 피크는 도 8의 불소 피크보다도 커서, Cu 기판 표면에 대하여 SAM을 액체의 상태로 공급하는 대신에 기체의 상태로 공급하면, SAM이 Cu 기판 표면에 높은 밀도로 형성되는 것을 알 수 있다.
<실험예 4>
실험예 4에서는, Cu 기판 대신에 각종 기판을 준비한 것 이외에는, 실험예 2와 동일 조건에서 기판을 처리했다. 기판으로서는, 기판 표면에 Co막을 포함하는 것, Ru막을 포함하는 것, W막을 포함하는 것, TiN막을 포함하는 것 및 SiO막을 포함하는 것을 준비했다. SiO막은, 실리콘 열산화막이었다.
또한, 실험예 4의 SAM의 원료 공급에서는, 실험예 2의 SAM의 원료 공급과 마찬가지로, SAM의 원료 농도가 0.1체적％인 85℃의 톨루엔 용액에 기판을 5분간 침지한 후, 85℃의 톨루엔으로 기판을 세정하고, 그 후, N2 가스로 기판을 건조시켰다.
도 10에, 실험예 4에서 얻어진 각종 기판의 표면 상태를 XPS로 측정한 결과를 나타낸다. 도 10에는, 실험예 2의 Cu 기판의 표면 상태를 XPS로 측정한 결과도 아울러 나타낸다. 도 10 내지 도 15로부터 명백한 바와 같이, SAM의 원료는, SiO에 비해서, Cu, Co, Ru, W, TiN에 흡착되기 쉬운 것을 알 수 있다.
따라서, 니트로기를 헤드부기에 포함하는 유기 화합물은, 금속막이 노출되는 영역뿐만 아니라, 배리어막이 노출되는 영역, 또는 라이너막이 노출되는 영역에도 SAM을 형성할 수 있는 것을 알 수 있다. 그리고, SAM은, 금속막에서의 제2 절연막의 형성을 저해할 수 있을 뿐만 아니라, 배리어막, 또는 라이너막에서의 제2 절연막의 형성도 저해할 수 있다. 그 때문에, 기판(1)의 배선 저항을 저감할 수 있다.
이상, 본 개시에 관한 성막 방법 및 성막 장치의 실시 형태에 대해서 설명했지만, 본 개시는 상기 실시 형태 등에 한정되지 않는다. 특허 청구 범위에 기재된 범주 내에서, 각종 변경, 수정, 치환, 부가, 삭제 및 조합이 가능하다. 그것들에 대해서도 당연히 본 개시의 기술적 범위에 속한다.
본 출원은, 2020년 9월 17일에 일본 특허청에 출원한 일본 특허 출원 제2020-156666호에 기초하는 우선권을 주장하는 것이며, 일본 특허 출원 제2020-156666호의 전체 내용을 본 출원에 원용한다.
1: 기판
1a: 표면
11: 절연막
12: 금속막
17: SAM(자기 조직화 단분자막)
18: 제2 절연막
A1: 제1 영역
A2: 제2 영역

Claims (12)

  1. 제1 절연막이 노출되는 제1 영역과, 제1 금속막이 노출되는 제2 영역을 표면에 갖는 기판을 준비하는 것과,
    상기 기판의 상기 표면에 대하여 자기 조직화 단분자막의 원료인 니트로기를 헤드부기에 포함하는 유기 화합물을 공급하여, 상기 제1 영역 및 상기 제2 영역 중에서, 상기 제2 영역에 선택적으로 상기 유기 화합물을 흡착시켜, 상기 자기 조직화 단분자막을 형성하는 것과,
    상기 기판의 상기 표면에 대하여 제2 절연막의 원료인 원료 가스를 공급하여, 상기 자기 조직화 단분자막을 사용해서 상기 제2 영역에서의 상기 제2 절연막의 형성을 저해하면서, 상기 제1 영역에 상기 제2 절연막을 형성하는 것
    을 포함하는, 성막 방법.
  2. 제1항에 있어서, 상기 제1 절연막은, 상기 기판의 상기 표면에 오목부를 갖고,
    상기 제1 금속막은, 상기 오목부에 형성되는, 성막 방법.
  3. 제2항에 있어서, 상기 기판은, 상기 표면에 배리어막이 노출되는 제3 영역을 더 갖고,
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역 중에서, 상기 제2 영역 및 상기 제3 영역에 선택적으로 상기 유기 화합물을 흡착시켜, 상기 자기 조직화 단분자막을 형성하는 것과,
    상기 자기 조직화 단분자막을 사용해서 상기 제2 영역 및 상기 제3 영역에서의 상기 제2 절연막의 형성을 저해하면서, 상기 제1 영역에 상기 제2 절연막을 형성하는 것을 포함하는, 성막 방법.
  4. 제3항에 있어서, 상기 배리어막은, TaN막 또는 TiN막인, 성막 방법.
  5. 제3항 또는 제4항에 있어서, 상기 기판은, 상기 표면에 라이너막이 노출되는 제4 영역을 더 갖고,
    상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 제4 영역 중에서, 상기 제2 영역, 상기 제3 영역 및 상기 제4 영역에 선택적으로 상기 유기 화합물을 흡착시켜, 상기 자기 조직화 단분자막을 형성하는 것과,
    상기 자기 조직화 단분자막을 사용해서 상기 제2 영역, 상기 제3 영역 및 상기 제4 영역에서의 상기 제2 절연막의 형성을 저해하면서, 상기 제1 영역에 상기 제2 절연막을 형성하는 것을 포함하는, 성막 방법.
  6. 제5항에 있어서, 상기 라이너막은, Co막 또는 Ru막인, 성막 방법.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 오목부의 내부에는, 상기 제1 금속막과는 다른 금속으로 형성되는 제2 금속막이 매립되고,
    상기 제1 금속막은, 상기 제2 금속막을 덮는 캡막인, 성막 방법.
  8. 제7항에 있어서, 상기 제2 금속막은, Cu막이며,
    상기 제1 금속막인 상기 캡막은, Co막 또는 Ru막인, 성막 방법.
  9. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 금속막은, Cu막 또는 W막인, 성막 방법.
  10. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 절연막은, SiN막, SiO막, SiOC막, SiON막, 또는 SiOCN막인, 성막 방법.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 유기 화합물을, 기체의 상태로 상기 기판의 상기 표면에 대하여 공급하는 것을 포함하는, 성막 방법.
  12. 처리 용기와,
    상기 처리 용기의 내부에서 기판을 보유 지지하는 보유 지지부와,
    상기 처리 용기의 내부에 가스를 공급하는 가스 공급 기구와,
    상기 처리 용기의 내부로부터 가스를 배출하는 가스 배출 기구와,
    상기 처리 용기에 대하여 상기 기판을 반입출하는 반송 기구와,
    상기 가스 공급 기구, 상기 가스 배출 기구 및 상기 반송 기구를 제어하여, 제1항 내지 제4항 중 어느 한 항에 기재된 성막 방법을 실시하는 제어부
    를 포함하는, 성막 장치.
KR1020237011676A 2020-09-17 2021-09-06 성막 방법 및 성막 장치 Active KR102772154B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-156666 2020-09-17
JP2020156666A JP2022050198A (ja) 2020-09-17 2020-09-17 成膜方法及び成膜装置
PCT/JP2021/032609 WO2022059538A1 (ja) 2020-09-17 2021-09-06 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20230062625A KR20230062625A (ko) 2023-05-09
KR102772154B1 true KR102772154B1 (ko) 2025-02-27

Family

ID=80776912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237011676A Active KR102772154B1 (ko) 2020-09-17 2021-09-06 성막 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US20230369041A1 (ko)
JP (1) JP2022050198A (ko)
KR (1) KR102772154B1 (ko)
WO (1) WO2022059538A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023142602A (ja) * 2022-03-25 2023-10-05 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137435A (ja) 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2020091016A1 (ja) 2018-11-02 2020-05-07 東京エレクトロン株式会社 膜形成方法及び膜形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329319B2 (en) 2004-11-10 2008-02-12 Illinois Institute Of Technology Method for producing crystals and screening crystallization conditions
US8298755B2 (en) 2008-07-28 2012-10-30 Illinois Institute Of Technology Methods for producing organic nanocrystals
JP6692443B2 (ja) * 2016-03-03 2020-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 断続的な空気−水暴露による自己組織化単分子膜のブロッキングの改良
TWI722301B (zh) * 2017-07-18 2021-03-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
US10586734B2 (en) * 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias
US10782613B2 (en) * 2018-04-19 2020-09-22 International Business Machines Corporation Polymerizable self-assembled monolayers for use in atomic layer deposition
US10777411B1 (en) * 2019-05-31 2020-09-15 International Business Machines Corporation Semiconductor device with selective dielectric deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137435A (ja) 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2020091016A1 (ja) 2018-11-02 2020-05-07 東京エレクトロン株式会社 膜形成方法及び膜形成装置

Also Published As

Publication number Publication date
KR20230062625A (ko) 2023-05-09
US20230369041A1 (en) 2023-11-16
WO2022059538A1 (ja) 2022-03-24
JP2022050198A (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
WO2022070909A1 (ja) 成膜方法及び成膜装置
JP2021108335A (ja) 成膜方法及び成膜装置
JP7257949B2 (ja) 成膜方法及び成膜装置
KR102772154B1 (ko) 성막 방법 및 성막 장치
WO2023132245A1 (ja) 成膜方法及び成膜装置
JPH1079378A (ja) 成膜方法及びその装置
KR20240039046A (ko) 성막 방법 및 성막 장치
JP2022099153A (ja) 成膜方法、成膜装置、及び自己組織化単分子膜の原料
US20250197990A1 (en) Film formation method and film formation device
US20250207244A1 (en) Film formation method and film formation device
US20250207245A1 (en) Film formation method and film formation device
WO2023276795A1 (ja) 成膜方法及び成膜装置
US20250183032A1 (en) Film forming method and film forming apparatus
JP2024064499A (ja) 成膜方法及び成膜装置
US20250095985A1 (en) Film forming method and film forming apparatus
KR20250112847A (ko) 성막 방법 및 성막 장치
KR20250093361A (ko) 성막 방법 및 성막 장치
KR20250095645A (ko) 성막 방법 및 성막 장치
KR20250073212A (ko) 성막 방법 및 성막 장치
JP2025005618A (ja) 成膜方法及び成膜装置
JP2025009846A (ja) 成膜方法及び成膜装置
JP2024065012A (ja) 成膜方法及び成膜装置
JP2025087989A (ja) 成膜方法及び成膜装置
WO2025004873A1 (ja) 成膜方法及び成膜装置
JP2024081396A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20230405

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240626

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241126

PG1601 Publication of registration