[go: up one dir, main page]

KR102769206B1 - 보조 전극을 포함하는 디스플레이 장치 - Google Patents

보조 전극을 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102769206B1
KR102769206B1 KR1020160182441A KR20160182441A KR102769206B1 KR 102769206 B1 KR102769206 B1 KR 102769206B1 KR 1020160182441 A KR1020160182441 A KR 1020160182441A KR 20160182441 A KR20160182441 A KR 20160182441A KR 102769206 B1 KR102769206 B1 KR 102769206B1
Authority
KR
South Korea
Prior art keywords
insulating film
electrode
hole
base
auxiliary electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160182441A
Other languages
English (en)
Other versions
KR20180077767A (ko
Inventor
최호원
김혜숙
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160182441A priority Critical patent/KR102769206B1/ko
Priority to US15/788,737 priority patent/US10388905B2/en
Priority to JP2017244808A priority patent/JP6622278B2/ja
Priority to EP17210073.7A priority patent/EP3343663A1/en
Priority to CN201711431260.4A priority patent/CN108257973B/zh
Priority to TW106146567A priority patent/TWI668854B/zh
Publication of KR20180077767A publication Critical patent/KR20180077767A/ko
Application granted granted Critical
Publication of KR102769206B1 publication Critical patent/KR102769206B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 보조 전극을 이용하여 전압 강하에 의한 휘도 불균일을 방지하는 디스플레이 장치에 관한 것으로, 보조 전극의 형상 변경을 통해 절연막들에 의한 언더 컷 영역이 충진제로 완전히 채워지도록 하여 구현되는 영상의 품질을 향상하고, 상부 전극과 보조 전극 사이의 접촉 면적을 증가하여 신뢰성 및 집적도를 향상하는 것을 기술적 특징으로 한다.

Description

보조 전극을 포함하는 디스플레이 장치{Display device having an auxiliary electrode}
본 발명은 전압 강하에 의한 휘도 불균일을 방지하기 위하여 보조 전극을 포함하는 디스플레이 장치에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라 등과 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.
상기 디스플레이 장치는 다수의 화소 영역을 포함할 수 있다. 인접한 화소 영역들은 서로 다른 색을 나타낼 수 있다. 예를 들어, 상기 디스플레이 장치는 청색을 나타내는 청색 화소 영역, 적색을 나타내는 적색 화소 영역, 녹색을 나타내는 녹색 화소 영역 및 백색을 나타내는 백색 화소 영역을 포함할 수 있다.
상기 디스플레이 장치의 각 화소 영역 내에는 발광 구조물이 위치할 수 있다. 예를 들어, 상기 발광 구조물은 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함할 수 있다. 상기 상부 전극은 공통 전극일 수 있다. 예를 들어, 상기 디스플레이 장치에서 인접한 화소 영역들은 상부 전극이 서로 연결될 수 있다.
상기 디스플레이 장치는 상기 상부 전극의 전압 강하에 의한 휘도 불균일을 방지하기 위하여 보조 전극을 포함할 수 있다. 예를 들어, 상기 보조 전극은 인접한 화소 영역들 사이에서 일측 방향으로 연장할 수 있다. 상기 상부 전극은 상기 보조 전극과 전기적으로 연결될 수 있다. 상기 디스플레이 장치에는 상기 상부 전극과 상기 보조 전극을 연결하기 위한 다양한 구조가 적용될 수 있다. 예를 들어, 상기 디스플레이 장치는 상기 보조 전극 상에 위치하는 다수의 절연막들에 의한 언더 컷 영역을 포함할 수 있다.
그러나, 상기 보조 전극 상에 위치하는 절연막들의 수직 두께가 크지 않으므로, 상기 디스플레이 장치에서는 하부 기판과 상부 기판 사이의 공간을 채우는 충진제가 상기 언더 컷 영역으로 충분히 유입되지 못할 수 있다. 이에 따라 상기 디스플레이 장치에서는 상기 언더 컷 영역 내에 충진제의 미충진에 의한 보이드가 발생할 수 있다. 상기 보이드는 얼룩처럼 보여지므로, 상기 디스플레이 장치에서는 상기 보이드에 의해 구현되는 영상의 품질이 저하되는 문제점이 있다.
또한, 상기 절연막들에 의한 언더 컷 영역의 크기를 감소하여, 상기 충진제의 미충진에 의한 보이드를 방지할 수 있으나, 상기 언더 컷 영역의 크기가 감소되면, 발광층이 덮이지 않는 보조 전극의 영역도 감소될 수 있다. 이에 따라 상기 디스플레이 장치에서는 보조 전극과 상부 전극 사이의 접촉 면적이 감소하여, 전기적 연결에 대한 신뢰성이 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 보조 전극 상에 위치하는 절연막들에 의한 언더 컷 영역에서 보이드의 발생을 방지할 수 있는 디스플레이 장치를 제공하는 것이다
본 발명이 해결하고자 하는 다른 과제는 보조 전극과 상부 전극 사이의 접촉 면적을 충분히 확보할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판 상에 위치하는 베이스 절연막을 포함한다. 베이스 절연막은 베이스 관통홀을 포함한다. 베이스 절연막 상에는 하부 절연막이 위치한다. 하부 절연막은 베이스 관통홀과 중첩하는 하부 관통홀을 포함한다. 하부 절연막 상에는 상부 절연막이 위치한다. 상부 절연막은 하부 관통홀 상으로 연장하는 돌출 영역을 포함한다. 베이스 절연막은 상부 절연막의 돌출 영역과 중첩하는 제 1 측면 영역을 포함한다. 하부 기판 상에서 베이스 관통홀 내에는 보조 전극이 위치한다. 보조 전극은 베이스 절연막의 제 1 측면 영역 상으로 연장한다.
베이스 절연막의 제 1 측면 영역에 가까이 위치하는 보조 전극의 단부는 베이스 절연막과 하부 절연막 사이에 위치할 수 있다.
상부 절연막은 베이스 절연막의 제 2 측면 영역을 노출하는 상부 관통홀을 더 포함할 수 있다.
보조 전극은 베이스 절연막의 제 2 측면 영역 상으로 연장할 수 있다.
하부 기판 상에는 박막 트랜지스터가 위치할 수 있다. 박막 트랜지스터는 보조 전극과 이격될 수 있다. 박막 트랜지스터 상에는 하부 보호막이 위치할 수 있다. 하부 보호막 상에는 발광 구조물이 위치할 수 있다. 발광 구조물은 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함할 수 있다. 하부 전극은 박막 트랜지스터와 연결될 수 있다. 상부 전극은 보조 전극과 연결될 수 있다. 하부 절연막은 하부 보호막과 동일한 물질을 포함할 수 있다.
하부 절연막 상에는 뱅크 절연막이 위치할 수 있다. 뱅크 절연막은 하부 전극의 가장 자리를 덮을 수 있다. 상부 절연막은 뱅크 절연막과 동일한 물질을 포함할 수 있다.
박막 트랜지스터는 반도체 패턴, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 보조 전극은 소스 전극 및 드레인 전극과 동일한 물질을 포함할 수 있다.
박막 트랜지스터는 게이트 전극과 소스 전극 및 드레인 전극 사이에 위치하는 층간 절연막을 더 포함할 수 있다. 베이스 절연막은 층간 절연막과 동일한 물질을 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판 상에 위치하는 베이스 절연막을 포함한다. 베이스 절연막은 베이스 관통홀을 포함한다. 하부 기판 및 베이스 절연막 상에는 보조 전극이 위치한다. 보조 전극은 베이스 절연막의 베이스 관통홀 내에 위치하는 제 1 전극 영역 및 제 2 전극 영역을 포함한다. 베이스 절연막 상에는 하부 절연막이 위치한다. 하부 절연막은 베이스 관통홀과 중첩하는 하부 관통홀을 포함한다. 하부 절연막 상에는 상부 절연막이 위치한다. 상부 절연막은 보조 전극의 제 1 전극 영역과 중첩하는 돌출 영역 및 보조 전극의 제 2 전극 영역과 중첩하는 상부 관통홀을 포함한다.
보조 전극의 제 1 전극 영역과 상부 절연막의 상부 돌출 영역 사이의 수직 거리는 하부 절연막의 수직 두께보다 클 수 있다.
베이스 절연막은 제 1 베이스 절연막 및 제 2 베이스 절연막을 포함할 수 있다. 제 1 베이스 절연막은 하부 기판에 가까이 위치할 수 있다. 제 1 베이스 절연막은 제 1 베이스 관통홀을 포함할 수 있다. 제 2 베이스 절연막은 제 1 베이스 절연막과 하부 절연막 사이에 위치할 수 있다. 제 2 베이스 절연막은 제 2 베이스 관통홀을 포함할 수 있다. 제 2 베이스 관통홀은 제 1 베이스 관통홀과 중첩할 수 있다.
제 1 베이스 관통홀의 크기는 제 2 베이스 관통홀의 크기보다 작을 수 있다.
하부 기판 상에는 박막 트랜지스터가 위치할 수 있다. 박막 트랜지스터는 보조 전극과 이격될 수 있다. 하부 기판과 박막 트랜지스터 사이에는 버퍼 절연막이 위치할 수 있다. 제 1 베이스 절연막은 버퍼 절연막과 동일한 물질을 포함할 수 있다.
박막 트랜지스터는 게이트 전극, 게이트 절연막, 반도체 패턴, 소스 전극 및 드레인 전극을 포함할 수 있다. 제 2 베이스 절연막은 게이트 절연막과 동일한 물질을 포함할 수 있다.
하부 기판 상에는 발광 구조물이 위치할 수 있다. 발광 구조물은 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함할 수 있다. 베이스 절연막은 제 1 측면 영역 및 제 2 측면 영역을 포함할 수 있다. 제 1 측면 영역은 보조 전극의 제 1 전극 영역에 가까이 위치할 수 있다. 제 2 측면 영역은 보조 전극의 제 2 전극 영역에 가까이 위치할 수 있다. 상부 전극은 베이스 절연막의 제 1 측면 영역 상에서 보조 전극과 직접 접촉할 수 있다.
상기 해결하고자 하는 또다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판 상에 위치하는 보조 전극을 포함한다. 하부 기판 상에는 하부 절연막이 위치한다. 하부 절연막은 보조 전극을 노출하는 하부 관통홀을 포함한다. 하부 절연막 상에는 상부 절연막을 포함한다. 상부 절연막은 보조 전극의 일부 영역을 가리는 돌출 영역을 포함한다. 하부 기판과 하부 절연막 사이에는 베이스 절연막이 위치한다. 베이스 절연막은 상부 절연막의 돌출 영역과 중첩하는 제 1 측면 영역 및 상부 절연막에 의해 노출되는 제 2 측면 영역을 포함한다. 보조 전극은 베이스 절연막의 제 1 측면 영역 및 제 2 측면 영역 상으로 연장한다.
베이스 절연막의 제 1 측면 영역 및 제 2 측면 영역은 하부 절연막의 하부 관통홀과 중첩할 수 있다.
보조 전극의 단부는 베이스 절연막과 하부 절연막 사이에 위치할 수 있다.
상부 절연막은 제 1 상부 절연막 및 제 2 상부 절연막을 포함할 수 있다. 제 1 상부 절연막은 하부 절연막과 제 2 상부 절연막 사이에 위치할 수 있다. 보조 전극과 중첩하는 제 1 상부 절연막의 측면은 보조 전극과 중첩하는 제 2 상부 절연막의 측면과 다른 형상을 가질 수 있다.
보조 전극과 중첩하는 제 1 상부 절연막의 측면은 역 테이퍼를 가질 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 언더 컷 영역으로 충진제가 유입할 수 있는 경로를 충분히 확보함과 동시에, 상부 전극과 보조 전극 사이의 접촉 면적을 증가할 수 있다. 이에 따라 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 충진제의 미충진에 의한 보이드의 발생이 방지되고, 상부 전극과 보조 전극 사이가 안정적으로 연결될 수 있다. 따라서 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 구현되는 영상의 품질 및 전기적 연결에 대한 신뢰성이 향상되고, 집적도가 증가할 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치의 평면을 개략적으로 나타낸 도면이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면을 개략적으로 나타낸 도면이다.
도 3은 도 2의 P 영역을 확대한 도면이다.
도 4 내지 12는 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치의 평면을 개략적으로 나타낸 도면이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다. 도 3은 도 2의 P 영역을 확대한 도면이다.
도 1 내지 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100), 박막 트랜지스터(Tr1, Tr2), 발광 구조물(300), 보조 전극(500), 상부 기판(600) 및 충진제(700)를 포함할 수 있다.
상기 하부 기판(100)은 상기 박막 트랜지스터(Tr1, Tr2), 상기 발광 구조물(300) 및 상기 보조 전극(500)을 지지할 수 있다. 상기 하부 기판(100)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 하부 기판(100) 상에는 게이트 라인(GL), 데이터 라인(DL) 및 전원전압 라인(PL)이 위치할 수 있다. 상기 게이트 라인(GL)은 일측 방향으로 연장할 수 있다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차할 수 있다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 다른 층에 위치할 수 있다. 상기 전원전압 라인(PL)은 상기 게이트 라인(GL) 또는 상기 데이터 라인(DL)과 평행할 수 있다. 예를 들어, 상기 전원전압 라인(PL)은 상기 게이트 라인(GL)과 교차할 수 있다. 상기 전원전압 라인(PL)은 상기 데이터 라인(DL)과 동일한 층에 위치할 수 있다.
상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)은 화소 영역(PA)을 정의할 수 있다. 예를 들어, 상기 화소 영역(PA)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)에 의해 둘러싸일 수 있다. 상기 화소 영역(PA) 내에는 상기 발광 구조물(300)을 제어하기 위한 회로부가 위치할 수 있다. 예를 들어, 상기 화소 영역(PA) 내에는 선택 박막 트랜지스터(Tr1), 구동 박막 트랜지스터(Tr2) 및 스토리지 커패시터(Cst)가 위치할 수 있다.
상기 선택 박막 트랜지스터(Tr1)는 상기 게이트 라인(GL)을 통해 인가되는 게이트 신호에 따라 상기 구동 박막 트랜지스터(Tr2)를 온/오프 할 수 있다. 상기 구동 박막 트랜지스터(Tr2)는 상기 선택 박막 트랜지스터(Tr1)의 신호에 따라 해당 발광 구조물(300)로 구동 전류를 공급할 수 있다. 상기 스토리지 커패시터(Cst)는 상기 구동 박막 트랜지스터(Tr2)에 인가되는 상기 선택 박막 트랜지스터(Tr1)의 신호를 일정 기간 동안 유지할 수 있다.
상기 구동 박막 트랜지스터(Tr2)의 구조는 상기 선택 박막 트랜지스터(Tr1)의 구조와 동일할 수 있다. 예를 들어, 상기 구동 박막 트랜지스터(Tr2)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다.
상기 반도체 패턴(210)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO를 포함할 수 있다.
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역의 전도율(conductivity)은 상기 소스 영역의 전도율 및 상기 드레인 영역의 전도율보다 낮을 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 도전형 불순물을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 반도체 패턴(210) 사이에 위치하는 버퍼 절연막(110)을 더 포함할 수 있다. 상기 버퍼 절연막(110)은 상기 반도체 패턴(210)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 상기 하부 기판(100)의 표면을 전체적으로 덮을 수 있다. 상기 버퍼 절연막(110)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 실리콘 산화물을 포함할 수 있다.
상기 게이트 절연막(220)은 상기 반도체 패턴(210) 상에 위치할 수 있다. 상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조일 수 있다. 상기 게이트 절연막(220)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다. 예를 들어, 상기 게이트 전극(230)은 상기 게이트 절연막(220)의 측면과 수직 정렬되는 측면을 포함할 수 있다. 상기 게이트 절연막(220)의 측면은 상기 게이트 전극(230)의 측면과 연속될 수 있다.
상기 게이트 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 게이트 전극(230)은 다중층 구조일 수 있다. 상기 게이트 라인(GL)은 상기 게이트 전극(230)과 동일한 물질을 포함할 수 있다. 상기 게이트 전극(230)은 상기 게이트 라인(GL)과 동일한 층에 위치할 수 있다. 예를 들어, 상기 게이트 라인(GL)의 구조는 상기 게이트 전극(230)의 구조와 동일할 수 있다.
상기 층간 절연막(240)은 상기 반도체 패턴(210) 및 상기 게이트 전극(230) 상에 위치할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(210)의 외측에서 상기 층간 절연막(240)은 상기 버퍼 절연막(110)과 직접 접촉할 수 있다. 상기 층간 절연막(240)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(240)은 실리콘 산화물을 포함할 수 있다.
상기 소스 전극(250) 및 상기 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 소스 영역 및 상기 드레인 영역을 노출하는 층간 컨택홀들(240h)을 포함할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 이격될 수 있다.
상기 소스 전극(250) 및 상기 드레인 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(250) 및 상기 드레인 전극(260)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 동일한 물질을 포함할 수 있다. 상기 소스 전극(250)은 다중층 구조일 수 있다. 상기 드레인 전극(260)의 구조는 상기 소스 전극(250)의 구조와 동일할 수 있다. 예를 들어, 상기 드레인 전극(260)은 다중층 구조일 수 있다.
상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)은 상기 소스 전극(250) 및 상기 드레인 전극(260)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(250) 및 상기 드레인 전극(260)은 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)과 동일한 층에 위치할 수 있다. 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 데이터 라인(DL)의 구조 및 상기 전원전압 라인(PL)의 구조는 상기 소스 전극(250)의 구조 및 상기 드레인 전극(260)의 구조와 동일할 수 있다. 예를 들어, 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)은 다중층 구조일 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(Tr1, Tr2) 상에 위치하는 하부 보호막(130)을 더 포함할 수 있다. 상기 하부 보호막(130)은 외부의 수분 및 충격으로부터 상기 박막 트랜지스터(Tr1, Tr2)의 손상을 방지할 수 있다. 상기 하부 보호막(130)은 상기 소스 전극(250) 및 상기 드레인 전극(260)의 외측 방향으로 연장할 수 있다. 상기 하부 보호막(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(130)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 하부 보호막(130)은 다중층 구조일 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 보호막(130) 상에 위치하는 오버 코트층(140)을 더 포함할 수 있다. 상기 오버 코트층(140)은 상기 박막 트랜지스터(Tr1, Tr2)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 하부 기판(100)과 대향하는 상기 오버 코트층(140)의 상부면은 평평한 평면(flat surface)일 수 있다. 상기 오버 코트층(140)의 상기 상부면은 상기 하부 기판(100)의 표면과 평행할 수 있다. 상기 오버 코트층(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(140)은 유기 절연 물질을 포함할 수 있다.
상기 발광 구조물(300)은 특정 색을 구현할 수 있다. 예를 들어, 상기 발광 구조물(300)은 순서대로 적층된 하부 전극(310), 발광층(320) 및 상부 전극(330)을 포함할 수 있다.
상기 발광 구조물(300)은 해당 회로부의 박막 트랜지스터(Tr1, Tr2)에 의해 제어될 수 있다. 예를 들어, 상기 발광 구조물(300)의 상기 하부 전극(310)은 해당 구동 박막 트랜지스터(Tr2)와 전기적으로 연결될 수 있다. 상기 발광 구조물(300)은 상기 오버 코트층(140) 상에 위치할 수 있다. 예를 들어, 상기 하부 보호막(130) 및 상기 오버 코트층(140)은 해당 구동 박막 트랜지스터(Tr2)의 상기 드레인 전극(260)을 노출하는 제 1 컨택홀(130h) 및 제 2 컨택홀(140h)을 포함할 수 있다. 상기 하부 전극(310)은 상기 제 1 컨택홀(130h) 및 상기 제 2 컨택홀(140h)을 통해 해당 구동 박막 트랜지스터(Tr2)의 상기 드레인 전극(260)과 전기적으로 연결될 수 있다.
상기 하부 전극(310)은 도전성 물질을 포함할 수 있다. 상기 하부 전극(310)은 반사율이 높은 물질을 포함할 수 있다. 예를 들어, 상기 하부 전극(310)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 상기 하부 전극(310)은 다중층 구조일 수 있다. 예를 들어, 상기 하부 전극(310)은 ITO, IZO와 같은 투명한 도전성 물질을 포함하는 투명 전극들 사이에 반사율이 높은 물질을 포함하는 반사 전극이 위치하는 구조일 수 있다.
상기 발광층(320)은 상기 하부 전극(310)과 상기 상부 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emitting Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 발광 물질, 무기 발광 물질 및 하이브리드 발광 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질의 발광층(320)을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광층(320)은 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 전자 수송층(Electron Transport Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다.
상기 상부 전극(330)은 도전성 물질을 포함할 수 있다. 상기 상부 전극(330)의 구조는 상기 하부 전극(310)의 구조와 다를 수 있다. 예를 들어, 상기 상부 전극(330)은 투명 전극일 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 발광층(320)에 의해 생성된 빛이 상부 전극(330)을 통해 외부로 방출될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 인접한 화소 영역들(PA)에 위치하는 발광 구조물(300)이 독립적으로 제어될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 각 발광 구조물(300)의 하부 전극(310)을 절연하는 뱅크 절연막(150)을 더 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 하부 전극(310)의 가장 자리를 덮을 수 있다. 상기 발광층(320) 및 상기 상부 전극(330)은 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 전극(310)의 표면 상에 순서대로 적층될 수 있다. 상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 하부 전극(310)의 외측에서 상기 오버 코트층(140)과 직접 접촉할 수 있다. 상기 뱅크 절연막(150)은 상기 오버 코트층(140)과 다른 물질을 포함할 수 있다.
상기 보조 전극(500)은 상기 하부 기판(100) 상에 위치할 수 있다. 상기 보조 전극(500)은 상기 화소 영역(PA)의 외측에 위치할 수 있다. 예를 들어, 상기 보조 전극(500)은 상기 데이터 라인(DL)의 외측에 위치할 수 있다. 상기 박막 트랜지스터(Tr1, Tr2) 및 상기 스토리지 커패시터(Cst)는 상기 보조 전극(500)과 이격될 수 있다. 상기 보조 전극(500)은 일측 방향으로 연장할 수 있다. 예를 들어, 상기 보조 전극(500)은 상기 데이터 라인(DL)과 평행할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(500)이 인접한 화소 영역(PA) 사이에서 일측 방향으로 연장하는 라인 형상(line type)인 것으로 설명한다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 보조 전극(500)이 각 화소 영역(PA)을 둘러쌀 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 메쉬(mesh) 형상의 보조 전극(500)을 포함할 수 있다.
상기 보조 전극(500)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 보조 전극(500)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 보조 전극(500)은 다중층 구조일 수 있다.
상기 보조 전극(500)은 상기 박막 트랜지스터(Tr1, Tr2)를 구성하는 도전층들 중 하나와 동일한 물질을 가질 수 있다. 예를 들어, 상기 보조 전극(500)은 상기 소스 전극(250) 및 상기 드레인 전극(260)과 동일한 물질을 포함할 수 있다. 상기 보조 전극(500)의 구조는 상기 소스 전극(250)의 구조 및 상기 드레인 전극(260)의 구조와 동일할 수 있다. 예를 들어, 상기 보조 전극(500)은 상기 소스 전극(250) 및 상기 드레인 전극(260)과 동시에 형성될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 보조 전극(500) 사이에 위치하는 베이스 절연막(420)을 더 포함할 수 있다. 예를 들어, 상기 베이스 절연막(420)은 상기 버퍼 절연막(110)과 상기 보조 전극(500) 사이에 위치할 수 있다. 상기 베이스 절연막(420)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 베이스 절연막(420)은 상기 하부 기판(100)과 상기 소스 전극(250) 및 상기 드레인 전극(260) 사이에 위치하는 절연막들 중 하나와 동일한 물질을 포함할 수 있다. 예를 들어, 상기 베이스 절연막(420)은 상기 층간 절연막(240)과 동일한 물질을 포함할 수 있다.
상기 베이스 절연막(420)은 상기 보조 전극(500)과 중첩하는 베이스 관통홀(420h)을 포함할 수 있다. 상기 보조 전극(500)은 상기 베이스 절연막(420)의 상기 베이스 관통홀(420h) 내에 위치하는 제 1 전극 영역(501) 및 제 2 전극 영역(502)을 포함할 수 있다. 예를 들어, 상기 보조 전극(500)의 상기 제 1 전극 영역(501) 및 상기 제 2 전극 영역(502)은 상기 버퍼 절연막(110)과 직접 접촉할 수 있다. 상기 보조 전극(500)은 상기 베이스 절연막(420)의 측면(421S, 422S) 상으로 연장할 수 있다. 예를 들어, 상기 보조 전극(500)의 단부(end portion)는 상기 베이스 절연막(420)의 상부면 상에 위치할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 베이스 절연막(420) 및 보조 전극(500) 상에 위치하는 하부 절연막(430)을 더 포함할 수 있다. 상기 하부 절연막(430)은 상기 보조 전극(500)의 상기 제 1 전극 영역(501) 및 상기 제 2 전극 영역(502)을 노출할 수 있다. 예를 들어, 상기 하부 절연막(430)은 상기 베이스 절연막(420)의 상기 베이스 관통홀(420h)과 중첩하는 하부 관통홀(430h)을 포함할 수 있다. 상기 보조 전극(500)의 단부(end portion)는 상기 베이스 절연막(420)과 상기 하부 절연막(430) 사이에 위치할 수 있다. 예를 들어, 상기 하부 절연막(430)은 상기 보조 전극(500)의 가장 자리를 덮을 수 있다. 상기 베이스 관통홀(420h)의 측면(421S, 422S) 상에 위치하는 상기 보조 전극(500)은 상기 하부 관통홀(430h)에 의해 노출될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 절연막(430) 상에 위치하는 중간 절연막(440)을 더 포함할 수 있다. 상기 중간 절연막(440)은 상기 보조 전극(500)의 상기 제 1 전극 영역(501) 및 상기 제 2 전극 영역(502)을 노출할 수 있다. 예를 들어, 상기 중간 절연막(440)은 상기 하부 절연막(430)의 상기 하부 관통홀(430h)과 중첩하는 중간 관통홀(440h)을 포함할 수 있다. 상기 중간 관통홀(440h)의 크기는 상기 하부 관통홀(430h)의 크기보다 클 수 있다. 예를 들어, 상기 보조 전극(500)과 중첩하는 상기 하부 절연막(430)의 측면(431S, 432S)은 상기 중간 관통홀(440h)과 중첩할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 중간 절연막(440) 상에 위치하는 상부 절연막(450)을 더 포함할 수 있다. 상기 상부 절연막(450)은 상기 보조 전극(500)을 부분적으로 노출할 수 있다. 예를 들어, 상기 상부 절연막(450)은 상기 보조 전극(500)의 상기 제 2 전극 영역(502)과 중첩하는 상부 관통홀(450h)을 포함할 수 있다. 상기 보조 전극(500)의 상기 제 1 전극 영역(501)은 상기 상부 절연막(450)에 의해 가려질 수 있다. 예를 들어, 상기 상부 절연막(450)은 상기 보조 전극(500)의 상기 제 1 전극 영역(501)과 중첩하는 돌출 영역(450p)을 포함할 수 있다. 상기 하부 절연막(430), 상기 중간 절연막(440) 및 상기 상부 절연막(450)은 언더 컷 영역(UC)을 형성할 수 있다.
상기 상부 절연막(450)의 상기 돌출 영역(450p)은 상기 하부 관통홀(430h) 상으로 연장할 수 있다. 상기 돌출 영역(450p)은 상기 중간 관통홀(440h) 내로 연장할 수 있다. 예를 들어, 상기 하부 기판(100)을 향한 상기 돌출 영역(450p)의 하부면(450bs)은 상기 중간 절연막(440)을 향한 상기 하부 절연막(430)의 상부면과 동일한 평면(coplanar)일 수 있다. 상기 언더 컷 영역(UC)은 상기 하부 절연막(430) 및 상기 상부 절연막(450)에 의해 형성될 수 있다.
상기 하부 절연막(430)은 상기 돌출 영역(450p)에 의해 가려지는 제 1 측면 영역(431S) 및 상기 상부 관통홀(450h)에 의해 노출되는 제 2 측면 영역(432S)을 포함할 수 있다. 상기 하부 절연막(430)의 상기 제 1 측면 영역(431S)은 상기 보조 전극(500)의 상기 제 1 전극 영역(501)에 가까이 위치할 수 있다. 상기 하부 절연막(430)의 상기 제 2 측면 영역(432S)은 상기 보조 전극(500)의 상기 제 2 전극 영역(502)에 가까이 위치할 수 있다.
상기 베이스 절연막(420)은 상기 하부 절연막(430)의 상기 제 1 측면 영역(431S)에 가까이 위치하는 제 1 측면 영역(421S) 및 상기 하부 절연막(430)의 상기 제 2 측면 영역(432S)에 가까이 위치하는 제 2 측면 영역(422S)을 포함할 수 있다. 상기 베이스 절연막(420)의 상기 제 1 측면 영역(421S)은 상기 상부 절연막(450)의 상기 돌출 영역(450p)과 중첩할 수 있다. 상기 베이스 절연막(420)의 상기 제 2 측면 영역(422S)은 상기 상부 절연막(450)의 상기 상부 관통홀(450h)과 중첩할 수 있다. 상기 보조 전극(500)은 상기 베이스 절연막(420)의 상기 제 1 측면 영역(421S) 및 상기 제 2 측면 영역(422S) 상으로 연장할 수 있다.
상기 언더 컷 영역(UC)은 상기 보조 전극(500)의 상기 제 1 영역(501)과 상기 상부 절연막(450)의 상기 돌출 영역(450p) 사이에 위치할 수 있다. 상기 언더 컷 영역(UC)은 상기 베이스 관통홀(420h)과 중첩할 수 있다. 상기 보조 전극(500)의 상기 제 1 영역(501)과 상기 상부 절연막(450)의 상기 돌출 영역(450p)의 수직 거리는 상기 하부 절연막(420)의 수직 두께보다 클 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치에서 상기 발광층(320)은 상기 뱅크 절연막(150) 상으로 연장할 수 있다. 상기 발광층(320)은 상기 하부 관통홀(430h), 상기 중간 관통홀(440h) 및 상기 상부 관통홀(450h)을 통해 상기 보조 전극(500) 상으로 연장할 수 있다. 예를 들어, 상기 하부 절연막(430), 상기 중간 절연막(440) 및 상기 상부 절연막(450)은 각각 상기 박막 트랜지스터(Tr1, Tr2)와 상기 발광 구조물(300) 사이에 위치하는 절연막들 중 하나와 동일한 물질을 포함할 수 있다. 예를 들어, 상기 하부 절연막(430)은 상기 하부 보호막(130)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 중간 절연막(440)은 상기 오버 코트층(140)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 상부 절연막(450)은 상기 뱅크 절연막(150)과 동일한 물질을 포함할 수 있다.
상기 발광층(320)은 상기 보조 전극(500)과 중첩하는 상기 상부 절연막(450)의 측면 상으로 연장할 수 있다. 상기 발광층(320)은 상기 상부 절연막(450)의 상기 상부 관통홀(450h)에 의해 노출된 상기 하부 절연막(430)의 상기 제 2 측면 영역(432S) 상으로 연장할 수 있다. 상기 발광층(320)은 상기 베이스 절연막(420)의 상기 제 2 측면 영역(422S) 상에 위치하는 상기 보조 전극(500)을 덮을 수 있다. 상기 상부 관통홀(450h)과 중첩하는 상기 보조 전극(500)의 상기 제 2 영역(502)은 상기 발광층(320)에 의해 덮일 수 있다.
상기 발광층(320)은 상대적으로 스텝 커버리지(step coverage)가 좋지 않은 공정에 의해 형성될 수 있다. 예를 들어, 상기 발광층(320)을 형성하는 단계는 열을 이용한 증착 공정(thermal evaporation process)을 포함할 수 있다. 상기 발광층(320)은 상기 언더 컷 영역(UC)에 의해 끊어질 수 있다. 예를 들어, 상기 발광층(320)은 상기 돌출 영역(450p)의 상기 하부면(450bs)을 노출할 수 있다. 상기 하부 절연막(430)의 상기 제 1 측면 영역(431S)은 상기 발광층(320)과 접촉하지 않을 수 있다. 상기 베이스 절연막(420)의 상기 제 1 측면 영역(421S) 상에 위치하는 상기 보조 전극(500)은 상기 발광층(320)에 의해 덮이지 않을 수 있다. 상기 보조 전극(500)의 상기 제 1 영역(501)의 표면 상에는 상기 발광층(320)이 형성되지 않을 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치에서 상기 상부 전극(330)은 상기 발광층(320)을 따라 연장할 수 있다. 상기 상부 전극(330)은 상대적으로 스텝 커버리지가 좋은 공정에 의해 형성될 수 있다. 예를 들어, 상기 상부 전극(330)을 형성하는 단계는 스퍼터링 공정(sputtering process)을 포함할 수 있다. 상기 상부 전극(330)은 상기 발광층(320)에 의해 노출된 영역 상으로 연장할 수 있다. 예를 들어, 상기 상부 전극(330)은 상기 돌출 영역(450p)의 상기 하부면(450bs) 상으로 연장할 수 있다. 상기 하부 절연막(430)의 상기 제 1 측면 영역(431S)은 상기 상부 전극(330)에 의해 덮일 수 있다. 상기 상부 전극(330)은 상기 베이스 절연막(420)의 상기 제 1 측면 영역(421S) 상에서 상기 보조 전극(500)과 직접 접촉할 수 있다. 상기 상부 전극(330)은 상기 보조 전극(500)의 상기 제 1 영역(501)의 표면 상에 형성될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(500)이 상기 보조 전극(500)의 아래에 위치하는 베이스 절연막(420)의 베이스 관통홀(420h) 내로 연장하고, 상기 보조 전극(500) 상에 위치하는 상부 절연막(450)이 상기 베이스 절연막(420)의 제 1 측면 영역(421S)과 중첩하는 돌출 영역(450p)을 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 전극(300)이 상부 절연막(450)의 돌출 영역(450p)과 중첩하는 보조 전극(500)의 제 1 영역(501) 및 베이스 절연막(420)의 제 1 측면 영역(421S) 상에 위치하는 보조 전극(500)과 직접 접촉할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 전극(330)과 보조 전극(500) 사이의 접촉 면적이 증가할 수 있다.
또한, 본 발명의 실시 예에 따른 디스플레이 장치는 상부 전극(330)과 보조 전극(500) 사이의 접촉 면적이 베이스 절연막(420)의 제 1 측면 영역(421S)의 길이와 비례할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 상부 전극(330)과 보조 전극(500) 사이의 접촉 면적을 충분히 확보하며, 보조 전극(500)의 수평 길이를 감소할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치는 상부 전극(330)과 보조 전극(500) 사이를 안정적으로 연결하며, 보조 전극(500)의 수평 길이를 감소할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 집적도가 증가될 수 있다.
상기 상부 기판(600)은 상기 하부 기판(100)과 대향할 수 있다. 예를 들어, 상기 상부 기판(600)은 상기 발광 구조물(300) 상에 위치할 수 있다. 상기 상부 기판(600)은 절연성 물질을 포함할 수 있다. 상기 상부 기판(600)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(600)은 유리 또는 플라스틱을 포함할 수 있다.
상기 충진제(700)는 상기 하부 기판(100)과 상기 상부 기판(600) 사이에 위치할 수 있다. 예를 들어, 상기 발광 구조물(300)의 상기 상부 전극(330)과 상기 상부 기판(600) 사이의 공간은 상기 충진제(700)에 의해 채워질 수 있다. 상기 충진제(700)는 상기 상부 절연막(450)의 상기 상부 관통홀(450h)을 통해 상기 언더 컷 영역(UC)으로 유입될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(500)이 베이스 절연막(420)의 베이스 관통홀(420h) 내에 위치하는 제 1 전극 영역(501) 및 제 2 전극 영역(502)을 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 하부 절연막(430) 및 상부 절연막(450)에 의한 언더 컷 영역(UC)의 수직 길이가 증가할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 언더 컷 영역(UC)의 내부로 충진제(700)가 원활히 이동될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 언더 컷 영역(UC)에서 충진제(700)의 미충진에 의한 보이드의 발생이 방지될 수 있다.
상기 충진제(700)는 절연성 물질을 포함할 수 있다. 상기 충진제(700)는 투명한 물질을 포함할 수 있다. 상기 충진제(700)는 경화성 물질을 포함할 수 있다. 예를 들어, 상기 충진제(700)는 열 경화성 수지를 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 발광 구조물(300)이 충진제(700)와 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 발광 구조물(300) 상에 위치하는 상부 보호막을 더 포함할 수 있다. 상기 상부 보호막은 외부 수분 및 충격으로부터 상기 발광 구조물(300)을 보호할 수 있다. 상기 상부 보호막은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 보호막은 무기 물질을 포함하는 무기막과 유기 물질을 포함하는 유기막의 적층 구조일 수 있다.
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 보조 전극(500) 사이에 위치하는 베이스 절연막(420)의 베이스 관통홀(420h)을 이용하여 상기 보조 전극(500)의 형상을 변경함으로써, 충진제(700)의 미충진에 의한 보이드를 방지하여 구현되는 영상의 품질을 향상함과 동시에, 상부 전극(330)과 보조 전극(500) 사이의 접촉 면적을 충분히 확보하여 전기적 연결에 대한 신뢰성을 향상하며, 집적도를 증가할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 버퍼 절연막(110)과 보조 전극(500) 사이에 단일층의 베이스 절연막(420)이 위치하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 다중층 구조의 베이스 절연막(420)을 포함할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 보조 전극(500) 사이에 위치하는 베이스 절연막(420)이 순서대로 적층된 제 1 베이스 절연막(421) 및 제 2 베이스 절연막(422)을 포함할 수 있다. 상기 제 1 베이스 절연막(421)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 예를 들어, 상기 제 1 베이스 절연막(421)은 버퍼 절연막(110)과 동일한 물질을 포함할 수 있다. 상기 제 2 베이스 절연막(422)은 상기 제 1 베이스 절연막(421)과 상기 보조 전극(500) 사이에 위치할 수 있다. 예를 들어, 상기 제 2 베이스 절연막(422)은 층간 절연막(240)과 동일한 물질을 포함할 수 있다. 상기 베이스 절연막(420)의 베이스 관통홀(420h)은 상기 제 1 베이스 절연막(421) 및 제 2 베이스 절연막(422)을 관통할 수 있다. 예를 들어, 상기 제 1 베이스 절연막(421)은 제 1 베이스 관통홀(421h)을 포함할 수 있다. 상기 제 2 베이스 절연막(422)은 상기 제 1 베이스 관통홀(421h)과 중첩하는 제 2 베이스 관통홀(422h)을 포함할 수 있다. 상기 보조 전극(500)의 단부는 상기 제 2 베이스 절연막(422)과 상기 하부 절연막(430) 사이에 위치할 수 있다. 상기 보조 전극(500)은 상기 제 1 베이스 관통홀(421h) 및 상기 제 2 베이스 관통홀(422h) 내로 연장할 수 있다. 상기 보조 전극(500)은 상기 제 1 베이스 관통홀(421h) 내에서 상기 하부 기판(100)과 직접 접촉할 수 있다. 이에 따라 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 언더 컷 영역(UC)으로 충진제(700)가 유입되는 경로가 충분히 확보되며, 상부 전극(330)과 보조 전극(500) 사이의 접촉 면적이 증가될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치는 제 1 베이스 절연막(421)이 보조 전극(500) 상에서 제 2 베이스 절연막(422)의 측면과 연속되는 측면을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 보조 전극(500)과 중첩하는 제 1 베이스 절연막(421)의 측면이 제 2 베이스 절연막(422)의 측면과 수직 정렬되지 않을 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 본 발명의 또다른 실시 예에 따른 디스플레이 장치는 제 1 베이스 관통홀(421h)의 크기가 제 2 베이스 관통홀(422h)의 크기보다 작을 수 있다. 상기 제 2 베이스 절연막(422)의 상기 제 2 베이스 관통홀(422h)은 상기 보조 전극(500)과 중첩하는 상기 제 1 베이스 절연막(421)의 측면을 노출할 수 있다. 이에 따라 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 충진제(700)의 미충진에 의한 보이드의 발생이 방지되며, 상부 전극(330)이 보조 전극(500)과 안정적으로 연결될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치는 보조 전극(500)이 다중층 구조인 베이스 절연막(420)의 베이스 관통홀(420h) 내에서 하부 기판(100)과 직접 접촉하는 것으로 설명된다. 그러나, 도 6에 도시된 바와 같이, 본 발명의 또다른 실시 예에 따른 디스플레이 장치는 버퍼 절연막(110)이 하부 기판(110)과 다중층 구조인 베이스 절연막(420) 및 보조 전극(500) 사이로 연장할 수 있다. 예를 들어, 제 1 베이스 절연막(421)은 반도체 패턴(210)과 게이트 전극(230) 사이에 위치하는 게이트 절연막(220)과 동일한 물질을 포함할 수 있다. 이에 따라 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질, 신뢰성 및 집적도가 효과적으로 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 단일층 구조의 베이스 절연막(420)이 층간 절연막(240)과 동일한 물질을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 층간 절연막(240)이 하부 기판(100)과 보조 전극(500) 사이로 연장하지 않을 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 보조 전극(500) 사이에 위치하는 단일층 구조의 베이스 절연막(420)이 버퍼 절연막(110)과 동일한 물질을 포함할 수 있다. 이에 따라 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 충진제(700)의 유입 경로 및 상부 전극(330)과 보조 전극(500) 사이의 접촉 면적이 효율적으로 확보될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(Tr1, Tr2)가 게이트 전극(230)과 소스 전극(250) 및 드레인 전극(260) 사이에 위치하는 층간 절연막(240)을 포함하는 것으로 설명된다. 그러나, 도 8에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(Tr1, Tr2)가 하부 기판(100)에 가까이 위치하는 게이트 전극(810), 상기 게이트 전극(810) 상에 위치하는 게이트 절연막(820), 상기 게이트 절연막(820) 상에 위치하는 반도체 패턴(830), 상기 반도체 패턴(830)의 일측 단부 상에 위치하는 소스 전극(840) 및 상기 반도체 패턴(830)의 타측 단부 상에 위치하는 드레인 전극(850)을 포함할 수 있다. 이에 따라 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 보조 전극(500) 사이에 위치하는 다중층 구조의 베이스 절연막(420)이 버퍼 절연막(110)과 동일한 물질을 포함하는 제 1 베이스 절연막(421) 및 게이트 절연막(820)과 동일한 물질을 포함하는 제 2 베이스 절연막(422)을 포함할 수 있다. 상기 제 2 베이스 절연막(422)의 제 2 베이스 관통홀(422h)은 상기 보조 전극(500)과 중첩하는 상기 제 1 베이스 절연막(421)의 측면을 노출할 수 있다. 예를 들어, 상기 제 2 베이스 절연막(422)의 상기 제 2 베이스 관통홀(422h)은 상기 제 1 베이스 절연막(421)의 제 1 베이스 관통홀(421h)과 단차를 형성할 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 다양한 박막 트랜지스터(Tr1, Tr2)를 사용할 수 있으므로, 구현되는 영상의 품질, 전기적 연결에 대한 신뢰성 및 집적도가 효율적으로 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(500)의 단부가 베이스 절연막(420)과 하부 절연막(430) 사이에 위치하는 것으로 설명된다. 그러나, 도 9에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상부 절연막(450)의 상부 관통홀(450h)와 중첩되는 보조 전극(500)의 영역에 가까이 위치하는 단부는 베이스 절연막(420)의 베이스 관통홀(420h) 내에 위치할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 기판(100) 상에서 베이스 절연막(420)의 베이스 관통홀(420h) 내에 위치하는 보조 전극(500)이 상부 절연막(450)의 돌출 영역(450p)과 중첩하는 상기 베이스 절연막(420)의 측면 상으로만 연장할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상부 전극(430)이 보조 전극(300)과 안정적으로 연결되고, 충진제(700)가 원활하게 유입될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 절연막(430)과 단일층 구조의 상부 절연막(450) 사이에 중간 절연막(440)이 위치하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 절연막(430) 상에 다중층 구조의 상부 절연막(450)이 위치할 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상부 절연막(450)이 하부 절연막(430) 상에 순서대로 적층된 제 1 상부 절연막(451) 및 제 2 상부 절연막(452)을 포함할 수 있다. 상기 제 1 상부 절연막(451)은 상기 하부 절연막(430)과 직접 접촉할 수 있다. 예를 들어, 상기 제 1 상부 절연막(451)은 오버 코트층(140)과 동일한 물질을 포함할 수 있다. 상기 제 2 상부 절연막(452)은 뱅크 절연막(150)과 동일한 물질을 포함할 수 있다. 상기 제 1 상부 절연막(451)은 제 1 상부 관통홀(451h) 및 제 1 돌출 영역(451p)을 포함할 수 있다. 상기 제 2 상부 절연막(452)은 제 2 상부 관통홀(452h) 및 제 2 돌출 영역(452p)을 포함할 수 있다. 상기 제 1 상부 관통홀(451h)의 크기는 상기 제 2 상부 관통홀(452h)의 크기보다 작을 수 있다. 예를 들어, 상기 하부 관통홀(430h) 상으로 연장하는 상기 제 2 돌출 영역(452p)의 수평 길이는 상기 하부 관통홀(430h) 상으로 연장하는 상기 제 1 돌출 영역(451p)의 수평 길이보다 짧을 수 있다. 상기 보조 전극(500)과 중첩하는 상기 제 1 상부 절연막(451)의 측면은 상기 보조 전극(500)과 중첩하는 상기 제 2 상부 절연막(452)의 측면과 다른 형상을 가질 수 있다. 예를 들어, 상기 보조 전극(500)과 중첩하는 상기 제 1 상부 절연막(451)의 측면은 역 테이퍼를 가질 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상부 전극(430)과 보조 전극(300) 사이의 접촉 면적을 향상함과 동시에, 충진제(700)에 의한 보이드(void)의 발생이 효과적으로 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(500)의 단부가 상부 기판(600)을 향한 베이스 절연막(420)의 상부면 상에 위치하는 것으로 설명된다. 그러나, 도 11에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 보조 전극(500)이 베이스 절연막(420)의 측면 상에 위치하는 단부를 포함할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서 보조 전극(500)의 단면은 'U'자 형상일 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질이 향상되고, 집적도가 증가될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 베이스 절연막(420)이 상부 절연막(450)의 상부 관통홀(450h)에 의해 노출되는 제 2 측면 영역(422S)을 포함하는 것으로 설명된다. 그러나, 도 12에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 베이스 절연막(420)의 측면의 모든 영역이 상부 절연막(450)의 돌출 영역(450p)에 의해 가려질 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상부 관통홀(450h)과 중첩하는 보조 전극(500)의 제 2 영역(502)이 돌출 영역(450p)과 중첩하는 상기 보조 전극(500)의 제 1 영역(501)에 의해 둘러싸일 수 있다. 이에 따라 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상부 전극(330)과 보조 전극(500) 사이의 안정적 연결에 의해 집적도가 증가되고, 구현되는 영상의 품질이 향상될 수 있다.
100 : 하부 기판 110 : 버퍼 절연막
130 : 하부 보호막 140 : 오버 코트층
150 : 뱅크 절연막 200 : 박막 트랜지스터
300 : 발광 구조물 420 : 베이스 절연막
420h : 베이스 관통홀 430 : 하부 절연막
430h : 하부 관통홀 440 : 중간 절연막
450 : 상부 절연막 450h : 상부 관통홀
500 : 보조 전극

Claims (20)

  1. 하부 기판 상에 위치하고, 베이스 관통홀을 포함하는 베이스 절연막;
    상기 베이스 절연막 상에 위치하고, 상기 베이스 관통홀과 중첩하는 하부 관통홀을 포함하는 하부 절연막;
    상기 하부 절연막 상에 위치하고, 상기 하부 관통홀과 중첩하는 상부 관통홀 및 상기 하부 관통홀의 내측 방향으로 연장하는 돌출 영역을 포함하는 상부 절연막; 및
    상기 하부 기판 상에서 상기 베이스 관통홀 내에 위치하는 보조 전극을 포함하되,
    상기 상부 절연막의 상기 돌출 영역과 상기 하부 절연막에 의한 언더 컷 영역은 상기 베이스 관통홀 및 상기 보조 전극과 중첩하고,
    상기 보조 전극은 상기 상부 절연막의 상기 돌출 영역과 중첩하는 상기 베이스 관통홀의 제 1 측면 영역 상으로 연장하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 베이스 관통홀의 상기 제 1 측면 영역에 가까이 위치하는 상기 보조 전극의 단부(end portion)는 상기 베이스 절연막과 상기 하부 절연막 사이에 위치하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 베이스 관통홀은 상기 상부 절연막의 상기 상부 관통홀과 중첩하는 제 2 측면 영역을 포함하는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 보조 전극은 상기 베이스 관통홀의 상기 제 2 측면 영역 상으로 연장하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 하부 기판 상에 위치하고, 상기 보조 전극과 이격되는 박막 트랜지스터;
    상기 박막 트랜지스터와 연결되는 하부 전극, 상기 보조 전극과 연결되는 상부 전극 및 상기 하부 전극과 상기 상부 전극 사이에 위치하는 발광층을 포함하는 발광 구조물; 및
    상기 박막 트랜지스터와 상기 발광 구조물 사이에 위치하는 하부 보호막을 포함하되,
    상기 하부 절연막은 상기 하부 보호막과 동일한 물질을 포함하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 하부 절연막 상에 위치하고, 상기 하부 전극의 가장 자리를 덮는 뱅크 절연막을 더 포함하되,
    상기 상부 절연막은 상기 뱅크 절연막과 동일한 물질을 포함하는 디스플레이 장치.
  7. 제 5 항에 있어서,
    상기 박막 트랜지스터는 반도체 패턴, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함하되,
    상기 보조 전극은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 박막 트랜지스터는 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에 위치하는 층간 절연막을 더 포함하되,
    상기 베이스 절연막은 상기 층간 절연막과 동일한 물질을 포함하는 디스플레이 장치.
  9. 하부 기판 상에 위치하고, 베이스 관통홀을 포함하는 베이스 절연막;
    상기 베이스 절연막의 상기 베이스 관통홀 내에 위치하는 보조 전극;
    상기 베이스 절연막 상에 위치하고, 상기 베이스 관통홀 및 상기 보조 전극과 중첩하는 하부 관통홀을 포함하는 하부 절연막; 및
    상기 하부 절연막 상에 위치하고, 상기 하부 관통홀과 중첩하는 상부 관통홀 및 상기 하부 관통홀의 내측 방향으로 연장하는 돌출 영역을 포함하는 상부 절연막을 포함하되,
    상기 상부 절연막의 상기 돌출 영역과 상기 하부 절연막에 의한 언더 컷 영역은 상기 베이스 관통홀 및 상기 보조 전극과 중첩하고,
    상기 보조 전극은 상기 상부 절연막의 상기 돌출 영역과 중첩하는 제 1 전극 영역 및 상기 상부 절연막의 상기 상부 관통홀과 중첩하는 제 2 전극 영역을 포함하는 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 보조 전극의 상기 제 1 전극 영역과 상기 상부 절연막의 상기 돌출 영역 사이의 수직 거리는 상기 하부 절연막의 수직 두께보다 큰 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 베이스 절연막은 상기 하부 기판에 가까이 위치하는 제 1 베이스 절연막 및 상기 제 1 베이스 절연막과 상기 하부 절연막 사이에 위치하는 제 2 베이스 절연막을 포함하고,
    상기 베이스 관통홀은 상기 제 1 베이스 절연막을 관통하는 제 1 베이스 관통홀 및 상기 제 2 베이스 절연막을 관통하는 제 2 베이스 관통홀을 포함하는 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 제 1 베이스 관통홀의 크기는 상기 제 2 베이스 관통홀의 크기보다 작은 디스플레이 장치.
  13. 제 11 항에 있어서,
    상기 하부 기판 상에 위치하고, 상기 보조 전극과 이격되는 박막 트랜지스터; 및
    상기 하부 기판과 상기 박막 트랜지스터 사이에 위치하는 버퍼 절연막을 더 포함하되,
    상기 제 1 베이스 절연막은 상기 버퍼 절연막과 동일한 물질을 포함하는 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 박막 트랜지스터는 게이트 전극, 게이트 절연막, 반도체 패턴, 소스 전극 및 드레인 전극을 포함하되,
    상기 제 2 베이스 절연막은 상기 게이트 절연막과 동일한 물질을 포함하는 디스플레이 장치.
  15. 제 9 항에 있어서,
    상기 하부 기판 상에 위치하고, 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함하는 발광 구조물을 더 포함하되,
    상기 베이스 관통홀은 상기 보조 전극의 상기 제 1 전극 영역에 가까이 위치하는 제 1 측면 영역 및 상기 보조 전극의 상기 제 2 전극 영역에 가까이 위치하는 제 2 측면 영역을 포함하고,
    상기 상부 전극은 상기 베이스 관통홀의 상기 제 1 측면 영역 상에서 상기 보조 전극과 직접 접촉하는 디스플레이 장치.
  16. 하부 기판 상에 위치하는 보조 전극;
    상기 하부 기판 및 상기 보조 전극 상에 위치하고, 상기 보조 전극을 노출하는 하부 관통홀을 포함하는 하부 절연막;
    상기 하부 절연막 상에 위치하고, 상기 하부 관통홀과 중첩하는 상부 관통홀 및 상기 하부 관통홀의 내측 방향으로 연장하여 상기 보조 전극의 일부 영역을 가리는 돌출 영역을 포함하는 상부 절연막; 및
    상기 하부 기판과 상기 하부 절연막 사이에 위치하고, 상기 보조 전극과 상기 하부 관통홀 사이에 위치하는 베이스 관통홀을 포함하는 베이스 절연막을 포함하되,
    상기 상부 절연막의 상기 돌출 영역과 상기 하부 절연막에 의한 언더 컷 영역은 상기 베이스 관통홀과 중첩하고,
    상기 베이스 관통홀은 상기 돌출 영역과 중첩하는 제 1 측면 영역 및 상기 상부 관통홀과 중첩하는 제 2 측면 영역을 포함하며,
    상기 보조 전극은 상기 베이스 관통홀의 상기 제 1 측면 영역 및 상기 제 2 측면 영역 상으로 연장하는 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 베이스 관통홀의 상기 제 1 측면 영역 및 상기 제 2 측면 영역은 상기 하부 절연막의 상기 하부 관통홀과 중첩하는 디스플레이 장치.
  18. 제 16 항에 있어서,
    상기 보조 전극의 단부는 상기 베이스 절연막과 상기 하부 절연막 사이에 위치하는 디스플레이 장치.
  19. 제 16 항에 있어서,
    상기 상부 절연막은 상기 하부 절연막 상에 순서대로 적층된 제 1 상부 절연막 및 제 2 상부 절연막을 포함하고,
    상기 상부 관통홀은 상기 제 1 상부 절연막을 관통하는 제 1 상부 관통홀 ㅁ및 상기 제 2 상부 절연막을 관통하는 제 2 상부 관통홀을 포함하되,
    상기 보조 전극과 중첩하는 상기 제 1 상부 관통홀의 측면은 상기 보조 전극과 중첩하는 상기 제 2 상부 관통홀의 측면과 다른 형상을 갖는 디스플레이 장치.
  20. 제 19 항에 있어서,
    상기 보조 전극과 중첩하는 상기 제 1 상부 관통홀의 측면은 역 테이퍼를 갖는 디스플레이 장치.
KR1020160182441A 2016-12-29 2016-12-29 보조 전극을 포함하는 디스플레이 장치 Active KR102769206B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160182441A KR102769206B1 (ko) 2016-12-29 2016-12-29 보조 전극을 포함하는 디스플레이 장치
US15/788,737 US10388905B2 (en) 2016-12-29 2017-10-19 Display device having an auxiliary electrode
JP2017244808A JP6622278B2 (ja) 2016-12-29 2017-12-21 補助電極を含むディスプレイ装置
EP17210073.7A EP3343663A1 (en) 2016-12-29 2017-12-22 Display device having an auxiliary electrode
CN201711431260.4A CN108257973B (zh) 2016-12-29 2017-12-26 具有辅助电极的显示装置
TW106146567A TWI668854B (zh) 2016-12-29 2017-12-29 具有輔助電極的顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160182441A KR102769206B1 (ko) 2016-12-29 2016-12-29 보조 전극을 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180077767A KR20180077767A (ko) 2018-07-09
KR102769206B1 true KR102769206B1 (ko) 2025-02-20

Family

ID=60937568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160182441A Active KR102769206B1 (ko) 2016-12-29 2016-12-29 보조 전극을 포함하는 디스플레이 장치

Country Status (6)

Country Link
US (1) US10388905B2 (ko)
EP (1) EP3343663A1 (ko)
JP (1) JP6622278B2 (ko)
KR (1) KR102769206B1 (ko)
CN (1) CN108257973B (ko)
TW (1) TWI668854B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405695B1 (ko) * 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6831257B2 (ja) 2017-02-10 2021-02-17 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
US10468623B2 (en) * 2017-02-16 2019-11-05 Joled Inc. Organic EL display panel and method of manufacturing organic EL display panel
CN109103215B (zh) * 2017-06-21 2021-03-09 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
TWI840337B (zh) 2017-11-30 2024-05-01 日商半導體能源研究所股份有限公司 顯示面板、顯示裝置、顯示模組、電子裝置及顯示面板的製造方法
KR102454390B1 (ko) * 2017-12-05 2022-10-14 엘지디스플레이 주식회사 전계발광표시장치
KR102498288B1 (ko) * 2017-12-22 2023-02-09 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR102513333B1 (ko) * 2018-01-31 2023-03-23 삼성디스플레이 주식회사 표시 장치
KR102570021B1 (ko) * 2018-07-31 2023-08-22 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102684681B1 (ko) * 2018-08-09 2024-07-15 엘지디스플레이 주식회사 관통홀을 구비한 표시패널을 포함하는 표시장치
KR102697457B1 (ko) 2018-10-11 2024-08-22 삼성디스플레이 주식회사 표시 패널
KR102724703B1 (ko) * 2018-10-23 2024-11-01 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR102717811B1 (ko) * 2018-10-31 2024-10-15 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102657529B1 (ko) * 2018-11-02 2024-04-12 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102818639B1 (ko) 2019-02-15 2025-06-11 삼성디스플레이 주식회사 표시 패널
KR102801009B1 (ko) * 2019-04-11 2025-04-30 삼성디스플레이 주식회사 디스플레이 장치
KR20220017918A (ko) 2019-05-08 2022-02-14 오티아이 루미오닉스 인크. 핵 생성 억제 코팅 형성용 물질 및 이를 포함하는 디바이스
US11018213B2 (en) * 2019-08-15 2021-05-25 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and method of fabricating same
CN110556406A (zh) * 2019-08-26 2019-12-10 深圳市华星光电半导体显示技术有限公司 一种oled显示面板及其制备方法
US11195900B2 (en) * 2019-09-02 2021-12-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate with protrusion patterns and method of fabricating same
EP4016145A4 (en) * 2019-10-30 2022-10-12 Sony Semiconductor Solutions Corporation ELECTROLUMINESCENT ELEMENT AND DISPLAY DEVICE
CN110911461B (zh) * 2019-11-26 2023-06-06 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR102749163B1 (ko) * 2019-12-20 2025-01-03 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210083989A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102795157B1 (ko) 2020-06-24 2025-04-14 엘지디스플레이 주식회사 표시 장치
KR20220005276A (ko) 2020-07-06 2022-01-13 엘지디스플레이 주식회사 표시 장치
CN111864116B (zh) 2020-07-28 2023-12-19 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN113644085B (zh) * 2020-08-14 2023-06-02 友达光电股份有限公司 电子装置及电子装置的制造方法
KR20220042815A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치
WO2022178827A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2022205083A1 (zh) * 2021-03-31 2022-10-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US12185603B2 (en) * 2021-05-27 2024-12-31 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel, manufacturing method thereof, and display device
KR20220167831A (ko) * 2021-06-14 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114203775B (zh) * 2021-11-24 2023-05-09 深圳市华星光电半导体显示技术有限公司 Oled显示面板和oled显示装置
CN119630201A (zh) * 2021-12-16 2025-03-14 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示面板及显示装置
KR20230100156A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조방법
KR20230100956A (ko) * 2021-12-29 2023-07-06 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN114639710B (zh) * 2022-03-18 2025-01-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR20240007973A (ko) * 2022-07-08 2024-01-18 삼성디스플레이 주식회사 표시 패널 및 그 표시 패널의 제조 방법
WO2024237201A1 (ja) * 2023-05-17 2024-11-21 ソニーセミコンダクタソリューションズ株式会社 表示装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105068A (ja) 2009-02-09 2009-05-14 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
US20160043341A1 (en) 2014-08-05 2016-02-11 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160149155A1 (en) 2014-11-25 2016-05-26 Lg Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
KR101386055B1 (ko) 2006-06-19 2014-04-16 소니 주식회사 발광 표시 장치 및 그 제조 방법
KR101058113B1 (ko) 2009-11-13 2011-08-24 삼성모바일디스플레이주식회사 박막 트랜지스터 및 유기 발광 표시 장치
IT1403528B1 (it) * 2011-01-25 2013-10-31 Trw Automotive Italia S R L Gruppo di pompaggio per alimentare olio in pressione ad una utenza
TWI562423B (en) * 2011-03-02 2016-12-11 Semiconductor Energy Lab Co Ltd Light-emitting device and lighting device
WO2013080490A1 (ja) * 2011-12-02 2013-06-06 パナソニック株式会社 有機ｅｌ表示パネルおよびその製造方法
CN103311265B (zh) 2012-03-08 2016-05-18 群康科技(深圳)有限公司 有机发光二极管显示面板及其制造方法
US20140018350A1 (en) * 2012-07-13 2014-01-16 Asahi Glass Co., Ltd. Combination of sulfonamide compound and tafluprost
US20140034648A1 (en) * 2012-08-03 2014-02-06 Michael E. Peterson Portable Cabinet for First Aid Supplies
KR102090555B1 (ko) * 2012-12-27 2020-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9450039B2 (en) * 2013-05-31 2016-09-20 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
EP2827371B1 (en) * 2013-06-28 2018-08-22 LG Display Co., Ltd. Organic light emitting display apparatus and manufacturing method thereof
JP6114670B2 (ja) 2013-09-19 2017-04-12 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示装置の製造方法
KR102151754B1 (ko) 2013-11-20 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102428914B1 (ko) * 2015-04-27 2022-08-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105428387B (zh) 2014-09-17 2018-09-07 乐金显示有限公司 有机发光显示装置及其制造方法
KR102405695B1 (ko) 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102724099B1 (ko) * 2016-10-31 2024-10-31 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
KR102721845B1 (ko) * 2016-10-31 2024-10-24 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
KR102387343B1 (ko) * 2017-12-20 2022-04-15 엘지디스플레이 주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105068A (ja) 2009-02-09 2009-05-14 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
US20160043341A1 (en) 2014-08-05 2016-02-11 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160149155A1 (en) 2014-11-25 2016-05-26 Lg Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20180077767A (ko) 2018-07-09
TWI668854B (zh) 2019-08-11
CN108257973A (zh) 2018-07-06
TW201839974A (zh) 2018-11-01
JP2018109758A (ja) 2018-07-12
JP6622278B2 (ja) 2019-12-18
US20180190934A1 (en) 2018-07-05
US10388905B2 (en) 2019-08-20
CN108257973B (zh) 2021-09-10
EP3343663A1 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
KR102769206B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR102721845B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR102717808B1 (ko) 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
KR102804705B1 (ko) 연결 클래드 전극을 포함하는 유기 발광 표시 장치
US20190326549A1 (en) Display device and method for manufacturing display device
KR102724099B1 (ko) 보조 전극을 포함하는 디스플레이 장치
EP3291301A1 (en) Organic light-emitting display device having a partition wall
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
KR102717809B1 (ko) 발광 구조물을 포함하는 디스플레이 장치
CN109560210B (zh) 具有辅助电极的显示装置
KR102705030B1 (ko) 유기 발광층을 포함하는 유기 발광 표시 장치
KR102752844B1 (ko) 뱅크 절연막을 포함하는 유기 발광 표시 장치
KR102680244B1 (ko) 발광 영역 및 투과 영역을 포함하는 유기 발광 표시 장치
KR102691278B1 (ko) 다른 색을 나타내는 발광 구조물들이 적층된 유기 발광 표시 장치
KR102735348B1 (ko) 적층된 도전층들 사이에 위치하는 절연막을 포함하는 디스플레이 장치
KR102666208B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR102423864B1 (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치
KR102555412B1 (ko) 발광 소자를 포함하는 디스플레이 장치
KR102707562B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101960390B1 (ko) 박막 트랜지스터를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211215

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240415

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241202

PG1601 Publication of registration