[go: up one dir, main page]

KR102758332B1 - 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법 - Google Patents

멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법 Download PDF

Info

Publication number
KR102758332B1
KR102758332B1 KR1020160161209A KR20160161209A KR102758332B1 KR 102758332 B1 KR102758332 B1 KR 102758332B1 KR 1020160161209 A KR1020160161209 A KR 1020160161209A KR 20160161209 A KR20160161209 A KR 20160161209A KR 102758332 B1 KR102758332 B1 KR 102758332B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
oxide semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160161209A
Other languages
English (en)
Other versions
KR20180061720A (ko
Inventor
이제현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160161209A priority Critical patent/KR102758332B1/ko
Publication of KR20180061720A publication Critical patent/KR20180061720A/ko
Application granted granted Critical
Publication of KR102758332B1 publication Critical patent/KR102758332B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에 관한 것이다. 본 발명의 유기발광 표시장치는 표시영역과 비표시영역으로 정의되는 기판, 표시영역 상에 위치하는 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터, 기판 상에 배치된 산화물 반도체 박막 트랜지스터의 액티브층, 액티브층이 노출되지 않도록 액티브층을 완전히 덮는 쉴드층, 및 LTPS 박막 트랜지스터의 액티브층 상에 배치된 LTPS 박막 트랜지스터의 소스 전극과 드레인 전극을 포함하고, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극, 그리고 산화물 반도체 박막 트랜지스터의 액티브층은 서로 다른 평면상에 배치된다.

Description

멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE COMPRISING MULTI-TYPE THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에 관한 것으로서, 보다 상세하게는 하나의 기판에 서로 다른 타입의 박막 트랜지스터들이 배치된 유기발광 표시장치에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시 장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이와 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 유기발광 표시장치(OLED), 전기 영동 표시 장치(EPD), 플라즈마 표시 장치(PDP) 및 전기 습윤 표시 장치(EWD) 등을 들 수 있다. 특히, 유기발광 표시장치는 자체 발광 특성을 갖는 표시 장치로서, 액정 표시 장치에 비해 시야각, 명암비(contrast ratio), 응답 속도, 소비 전력 등의 측면에서 우수한 특성을 갖는다.
유기발광 표시장치는 영상을 표시하기 위한 유기발광소자와 유기발광소자를 구동하기 위한 화소 회로가 배치되는 표시영역 및 표시영역에 인접하고 구동 회로가 배치되는 비표시영역을 포함한다. 특히, 화소 회로 및 구동 회로에는 복수의 박막 트랜지스터가 위치하여 복수의 화소의 유기발광소자를 구동시킨다.
박막 트랜지스터는 액티브층을 구성하는 물질에 따라 분류될 수 있다. 그 중 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS) 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 가장 널리 사용되고 있다. 그러나, 현재 유기발광 표시장치에서는 화소 회로 및 구동 회로를 구성하는 박막 트랜지스터로 하나의 기판 상에 LTPS 박막 트랜지스터만 사용하거나 산화물 반도체 박막 트랜지스터만 사용하고 있다. 그러나, LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터 중 어느 하나만으로 화소 회로 및 구동 회로를 구성하는 경우 다양한 문제가 존재하여, 하나의 유기발광 표시장치에 서로 다른 타입의 박막 트랜지스터를 적용하고자 하는 요구가 존재한다.
본 발명의 발명자들은 상술한 요구를 인식하고, 하나의 기판에 서로 다른 타입의 박막 트랜지스터를 적용하는 기술에 대해 연구하였으며, 다결정 실리콘 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 적용된 유기발광 표시장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 다결정 실리콘 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 과정에서 발생할 수 있는 산화물 반도체층의 심각한 손상을 해결하는데 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치가 제공된다. 유기발광 표시장치는 표시영역과 그 일측에 위치하는 비표시영역으로 정의되는 기판, 표시영역에 있는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터, 및 산화물 반도체 박막 트랜지스터의 액티브층이 노출되지 않도록 산화물 반도체 박막 트랜지스터의 액티브층을 덮는 쉴드층을 포함하고, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극은 LTPS 박막 트랜지스터의 액티브층 상에 배치되고, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극은 산화물 반도체 박막 트랜지스터의 액티브층과 서로 다른 평면상에 배치된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 멀티 타입의 박막 트랜지스터를 하나의 기판에 적용하면서 발생하는 다양한 문제를 해결할 수 있는 새로운 구조를 갖는 유기발광 표시장치 및 새로운 유기발광 표시장치의 제조 방법을 제공할 수 있다.
구체적으로, 본 발명은 산화물 반도체 박막 트랜지스터의 산화물 반도체층 상에 버퍼층을 형성함으로써, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극이 형성되는 식각공정에 의해 산화물 반도체층이 손상되는 것을 최소화할 수 있다.
또한, 본 발명은 산화물 반도체 박막 트랜지스터의 산화물 반도체층 상에 배치되는 버퍼층을 기판 전면에 걸쳐 형성함으로써, 공정시간을 단축시키고 비용을 절약할 수 있다.
또한, 본 발명은 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극과 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극이 형성되는 위치를 다르게 함으로써, 콘택홀의 깊이를 고르게 하여 공정을 단순화시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치의 구성도이다.
도 2는 도 1에 도시된 화소 구조를 개략적으로 보여주는 단면도이다.
도 3a 내지 도 3e는 도 2에 도시된 유기발광 표시장치의 제조공정을 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 “상” 또는 "위"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서에서 트랜지스터의 소스 전극 및 드레인 전극은 실시예에서 정의되거나 도면에 도시된 대로 정해진 것은 아니다. 즉, 화소 회로의 종류나 구성에 따라, 소스 전극과 드레인 전극은 그 위치가 반대일 수 있고, 전극과의 연결관계 또한 다양한 구성으로 이루어질 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에서는 적어도 2개의 타입의 박막 트랜지스터가 동일한 기판 상에 형성된다. 멀티 타입의 박막 트랜지스터는 하나의 기판에 형성된 서로 상이한 타입의 박막 트랜지스터를 의미한다. 여기서, 적어도 2개의 타입의 박막 트랜지스터로서 폴리 실리콘 물질을 액티브층으로 하는 박막 트랜지스터와 금속 산화물을 액티브층으로 하는 박막 트랜지스터가 사용된다.
먼저, 본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치는 폴리 실리콘 물질을 액티브층으로 하는 박막 트랜지스터로서 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 LTPS 박막 트랜지스터가 사용될 수 있다. 폴리 실리콘 물질은 이동도가 높아 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 LTPS 박막 트랜지스터가 적용될 수 있다.
다음으로, 본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치는 산화물 반도체 물질을 액티브층으로 하는 산화물 반도체 박막 트랜지스터가 사용될 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합하다. 또한, 오프-전류가 작으므로 보조 용량의 크기가 감소될 수 있으므로, 산화물 반도체 박막 트랜지스터는 고해상도 표시 소자에 적합하다.
본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치는, 서로 성질이 다른 LPTS 박막 트랜지스터와 산화물 반도체 박막 트랜지스터를 동일 기판 위에 배치함으로써, 보다 나은 기능을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치의 구성도이다.
도 1에 도시된 유기발광 표시장치(10)는 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)이 교차되어 각 화소(1)를 정의하는 표시 패널(2), 게이트 드라이버(4), 데이터 드라이버(3), 및 타이밍 컨트롤러(5)를 구비한다. 게이트 드라이버(4)는 복수의 게이트 라인(GL)에 화소(1)에 대한 구동 신호를 전송한다. 데이터 드라이버(3)는 복수의 데이터 라인(DL)에 화소(1)에 대한 데이터 전압을 전송한다. 타이밍 컨트롤러(5)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(3)에 공급하고, 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 출력하여 게이트 드라이버(4) 및 데이터 드라이버(3)를 제어한다.
본 발명의 실시예에서 각 화소(1)는 유기발광소자(OLED)와, 유기발광소자(OLED)에 구동 전류를 공급하는 구동 트랜지스터를 포함하여 유기발광소자(OLED)를 독립적으로 구동하는 화소 회로를 구비한다. 그리고, 화소 회로는 문턱전압(Vth) 및 이동도(mobility)와 같은 구동 트랜지스터의 전기적 특성 편차를 보상하고, 유기발광소자(OLED)에 공급되는 전류 차이로 인한 각 화소(1) 간의 휘도 편차를 줄일 수 있다.
표시 패널(2)은 서로 교차하는 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)을 구비한다. 복수의 화소(1)들은 이들(GL, DL)의 교차 영역에 배치될 수 있다. 각 화소(1)는 유기발광소자(OLED)와 화소 회로를 구비한다. 그리고, 각 화소(1)는 게이트 라인(GL), 데이터 라인(DL), 고전위 전압 공급 라인(VDDL) 및 저전위 전압 공급 라인(VSSL) 라인에 접속된다. 특히 고전위 전압 공급 라인(VDDL)은 낮은 비저항을 갖는 물질로 이루어지는 것이 바람직하다.
게이트 드라이버(4)는 타이밍 컨트롤러(5)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 게이트 라인(GL)에 복수의 게이트 전극 신호를 공급한다. 복수의 게이트 전극 신호는 제1 및 제2 스캔 신호(SCAN1, SCAN2)를 포함할 수 있으며, 이들 신호는 복수의 게이트 라인(GL)을 통해 각 화소(1)에 공급된다. 고전위 전압(VDD)은 저전위 전압(VSS)보다 상대적으로 높은 전압을 갖는다. 저전위 전압(VSS)은 접지 전압일 수 있다.
데이터 드라이버(3)는 타이밍 컨트롤러(5)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(5)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압(Vdata)으로 변환한다. 그리고 변환된 데이터 전압(Vdata)을 복수의 데이터 라인(DL)에 공급한다. 한편, 데이터 드라이버(3)는 각 화소(1)의 프로그래밍 기간에 데이터 전압(Vdata)을 출력한다.
타이밍 컨트롤러(5)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(2)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(3)에 공급한다. 타이밍 컨트롤러(5)는 외부로부터 입력되는 동기 신호들(SYNC), 예를 들어 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 복수의 게이트 제어 신호 및 데이터 제어 신호(GCS, DCS)를 생성한다. 그리고 생성된 복수의 게이트 제어 신호 및 데이터 제어 신호(GCS, DCS)를 게이트 드라이버(4) 및 데이터 드라이버(3)에 각각 공급함으로써, 게이트 드라이버(4) 및 데이터 드라이버(3)를 제어한다.
이하, 본 발명의 실시예에 따른 화소를 구체적으로 설명한다.
도 2는 도 1에 도시된 화소 구조를 개략적으로 보여주는 단면도이다. 도 3a 내지 도 3e는 도 2에 도시된 유기발광 표시장치의 제조공정을 나타낸다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 화소(1)는 기판(210), 버퍼층(211), LTPS 박막 트랜지스터(220), 산화물 반도체 박막 트랜지스터(230), 및 스토리지 커패시터(240)를 포함한다. 또한, 본 발명의 실시예에 따른 화소(1)는 버퍼층(211), LTPS 게이트 절연층(212), 층간 절연층(213), 쉴드층(214), 및 패시베이션층(215)을 포함한다.
이하에서는, 유기발광 표시장치(200)의 각 구성요소와 제조공정에 대해 상세히 설명한다.
도 2 및 도 3a를 참조하면, 기판(210)은 유기발광 표시장치(200)의 다양한 구성요소들을 지지한다. 기판(210)은 유리로 이루어지거나 가요성(flexibility)의 성질을 갖는 플라스틱 물질로 이루어질 수 있다. 예를 들어 기판(210)이 폴리이미드(PI)로 이루어지는 경우, 기판(210) 하부에 유리와 같은 단단한 성질의 지지 기판이 배치된 상황에서 유기발광 표시장치 제조공정이 진행될 수 있고, 이 때 지지 기판은 제조공정 중에 제거된다. 또한, 지지 기판이 제거된 후, 기판(210)을 지지하기 위한 백 플레이트(back plate)가 기판(210) 하부에 배치될 수 있다.
기판(210)에는 표시영역 및 비표시영역이 정의될 수 있다. 비표시영역은 표시영역의 일측에 위치될 수 있다. 표시영역은 화소(1)가 배치되어 유기발광 표시장치(200)에서 영상이 표시되는 영역이다. 비표시영역은 표시영역 이외의 영역으로서, 화소(1)를 구동하기 위한 다양한 회로, 배선 등이 배치되는 영역이다.
이어서, 버퍼층(211)이 기판(210)의 표면 위에 형성된다. 버퍼층(211)은 기판(210)의 표시영역 및 비표시영역에 형성될 수 있다. 버퍼층(211)은 복수의 박막이 증착된 구조일 수도 있다. 여기서는 편의상 단일층으로 설명한다. 비표시영역에 위치하는 버퍼층(211)의 일부분은 벤딩시에 발생할 수 있는 크랙(Crack)을 최소화하기 위해 패턴이 형성될 수 있다.
이어서, 하부보호금속(Bottom Shield Metal)이 버퍼층(211) 상에 형성될 수 있다. 하부보호금속은 화소(1)의 구동 박막 트랜지스터인 LTPS 박막 트랜지스터(220)와 중첩되도록 배치될 수 있으며, 몰리브덴(Mo) 물질로 형성될 수 있다. 하부보호금속은 기판(210) 표면의 포텐셜(potential) 발생 및 외부로부터 유입되는 빛을 근본적으로 차단할 수 있다. 하부보호금속이 형성될 경우, 하부보호금속과 상부의 전극들을 절연시키는 절연층이 추가로 배치될 수 있다.
이어서, 기판(210) 또는 하부보호금속 상에 LTPS 박막 트랜지스터(220)의 액티브층(222)이 배치된다. LTPS 박막 트랜지스터(220)의 액티브층(222)은 LTPS 박막 트랜지스터(220) 구동 시 채널이 형성되는 채널 영역(CA), 채널 영역(CA) 양 측의 소스 영역(SA) 및 드레인 영역(DA)을 포함한다. 채널 영역(CA), 소스 영역(SA) 및 드레인 영역(DA)은 이온 도핑(불순물 도핑)에 의해 정의된다.
LTPS 박막 트랜지스터(220)의 액티브층(222)은 폴리 실리콘을 포함한다. 버퍼층(211) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 액티브층(222)이 형성된다. 또한, 층간 절연층(213)을 형성한 후 활성화 공정 및 수소화 공정이 추가적으로 수행되어 액티브층(222)이 완성된다.
이어서, LTPS 박막 트랜지스터(220)의 게이트 절연층(212)이 LTPS 박막 트랜지스터(220)의 액티브층(222)과 버퍼층(211) 상에 배치된다. LTPS 박막 트랜지스터(220)의 게이트 절연층(212)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층으로 구성되거나, 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)으로 이루어진 다중층으로 구성될 수 있다. LTPS 박막 트랜지스터(220)의 게이트 절연층(212)에는 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(244) 각각이 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA) 각각에 연결되기 위한 컨택홀이 형성된다.
이어서, LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 LTPS 박막 트랜지스터(220)의 게이트 전극(223)이 배치된다. LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 몰리브덴(Mo) 등과 같은 금속층을 형성하고, 금속층을 패터닝하여 LTPS 박막 트랜지스터(220)의 게이트 전극(223)이 형성된다. LTPS 박막 트랜지스터(220)의 게이트 전극(223)은 LTPS 박막 트랜지스터(220)의 액티브층(222)의 채널 영역(CA)과 중첩하도록 LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 배치된다.
이어서, LTPS 박막 트랜지스터(220)의 액티브층(222)에 대한 도핑 공정을 수행한다. LTPS 박막 트랜지스터(220)의 게이트 전극(223)을 마스크로 하여 하부에 배치된 LTPS 박막 트랜지스터(220)의 액티브층(222)에 불순물을 주입하여, LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA), 즉, 도핑 영역이 정의될 수 있다.
한편, 산화물 반도체 박막 트랜지스터(230)는 산화물 반도체로 이루어지는 액티브층(232)과 전도성 금속으로 이루어지는 게이트 전극(233), 소스 전극(231) 및 드레인 전극(234)을 포함한다. 산화물 반도체 박막 트랜지스터(230)는 상술한 바와 같이 화소 회로의 스위칭 박막 트랜지스터에 적용될 수 있다.
도 2 및 도 3a를 참조하면, LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)이 형성된다. LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 금속층을 형성하고, 금속층을 패터닝하여 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)이 형성된다.
LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)은 동시에, 그리고 동일한 공정으로 형성될 수 있다. 즉, LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 금속층을 형성하고, LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)이 동시에 형성되도록 금속층이 패터닝될 수 있다. 이에, LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)은 동일한 평면 상에서 동일한 물질 및 동일한 두께로 이루어질 수 있다. 이와 같이, LTPS 박막 트랜지스터(220)의 게이트 전극(233)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)을 동시에 동일한 공정으로 형성함에 의해, 공정 시간이 단축되고, 마스크 수가 감소하여 공정 비용 또한 감소될 수 있다. 하지만, 이에 제한하는 것은 아니며, LTPS 박막 트랜지스터(220)의 게이트 전극이 액티브층(222) 하부에 배치되거나, 산화물 반도체 박막 트랜지스터(230)의 게이트 전극이 액티브층(232) 상부에 배치될 수도 있다. 또한, LTPS 박막 트랜지스커(220)의 액티브층(222)과 산화물 반도체 박막 트랜지스터(230)의 액티브층(232) 사이에 산화물 반도체 박막 트랜지스터(230)의 게이트 전극과 LTPS 박막 트랜지스터(220)의 게이트 전극이 각각 배치되되, 서로 다른 평면 상에 배치될 수도 있다.
이어서, LTPS 박막 트랜지스터(220)의 게이트 전극(223) 및 LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 층간 절연층(213)이 배치된다. 층간 절연층(213)은 다중층으로 구성될 수 있으며, 다중층 중 하나의 층은 질화 실리콘(SiNx)과 같이 수소 함량이 큰 물질로 이루어질 수 있다. 층간 절연층에 포함된 수소는, LTPS 박막 트랜지스터(220)의 수소화 공정시 액티브층(222)으로 확산될 수 있다. 수소화 공정은, LTPS 박막 트랜지스터(220)의 액티브층(222) 내부의 결합이 덜된 공간을 수소로 채워주어 안정화시키는 공정이다. 한편, 다중층 중 다른 층은 수소 함량이 작은 물질로 이루어질 수 있다. 산화물 반도체층(232)이 수소에 노출되는 경우, 산화물 반도체층(232)은 환원될 수 있고, 이에 따라 산화물 반도체 박막 트랜지스터(230)의 임계 전압(threshold voltage; Vth)이 변화될 수 있다. 따라서, 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)과 접하는 층간 절연층은 수소 함량이 작은 물질로 배치되는 것이 바람직하다.
층간 절연층(213)에는 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA)을 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224) 각각에 연결하기 위한 컨택홀이 형성된다.
이어서, 층간 절연층(213) 상에 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)이 배치된다. 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)은 금속 산화물로 이루어지고, 예를 들어, IGZO 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)은, 금속 산화물을 층간 절연층(213) 상에 증착하고 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝함으로써 형성될 수 있다.
이어서, 도 2와 도 3b를 참조하면, 층간 절연층(213) 및 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)을 덮도록 쉴드층(214)이 배치된다. 이어서, 도 2와 도 3를 참조하면, 쉴드층(214)에는 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA)을 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224) 각각에 연결하기 위한 컨택홀이 형성된다.
이어서, 쉴드층(214) 상에 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224)이 형성된다. 도2 및 도 3c에서는 LTPS 박막 트랜지스터(220)의 소스 전극(221)과 드레인 전극(224)이 쉴드층(214) 상에 공통으로 배치되는 것으로 도시되었지만, 반드시 이에 한정하는 것은 아니다. 쉴드층(214) 상에는 소스 전극(221)만 배치되고, 드레인 전극(224)은 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)과 동일한 평면 상에 배치될 수도 있다.
쉴드층(214)은 산화물 반도체층(232)과 접하여 배치되기 때문에, 수소 함량이 낮을수록 바람직하다. 쉴드층(214)의 수소 함량은 쉴드층(214) 상부에 배치되는 패시베이션층(215)의 수소 함량보다 낮을 수 있다. 쉴드층(214)은 무기질로 이루어질 수 있으며, 예를 들어 SiOx 또는 SiONx 로 이루어질 수 있다.
한편, 고전위 전압 공급 라인(VDDL) 및 데이터 라인(DL)은 쉴드층(214) 상에 배치되며, 따라서 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224) 역시 고전위 전압 공급 라인(VDDL) 및 데이터 라인(DL)과 동일한 물질로 이루어지는 것이 바람직하다. 고전위 전압 공급 라인(VDDL)은 넓은 면적에 걸쳐서 고전위 전압(VDD)을 손실 없이 전달하여야 한다. 또한, 데이터 라인(DL) 역시 데이터 신호를 멀리 떨어진 화소에까지 손실 없이 전달하여야 한다. 따라서, 고전위 전압 공급 라인(VDDL) 및 데이터 라인(DL)은 비저항이 작은 물질로 형성하는 것이 바람직하다. 따라서, 고전위 전압 공급 라인(VDDL), 데이터 라인(DL) 및 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224)은 알루미늄(Al)을 포함하는 다중층으로 이루어질 수 있으며, 예를 들어, 티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 적층된 3층 구조로 이루어질 수 있다. 알루미늄은 부식에 약한 금속이므로, 알루미늄의 상부 및 하부는 티타늄(Ti)으로 보호될 수 있다.
티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 증착된 금속 물질층은 건식식각(dry-etch) 방식으로 식각되고, 이로써 LTPS 박막 트랜지스터(220)의 소스 전극(221) 또는 드레인 전극(224)으로 패터닝된다. 한편, 건식식각에 의해 산화물 반도체층(232)이 물리적으로 훼손될 수 있고, 이에 따라 산화물 반도체 박막 트랜지스터(230)의 신뢰성을 크게 떨어뜨릴 수 있다.
이를 개선하기 위하여, LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224)이 형성되기 전에, 산화물 반도체 박막 트랜지스터(230)의 액티브층(232) 및 표시영역 전체를 덮는 쉴드층(214)이 배치된다. 본 발명의 실시예에 따른 쉴드층(214)은 별도의 마스크를 필요로 하지 않으므로, 마스크 추가로 발생할 수 있는 공정 시간 및 공정 비용을 절감할 수 있다.
LTPS 박막 트랜지스터(220)의 소스 전극(221) 또는 드레인 전극(224)의 패터닝 공정시 사용되는 건식식각에 의해 쉴드층(214)의 일부가 손상될 수 있다. 따라서, 식각 공정시에 발생 가능한 손상을 고려하여 산화물 반도체층(232)이 손상되지 않도록, 쉴드층(214)의 두께가 결정되어야 한다.
한편, 고전위 전압 공급 라인(VDDL)은 저항이 작도록 설계되는 것이 좋으므로, 비저항이 작은 알루미늄을 포함하여 두께는 약 5000Å 으로 형성될 수 있다. 쉴드층(214)을 포함하지 않는 구조에서는, LTPS 박막 트랜지스터(220)의 소스 전극 및 드레인 전극과 산화물 반도체 박막 트랜지스터(230)의 소스 전극 및 드레인 전극이 동시에 형성될 수 있다. 이 경우, 산화물 반도체 박막 트랜지스터(230)의 소스 전극 및 드레인 전극은 산화물 반도체층(232) 상에 직접 형성된다. 따라서, 고전위 전압 공급 라인(VDDL)과 동시에 형성되는 산화물 반도체 박막 트랜지스터(230)의 소스 전극 및 드레인 전극의 두께 역시 약 5000Å 로 형성될 수 있다.
이어서, 도 2 및 도 3d를 참조하면, LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(224) 상에 패시베이션층(215)이 배치된다. 패시베이션층(215)은 쉴드층(214), LTPS 박막 트랜지스터(220)의 소스 전극(221), 및 드레인 전극(224)을 모두 덮도록 배치된다. 패시베이션층(215)은 무기물 또는 유기물로 이루어질 수 있다. 패시베이션층(215)은 무기물로 이루어질 수 있으며, 패시베이션층(215)의 상부로부터 확산될 수 있는 수분 또는 수소를 억제하는 층으로서 기능할 수 있다. 또한, 패시베이션층(215)은 유기물로 구성될 수 있으며, 이 경우에는 평탄화층으로서 기능할 수 있다. 도면에서는 설명의 편의를 위해 패시베이션층(215) 하부에 배치된 각종 절연층들의 표면은 평탄한 것으로 도시되었다. 하지만, 실제로는 LTPS 박막 트랜지스터(220) 및 산화물 반도체 박막 트랜지스터(230)의 구성요소들 또는 이물 등에 의해 단차가 존재할 수 있다. 이에, LTPS 박막 트랜지스터(220) 및 산화물 반도체 박막 트랜지스터(230) 상부를 평평하게 하거나 유기발광소자가 배치되는 표면의 단차를 최소화함으로써, 유기발광소자가 보다 신뢰성 있게 형성될 수 있다.
이어서, 도 2 및 도 3e를 참조하면, 패시베이션층(215) 상에 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)이 배치된다. 한편, 패시베이션층(215)에는 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)과 산화물 반도체층(232)을 연결하기 위한 컨택홀이 형성된다. 또한, 패시베이션층(215)에는 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231)과 LTPS 박막 트랜지스터(220)의 드레인 전극(224)을 연결하기 위한 콘택홀이 형성된다. 도 2에 도시된 유기발광 표시장치(200)는 LTPS 박막 트랜지스터(220)의 드레인 전극(224)과 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231)이 연결되었지만, 반드시 이에 한정하는 것은 아니다. 화소(1)의 화소 회로의 구성에 따라, LTPS 박막 트랜지스터(220)의 드레인 전극(224)과 산화물 반도체 박막 트랜지스터(230)의 드레인 전극(234)이 서로 연결된 구조일 수도 있다. 또는, LTPS 박막 트랜지스터(220)의 소스 전극(221)과 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231)이 서로 연결된 구조일 수도 있다.
한편, LTPS 박막 트랜지스터(220)의 소스 전극(221) 또는 드레인 전극(224) 중 하나와 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 또는 드레인 전극(234) 중 하나와 연결하기 위한, 쉴드층(214)과 패시베이션층(215)에 포함된 복수의 콘택홀은 동일한 공정으로 이루어지는 것이 공정 효율 측면에서 바람직하다. 또한, 이를 위해서는 콘택홀들의 깊이는 서로 큰 차이가 없는 것이 바람직하다. 동시에 형성되는 콘택홀들의 깊이가 고르지 않고 차이가 심할 경우에는, 동일한 공정으로 형성하는 과정이 복잡하여 공정 비용이 증가할 수 있다. 즉, 깊이가 다른 콘택홀들을 서로 다른 공정으로 진행한다면 공정 비용과 공정 소요시간이 증가하여 공정 효율성이 낮아진다. 따라서, 쉴드층(214)의 두께는 콘택홀 공정을 고려하여 결정될 수 있으며, 쉴드층(214)의 두께는 예를 들어 약 1000Å 이하일 수 있다.
산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 또는 드레인 전극(234)은 습식식각(wet-etch)이 가능한 물질로 이루어질 수 있으며, 예를 들어 몰리브덴(Mo)으로 이루어질 수 있다. 하지만 이에 한정하는 것은 아니며, LTPS 박막 트랜지스터(220)의 소스 전극(221) 또는 드레인 전극(224)과 동일한 물질로 이루어질 수도 있다.
도 2와 도 3a 내지 도 3e를 참조하면, 스토리지 커패시터(240)가 기판(210) 상에 배치된다. 스토리지 커패시터(240)는 버퍼층(211) 상에 배치된 제1 전극(241)과 LTPS 박막 트랜지스터(220)의 게이트 절연층(212) 상에 형성된 제2 전극(242)을 포함한다. 또한, 스토리지 커패시터(240)는 쉴드층(214) 상에 배치된 제3 전극(243)과 패시베이션층(215) 상에 형성된 제4 전극(244)을 포함한다. 스토리지 커패시터(240)의 제1 전극(241)은 LTPS 박막 트랜지스터(220)의 액티브층(222)과 동일한 물질로 동시에 형성될 수 있다. 스토리지 커패시터(240)의 제2 전극(242)은 LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 동일한 물질로 동시에 형성될 수 있다. 스토리지 커패시터(240)의 제3 전극(243)은 LTPS 박막 트랜지스터(220)의 소스 전극(221) 또는 드레인 전극(224)과 동일한 물질로 동시에 형성될 수 있다. 스토리지 커패시터(240)의 제4 전극(244)은 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 또는 드레인 전극(234)와 동일한 물질로 동시에 형성될 수 있다. 이상에서는 스토리지 커패시터(240)가 네 개의 전극(241, 242, 243, 244)을 포함하는 것으로 기재하였지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 이상에서 설명한 네 개의 전극(241, 242, 243, 244) 중에서 적어도 두 개의 전극을 포함하도록 스토리지 커패시터(240)가 형성될 수 있다. 또한, 스토리지 커패시터(240)은, 층간 절연층(213) 상에서 산화물 반도체층(232)과 동일한 물질로 이루어진 제5 전극을 더 포함할 수도 있다.
도면에는 도시되지 않았지만, 패시베이션층(215) 상에는 유기발광소자(OLED)가 배치된다. 유기발광소자(OLED)는 애노드 전극, 유기층, 및 캐소드 전극을 포함한다. 유기층은 특정 색의 광을 발광하기 위한 층으로서, 적색 유기 발광층, 녹색 유기 발광층, 청색 유기 발광층 및 백색 유기 발광층 중 하나를 포함할 수 있다. 만약, 유기층이 백색 유기 발광층을 포함하는 경우, 유기발광소자(OLED) 상부에 백색 유기 발광층으로부터의 백색 광을 다른 색의 광으로 변환하기 위한 컬러 필터가 배치될 수 있다. 또한, 유기층은 유기 발광층 이외에 정공 수송층, 정공 주입층, 전자 주입층, 전자 수송층 등과 같은 다양한 유기층을 더 포함할 수 있다.
이어서, 유기발광소자(OLED) 상에 봉지층이 배치된다. 봉지층은 수분에 취약한 유기발광소자(OLED)가 수분에 노출되지 않도록 유기발광소자(OLED)를 보호하는 역할을 한다. 봉지층은 무기층과 유기층으로 이루어질 수 있으며, 특히 복수의 무기층을 포함하여 구성될 수 있다.
본 발명의 다양한 실시예에 따른 유기발광 표시장치 및 유기발광 표시장치 제조 방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시는, 표시영역과 그 일측에 위치하는 비표시영역으로 정의되는 기판, 표시영역에 위치하는 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터, 및 산화물 반도체 박막 트랜지스터의 액티브층이 노출되지 않도록 산화물 반도체 박막 트랜지스터의 액티브층을 덮는 쉴드층을 포함하고, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극은 LTPS 박막 트랜지스터의 액티브층 상에 배치되고, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극은 산화물 반도체 박막 트랜지스터의 액티브층과 서로 다른 평면상에 배치된다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극은 건식식각이 가능한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 쉴드층은 건식식각에 의한 손상을 최소화하기 위해서, 산화물 반도체 박막 트랜지스터의 액티브층에 접촉하여 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 쉴드층은 표시영역과 비표시영역을 동시에 덮는다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 쉴드층의 두께는 1000Å 이하일 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극과 중첩되는 쉴드층의 두께는, 산화물 반도체 박막 트랜지스터의 액티브층과 중첩되는 쉴드층의 두께보다 두꺼울 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는, LTPS 박막 트랜지스터의 소스 전극, 드레인 전극, 및 쉴드층 상에 배치되는 패시베이션층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극은 패시베이션층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 쉴드층 및 패시베이션층은 각각 복수의 콘택홀을 포함하고, 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극은 복수의 콘택홀 중 하나를 통해 산화물 반도체 박막 트랜지스터의 액티브층과 연결될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는, 패시베이션층에 형성된 복수의 콘택홀 중 하나를 통해 LTPS 박막 트랜지스터의 드레인 전극과 연결될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 쉴드층의 수소 함량은 패시베이션층의 수소 함량보다 작을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극은 습식식각이 가능한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는, LTPS 박막 트랜지스터의 게이트 전극 및 산화물 반도체 박막 트랜지스터의 게이트 전극 각각은 LTPS 박막 트랜지스터의 액티브층 및 산화물 반도체 박막 트랜지스터의 액티브층과 중첩되는 영역에 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, LTPS 박막 트랜지스터의 게이트 전극 및 산화물 반도체 박막 트랜지스터의 게이트 전극은 동일한 평면 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법에 있어서, 기판 상에 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 함께 배치되며, 기판 상에 LTPS 박막 트랜지스터의 액티브층을 형성하는 단계, LTPS 박막 트랜지스터의 액티브층 상에 LTPS 박막 트랜지스터의 게이트 전극을 형성하는 단계, LTPS 박막 트랜지스터의 게이트 전극 상에 제1 무기물층을 형성하는 단계, 제1 무기물층 상에 산화물 반도체 박막 트랜지스터의 액티브층을 형성하는 단계, 산화물 반도체 박막 트랜지스터의 액티브층 상에 쉴드층을 형성하는 단계, 쉴드층 상에 제1 금속물질층을 형성하는 단계, 제1 금속물질층을 건식에칭(dry-etch)하여 LTPS 박막 트랜지스터의 제1 전극 및 제2 전극을 형성하는 단계, 제1 전극, 제2 전극, 및 쉴드층 상에 제2 무기물층을 형성하는 단계, 및 제2 무기물층 상에 산화물 반도체 박막 트랜지스터의 제1 전극 및 제2 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법에 있어서, 산화물 반도체 박막 트랜지스터의 액티브층, 산화물 반도체 박막 트랜지스터의 제1 전극과 제2 전극, 및 LTPS 박막 트랜지스터의 제1 전극과 제2 전극은 서로 다른 평면 상에 배치된다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법에 있어서,쉴드층을 형성하는 단계는 쉴드층을 기판의 전면에 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법에 있어서, LTPS 박막 트랜지스터의 제1 전극 및 제2 전극은 알루미늄이 포함할 수 있으며, LTPS 박막 트랜지스터의 제1 전극 및 제2 전극은 산화물 반도체 박막 트랜지스터의 제1 전극 및 제2 전극보다 두껍게 형성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법에 있어서, 산화물 반도체 박막 트랜지스터의 제1 전극 및 제2 전극은 습식식각이 가능한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법에 있어서, LTPS 박막 트랜지스터의 게이트 전극을 형성하는 단계는 산화물 반도체 박막 트랜지스터의 게이트 전극과 LTPS 박막 트랜지스터의 게이트 전극을 동일 평면 상에 동시에 형성하는 단계를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
200: 유기발광 표시장치
210: 기판
211: 버퍼층
212: LTPS 박막 트랜지스터의 게이트 절연층
213: 층간 절연층
214: 쉴드층
215: 패시베이션층
220: LTPS 박막 트랜지스터
222: LTPS 박막 트랜지스터의 액티브층
221: LTPS 박막 트랜지스터의 소스 전극
224: LTPS 박막 트랜지스터의 드레인 전극
223: LTPS 박막 트랜지스터의 게이트 전극
230: 산화물 반도체 박막 트랜지스터
232: 산화물 반도체 박막 트랜지스터의 액티브층
231: 산화물 반도체 박막 트랜지스터의 소스 전극
234: 산화물 반도체 박막 트랜지스터의 드레인 전극
233: 산화물 반도체 박막 트랜지스터의 게이트 전극
240: 스토리지 커패시터
260: 유기발광소자

Claims (20)

  1. 표시영역과 그 일측에 위치하는 비표시영역으로 정의되는 기판;
    상기 기판 상에 배치되는 LTPS 박막 트랜지스터의 액티브층;
    상기 LTPS 박막 트랜지스터의 액티브층 상에 배치되는 LTPS 박막 트랜지스터의 게이트 전극;
    상기 LTPS 박막 트랜지스터의 게이트 전극 상에 배치되는 층간 절연층;
    상기 층간 절연층 상에 배치되는 산화물 반도체 박막 트랜지스터의 액티브층;
    상기 산화물 반도체 박막 트랜지스터의 액티브층 상에 배치되는 쉴드층;
    상기 쉴드층 상에 배치되는 상기 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극;
    상기 LTPS 박막 트랜지스터의 소스 전극, 드레인 전극 및 상기 쉴드층 상에 배치되는 패시베이션층; 및
    상기 패시베이션층 상에 배치되는 상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는, 유기발광 표시장치.
  2. 제 1 항에 있어서,
    상기 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극은 건식식각(dry-etch)이 가능한 물질로 이루어진, 유기발광 표시장치.
  3. 제 2 항에 있어서,
    상기 쉴드층은, 건식식각에 의한 손상을 최소화하기 위하여, 상기 산화물 반도체 박막 트랜지스터의 액티브층에 접촉하여 배치되는, 유기발광 표시장치.
  4. 제 3 항에 있어서,
    상기 쉴드층은 상기 표시영역과 상기 비표시영역을 동시에 덮는, 유기발광 표시장치.
  5. 제 3 항에 있어서,
    상기 쉴드층의 두께는 1000Å 이하인, 유기발광 표시장치.
  6. 제 3 항에 있어서,
    상기 LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극과 중첩되는 상기 쉴드층의 두께는, 상기 산화물 반도체 박막 트랜지스터의 액티브층과 중첩되는 상기 쉴드층의 두께보다 두꺼운, 유기발광 표시장치.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 쉴드층 및 상기 패시베이션층은 각각 복수의 콘택홀을 포함하고,
    상기 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극은 상기 복수의 콘택홀 중 하나를 통해 상기 산화물 반도체 박막 트랜지스터의 액티브층과 연결되는, 유기발광 표시장치.
  10. 제 9 항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는, 상기 패시베이션층에 형성된 상기 복수의 콘택홀 중 하나를 통해 상기 LTPS 박막 트랜지스터의 드레인 전극과 연결된, 유기발광 표시장치.
  11. 제 1 항에 있어서,
    상기 쉴드층의 수소 함량은 상기 패시베이션층의 수소 함량보다 작은, 유기발광 표시장치.
  12. 제 1 항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극은 습식식각(wet-etch)이 가능한 물질로 이루어진, 유기발광 표시장치.
  13. 제 1 항에 있어서,
    상기 LTPS 박막 트랜지스터의 게이트 전극 및 상기 산화물 반도체 박막 트랜지스터의 게이트 전극 각각은 상기 LTPS 박막 트랜지스터의 액티브층 및 상기 산화물 반도체 박막 트랜지스터의 액티브층과 중첩되는 영역에 배치되는, 유기발광 표시장치.
  14. 제 13 항에 있어서,
    상기 LTPS 박막 트랜지스터의 게이트 전극 및 상기 산화물 반도체 박막 트랜지스터의 게이트 전극은 동일한 평면 상에 배치되는, 유기발광 표시장치.
  15. 기판 상에 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 함께 배치되는 유기발광 표시장치 제조방법에 있어서,
    상기 기판 상에 상기 LTPS 박막 트랜지스터의 액티브층을 형성하는 단계;
    상기 LTPS 박막 트랜지스터의 액티브층 상에 상기 LTPS 박막 트랜지스터의 게이트 전극을 형성하는 단계;
    상기 LTPS 박막 트랜지스터의 게이트 전극 상에 제1 무기물층을 형성하는 단계;
    상기 제1 무기물층 상에 상기 산화물 반도체 박막 트랜지스터의 액티브층을 형성하는 단계;
    상기 산화물 반도체 박막 트랜지스터의 액티브층 상에 쉴드층을 형성하는 단계;
    상기 쉴드층 상에 제1 금속물질층을 형성하는 단계;
    상기 제1 금속물질층을 건식에칭(dry-etch)하여 상기 LTPS 박막 트랜지스터의 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 전극, 상기 제2 전극, 및 상기 쉴드층 상에 제2 무기물층을 형성하는 단계; 및
    상기 제2 무기물층 상에 상기 산화물 반도체 박막 트랜지스터의 제1 전극 및 제2 전극을 형성하는 단계를 포함하는, 유기발광 표시장치 제조방법.
  16. 제 15 항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 액티브층, 상기 산화물 반도체 박막 트랜지스터의 제1 전극과 제2 전극, 및 상기 LTPS 박막 트랜지스터의 제1 전극과 제2 전극은 서로 다른 평면 상에 배치되는, 유기발광 표시장치 제조방법.
  17. 제 15 항에 있어서,
    상기 쉴드층을 형성하는 단계는 상기 쉴드층을 상기 기판의 전면에 형성하는 단계를 포함하는, 유기발광 표시장치 제조방법.
  18. 제 15 항에 있어서,
    상기 LTPS 박막 트랜지스터의 제1 전극 및 제2 전극은 알루미늄을 포함하며, 상기 LTPS 박막 트랜지스터의 제1 전극 및 제2 전극은 상기 산화물 반도체 박막 트랜지스터의 제1 전극 및 제2 전극보다 두껍게 형성되는, 유기발광 표시장치 제조방법.
  19. 제 18 항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 제1 전극 및 제2 전극은 습식식각이 가능한 물질인, 유기발광 표시장치 제조방법.
  20. 제 15 항에 있어서,
    상기 LTPS 박막 트랜지스터의 게이트 전극을 형성하는 단계는 상기 산화물 반도체 박막 트랜지스터의 게이트 전극과 상기 LTPS 박막 트랜지스터의 게이트 전극을 동일 평면 상에 동시에 형성하는 단계를 포함하는, 유기발광 표시장치 제조방법.
KR1020160161209A 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법 Active KR102758332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160161209A KR102758332B1 (ko) 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161209A KR102758332B1 (ko) 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20180061720A KR20180061720A (ko) 2018-06-08
KR102758332B1 true KR102758332B1 (ko) 2025-01-21

Family

ID=62600515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161209A Active KR102758332B1 (ko) 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR102758332B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102713791B1 (ko) 2019-01-10 2024-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200107012A (ko) 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102770339B1 (ko) * 2020-06-05 2025-02-21 삼성디스플레이 주식회사 표시 장치
KR20220096469A (ko) 2020-12-31 2022-07-07 엘지디스플레이 주식회사 중첩된 화소 구동부들을 포함하는 표시장치
CN114242736A (zh) * 2021-12-17 2022-03-25 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN114464629A (zh) * 2022-01-21 2022-05-10 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243719A1 (en) 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101561801B1 (ko) * 2014-02-24 2015-10-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102467574B1 (ko) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243719A1 (en) 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors

Also Published As

Publication number Publication date
KR20180061720A (ko) 2018-06-08

Similar Documents

Publication Publication Date Title
KR102702938B1 (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102640220B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102659940B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102584406B1 (ko) 박막 트랜지스터 기판
KR102731378B1 (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102758332B1 (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법
KR102186065B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101687069B1 (ko) 유기 전계 발광 표시 장치
US20180151650A1 (en) Thin film transistor and display panel using the same
TWI690104B (zh) 薄膜電晶體陣列基板與有機發光顯示裝置
WO2018223493A1 (zh) Amoled显示面板结构
KR102181825B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2022013773A (ja) 表示装置
CN108122958A (zh) 显示装置
US12154494B2 (en) Transparent display substrate and display device
CN106935625A (zh) 有机发光显示器
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US12250850B2 (en) Organic light emitting display device comprising multi type thin film transistor
KR20180013369A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101258261B1 (ko) 유기전계발광표시장치
US11997880B2 (en) Organic light emitting display device
US11342397B2 (en) Array substrate and manufacturing method thereof
KR20190048557A (ko) 유기 발광 다이오드 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161130

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230709

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240124

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241111

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250117

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration