[go: up one dir, main page]

KR101258261B1 - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR101258261B1
KR101258261B1 KR1020100036772A KR20100036772A KR101258261B1 KR 101258261 B1 KR101258261 B1 KR 101258261B1 KR 1020100036772 A KR1020100036772 A KR 1020100036772A KR 20100036772 A KR20100036772 A KR 20100036772A KR 101258261 B1 KR101258261 B1 KR 101258261B1
Authority
KR
South Korea
Prior art keywords
electrode
contact
display area
insulating film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100036772A
Other languages
English (en)
Other versions
KR20110117361A (ko
Inventor
김창남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100036772A priority Critical patent/KR101258261B1/ko
Priority to US12/846,434 priority patent/US8242492B2/en
Priority to CN201010256136.0A priority patent/CN102237391B/zh
Publication of KR20110117361A publication Critical patent/KR20110117361A/ko
Application granted granted Critical
Publication of KR101258261B1 publication Critical patent/KR101258261B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는, 표시영역과 비표시영역이 정의된 기판; 표시영역 상에 매트릭스형태로 형성된 서브 픽셀; 비표시영역 상에 형성되고 외부로부터 공급된 전원을 전달하며 서브 픽셀에 포함된 전극들 중 적어도 하나의 전극을 포함하는 콘택전극; 및 서브 픽셀에 포함된 절연막들 중 적어도 하나의 절연막을 포함하고 콘택전극의 일부를 노출하는 콘택부를 포함하며, 서브 픽셀에 포함된 상부전극은 표시영역 및 비표시영역 상에 형성되어 콘택부를 통해 콘택전극과 전기적으로 연결되는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.

Description

유기전계발광표시장치{Organic Light Emitting Display Device}
본 발명의 실시예는 유기전계발광표시장치에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다. 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 유기전계발광표시장치는 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
유기전계발광표시장치에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연결된 하부전극, 유기 발광층 및 상부전극을 포함하는 발광부를 포함한다. 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
유기전계발광표시장치는 표시영역 상에 형성된 서브 픽셀에 포함된 상부전극에 전원을 공급하기 위해 비표시영역 상에 미리 형성된 콘택전극을 형성하고 상부전극 형성시 이들 간의 전기적인 연결을 도모한다. 그런데 종래 유기전계발광표시장치는 비표시영역 상에 형성된 콘택전극과 표시영역 상에 형성되는 상부전극 간의 접촉이 원활하게 이루어지지 않고 단락되거나 콘택전극의 상부 엣지에 전계(Electric Field)가 집중되어 전극이 손상되는 문제가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 패널의 비표시영역 상에 형성된 콘택전극과 표시영역 상에 형성되는 상부전극 간의 원활한 접촉을 형성하여 이들 간의 단락을 방지함과 더불어 콘택전극의 상부 엣지에 전계(Electric Field)가 집중되어 전극이 손상되는 문제를 방지할 수 있는 유기전계발광표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 표시영역과 비표시영역이 정의된 기판; 표시영역 상에 매트릭스형태로 형성된 서브 픽셀; 비표시영역 상에 형성되고 외부로부터 공급된 전원을 전달하며 서브 픽셀에 포함된 전극들 중 적어도 하나의 전극을 포함하는 콘택전극; 및 서브 픽셀에 포함된 절연막들 중 적어도 하나의 절연막을 포함하고 콘택전극의 일부를 노출하는 콘택부를 포함하며, 서브 픽셀에 포함된 상부전극은 표시영역 및 비표시영역 상에 형성되어 콘택부를 통해 콘택전극과 전기적으로 연결되는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
콘택전극은 서브 픽셀에 포함된 전극들 중 어느 하나 이상과 동일 공정 및 동일 재료로 형성되고, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 어느 하나 이상과 동일 공정 및 동일 재료로 형성될 수 있다.
콘택전극은 서브 픽셀에 포함된 게이트 전극으로 형성되고, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 세 개를 포함할 수 있다.
콘택전극의 하부에는 적어도 두 개의 절연막이 형성되고 콘택전극은 서브 픽셀에 포함된 소오스/드레인 전극으로 형성되며, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 하나를 포함할 수 있다.
콘택전극은 서브 픽셀에 포함된 게이트 전극 및 소오스/드레인 전극으로 형성되고, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 하나를 포함할 수 있다.
콘택전극의 하부에는 적어도 세 개의 절연막이 형성되고 콘택전극은 서브 픽셀에 포함된 하부전극으로 형성되며, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 하나를 포함할 수 있다.
콘택전극은 서브 픽셀에 포함된 게이트 전극 및 하부전극으로 형성되고, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 세 개를 포함할 수 있다.
콘택전극은 서브 픽셀에 포함된 소오스/드레인 전극 및 하부전극으로 형성되고, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 세 개를 포함할 수 있다.
콘택전극은 서브 픽셀에 포함된 게이트 전극, 소오스/드레인 전극 및 하부전극으로 형성되고, 콘택부에 형성된 절연막은 서브 픽셀에 포함된 절연막들 중 적어도 세 개를 포함할 수 있다.
서브 픽셀은, 기판 상에 형성된 액티브층을 덮는 제1절연막과, 제1절연막 상에 형성된 게이트 전극을 덮는 제2절연막과, 제2절연막 상에 형성된 소오스/드레인 전극 중 하나를 노출하는 제3절연막과, 제3절연막 상에 형성되며 소오스/드레인 전극 중 하나를 노출하는 제4절연막과, 제4절연막 상에 형성되며 소오스/드레인 전극 중 하나에 연결된 하부전극과, 제4절연막 상에 형성되며 하부전극의 일부를 노출하는 제5절연막과, 하부전극 상에 형성된 유기 발광층과, 유기 발광층 상에 형성된 상부전극을 포함할 수 있다.
본 발명의 실시예는, 패널의 비표시영역 상에 형성된 콘택전극과 표시영역 상에 형성되는 상부전극 간의 원활한 접촉을 형성하여 이들 간의 단락을 방지함과 더불어 콘택전극의 상부 엣지에 전계가 집중되어 전극이 손상되는 문제를 방지할 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도.
도 3은 도 1에 도시된 유기전계발광표시장치의 개략적인 평면도.
도 4는 도 3에 도시된 서브 픽셀의 단면 예시도.
도 5 내지 도 7은 본 발명의 제1실시예에 따른 콘택부 및 콘택전극의 구조도.
도 8 내지 도 10은 본 발명의 제2실시예에 따른 콘택부 및 콘택전극의 구조도.
도 11 및 도 12는 본 발명의 제3실시예에 따른 콘택부 및 콘택전극의 구조도.
도 13 내지 도 15는 본 발명의 제4실시예에 따른 콘택부 및 콘택전극의 구조도.
도 16 및 도 17은 본 발명의 제5실시예에 따른 콘택부 및 콘택전극의 구조도.
도 18 및 도 19는 본 발명의 제6실시예에 따른 콘택부 및 콘택전극의 구조도.
도 20 및 도 21은 본 발명의 제7실시예에 따른 콘택부 및 콘택전극의 구조도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 유기전계발광표시장치의 개략적인 블록도 이고, 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도 이며, 도 3은 도 1에 도시된 유기전계발광표시장치의 개략적인 평면도이고, 도 4는 도 3에 도시된 서브 픽셀의 단면 예시도 이다.
도 1 및 도 2를 참조하면, 유기전계발광표시장치는 타이밍 제어부(TCN), 데이터구동부(DDRV), 스캔구동부(SDRV), 전원부(PWR) 및 패널(PNL)을 포함한다.
타이밍 제어부(TCN)는 데이터구동신호(DDC)를 이용하여 데이터구동부(DDRV)를 제어함과 동시에 게이트구동신호(GDC)를 이용하여 스캔구동부(SDRV)를 제어한다. 또한, 타이밍 제어부(TCN)는 외부로부터 공급된 영상신호를 데이터신호(DATA)로 변환하고 이를 데이터구동부(DDRV)에 공급한다. 타이밍 제어부(TCN)는 IC(Integrated Circuit) 형태로 패널(PNL)과 연결되는 인쇄회로기판 상에 실장될 수 있다.
데이터구동부(DDRV)는 타이밍 제어부(TCN)의 제어하에 생성된 데이터신호(DATA)를 패널(PNL)에 형성된 데이터배선(DL1..DLn)을 통해 서브 픽셀(SP)에 공급한다. 데이터구동부(DDRV)는 IC 형태로 패널(PNL) 상에 실장될 수 있다.
스캔구동부(SDRV)는 타이밍 제어부(TCN)의 제어하에 생성된 스캔신호를 패널(PNL)에 형성된 스캔배선(SL1..SLm)을 통해 서브 픽셀(SP)에 공급한다. 스캔구동부(SDRV)는 IC 형태로 패널(PNL) 상에 실장되거나 GIP(Gate In Panel) 형태로 패널(PNL) 상에 형성될 수 있다.
전원부(PWR)는 고 전위전원(VDD) 및 저 전위전원(GND)을 생성하고 이를 타이밍 제어부(TCN), 데이터구동부(DDRV), 스캔구동부(SDRV) 및 패널(PNL) 중 적어도 하나에 공급한다. 전원부(PWR)는 패널(PNL)과 연결되는 인쇄회로기판 상에 실장될 수 있다.
패널(PNL)은 기판 상에 매트릭스형태로 배치된 서브 픽셀(SP)을 포함한다. 서브 픽셀(SP)은 수동매트릭스형(Passive Matrix) 또는 능동매트릭스형(Active Matrix)으로 형성된다. 서브 픽셀(SP)이 능동매트릭스형으로 형성된 경우, 이는 도 2와 같이 스위칭 트랜지스터(S), 구동 트랜지스터(T), 커패시터(Cst) 및 유기 발광다이오드(D)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되거나 트랜지스터 및 커패시터가 더 추가된 구조로 구성될 수도 있다. 스위칭 트랜지스터(S), 구동 트랜지스터(T) 및 커패시터(Cst)는 트랜지스터부로 정의되고, 유기 발광다이오드(D)는 발광부로 정의될 수 있다. 한편, 2T1C 구조의 경우 서브 픽셀(SP)에 포함된 소자들은 다음과 같이 연결될 수 있다. 스위칭 트랜지스터(S)는 스캔신호가 공급되는 스캔배선(SL1)에 게이트 전극이 연결되고 데이터신호(DATA)가 공급되는 데이터배선(DL1)에 일단이 연결되며 제1노드(n1)에 타단이 연결된다. 구동 트랜지스터(T)는 제1노드(n1)에 게이트 전극이 연결되고 고 전위전원이 공급되는 전원배선(VDD)에 연결된 제2노드(n2)에 일단이 연결되며 제3노드(n3)에 타단이 연결된다. 커패시터(Cst)는 제1노드(n1)에 일단이 연결되고 제3노드(n3)에 타단이 연결된다. 유기 발광다이오드(D)는 제3노드(n3)에 하부전극이 연결되고 저 전위전원이 공급되는 접지배선(GND)에 상부전극이 연결된다.
위의 설명에서는 서브 픽셀(SP)에 포함된 트랜지스터들(S, T)이 N-Type으로 구성된 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 여기서, 트랜지스터들(S, T)은, 아몰포스 실리콘(a-Si) 트랜지스터, 폴리 실리콘(poly-Si) 트랜지스터, 산화물(oxide) 트랜지스터 및 유기(organic) 트랜지스터 등으로 형성될 수 있다. 그리고 트랜지스터들(S, T)은 탑 게이트(top gate) 구조뿐만 아니라 바탐 게이트(bottom gate) 구조로 형성될 수도 있다. 여기서, 전원배선(VDD)을 통해 공급되는 고 전위전원은 접지배선(GND)을 통해 공급되는 저 전위전원보다 높을 수 있으며, 이들은 전원부(PWR)로부터 공급된다.
앞서 설명한 서브 픽셀(SP)은 다음과 같이 동작할 수 있다. 스캔배선(SL1)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S)가 턴온된다. 다음, 데이터배선(DL1)을 통해 공급된 데이터신호(DATA)가 턴온된 스위칭 트랜지스터(S)를 거쳐 제1노드(n1)에 공급되면 데이터신호(DATA)는 커패시터(Cst)에 데이터전압으로 저장된다. 다음, 스캔신호가 차단되고 스위칭 트랜지스터(S)가 턴오프되면 구동 트랜지스터(T)는 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동된다. 다음, 전원배선(VDD)을 통해 공급된 고 전위전원이 접지배선(GND)을 통해 흐르게 되면 유기 발광다이오드(D)는 적색, 녹색 및 청색 중 하나의 빛을 발광하게 된다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다. 또한, 도 2는 서브 픽셀의 회로구성에 대한 이해를 돕기 위한 것일 뿐 본 발명은 이에 한정되지 않는다.
도 3 및 도 4를 참조하면, 유기전계발광표시장치는 패널을 구성하는 기판(110a) 상에 형성된 패드부(PAD), 구동IC(DIC), 표시영역(AA) 및 비표시영역(NA)을 포함한다. 패널을 구성하는 기판(110a)은 봉재재료(122) 예컨대 전면 실란트(face selant)에 의해 밀봉기판(110b)과 봉지되어 표시영역(AA)에 형성된 서브 픽셀(SP)을 외기로부터 보호한다. 패드부(PAD)는 외부 인쇄회로기판과 전기적으로 연결되어 타이밍 제어부 등으로부터 생성된 각종 신호를 패널로 전달하는 역할을 한다. 패널을 구성하는 기판(110a)은 영상을 표시하는 표시영역(AA)과 영상을 미표시하는 비표시영역(NA)이 정의된다. 표시영역(AA)으로 정의된 기판(110a) 상에는 매트릭스형태로 형성된 서브 픽셀(SP)이 형성되고, 비표시영역(NA)으로 정의된 기판(110a) 상에는 외부로부터 공급된 전원을 전달하는 콘택전극(CE)이 형성된다. 그리고 도시되어 있진 않지만, 비표시영역(NA)으로 정의된 기판(110a) 상에는 구동IC(DIC)에 연결된 데이터배선 및 스캔배선과 패드부(PAD)에 연결된 전원배선 및 접지배선 등이 형성된다. 여기서, 구동IC(DIC)는 도 1에 도시된 데이터구동부(DDRV)와 스캔구동부(SDRV)가 원칩으로 형성된 것을 일례로 도시하였으나 이에 한정되지 않는다. 그리고 콘택전극(CE)은 서브 픽셀(SP)에 포함된 하부전극과 상부전극의 구조에 따라 접지배선 또는 전원배선으로 선택될 수 있다. 한편, 실시예에서는 콘택전극(CE)이 표시영역(AA)의 일면에만 형성된 것을 일례로 하였으나 이는 표시영역(AA)의 양쪽 면, 삼면, 사면을 둘러싸도록 다양하게 형성될 수 있다.
이하 서브 픽셀(SP)의 구조에 대해 더욱 자세히 설명한다.
도 4에 도시된 바와 같이, 기판(110a) 상에는 제1 및 제2액티브층(111a, 111b)이 형성된다. 제1 및 제2액티브층(111a, 111b)에는 소오스, 채널 및 드레인 영역이 포함되고 소오스/드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 기판(110a) 상에는 제1 및 제2액티브층(111a, 111b)을 덮는 제1절연막(112)이 형성된다. 제1절연막(112)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 제1절연막(112) 상에는 제1 및 제2액티브층(111a, 111b)과 대응되는 영역에 제1 및 제2게이트 전극(113a, 113b)이 형성된다. 제1절연막(112) 상에는 제1 및 제2게이트 전극(113a, 113b)을 덮고 제1액티브층(111a)의 일부를 노출하는 제2절연막(114)이 형성된다. 제2절연막(114)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 제2절연막(114) 상에는 노출된 제1액티브층(111a)에 연결되는 소오스/드레인 전극(115a, 115b)이 형성된다. 그리고 제2절연막(114) 상에는 소오스/드레인 전극(115a, 115b)과 동일하게 형성되며 제2게이트 전극(113b)과 함께 커패시터를 형성하는 커패시터 전극(115c)이 형성된다. 제2절연막(114) 상에는 소오스/드레인 전극(115a, 115b) 및 커패시터 전극(115c)을 덮는 제3절연막(116)이 형성된다. 제3절연막(116)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 제3절연막(116) 상에는 소오스/드레인 전극(115a, 115b)의 일부를 노출하는 제4절연막(117)이 형성된다. 제4절연막(117)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 제4절연막(117) 상에는 노출된 소오스/드레인 전극(115a, 115b)에 연결되는 하부전극(118)이 형성된다. 하부전극(118)은 애노드 전극 또는 캐소드 전극으로 선택될 수 있다. 하부전극(118)이 애노드 전극으로 선택된 경우 이는 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명 금속으로 형성될 수 있으나 이에 한정되지 않는다. 하부전극(118) 상에는 하부전극(118)의 일부를 노출하는 제5절연막(119)이 형성된다. 제5절연막(119)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물로 형성될 수 있으나 이에 한정되지 않는다. 제5절연막(119) 상에는 노출된 하부전극(118)을 덮도록 유기 발광층(120)이 형성된다. 유기 발광층(120)은 정공수송층, 정공주입층, 발광층, 전자주입층 및 전자수송층이 포함되거나 이밖에 다른 기능층 들이 더 포함될 수 있고, 이는 적색, 녹색 및 청색 중 적어도 하나의 색을 발광할 수 있다. 한편, 유기 발광층(120)에 포함된 층들 중 적어도 하나는 도 3과 같이 표시영역(AA)의 외측으로 더미를 두며 형성된다. 유기 발광층(120) 상에는 상부전극(121)이 형성된다. 상부전극(121)은 캐소드 전극 또는 애노드 전극으로 선택될 수 있다. 상부전극(121)이 캐소드 전극으로 선택된 경우 이는 알루미늄(Al), 알루미늄네오디뮴(AlNd) 등과 같은 불투명 금속으로 형성될 수 있으나 이에 한정되지 않는다. 한편, 상부전극(121)은 도 3과 같이 표시영역(AA) 및 비표시영역(NA) 상에 형성되어 콘택부(CA)를 통해 콘택전극(CE)과 전기적으로 연결된다. 이로써, 상부전극(121)은 콘택전극(CE)과의 전기적인 연결로 고 전위전원 또는 저 전위전원을 공급받을 수 있게 된다. 여기서, 실시예의 콘택전극(CE)은 비표시영역(NA) 상에 형성된 적어도 하나의 전극으로 형성된다. 그리고 콘택부(CA)는 비표시영역(NA) 상에 형성되며 콘택전극(CE)의 일부를 완만한 경사를 이루며 노출하는 적어도 하나의 절연막으로 형성된다.
이하, 콘택전극(CE) 및 콘택부(CA)의 구조에 대한 다양한 실시예들에 대해 설명한다.
<제1실시예>
도 5 내지 도 7은 본 발명의 제1실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 5에 도시된 바와 같이, 콘택전극(113c; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 그리고 콘택부(112, 114, 119; CA)는 세 개의 절연막으로 이루어진다. 세 개의 절연막은 제1절연막(112), 제2절연막(114) 및 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이들은 콘택전극(113c; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 6에 도시된 바와 같이, 콘택전극(113c; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 그리고 콘택부(112, 114, 117; CA)는 세 개의 절연막으로 이루어진다. 세 개의 절연막은 제1절연막(112), 제2절연막(114) 및 제4절연막(117)과 동일한 공정 및 재료로 형성되며 이들은 콘택전극(113c; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 7에 도시된 바와 같이, 콘택전극(113c; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 그리고 콘택부(112, 114, 117, 119; CA)는 네 개의 절연막으로 이루어진다. 네 개의 절연막은 제1절연막(112), 제2절연막(114), 제4절연막(117) 및 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이들은 콘택전극(113c; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 1층 구조를 갖는 콘택전극(113c; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(113c; CE)과의 원활한 접촉과 더불어 콘택전극(113c; CE)의 상부 엣지에 전계(Electric Field)가 집중되는 문제를 방지할 수 있게 된다.
<제2실시예>
도 8 내지 도 10은 본 발명의 제2실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 8에 도시된 바와 같이, 콘택전극(115d; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 콘택전극(115d; CE)은 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성되므로 콘택전극(115d; CE)의 하부에는 두 개의 절연막(112, 114)이 형성된다. 이때, 두 개의 절연막(112, 114)은 제1절연막(112) 및 제2절연막(114)이 된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 콘택전극(115d; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 9에 도시된 바와 같이, 콘택전극(115d; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 콘택전극(115d; CE)은 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성되므로 콘택전극(115d; CE)의 하부에는 두 개의 절연막(112, 114)이 형성된다. 이때, 두 개의 절연막(112, 114)은 제1절연막(112) 및 제2절연막(114)이 된다. 그리고 콘택부(117; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제4절연막(117)과 동일한 공정 및 재료로 형성되며 이는 콘택전극(115d; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 10에 도시된 바와 같이, 콘택전극(115d; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 콘택전극(115d; CE)은 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성되므로 콘택전극(115d; CE)의 하부에는 두 개의 절연막(112, 114)이 형성된다. 이때, 두 개의 절연막(112, 114)은 제1절연막(112) 및 제2절연막(114)이 된다. 그리고 콘택부(117, 119; CA)는 두 개의 절연막으로 이루어진다. 두 개의 절연막은 제4 및 제5절연막(117, 119)과 동일한 공정 및 재료로 형성되며 이들은 콘택전극(115d; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 1층 구조를 갖는 콘택전극(115d; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(115d; CE)과의 원활한 접촉과 더불어 콘택전극(115d; CE)의 상부 엣지에 전계가 집중되는 문제를 방지할 수 있게 된다.
<제3실시예>
도 11 및 도 12는 본 발명의 제3실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 11에 도시된 바와 같이, 콘택전극(118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 콘택전극(118b; CE)은 하부전극(118)과 동일한 공정 및 재료로 형성되므로 콘택전극(118b; CE)의 하부에는 두 개의 절연막(112, 114)이 형성된다. 이때, 두 개의 절연막(112, 114)은 제1절연막(112) 및 제2절연막(114)이 된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 12에 도시된 바와 같이, 콘택전극(118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 콘택전극(118b; CE)은 하부전극(118)과 동일한 공정 및 재료로 형성되므로 콘택전극(118b; CE)의 하부에는 세 개의 절연막(112, 114, 117)이 형성된다. 이때, 세 개의 절연막(112, 114, 117)은 제1절연막(112), 제2절연막(114) 및 제4절연막(117)이 된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 1층 구조를 갖는 콘택전극(118b; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(118b; CE)과의 원활한 접촉과 더불어 콘택전극(118b; CE)의 상부 엣지에 전계가 집중되는 문제를 방지할 수 있게 된다.
<제4실시예>
도 13 내지 도 15는 본 발명의 제4실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 13에 도시된 바와 같이, 콘택전극(113c, 115d; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(115d; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112) 및 제2절연막(114) 상에 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 상부 콘택전극(115d; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 14에 도시된 바와 같이, 콘택전극(113c, 115d; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(115d; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112) 및 제2절연막(114) 상에 형성된다. 그리고 콘택부(119; CA)는 두 개의 절연막으로 이루어진다. 두 개의 절연막은 제4 및 제5절연막(117, 119)과 동일한 공정 및 재료로 형성되며 이들은 상부 콘택전극(115d; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 15에 도시된 바와 같이, 콘택전극(113c, 115d; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 소오스/드레인 전극(115a, 115b)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(115d; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112) 및 제2절연막(114) 상에 형성된다. 그리고 콘택부(117; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제4절연막(117)과 동일한 공정 및 재료로 형성되며 이는 상부 콘택전극(115d; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 2층 구조를 갖는 콘택전극(113c, 115d; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(113c, 115d; CE)과의 원활한 접촉과 더불어 콘택전극(113c, 115d; CE)의 상부 엣지에 전계가 집중되는 문제를 방지할 수 있게 된다.
<제5실시예>
도 16 및 도 17은 본 발명의 제5실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 16에 도시된 바와 같이, 콘택전극(113c, 118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(118b; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112) 및 제2절연막(114) 상에 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 상부 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 17에 도시된 바와 같이, 콘택전극(113c, 118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(118b; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112), 제2절연막(114) 및 제4절연막(117) 상에 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이들은 상부 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 2층 구조를 갖는 콘택전극(113c, 118b; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(113c, 118b; CE)과의 원활한 접촉과 더불어 콘택전극(113c, 118b; CE)의 상부 엣지에 전계가 집중되는 문제를 방지할 수 있게 된다.
<제6실시예>
도 18 및 도 19는 본 발명의 제6실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 18에 도시된 바와 같이, 콘택전극(115d, 118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 소오스/드레인 전극(115a, 115b), 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(118b; CE)은 하부 콘택전극(115d; CE)의 중앙영역을 노출하는 제1절연막(112) 및 제2절연막(114) 상에 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 상부 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 19에 도시된 바와 같이, 콘택전극(115d, 118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 소오스/드레인 전극(115a, 115b), 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 상부 콘택전극(118b; CE)은 하부 콘택전극(115d; CE)의 중앙영역을 노출하는 제1절연막(112), 제2절연막(114) 및 제4절연막(117) 상에 형성된다. 여기서, 제4절연막(117)은 상부 콘택전극(118b; CE)과 하부 콘택전극(115d; CE) 사이에서 하부 콘택전극(115d; CE)의 엣지영역을 덮고 중앙영역을 노출하도록 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이들은 상부 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 2층 구조를 갖는 콘택전극(115d, 118b; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(115d, 118b; CE)과의 원활한 접촉과 더불어 콘택전극(115d, 118b; CE)의 상부 엣지에 전계가 집중되는 문제를 방지할 수 있게 된다.
<제7실시예>
도 20 및 도 21은 본 발명의 제7실시예에 따른 콘택부 및 콘택전극의 구조도이다.
도 3 및 도 20에 도시된 바와 같이, 콘택전극(113c, 115d, 118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 소오스/드레인 전극(115a, 115b), 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 중앙부 및 상부 콘택전극(115d, 118b; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112) 및 제2절연막(114) 상에 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이는 상부 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
도 3 및 도 21에 도시된 바와 같이, 콘택전극(113c, 115d, 118b; CE)은 비표시영역(NA)으로 정의된 기판(110a) 상에 형성되며 제1 및 제2게이트 전극(113a, 113b), 소오스/드레인 전극(115a, 115b), 하부전극(118)과 동일한 공정 및 재료로 형성된 전극으로 이루어진다. 따라서, 중앙부 및 상부 콘택전극(115d, 118b; CE)은 하부 콘택전극(113c; CE)의 중앙영역을 노출하는 제1절연막(112), 제2절연막(114) 및 제4절연막(117) 상에 형성된다. 여기서, 제4절연막(117)은 상부 콘택전극(118b; CE)과 중앙부 콘택전극(115d; CE) 사이에서 중앙부 콘택전극(115d; CE)의 엣지영역을 덮고 중앙영역을 노출하도록 형성된다. 그리고 콘택부(119; CA)는 하나의 절연막으로 이루어진다. 하나의 절연막은 제5절연막(119)과 동일한 공정 및 재료로 형성되며 이들은 상부 콘택전극(118b; CE)의 엣지영역을 덮으며 중앙영역을 노출하도록 형성된다.
위와 같은 구조에 따라, 상부전극(121)은 3층 구조를 갖는 콘택전극(113c, 115d, 118b; CE)의 중앙영역을 통해 전기적인 연결이 형성되므로 콘택전극(115d, 118b; CE)과의 원활한 접촉과 더불어 콘택전극(115d, 118b; CE)의 상부 엣지에 전계가 집중되는 문제를 방지할 수 있게 된다.
이상 본 발명은 패널의 비표시영역 상에 형성된 콘택전극과 표시영역 상에 형성되는 상부전극 간의 원활한 접촉을 형성하여 이들 간의 단락을 방지함과 더불어 콘택전극의 상부 엣지에 전계가 집중되어 전극이 손상되는 문제를 방지할 수 있는 유기전계발광표시장치를 제공하는 효과가 있다. 또한, 본 발명은 배선 저항을 낮출 수 있는 콘택전극 구조를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110a: 기판 110b: 밀봉기판
PAD: 패드부 DIC: 구동IC
AA: 표시영역 NA: 비표시영역
112: 제1절연막 114: 제2절연막
116: 제3절연막 117: 제4절연막
119: 제5절연막 113a, 113b: 제1 및 제2게이트 전극
115a, 115b: 소오스/드레인 전극 118: 하부전극
120: 유기 발광층121: 상부전극 CE: 콘택전극
CA: 콘택부

Claims (10)

  1. 표시영역과 비표시영역이 정의된 기판;
    상기 표시영역 상에 매트릭스형태로 형성된 서브 픽셀;
    상기 비표시영역 상에 형성되고 외부로부터 공급된 전원을 전달하며 상기 서브 픽셀에 포함된 전극들 중 적어도 하나의 전극을 포함하는 콘택전극; 및
    상기 서브 픽셀에 포함된 절연막들 중 적어도 하나의 절연막을 포함하고 상기 콘택전극의 일부를 노출하는 콘택부를 포함하며,
    상기 서브 픽셀에 포함된 상부전극은 상기 표시영역 및 상기 비표시영역 상에 형성되어 상기 콘택부를 통해 상기 콘택전극과 전기적으로 연결되고,
    상기 콘택전극의 하부에는 적어도 세 개의 절연막이 형성되고 상기 콘택전극은 상기 서브 픽셀에 포함된 하부전극으로 형성되며,
    상기 콘택부에 형성된 상기 절연막은 상기 서브 픽셀에 포함된 상기 절연막들 중 적어도 하나를 포함하는 유기전계발광표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 표시영역과 비표시영역이 정의된 기판;
    상기 표시영역 상에 매트릭스형태로 형성된 서브 픽셀;
    상기 비표시영역 상에 형성되고 외부로부터 공급된 전원을 전달하며 상기 서브 픽셀에 포함된 전극들 중 적어도 하나의 전극을 포함하는 콘택전극; 및
    상기 서브 픽셀에 포함된 절연막들 중 적어도 하나의 절연막을 포함하고 상기 콘택전극의 일부를 노출하는 콘택부를 포함하며,
    상기 서브 픽셀에 포함된 상부전극은 상기 표시영역 및 상기 비표시영역 상에 형성되어 상기 콘택부를 통해 상기 콘택전극과 전기적으로 연결되고,
    상기 콘택전극은 상기 서브 픽셀에 포함된 게이트 전극 및 하부전극으로 형성되고,
    상기 콘택부에 형성된 상기 절연막은 상기 서브 픽셀에 포함된 상기 절연막들 중 적어도 세 개를 포함하는 유기전계발광표시장치.
  8. 표시영역과 비표시영역이 정의된 기판;
    상기 표시영역 상에 매트릭스형태로 형성된 서브 픽셀;
    상기 비표시영역 상에 형성되고 외부로부터 공급된 전원을 전달하며 상기 서브 픽셀에 포함된 전극들 중 적어도 하나의 전극을 포함하는 콘택전극; 및
    상기 서브 픽셀에 포함된 절연막들 중 적어도 하나의 절연막을 포함하고 상기 콘택전극의 일부를 노출하는 콘택부를 포함하며,
    상기 서브 픽셀에 포함된 상부전극은 상기 표시영역 및 상기 비표시영역 상에 형성되어 상기 콘택부를 통해 상기 콘택전극과 전기적으로 연결되고,
    상기 콘택전극은 상기 서브 픽셀에 포함된 소오스/드레인 전극 및 하부전극으로 형성되고,
    상기 콘택부에 형성된 상기 절연막은 상기 서브 픽셀에 포함된 상기 절연막들 중 적어도 세 개를 포함하는 유기전계발광표시장치.
  9. 표시영역과 비표시영역이 정의된 기판;
    상기 표시영역 상에 매트릭스형태로 형성된 서브 픽셀;
    상기 비표시영역 상에 형성되고 외부로부터 공급된 전원을 전달하며 상기 서브 픽셀에 포함된 전극들 중 적어도 하나의 전극을 포함하는 콘택전극; 및
    상기 서브 픽셀에 포함된 절연막들 중 적어도 하나의 절연막을 포함하고 상기 콘택전극의 일부를 노출하는 콘택부를 포함하며,
    상기 서브 픽셀에 포함된 상부전극은 상기 표시영역 및 상기 비표시영역 상에 형성되어 상기 콘택부를 통해 상기 콘택전극과 전기적으로 연결되고,
    상기 콘택전극은 상기 서브 픽셀에 포함된 게이트 전극, 소오스/드레인 전극 및 하부전극으로 형성되고,
    상기 콘택부에 형성된 상기 절연막은 상기 서브 픽셀에 포함된 상기 절연막들 중 적어도 세 개를 포함하는 유기전계발광표시장치.
  10. 제1항, 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 서브 픽셀은,
    상기 기판 상에 형성된 액티브층을 덮는 제1절연막과,
    상기 제1절연막 상에 형성된 게이트 전극을 덮는 제2절연막과,
    상기 제2절연막 상에 형성된 소오스/드레인 전극 중 하나를 노출하는 제3절연막과,
    상기 제3절연막 상에 형성되며 상기 소오스/드레인 전극 중 하나를 노출하는 제4절연막과,
    상기 제4절연막 상에 형성되며 상기 소오스/드레인 전극 중 하나에 연결된 하부전극과,
    상기 제4절연막 상에 형성되며 상기 하부전극의 일부를 노출하는 제5절연막과,
    상기 하부전극 상에 형성된 유기 발광층과,
    상기 유기 발광층 상에 형성된 상부전극을 포함하는 유기전계발광표시장치.
KR1020100036772A 2010-04-21 2010-04-21 유기전계발광표시장치 Active KR101258261B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100036772A KR101258261B1 (ko) 2010-04-21 2010-04-21 유기전계발광표시장치
US12/846,434 US8242492B2 (en) 2010-04-21 2010-07-29 Organic light emitting diode display
CN201010256136.0A CN102237391B (zh) 2010-04-21 2010-08-17 有机发光二极管显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100036772A KR101258261B1 (ko) 2010-04-21 2010-04-21 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20110117361A KR20110117361A (ko) 2011-10-27
KR101258261B1 true KR101258261B1 (ko) 2013-04-25

Family

ID=44815039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100036772A Active KR101258261B1 (ko) 2010-04-21 2010-04-21 유기전계발광표시장치

Country Status (3)

Country Link
US (1) US8242492B2 (ko)
KR (1) KR101258261B1 (ko)
CN (1) CN102237391B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362304B2 (en) 2016-10-24 2022-06-14 Lg Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912547B2 (en) 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
JP2014192149A (ja) 2013-03-28 2014-10-06 Japan Display Inc Ｏｌｅｄ表示パネル及びその製造方法
KR102070219B1 (ko) 2013-05-27 2020-01-29 삼성디스플레이 주식회사 프린팅 마스크 및 유기 발광층 프린팅 장치
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
TWI816727B (zh) * 2018-12-26 2023-10-01 晶元光電股份有限公司 發光二極體顯示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080505A (ko) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
KR100642490B1 (ko) * 2004-09-16 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080505A (ko) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362304B2 (en) 2016-10-24 2022-06-14 Lg Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN102237391A (zh) 2011-11-09
CN102237391B (zh) 2014-01-01
US8242492B2 (en) 2012-08-14
KR20110117361A (ko) 2011-10-27
US20110260166A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
US9559156B2 (en) Organic light emitting diode display
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US9876065B2 (en) Organic light emitting display having fourth insulating layer fully covers a contact hole
TWI648851B (zh) 顯示裝置
US11404506B2 (en) Display device
US9741782B2 (en) Active matrix organic light-emitting display and display apparatus
US11437439B2 (en) Display device
CN111009552B (zh) 显示装置
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20120041459A (ko) 백색 유기전계발광표시장치와 이의 제조방법
KR101258261B1 (ko) 유기전계발광표시장치
KR20220096739A (ko) 투명 표시 패널
US11751444B2 (en) Display device
KR102826624B1 (ko) 디스플레이 장치
TWI813109B (zh) 顯示裝置
US20250221263A1 (en) Display device
US20240179955A1 (en) Display device
KR20250104052A (ko) 표시 장치
CN119993034A (zh) 显示装置
KR20250104924A (ko) 표시 장치
KR20250104969A (ko) 픽셀 회로, 표시패널 및 표시장치
KR20230097279A (ko) 표시 패널, 이를 포함하는 타일드 표시 장치, 및 표시 패널의 제조 방법
KR20220076173A (ko) 전계 발광 표시 장치 및 이의 제조 방법
KR20220056592A (ko) 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100421

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100421

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120917

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130419

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170320

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20180315

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190318

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200319

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210315

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220314

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230315

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20250318

Start annual number: 13

End annual number: 13