[go: up one dir, main page]

KR102756713B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102756713B1
KR102756713B1 KR1020190086582A KR20190086582A KR102756713B1 KR 102756713 B1 KR102756713 B1 KR 102756713B1 KR 1020190086582 A KR1020190086582 A KR 1020190086582A KR 20190086582 A KR20190086582 A KR 20190086582A KR 102756713 B1 KR102756713 B1 KR 102756713B1
Authority
KR
South Korea
Prior art keywords
pattern
floating
display
display device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190086582A
Other languages
English (en)
Other versions
KR20210010713A (ko
Inventor
임성진
이충석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190086582A priority Critical patent/KR102756713B1/ko
Priority to US16/896,014 priority patent/US11778745B2/en
Publication of KR20210010713A publication Critical patent/KR20210010713A/ko
Application granted granted Critical
Publication of KR102756713B1 publication Critical patent/KR102756713B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

표시 장치는, 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 표시 패드들을 포함하는 표시 패널, 메인 회로 기판, 상기 표시 패드들과 연결되는 기판 패드들, 및 상기 기판 패드들과 이격된 플로팅 패턴을 포함하고, 이방성 도전 필름(ACF: Anisotropic Conductive Film)에 의해 상기 표시 패널과 연결되는 연성 회로 기판을 포함하고, 상기 플로팅 패턴의 일부는, 상기 이방성 도전 필름에 의해 노출된다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 상세하게는 신뢰성이 향상된 표시 장치에 관한 것이다.
표시 장치는, 표시 패널이 제조된 후 표시 패널에 회로 기판을 연결한다. 예컨대, TAB(Tape Automated Bonding) 실장 방식은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 이용하여 연성 회로 기판을 표시 패널에 본딩 한다.
본 발명은 회로 기판의 벤딩 시 발생하는 회로 기판의 박리 불량을 방지하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는, 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 표시 패드들을 포함하는 표시 패널, 메인 회로 기판, 상기 표시 패드들과 연결되는 기판 패드들, 및 상기 기판 패드들과 이격된 플로팅 패턴을 포함하고, 이방성 도전 필름(ACF: Anisotropic Conductive Film)에 의해 상기 표시 패널과 연결되는 연성 회로 기판을 포함하고, 상기 플로팅 패턴의 일부는, 상기 이방성 도전 필름에 의해 노출된다.
상기 표시 패널은, 상기 상기 플로팅 패턴과 연결되는 더미 패턴을 포함하고, 상기 제1 방향에서 상기 플로팅 패턴의 상기 폭은, 상기 제1 방향에서 상기 더미 패턴의 폭보다 큰 것을 특징으로 할 수 있다.
상기 제1 방향에서 상기 플로팅 패턴의 상기 폭은, 200um 이상 250um 이하인 것을 특징으로 할 수 있다.
상기 제2 방향에서 상기 플로팅 패턴의 상기 폭은, 25um 이상 75um 이하인 것을 특징으로 할 수 있다.
상기 플로팅 패턴은 복수로 제공되고, 인접한 플로팅 패턴들 사이의 간격은 50um인 것을 특징으로 할 수 있다.
상기 플로팅 패턴들은 상기 제1 방향으로 연장되고, 상기 제2 방향으로 배열된 것을 특징으로 할 수 있다.
상기 플로팅 패턴들은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열된 것을 특징으로 할 수 있다.
상기 연성 회로 기판은, 상기 제2 방향으로 연장되고 상기 표시 패널과 중첩하는 제1 엣지, 상기 제1 방향으로 연장되고 상기 제1 엣지와 연결된 제2 엣지를 포함하고, 상기 제1 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 50um인 것을 특징으로 할 수 있다.
상기 제2 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 90um 이상 100um 이하인 것을 특징으로 할 수 있다.
상기 플로팅 패턴은, 상기 제1 방향으로 연장된 제1 패턴, 상기 제1 패턴과 상기 제1 방향 및 상기 제2 방향으로 이격된 제2 패턴, 상기 제1 패턴과 상기 제2 패턴을 연결하는 제3 패턴을 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 표시 장치는, 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 표시 패드들 및 상기 표시 패드들과 이격된 더미 패턴을 포함하는 표시 패널, 메인 회로 기판, 상기 표시 패드들과 연결되는 기판 패드들 및 상기 더미 패턴과 연결되는 플로팅 패턴을 포함하는 연성 회로 기판을 포함하고, 상기 제1 방향에서 상기 플로팅 패턴의 폭은, 상기 제1 방향에서 상기 더미 패턴의 폭보다 크다.
상기 표시 패널과 상기 연성 회로 기판은 이방성 도전 필름(ACF: Anisotropic Conductive Film)에 의해 연결되고, 상기 플로팅 패턴의 일부는, 상기 이방성 도전 필름에 의해 노출되는 것을 특징으로 할 수 있다.
상기 제1 방향에서 상기 플로팅 패턴의 상기 폭은, 200um 이상 250um 이하인 것을 특징으로 할 수 있다.
상기 제2 방향에서 상기 플로팅 패턴의 상기 폭은, 25um 이상 75um 이하인 것을 특징으로 할 수 있다.
상기 플로팅 패턴은 복수로 제공되고, 인접한 플로팅 패턴들 사이의 간격은 50um인 것을 특징으로 할 수 있다.
상기 플로팅 패턴들은 상기 제1 방향으로 연장되고, 상기 제2 방향으로 배열된 것을 특징으로 할 수 있다.
상기 플로팅 패턴들은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열된 것을 특징으로 할 수 있다.
상기 연성 회로 기판은, 상기 제2 방향으로 연장되고 상기 표시 패널과 중첩하는 제1 엣지, 상기 제1 방향으로 연장되고 상기 제1 엣지와 연결된 제2 엣지를 포함하고, 상기 제1 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 50um인 것을 특징으로 할 수 있다.
상기 제2 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 90um 이상 100um 이하인 것을 특징으로 할 수 있다.
상기 플로팅 패턴은, 상기 제1 방향으로 연장된 제1 패턴, 상기 제1 패턴과 상기 제1 방향 및 상기 제2 방향으로 이격된 제2 패턴, 상기 제1 패턴과 상기 제2 패턴을 연결하는 제3 패턴을 포함하는 것을 특징으로 하는 표시 장치.
본 발명에 따른 연성 회로 기판은 표시 패널과 접속되는 패드들과 이격된 플로팅 패턴들을 포함함으로써, ACF를 통한 연성 회로 기판의 압착 시, ACF에 포함된 접착성 수지가 연성 회로 기판에 고루 분포되어 벤딩 시에도 연성 회로 기판의 박리를 방지할 수 있다.
이에 따라, 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 표시 패널의 평면도이다.
도 4a는 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
도 4b는 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
도 5a는 본 발명의 일 실시 예에 따른 연성 회로 기판의 배면도이다.
도 5b는 도 5a에 도시된 연성 회로 기판의 일 영역을 도시한 확대도이다.
도 6은 본 발명의 일 실시 예에 따른 표시 장치의 일 구성들을 도시한 평면도이다.
도 7a는 도 6의 I-I'를 따라 절단한 단면도이다.
도 7b는 도 6의 II-II'를 따라 절단한 단면도이다.
도 7c는 도 6의 일 영역을 도시한 확대도이다.
도 8은 본 발명의 일 실시 예에 따른 연성 회로 기판의 평면도이다.
도 9는 본 발명의 일 실시 예에 따른 연성 회로 기판의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 분해 사시도이다. 도 2는 본 발명의 일 실시 예에 따른 표시 장치의 단면도이다. 도 3은 본 발명의 일 실시 예에 따른 표시 패널의 평면도이다. 도 4a는 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다. 도 4b는 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
표시 장치(DD)는 윈도우 부재(WM), 표시 패널(DP), 연성 회로 기판(FPCB), 메인 회로 기판(MPCB), 보호 부재(PTL), 및 수납 부재(HM)를 포함한다.
윈도우 부재(WM)는 표시 패널(DP) 상부에 배치된다. 윈도우 부재(WM)는 외부로부터의 가해지는 충격을 방지하며, 이물질 침투를 방지하여 표시 패널(DP)을 보호 한다. 윈도우 부재(WM)은 영상을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우 부재(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다. 한편, 도시되지 않았으나, 윈도우 부재(WM)는 후술할 비표시 영역(NDA)에 대응되는 베젤 영역을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 패널(DP)은 제1 표시 기판(100) 및 제2 표시 기판(200)을 포함할 수 있다. 제2 표시 기판(200)은 제1 표시 기판(100) 상에 배치될 수 있다. 제1 표시 기판(100)과 제2 표시 기판(200) 사이에는 이미지 생성을 위한 계조 표시층이 배치될 수 있다. 계조 표시층은 표시 패널의 종류에 따라 액정층, 유기 발광층, 전기영동층 중 어느 하나를 포함할 수 있다.
표시 패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시 영역(DA)은 비표시 영역(NDA)에 의해 에워쌀 수 있다. 본 발명의 일 실시 예에서 비표시 영역(NDA)은 연성 회로 기판(FPCB)에 인접한 일 측 영역에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향 즉, 표시 패널(DP)의 두께 방향은 제3 방향축(DR3)이 지시한다. 이하에서 설명되는 각 구성들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시 예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시 예에서 평면형 표시면(DP-IS)을 구비한 표시 패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시 장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시 영역들을 포함할 수도 있다.
표시 패널(DP)은 윈도우 부재(WM)의 하 측에 배치된다. 표시 패널(DP)은 영상을 생성하며, 윈도우 부재(WM)로 영상을 제공한다.
본 발명의 실시예에 따르면, 표시 패널(DP)은 유기발광 표시패널(Organic Light emitting diode display panel), 액정 표시 패널(liquid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 전기습윤 표시 패널(electrowetting display panel) 등일 수 있다.
메인 회로 기판(MPCB)는 메인 기판(MP) 및 신호 제어부(SC)를 포함할 수 있다. 신호 제어부(SC)는 메인 기판(MP) 내부에 배치된 신호 라인들과 연결될 수 있다. 신호 제어부(SC)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어신호를 수신한다. 신호 제어부(SC)는 표시 패널(DP)에 제어신호를 제공할 수 있다.
연성 회로 기판(FPCB)은 전도성 접착 부재에 의해 표시 패널(DP) 및 메인 회로 기판(MPCB) 각각에 연결될 수 있다. 전도성 접착 부재는 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 포함할 수 있다. 이하, 이방성 도전 필름(ACF)으로 설명된다.
연성 회로 기판(FPCB)는 연성 기판(FP) 및 구동칩(DC), 및 후술할 기판 패드들(F-PD, M-PD, 도 5a 참조)을 포함한다. 연성 기판(FP)은 연성(flexible)을 가지질 수 있다. 이에 따라, 연성 기판(FP) 표시 패널(DP)의 목적 및 형태에 대응하여 다양한 형태로 제공될 수 있다.
도 5a에는 설명의 편의를 위해 하나의 연성 회로 기판(FPCB)를 도시하였으나, 이에 한정되는 것은 아니며, 제2 방향(DR2)을 따라 배열된 복수의 연성 회로 기판들을 포함하거나, 적어도 일부가 중첩하여 쌍을 이루는 연성 회로 기판들이 제공 될 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
구동칩(DC)은 COF(Chip On Flim) 형태로 연성 기판(FP) 상에 실장 될 수 있다. 구동칩(DC)은 화소들(PX)을 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다.
보호 부재(PTL)는 표시 패널(DP) 하부에 배치된다. 보호 부재(PTL)는 표시 패널(DP)의 구동을 보조하기 위해 필요한 기능층들을 포함할 수 있다. 예를 들어, 보호 부재(PTL)는 지지층, 충격 흡수층, 방열층, 광 차단층 중 적어도 어느 하나를 포함할 수 있다.
지지층은 표시 패널(DP)를 지지한다. 지지층은 열 가소성 수지를 포함할 수 있다. 예를 들어, 지지층은 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate)을 이용함으로써, 피로강도, 전기적 특성 등이 우수하며, 내열성이 매우 우수하고, 온도와 습도의 영향을 덜 받을 수 있다.
충격 흡수층은 합성수지 발포 폼(form)일 수 있다. 충격 흡수층은 복수의 공극들이 포함되어 있는 매트릭스 층으로 제공될 수 있다. 복수의 공극들은 다공성 구조를 가짐에 따라 표시 장치(DD)에 인가되는 외부 충격을 용이하게 흡수할 수 있다.
광 차단층은 윈도우 부재(WM)을 통해 표시 패널(DP)의 배면에 배치되는 구성들이 비치는 문제를 개선하는 역할을 할 수 있다. 표시 패널(DP)로부터 배면으로 방출되는 빛을 차광할 수 있다.
수납 부재(HM)는 표시 패널(DP)을 수용한다. 수납 부재(HM)는 윈도우 부재(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 수납 부재(HM)는 외부로부터 가해지는 충격을 흡수하며 표시 장치(DD)으로 침투되는 이물질/수분 등을 방지하여 수납 부재(HM)에 수용된 구성들을 보호한다. 한편, 도시 되지 않았으나, 수납 부재(HM)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
도 2에 도시된 것 과 같이, 연성 회로 기판(FPCB)은 보호 부재(PTL)의 배면을 향하는 방향으로 벤딩 될 수 있다. 이때, 연성 회로 기판(FPCB)은 소정의 곡률을 가지며 벤딩 될 수 있다. 메인 회로 기판(MPCB)은 연성 회로 기판들(FPCB)과 연결되어 연성 회로 기판(FPCB)이 벤딩 된 상태로 수납 부재(HM)에 수납될 수 있다.
연성 회로 기판(FPCB)이 벤딩 될 때, 연성 회로 기판(FPCB)는 인장 또는 압축 스트레스를 가지게 된다. 기판 패드들(F-PD, 도 5a 참조)이 배치되지 않은 연성 회로 기판(FPCB)의 엣지 부분은 이방성 도전 필름(ACF)의 압착 시 기판 패드들(F-PD)에 의해 골고루 분포되지 않아 표시 패널로부터 박리되는 문제가 발생할 수 있다.
도 3을 참조하면, 본 실시예에 따른 표시 패널(DP)은 신호 라인들(SGL) 및 화소들(PX)의 평면상 배치관계를 도시하였다. 신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 게이트 구동회로에 제어신호들을 제공할 수 있다. 신호 라인들(SGL)은 표시 영역(DA) 및 비표시 영역(NDA)에 중첩한다.
복수 개의 게이트 라인들(GL)은 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 배열된다. 복수 개의 데이터 라인들(DL)은 게이트 라인들(GL)과 절연 교차한다. 데이터 라인들(DL)은 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 배열된다.
보조 신호 라인들(PL-D)은 비표시 영역(NDA)에 중첩하게 배치되고, 데이터 라인들(DL)에 연결된다. 데이터 라인들(DL)에 연결되는 보조 신호 라인들(PL-D)은 데이터 라인들(DL)과 다른 층 상에 배치될 수 있다. 데이터 라인들(DL)은 컨택홀(CH)을 통해 보조 신호 라인들(PL-D) 중 대응하는 보조 신호 라인과 전기적으로 연결될 수 있다. 컨택홀(CH)은 데이터 라인들(DL)과 보조 신호 라인들(PL-D) 사이에 배치된 적어도 하나의 절연층을 관통한다. 도 3에는 2개의 컨택홀(CH)을 예시적으로 도시하였다.
본 발명의 일 실시 예에서 컨택홀(CH)은 생략될 수 있다. 데이터 라인들(DL)과 보조 신호 라인들(PL-D)은 동일한 층 상에 배치될 수도 있다. 이때, 데이터 라인들(DL)과 보조 신호 라인들(PL-D) 중 연결된 데이터 라인과 보조 신호 라인은 하나의 신호 라인으로 정의될 수도 있다. 이때, 서로 연결된 데이터 라인과 보조 신호 라인은 하나의 신호 라인의 서로 다른 부분으로 정의될 수 있다.
화소들(PX) 각각은 복수 개의 게이트 라인들(GL) 중 대응하는 게이트 라인과 데이터 라인들(DL) 중 대응하는 데이터 라인에 연결된다. 화소들(PX) 각각은 화소 구동회로 및 표시 소자를 포함할 수 있다.
도 3에는 매트릭스 형태의 화소들(PX)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX)은 펜 타일 형태로 배치될 수 있다.
게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphous silicon gate driver circuit) 공정을 통해 표시 패널(DP)에 집적화될 수 있다. 제1 보조 신호 라인들(PL-G)은 게이트 구동회로(GDC)로부터 게이트 신호를 수신한다.
본 발명에 따른 표시 패널(DP)는 표시 패드들(PD) 및 더미 패턴(PT-P)을 포함한다. 표시 패드들(PD)은 비표시 영역(NDA)에 배치된다. 표시 패드들(PD)은 제2 방향(DR2)을 따라 배열될 수 있다.
표시 패드들(PD)은 대응되는 화소들(PX) 각각에 연결된다. 표시 패드들(PD)은 중 일부는 대응되는 화소들(PX)과 연결되고, 나머지 패드들은 구동회로(GDC)와 연결될 수 있다. 표시 패드들(PD)은 연성 회로 기판(FPCB)의 기판 패드들(F-PD, 도 5a 참조)과 연결된다.
더미 패턴(PT-P)은 표시 패드들(PD)과 이격되어 배치될 수 있다. 더미 패턴(PT-P)은 화소들(PX)의 신호 라안들(SGL)과 분리되어 플로팅 된 상태일 수 있다. 따라서, 메인 회로 기판(MPCB)에서 전달된 신호의 영향을 받지 않을 수 있다.
더미 패턴(PT-P)는 복수로 제공되어 표시 패드들(PD)을 사이에 두고 서로 이격되어 배치될 수 있다. 더미 패턴(PT-P)은 표시 패드들(PD)과 동일 공정에 의해 형성될 수 있다. 이에 따라, 더미 패턴(PT-P)은 표시 패드들(PD)과 동일 층 상에 배치될 수 있으며, 동일 물질을 포함할 수 있다.
본 발명에 따른 더미 패턴(PT-P)은 연성 회로 기판(FPCB)의 플로팅 패턴(PT)의 적어도 일부와 중첩할 수 있다. 상세한 설명은 후술 한다. 도 3에는 표시 패드들(PD) 및 더미 패턴(PT-P) 상에 배치된 연성 회로 기판(FPCB)을 점선으로 도시하였다.
도 4a를 참조하면, 본 발명의 일 실시 예에 따른 표시 패널(DP)의 계조 표시층은 액정층(LC)일 수 있다. 따라서, 표시 패널(DP)은 액정 표시 패널일 수 있다. 액정 표시 패널의 화소(PX)는 트랜지스터(TR), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
트랜지스터(TR)는 게이트 라인에 연결된 제어 전극(GE), 제어 전극(GE)에 중첩하는 활성화부(AL), 데이터 라인에 연결된 입력 전극(SE), 및 입력 전극(SE)과 이격되어 배치된 출력 전극(DE)을 포함한다. 액정 커패시터(Clc)는 화소 전극(PE) 및 공통 전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소 전극(PE)과 화소 전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 베이스 기판(BS1)의 일면 상에 제어 전극(GE) 및 스토리지 라인(STL)이 배치된다. 제1 베이스 기판(BS1)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 제1 베이스 기판(BS1)의 일면 상에 제어 전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(10) 상에 제어 전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층(SCL)과 오믹 컨택층(OCL)을 포함할 수 있다. 제1 절연층(10) 상에 상기 반도체층(SCL)이 배치되고, 반도체층(SCL) 상에 상기 오믹 컨택층(OCL)이 배치된다.
반도체층(SCL)은 비정질 실리콘 또는 결정질 실리콘을 포함할 수 있다. 또한, 반도체층(SCL)은 금속 산화물 반도체를 포함할 수 있다. 오믹 컨택층(OCL)은 반도체층보다 고밀도로 도핑된 도펀트를 포함할 수 있다. 오믹 컨택층(OCL)은 이격된 2개의 부분을 포함할 수 있다. 본 발명의 일 실시 예에서 오믹 컨택층(OCL)은 일체의 형상을 가질 수 있다.
활성화부(AL) 상에 출력 전극(DE)과 입력 전극(SE)이 배치된다. 출력 전극(DE)과 입력 전극(SE)은 서로 이격되어 배치된다. 제1 절연층(10) 상에 활성화부(AL), 출력 전극(DE), 및 입력 전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다 제2 절연층(20) 및 제3 절연층(30)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공하는 단층의 유기층일 수 있다. 본 실시 예에서 제3 절연층(30)은 복수 개의 컬러필터들을 포함할 수 있다. 제3 절연층(30) 상에 제4 절연층(40)이 배치된다. 제4 절연층(40)은 컬러필터들을 커버하는 무기층일 수 있다.
도 3a에 도시된 것과 같이, 제4 절연층(40) 상에 화소 전극(PE)이 배치된다. 화소 전극(PE)은 제2 절연층(20), 제3 절연층(30), 및 제4 절연층(40)을 관통하는 컨택홀(CH)을 통해 상기 출력전극(DE)에 연결된다. 제4 절연층(40) 상에 상기 화소 전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 베이스 기판(BS2)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 제2 베이스 기판(BS2)의 하면 상에 블랙 매트릭스층(BM)이 배치된다. 즉, 블랙 매트릭스층(BM)에는 화소 영역들에 대응하는 개구부들이 정의될 수 있다. 블랙 매트릭스층(BM)에 중첩하게 스페이서(CS)가 배치될 수 있다.
제2 베이스 기판(BS2)의 하면 상에 블랙 매트릭스층(BM)을 커버하는 절연층들이 배치된다. 도 4a에는 평탄면을 제공하는 제5 절연층(50)이 예시적으로 도시되었다. 제5 절연층(50)은 유기물질을 포함할 수 있다.
제2 베이스 기판(BS2)의 하면 상에 공통 전극(CE)이 배치된다. 공통 전극(CE) 상에는 배향막(미 도시)이 배치될 수 있다.
일 실시 예에 따른 공통 전극(CE)는 투명 전도성 산화물(Transparent Conductive Oxide, TCO)과 같은 투과형 금속을 포함할 수 있다.
공통 전극(CE)에는 공통 전압이 인가된다. 공통 전압은 화소 전압과 다른 값을 가지거나, 동일한 값을 가질 수 있다. VA(Vertical Alignment)모드의 액정 표시 패널에서 공통 전압과 화소 전압이 같은 값을 가질 때, 전위차는 0이며, 이때, 표시 영역(DA, 도 1 참조)에 블랙(Balck) 색상의 화면이 표시될 수 있다.
한편, 도 4a에 도시된 화소(PX)의 단면은 하나의 예시에 불과하다. 제1 표시 기판(100)과 제2 표시 기판(200)은 제3 방향(DR3)에서 뒤집어 질 수 있다. 컬러 필터들은 제2 표시 기판(200)에 배치될 수도 있다.
도 4a를 참조하여 VA(Vertical Alignment) 모드의 액정 표시 패널을 예시적으로 설명하였으나, 본 발명의 일 실시 예에서 IPS(In-Plane Switching) 모드, FFS(Fringe-Field Switching) 모드, PLS(Plane to Line Switching) 모드, VA(Vertical Alignment) 모드 중 어느 하나의 모드가 적용될 수 있으며 특정 모드의 액정 표시 패널로 한정되지 않는다.
도 4b를 참조하면, 본 발명의 일 실시 예에 따른 표시 패널(DP)의 계조 표시층은 유기 발광층(EML)을 포함할 수 있다. 따라서, 표시 패널(DP)은 유기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 화소(PX)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 발광소자(OLED)를 포함할 수 있다.
유기 발광 표시 패널은 표시 기판(100)과 봉지 기판(200)을 포함한다. 표시 기판(100)은 제1 베이스 기판(BS1), 제1 베이스 기판(BS1) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 커버층(CL)을 포함한다. 봉지 기판(200)은 제2 베이스 기판(BS2), 제2 베이스 기판(BS2) 상에 배치된 블랙 매트릭스층(BM) 및 컬러 변환층(CCL)을 포함할 수 있다.
제1 베이스 기판(BS1)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호 라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시 예에서 회로 소자층(DP-CL)은 버퍼막(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 제1 절연층(10) 및 제2 절연층(20)은 무기막이고, 제3 절연층(30)은 유기막일 수 있다.
도 4b에는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 구성하는 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 제1 제어전극(GE1), 제2 제어전극(GE2), 제1 입력전극(DE1), 제1 출력전극(SE1), 제2 입력전극(DE2), 제2 출력전극(SE2)의 배치관계가 예시적으로 도시되었다. 제1, 제2, 제3, 및 제4 관통홀(CH1, CH2, CH3, CH4) 역시 예시적으로 도시되었다.
표시 소자층(DP-OLED)은 발광소자(OLED)를 포함한다. 표시 소자층(DP-OLED)은 발광소자(OLED)로써 유기발광 다이오드를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다
중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 다른 개구부들과 구분하기 위해 발광 개구부로 명명된다.
도 4b에 도시된 것과 같이, 표시 패널(DP)은 발광 영역(PXA) 및 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시 예에서 발광 영역(PXA)은 발광 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 유기 발광층(EML)이 배치된다. 유기 발광층(EML)은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 다만, 이에 한정되는 것은 아니며 일시예에서 유기 발광층(EML)은 발광 영역(PXA)에 배치되고, 비발광 영역(NPXA)에 배치되지 않을 수 있다. 유기 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 유기 발광층(EML)은 소정의 광 예컨대 블루 광을 생성할 수 있다.
유기 발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 복수 개의 화소들에 공통적으로 배치된다. 제2 전극(CE) 상에 제2 전극(CE)을 보호하는 커버층(CL)이 배치될 수 있다. 커버층(CL)은 유기물질 또는 무기물질을 포함할 수 있다.
제2 베이스 기판(BS2)은 커버층(CL)과 이격되어 배치된다. 제2 베이스 기판(BS2)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 컬러 변환층(CCL)은 화소(PX)에 따라 제1 색광을 투과시키거나, 제1 색광을 제2 색광 또는 제3 색광으로 변환시킬 수 있다. 컬러 변환층(CCL)은 양자점을 포함할 수 있다.
본 발명의 일 실시 예에서 봉지 기판(200)은 복수의 무기층들 및 상기 무기층들에 의해 밀봉된 유기층을 포함하는 박막 봉지층으로 대체될 수 있다. 이때, 블랙 매트릭스층(BM) 및 컬러 변환층(CCL)은 박막 봉지층 상에 배치될 수 있다.
도 5a는 본 발명의 일 실시 예에 따른 연성 회로 기판의 배면도이다. 도 5b는 도 5a에 도시된 연성 회로 기판의 일 영역을 도시한 확대도이다. 도 1 내지 도 4b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 발명에 따른 연성 회로 기판(FPCB)의 연성 기판(FP)는 상부면(FP-U) 및 상부면(FP-U)과 대향하는 하부면(FP-B)을 포함한다. 연성 회로 기판(FPCB)은 기판 신호 라인들(SL), 하부면(FP-B)에 배치된 구동칩(DC) 및 하부면(FP-B)으로부터 노출된 복수 개의 기판 패드들(F-PD, M-PD), 접속 패드들(CPD), 및 플로팅 패턴(PT)을 포함한다. 설명의 편의를 위해 기판 패드들(F-PD, M-PD)이 배치되는 기판 패드 영역(FA) 및 플로팅 패턴(PT)이 플로팅 패턴 영역(PA)을 점선으로 도시하였다.
접속 패드들(CPD)은 구동칩(DC)의 접속 단자들에 접속 된다. 기판 패드들(F-PD, M-PD)은 표시 패널(DP)에 접속되는 제1 패드들(F-PD), 및 메인 회로 기판(MPCB)에 접속되는 제2 패드들(M-PD)을 포함할 수 있다.
기판 신호 라인들(SL)은 접속 패드들(CPD)과 제1 패드들(F-PD)을 연결하고, 접속 패드들(CPD)과 제2 패드들(M-PD)을 연결한다. 구동칩(DC)이 생략되는 경우, 기판 신호 라인들(SL)은 제1 패드들(F-PD)과 제2 패드들(M-PD)을 연결할 수 있다.
플로팅 패턴(PT)은 제1 패드들(F-PD)과 동일면 상에 배치될 수 있다. 따라서, 플로팅 패턴(PT)은 연성 기판(FP)의 하부면(FP-B)에 배치될 수 있다. 플로팅 패턴(PT)은 제1 패드들(F-PD)과 이격되어 배치될 수 있다. 플로팅 패턴(PT)은 기판 신호 라인들(SL)과 분리되어 플로팅 된 상태일 수 있다. 따라서, 메인 회로 기판(MPCB)에서 전달된 신호의 영향을 받지 않을 수 있다.
플로팅 패턴(PT)의 적어도 일부는 표시 패널(DP)의 더미 패턴(PT-P)과 중첩할 수 있다. 플로팅 패턴(PT)은 이방성 도전 필름(ACF)에 의해 더미 패턴(PT-P)과 연결될 수 있다. 본 실시예에서 플로팅 패턴(PT)은 복수로 제공될 수 있다. 플로팅 패턴들은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다.
플로팅 패턴들이 배치되는 영역으로 정의되는 플로팅 패턴 영역(PA)은 기판 패드들(F-PD, M-PD)이 배치되는 영역으로 정의되는 기판 패드 영역(FA)을 사이에 두고 이격되어 형성될 수 있다.
도 5b를 참조하면, 본 실시예에서 연성 회로 기판(FPCB)은 제2 방향(DR2)으로 연장된 끝 단을 제1 엣지(F-EG1)로 정의하고, 제1 엣지(F-EG1)와 연결되고 제1 방향(DR1)을 따라 연장된 끝 단을 제2 엣지(F-EG2)로 정의할 수 있다. 제1 엣지(F-EG1)는 표시 패널(DP)의 비표시 영역(NDA, 도 1 참조)과 중첩하고, 제2 엣지(F-EG2)는 표시 패널(DP)의 비표시 영역(NDA)을 가로지를 수 있다.
플로팅 패턴(PT)는 제1 패턴(PT1) 및 제2 패턴(PT2)을 포함한다. 제1 패턴(PT1) 및 제2 패턴(PT2) 각각은 제1 방향(DR1)을 따라 연장되고, 제1 패턴(PT1) 및 제2 패턴(PT2)은 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다.
본 실시 예에서 플로팅 패턴(PT)은 제1 패턴(PT1) 및 제2 패턴(PT2)을 포함한다. 플로팅 패턴(PT)의 제1 방향(DR1)에서의 폭(PT-H)은 200um 이상 250um 이하일 수 있다. 또한, 플로팅 패턴(PT)의 제2 방향(DR2)에서의 폭(PT-W)은 25um 이상 75um 이하일 수 있다.
본 실시 예에서 제1 패턴(PT1) 및 제2 패턴(PT2) 사이의 이격 거리(PI)는 50um일 수 있다. 또한, 제1 엣지(F-EG1)로부터 플로팅 패턴(PT)까지의 최소 거리(EG1-W)는 50um일 수 있다. 제2 엣지(F-EG2)로부터 플로팅 패턴(PT)까지의 최소 거리(EG2-W)는 90um 이상 100um 이하일 수 있다.
본 실시 예에서 기판 패드들(F-PD) 각각의 제1 방향(DR1)에서의 폭(PD-H)은 플로팅 패턴(PT)의 제1 방향(DR1)에서의 폭(PT-H)보다 작다. 또한, 기판 패드들(F-PD) 각각의 제2 방향(DR1)에서의 폭(PD-W)은 플로팅 패턴(PT)의 제2 방향(DR2)에서의 폭(PT-W)보다 작다.
도 6은 본 발명의 일 실시 예에 따른 표시 장치의 일 구성들을 도시한 평면도이다. 도 7a는 도 6의 I-I'를 따라 절단한 단면도이다. 도 7b는 도 6의 II-II'를 따라 절단한 단면도이다. 도 7c는 도 6의 일 영역을 도시한 확대도이다. 도 1 내지 도 4b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 도 7a 및 도 7b에 도시된 제1 표시 기판(100)은 도 4a에 도시된 제1 표시 기판(100)과 대응될 수 있다.
도 6 및 도 7a를 참조하면, 표시 패드(PD)는 제1 내지 제4 절연층(10 내지 40)을 관통하는 컨택홀(CH-P)을 통해 보조 신호 라인(PL-D)에 연결된다. 표시 패드(PD)는 제1 내지 제4 절연층(10 내지 40)으로부터 노출된다. 표시 패드(PD)가 생략되는 경우, 보조 신호 라인(PL-D)의 말단부분이 제1 내지 제4 절연층(10 내지 40)으로부터 노출될 수도 있다.
연성 회로 기판(FPCB)은 절연층(IL), 기판 신호 라인(SL), 솔더레지스트층(SR), 및 제1 패드(F-PD)를 포함하는 연성 회로 기판(FPCB)이 예시적으로 도시되었다.
솔더레지스트층(SR)은 기판 신호 라인(SL)의 적어도 일부를 노출시키는 개구부가 정의될 수 있다. 제1 패드(F-PD)는 솔더레지스트층(SR)의 개구부에 의해 노출된 기판 신호 라인(SL)과 연결될 수 있다. 제1 패드(F-PD)는 이방성 도전 필름(ACF)을 통해 표시 패드(PD)에 전기적으로 접속된다.
본 실시 예에 따른 이방성 도전 필름(ACF)은 접착성 수지(AR) 및 접착성 수지(AR)에 산포된 복수의 도전볼(CB)을 포함할 수 있다. 접착성 수지(AR)는 일 예시로 레진(resin)을 포함할 수 있다.
이방성 도전 필름(ACF)은 제1 패드(F-PD)와 표시 패드(PD) 사이에 배치되어 열 압착 공정을 통해 제1 패드(F-PD)와 표시 패드(PD)를 접속시킬 수 있다.
도 6 및 도 7b를 참조하면, 본 실시 예에 따른 더미 패턴(PT-P)은 제4 절연층(40) 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 더미 패턴(PT-P)은 제1 베이스 기판(BS1)상에 배치되고, 제1 내지 제4 절연층(10 내지 40)을 관통하는 컨택홀을 통해 외부로 노출 될 수 있으며, 어느 하나에 한정되지 않는다. 더미 패턴(PT-P)은 보조 신호 라인(PL-D)과 전기적으로 분리되어 있다.
플로팅 패턴(PT)은 솔더레지스트층(SR) 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 플로팅 패턴(PT)은 절연층(IL) 상에 배치되고, 솔더레지스트층(SR)을 관통하여 정의된 개구부를 통해 노출될 수 있으며, 어느 하나에 한정되지 않는다. 플로팅 패턴(PT)은 기판 신호 라인(SL) 과 전기적으로 분리되어 있다.
이방성 도전 필름(ACF)은 더미 패턴(PT-P)과 플로팅 패턴(PT) 사이에 배치되어 열 압착 공정을 통해 더미 패턴(PT-P)과 플로팅 패턴(PT)를 접속시킬 수 있다.
본 실시 예에서, 제1 방향(DR1)에서 플로팅 패턴(PT)의 폭(PT-H1)은 제1 방향(DR1)에서 더미 패턴(PT-P)의 폭(PT-H2) 보다 크다. 따라서, 플로팅 패턴(PT)의 일 부분은 열 압착 공정 후에도 이방성 도전 필름(ACF)으로부터 노출될 수 있다. 도 7b에는 플로팅 패턴(PT)이 이방성 도전 필름(ACF)으로부터 돌출된 노출 영역(NA)을 도시하였다.
도 7c를 참조하면, 이방성 도전 필름(ACF)을 통해 연성 회로 기판(FPCB)과 표시 패널(DP)을 열 압착 후, 이방성 도전 필름(ACF)에 포함된 접착성 수지(AR)가 접착 영역(ACF-A)을 음영으로 처리하였다.
본 발명에 따르면, 연성 회로 기판(FPCB)이 벤딩 될 때, 기판 패드들(F-PD)이 배치되지 않은 연성 회로 기판(FPCB)의 일 영역에 전기적으로 절연된 플로팅 패턴(PT)을 포함함으로써, 이방성 도전 필름(ACF)을 통해 연성 회로 기판(FPCB)과 표시 패널(DP)의 열 압착 시에도, 접착성 수지(AR)가 플로팅 패턴(PT)과 더미 패턴(PT-P) 사이에서 압착되어 연성 회로 기판(FPCB)의 엣지들(F-EG1, F-EG2)과 인접한 영역까지 고루 분포될 수 있다. 따라서, 연성 회로 기판(FPCB)의 벤딩 시에도 연성 회로 기판(FPCB)의 박리를 방지할 수 있으며, 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 연성 회로 기판의 평면도이다. 도 9는 본 발명의 일 실시 예에 따른 연성 회로 기판의 평면도이다. 도 1 내지 도 7b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 8을 참조하면, 본 실시 예에 따른 플로팅 패턴(PT-A)은 도 5a에 도시된 플로팅 패턴(PT)와 달리, 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 따라서, 플로팅 패턴(PT-A)은 기판 패드들(F-PD)과 연장된 방향이 서로 교차할 수 있으며, 배열된 방향도 서로 교차할 수 있다.
도 9를 참조하면, 본 실시 예에 따른 플로팅 패턴(PT-B)은 제1 패턴(P1), 제2 패턴(P2), 및 제3 패턴(P3)을 포함한다. 제1 패턴(P1)은 제1 방향(DR1)으로 연장될 수 있다. 제2 패턴(P2)은 제1 패턴(P1)과 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되고 제1 방향(DR1)으로 연장될 수 있다. 제3 패턴(P3)은 제2 방향(DR2)으로 연장되어 제1 패턴(P1) 및 제2 패턴(P2)을 연결할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
WM: 윈도우 부재
DP: 표시 패널
100: 제1 표시 기판
200: 제2 표시 기판
PTL: 보호 부재
FPCB: 연성 회로 기판
MPCB: 메인 회로 기판
HW: 수납 부재
DC: 구동칩
PT: 플로팅 패턴
PT-P: 더미 패턴
PD: 표시 패드들
F-PD: 제1 패드들
M-PD: 제2 패드들
ACF: 이방성 도전 필름
AR: 접착성 수지
CB: 도전볼

Claims (20)

  1. 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 표시 패드들을 포함하는 표시 패널;
    메인 회로 기판;
    상기 표시 패드들과 연결되는 기판 패드들, 및 상기 기판 패드들과 이격된 플로팅 패턴을 포함하고, 이방성 도전 필름(ACF: Anisotropic Conductive Film)에 의해 상기 표시 패널과 연결되는 연성 회로 기판을 포함하고,
    상기 플로팅 패턴의 일부는,
    상기 이방성 도전 필름에 의해 노출되고,
    상기 연성 회로 기판은 상기 제2 방향으로 연장되고 상기 표시 패널과 중첩하는 제1 엣지 및 상기 제1 방향으로 연장되고 상기 제1 엣지와 연결된 제2 엣지를 포함하고,
    상기 플로팅 패턴은 상기 제1 엣지 및 상기 제2 엣지와 이격되는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 패널은,
    상기 플로팅 패턴과 연결되는 더미 패턴을 포함하고,
    상기 제1 방향에서 상기 플로팅 패턴의 폭은,
    상기 제1 방향에서 상기 더미 패턴의 폭보다 큰 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 방향에서 상기 플로팅 패턴의 폭은, 200um 이상 250um 이하인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 방향에서 상기 플로팅 패턴의 폭은, 25um 이상 75um 이하인 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 플로팅 패턴은 복수로 제공되고,
    인접한 플로팅 패턴들 사이의 간격은 50um인 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 플로팅 패턴들은 상기 제1 방향으로 연장되고, 상기 제2 방향으로 배열된 것을 특징으로 하는 표시 장치.
  7. 제5 항에 있어서,
    상기 플로팅 패턴들은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열된 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 50um인 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 90um 이상 100um 이하인 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 플로팅 패턴은,
    상기 제1 방향으로 연장된 제1 패턴, 상기 제1 패턴과 상기 제1 방향 및 상기 제2 방향으로 이격된 제2 패턴, 상기 제1 패턴과 상기 제2 패턴을 연결하는 제3 패턴을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 표시 패드들 및 상기 표시 패드들과 이격된 더미 패턴을 포함하는 표시 패널;
    메인 회로 기판;
    상기 표시 패드들과 연결되는 기판 패드들 및 상기 더미 패턴과 연결되는 플로팅 패턴을 포함하는 연성 회로 기판을 포함하고,
    상기 제1 방향에서 상기 플로팅 패턴의 폭은,
    상기 제1 방향에서 상기 더미 패턴의 폭보다 크고,
    상기 연성 회로 기판은 상기 제2 방향으로 연장되고 상기 표시 패널과 중첩하는 제1 엣지 및 상기 제1 방향으로 연장되고 상기 제1 엣지와 연결된 제2 엣지를 포함하고,
    상기 플로팅 패턴은 상기 제1 엣지 및 상기 제2 엣지와 이격되는 표시 장치.
  12. 제11 항에 있어서,
    상기 표시 패널과 상기 연성 회로 기판은 이방성 도전 필름(ACF: Anisotropic Conductive Film)에 의해 연결되고,
    상기 플로팅 패턴의 일부는,
    상기 이방성 도전 필름에 의해 노출되는 것을 특징으로 하는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 방향에서 상기 플로팅 패턴의 상기 폭은, 200um 이상 250um 이하인 것을 특징으로 하는 표시 장치.
  14. 제11 항에 있어서,
    상기 제2 방향에서 상기 플로팅 패턴의 상기 폭은, 25um 이상 75um 이하인 것을 특징으로 하는 표시 장치.
  15. 제11 항에 있어서,
    상기 플로팅 패턴은 복수로 제공되고,
    인접한 플로팅 패턴들 사이의 간격은 50um인 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서,
    상기 플로팅 패턴들은 상기 제1 방향으로 연장되고, 상기 제2 방향으로 배열된 것을 특징으로 하는 표시 장치.
  17. 제15 항에 있어서,
    상기 플로팅 패턴들은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열된 것을 특징으로 하는 표시 장치.
  18. 제11 항에 있어서,
    상기 제1 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 50um인 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 엣지로부터 상기 플로팅 패턴까지의 이격 거리는 90um 이상 100um 이하인 것을 특징으로 하는 표시 장치.
  20. 제11 항에 있어서,
    상기 플로팅 패턴은,
    상기 제1 방향으로 연장된 제1 패턴, 상기 제1 패턴과 상기 제1 방향 및 상기 제2 방향으로 이격된 제2 패턴, 상기 제1 패턴과 상기 제2 패턴을 연결하는 제3 패턴을 포함하는 것을 특징으로 하는 표시 장치.



KR1020190086582A 2019-07-17 2019-07-17 표시 장치 Active KR102756713B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190086582A KR102756713B1 (ko) 2019-07-17 2019-07-17 표시 장치
US16/896,014 US11778745B2 (en) 2019-07-17 2020-06-08 Flexible circuit board and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190086582A KR102756713B1 (ko) 2019-07-17 2019-07-17 표시 장치

Publications (2)

Publication Number Publication Date
KR20210010713A KR20210010713A (ko) 2021-01-28
KR102756713B1 true KR102756713B1 (ko) 2025-01-21

Family

ID=74239197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086582A Active KR102756713B1 (ko) 2019-07-17 2019-07-17 표시 장치

Country Status (2)

Country Link
US (1) US11778745B2 (ko)
KR (1) KR102756713B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220159538A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190075656A1 (en) 2017-09-01 2019-03-07 Magnachip Semiconductor, Ltd. Flexible semiconductor package and method for fabricating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273476A (ja) 2002-03-12 2003-09-26 Seiko Epson Corp 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP2007034148A (ja) 2005-07-29 2007-02-08 Optrex Corp 表示装置
KR101324554B1 (ko) * 2006-12-21 2013-11-01 엘지디스플레이 주식회사 액정표시장치모듈
KR101885717B1 (ko) * 2011-06-17 2018-08-07 엘지디스플레이 주식회사 연성인쇄회로기판 및 이를 포함하는 액정표시장치
KR101244318B1 (ko) * 2011-12-06 2013-03-15 삼성디스플레이 주식회사 표시장치용 회로기판 및 이를 포함하는 표시장치
KR102280959B1 (ko) * 2013-12-16 2021-07-26 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
JP2018081258A (ja) * 2016-11-18 2018-05-24 株式会社ジャパンディスプレイ 表示パネル及び表示装置
KR20180075872A (ko) * 2016-12-27 2018-07-05 엘지디스플레이 주식회사 디스플레이용 회로 기판 모듈, 이를 포함하는 디스플레이 장치, 및 디스플레이용 회로 기판 모듈의 제조 방법
CN109427258B (zh) 2017-09-05 2021-09-17 乐金显示有限公司 显示装置
KR102471919B1 (ko) 2017-09-05 2022-11-28 엘지디스플레이 주식회사 표시 장치
KR20190083014A (ko) * 2018-01-02 2019-07-11 삼성디스플레이 주식회사 표시 장치
KR102603403B1 (ko) 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190075656A1 (en) 2017-09-01 2019-03-07 Magnachip Semiconductor, Ltd. Flexible semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
US20210022248A1 (en) 2021-01-21
US11778745B2 (en) 2023-10-03
KR20210010713A (ko) 2021-01-28

Similar Documents

Publication Publication Date Title
US10571730B2 (en) Spliced display and menufacturing method thereof
JP7300903B2 (ja) フレキシブル基板並びにそれを含むディスプレイ装置
CN110874982B (zh) 显示设备
US10211424B2 (en) Multi-vision display apparatus including flexible display panel
KR102562291B1 (ko) 표시장치 및 그 제조방법
WO2019085493A1 (zh) 一种显示器件
US11668983B2 (en) Display apparatus
US10347864B2 (en) Display device
KR102769352B1 (ko) 표시장치
KR102819834B1 (ko) 표시장치
KR102797110B1 (ko) 표시 장치
KR102781747B1 (ko) 표시 장치
KR102756713B1 (ko) 표시 장치
KR20200101551A (ko) 표시장치
CN111276513B (zh) 包括阻挡单元的显示设备
KR102124041B1 (ko) 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
KR102275850B1 (ko) 플렉서블 장치
KR20230076913A (ko) 표시 장치 및 이의 제조 방법
KR20200070178A (ko) 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
CN110827681A (zh) 显示设备
KR102827265B1 (ko) 회로기판 및 이의 제조방법
KR102837420B1 (ko) 회로기판 및 이를 포함한 표시장치
KR20230036599A (ko) 표시장치 및 이를 이용한 전자장치 제조방법
KR20240170727A (ko) 표시 장치
KR20230013890A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190717

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220715

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190717

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240410

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241014

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration