[go: up one dir, main page]

KR102728158B1 - 드라이버 ic 및 이를 포함하는 표시장치 - Google Patents

드라이버 ic 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102728158B1
KR102728158B1 KR1020190172904A KR20190172904A KR102728158B1 KR 102728158 B1 KR102728158 B1 KR 102728158B1 KR 1020190172904 A KR1020190172904 A KR 1020190172904A KR 20190172904 A KR20190172904 A KR 20190172904A KR 102728158 B1 KR102728158 B1 KR 102728158B1
Authority
KR
South Korea
Prior art keywords
circuit
substrate
image data
driver
level voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190172904A
Other languages
English (en)
Other versions
KR20210080869A (ko
Inventor
최기준
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020190172904A priority Critical patent/KR102728158B1/ko
Priority to CN202011285912.XA priority patent/CN113096529A/zh
Priority to US17/116,348 priority patent/US11250807B2/en
Priority to TW109144452A priority patent/TWI891694B/zh
Publication of KR20210080869A publication Critical patent/KR20210080869A/ko
Priority to US17/568,055 priority patent/US11482187B2/en
Application granted granted Critical
Publication of KR102728158B1 publication Critical patent/KR102728158B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

드라이버 IC를 소형화시킬 수 있는 본 발명의 일 측면에 따른 드라이버 IC는 복수개의 회로를 포함하는 드라이버 IC로서, 제1 기판; 제1 레벨전압으로 구동되고, 상기 제1 기판에 실장되는 제1 회로; 상기 제1 기판에 결합되는 제2 기판; 및 상기 제1 레벨전압보다 높은 제2 레벨전압으로 구동되는 하나 이상의 서브회로로 구성되고, 상기 하나 이상의 서브회로 중 적어도 하나가 상기 제2 기판에 실장되는 제2 회로를 포함하는 것을 특징으로 한다.

Description

드라이버 IC 및 이를 포함하는 표시장치{Driver Integrated Circuit And Display Device Including The Same}
본 발명은 드라이버 IC에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라 최근에는 액정디스플레이장치(LCD: Liquid Crystal Display Device)나 유기발광 디스플레이장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 디스플레이장치가 활용되고 있다.
표시장치는 표시패널과 드라이버 IC(Integrated Circuit)를 포함하는데, 표시패널은 매트릭스 형태로 배열되는 다수의 화소로 구성되고, 각 화소는 R(red), G(green), B(blue)등의 서브화소로 구성된다. 그리고, 각각의 화소 혹은 각각의 서브화소가 영상에 따른 계조(greyscale)로 발광하면서 전체 표시패널에 영상이 표시된다.
각 화소 혹은 각 서브화소의 계조값을 지시하는 영상데이터(Display Data)는 드라이버 IC를 통해 디스플레이 패널로 전달된다.
도 1은 종래의 드라이버 IC의 구조를 보여주는 평면도이다. 도 1에 도시된 바와 같이 드라이버 IC(1)는 하나의 기판(2)에 제1 레벨전압으로 구동되는 제1 회로(3), 제2 레벨전압으로 구동되는 제2 회로(4), 및 제3 레벨전압으로 구동되는 제3 회로(5)가 형성되었다. 이때, 제1 레벨전압은 저전압(Low Volatage)을 의미하고, 제2 레벨전압은 중간전압(Middle Voltage)을 의미하며, 제3 레벨전압은 고전압(High Level)을 의미한다.
최근 드라이버 IC(1)의 소형화 요구에 따라 드라이버 IC(1)의 면적(X-Y)의 감소가 요구되는데, 각 회로(3 내지 5)들의 기능들이 복잡해짐에 따라 회로(3 내지 5)들의 크기를 감소시키기 어려워 드라이버 IC(1)의 크기 감소에 한계가 있다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 드라이버 IC를 소형화시킬 수 있는 드라이버 IC 및 이를 포함하는 표시장치를 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 웨이퍼 온 웨이퍼 공정을 통해 제조된 드라이버 IC 및 이를 포함하는 표시장치를 제공하는 것을 그 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 드라이버 IC는 복수개의 회로를 포함하는 드라이버 IC로서, 제1 기판; 제1 레벨전압으로 구동되고, 상기 제1 기판에 실장되는 제1 회로; 상기 제1 기판에 결합되는 제2 기판; 및 상기 제1 레벨전압보다 높은 제2 레벨전압으로 구동되는 하나 이상의 서브회로로 구성되고, 상기 하나 이상의 서브회로 중 적어도 하나가 상기 제2 기판에 실장되는 제2 회로를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 디스플레이 구동장치는 제1 기판; 상기 제1 기판에 결합되는 제2 기판; 외부 시스템으로부터 제1 영상데이터를 수신하여 표시패널에 표시할 수 있도록 제2 영상데이터로 변환하여 상기 제2 영상 데이터를 샘플링하는 제1 회로; 및 상기 샘플링된 제2 영상데이터를 소스 신호로 변환하여 상기 표시패널의 데이터 라인으로 출력하는 제2 회로를 포함하고, 상기 제1 회로 및 상기 제2 회로는 상기 제1 기판 및 제2 기판에 분할 실장되는 것을 특징으로 한다.
본 발명에 따르면 드라이버 IC를 구성하는 각 회로들을 두개의 기판에 분할하여 형성하고, 각 기판을 결합시킴으로써 드라이버 IC를 소형화시킬 수 있어 해당 드라이버 IC가 실장되는 표시장치의 베젤(Bezel) 사이즈를 줄일 수 있다는 효과가 있다.
또한, 본 발명은 드라이버 IC가 웨이퍼 온 웨이퍼 공정을 통해 제조되기 때문에, 각 웨이퍼 별로 필요한 마스크 수가 줄어들어 드라이버 IC 제조비용을 최소화시킬 수 있다는 효과가 있다.
도 1은 종래의 드라이버 IC의 구조를 보여주는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 드라이버 IC(10)의 구조을 개략적으로 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 드라이버 IC를 분해하여 제1 및 제2 기판에서 각 회로가 형성된 제1면을 보여주는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 드라이버 IC를 분해하여 제1 및 제2 기판에서 각 회로가 형성된 제1면을 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 따른 드라이버 IC가 적용되는 표시장치를 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 드라이버 IC(10)를 구성하는 각 회로들을 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 따른 드라이버 IC의 제1 기판과 제2 기판을 분해하여 각 기판의 제1 면을 보여주는 평면도이다.
도 8은 본 발명의 다른 실시예에 따른 드라이버 IC의 제1 기판과 제2 기판을 분해하여 각 기판의 제1 면을 나타내는 평면도이다.
도 9는 데이터 구동회로가 별개의 드라이버 IC로 구현되는 경우 드라이버 IC의 제1 기판 및 제2 기판을 분해하여 각 기판의 제1 면을 보여주는 평면도이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 본 발명의 실시예에 대해 도면을 참고하여 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 드라이버 IC(10)의 구조을 개략적으로 보여주는 블록도이다. 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 드라이버 IC(10)는 제1 기판(11), 제2 기판(12), 제1 회로(13) 및 제2 회로(14)를 포함한다. 또한, 드라이버 IC(10)는 도 2에 도시된 바와 같이 제3 회로(15)를 더 포함할 수 있다.
제1 기판(11)에는 제1 회로(13)가 실장된다. 일 실시예에 있어서, 제1 회로(13)는 제1 기판(11)의 제1 면에 실장될 수 있다. 이때, 제1 면은 제2 기판(12)과 마주보는 면을 의미한다.
제2 기판(12)에는 제2 회로(14)가 실장된다. 제2 기판(12)은 제1 기판(11)과 결합된다. 일 실시예에 있어서, 제2 회로(14)는 제2 기판(12)의 제1 면에 실장될 수 있다. 이때, 제1 면은 제1 기판(11)과 마주보는 면을 의미한다.
제2 기판(12)에는 제3 회로(15)가 실장될 수 있다. 일 실시예에 있어서, 제3 회로(15)는 제2 기판(12)의 제1 면에 실장될 수 있다.
이때, 제1 기판(11)의 제1 면과 제2 기판(12)의 제1 면은 와이어를 이용하는 와이어 본딩, 범프를 통해 연결되는 플립 칩 본딩, 실리콘 관통 전극(Through Silicon Via; TSV) 본딩등과 같은 방식 중 어느 하나를 이용하여 결합될 수 있다.
제1 회로(13)는 제1 레벨전압으로 구동된다. 이때, 제1 레벨전압은 저전압(Low Voltage)를 의미할 수 있다. 일 실시예에 있어서, 제1 회로(13)는 제1 기판(11)의 제1 면에 형성될 수 있다.
일 실시예에 있어서, 제1 회로(13)는 적어도 하나의 제1 서브회로들로 구성될 수 있다.
제2 회로(14)는 제2 레벨전압으로 구동된다. 이때, 제2 레벨전압은 제1 레벨전압보다 높은 전압으로 중간전압(Middle Voltage)를 의미할 수 있다. 일 실시예에 있어서, 제2 회로(13)는 제2 기판(12)의 제1 면에 형성될 수 있다.
일 실시예에 있어서, 제2 회로(14)는 적어도 하나의 제2 서브회로들로 구성될 수 있다. 제2 회로(14)가 복수개의 제2 서브회로들로 구성되는 경우 복수개의 제2 서브회로들 중 적어도 하나는 제2 기판(12)에 실장되고, 나머지 제2 서브회로는 제1 기판(11)에 실장될 수 있다. 도 2에서는 제2 회로(14)가 제2 기판(12)에 형성된 것으로 도시하였으나, 이는 하나의 실시예에 불과할 뿐 이에 한정되지 않는다.
이때, 제1 기판(11)에 실장될 제2 서브회로의 개수는 제1 기판(11)에 제1 회로(13)가 실장되고 남는 잉여영역의 크기에 비례하도록 설정될 수 있다. 예컨대, 제1 기판(11)에 제1 회로(13)가 실장되고 남는 더미영역(16)의 크기가 제1 기준치 이하일 때에는 모든 제2 서브회로를 제2 기판(12)에 실장하는 것으로 결정한다. 다른 예로, 제1 기판(11)에 제1 회로(13)가 실장되고 남는 더미영역(16)의 크기가 제1 기준치 보다 크고 제2 기준치 보다 작을 때에는 제2 서브회로들 중 적어도 하나는 제1 기판(11)에 실장하고 나머지 모두는 제2 기판(12)에 실장하고, 더미영역(16)의 크기가 제2 기준치 보다 클 때에는 기준개수 이하의 제2 서브회로만 제2 기판(12)에 실장하고, 나머지 회로는 제1 기판(11)에 실장할 수 있다.
상술한 실시예에서 설명한 바와 같이, 제2 회로(14)는 제2 기판(12)에만 형성될 수도 있고, 제2 회로(14)는 제1 기판(11) 및 제2 기판(12)에 분할형성 될 수 있다.
이러한 실시예를 따르는 경우, 도 3 및 도 4에 도시된 바와 같이 제2 회로(14)가 형성될 수 있다. 도 3은 본 발명의 일 실시예에 따른 드라이버 IC를 분해하여 제1 및 제2 기판에서 각 회로가 형성된 제1면을 보여주는 도면이다. 도 4는 본 발명의 다른 실시예에 따른 드라이버 IC를 분해하여 제1 및 제2 기판에서 각 회로가 형성된 제1면을 보여주는 도면이다.
도 3에 도시된 바와 같이, 제2 회로(14)가 제2 기판(12)에만 형성될 수도 있다. 하지만, 제1 기판(11)에는 제1 회로(13)만이 형성되기 때문에 제2 회로(14) 및 제3 회로(15)가 형성되는 제2 기판(12)과 달리, 더미영역(16)이 형성될 수 있다.
구체적으로 제1 기판(11)과 제2 기판(12)의 결합을 위해서는 제1 기판(11)과 제2 기판(12)의 면적(X-Y)이 동일해야 한다. 이에 따라 제2 기판(12)에는 제2 회로(14)와 제3 회로(15)가 형성되지만, 제1 기판(11)에는 제1 회로(13)만 형성되기 때문에, 제1 기판(11)에 더미영역(16)이 형성될 수 있다. 더미영역(16)으로 인해 드라이버 IC(10)의 크기가 커지게 된다.
이에 따라 본 발명의 다른 실시예에 있어서, 제2 회로(14)가 복수개의 제2 서브회로로 구성되는 경우, 드라이버 IC(10)는 제2 회로(14)가 제1 기판(11) 및 제2 기판(12)에 분할 형성된다.
도 4에 도시된 바와 같이 제2 회로(14)는 제1 기판(11) 및 제2 기판(12)에 분할형성될 수 있다. 제2 회로(14)를 구성하는 복수개의 서브회로 중 적어도 하나의 서브회로는 제2 기판(12)에 형성되고 나머지 서브회로는 제1 기판(11)에 형성된다.
다시 도 2를 참조하면, 제3 회로(15)는 제3 레벨전압으로 구동된다. 이때, 제3 레벨전압은 제1 레벨전압 및 제2 레벨전압보다 높은 전압으로 고전압(High Voltage)를 의미할 수 있다. 일 실시예에 있어서, 제3 회로(15)는 적어도 하나의 제3 서브회로들로 구성될 수 있다.
상술한 실시예에 있어서, 제1 내지 제3 회로(13-15)는 전기적으로 연결되어 데이터를 처리하게 된다.
일 실시예에 있어서, 도 2에 도시된 드라이버 IC(10)는 디스플레이용 드라이버 IC일 수 있다. 이러한 경우, 드라이버 IC(10)는 데이터 구동회로일 수 있다. 이때, 드라이버 IC(10)는 제1 회로(13) 및 제2 회로(14)를 포함하고, 제1회로(13)는 시프트 레지스트 회로, 래치 회로를 포함하고, 제2 회로(14)는 레벨 시프터 회로, 디지털 아날로그 컨버터 회로, 및 출력버퍼 회로를 포함할 수 있다.
다른 예로 드라이버 IC(10)는 모바일 디스플레용 드라이버 IC일 수 도있다. 이때, 드라이버 IC(10)에 타이밍 컨트롤러, 데이터 구동회로 및 게이트 구동회로가 드라이버 IC(10)내에 일체로 형성될 수 있다. 이러한 경우, 드라이버 IC(10)는 제1 회로(13) 및 제2 회로(14)를 포함한다. 제1회로(13)는 타이밍 컨트롤러, 데이터 구동회로의 시프트 레지스트 회로, 데이터 구동회로의 래치 회로를 포함하고 제2 회로는 레벨 시프터 회로, 디지털 아날로그 컨버터 회로, 및 출력버퍼 회로를 포함할 수 있다. 또한, 드라이버 IC(10)는 제3 회로(15)를 더 포함할 수 있고, 제3 회로(15)는 게이트 구동회로를 포함할 수 있다.
한편, 본 발명에 따른 드라이버 IC(10)는 웨이퍼 온 웨이퍼(Wafer On Wafer) 공정을 통해 제조될 수 있다. 하나의 웨이퍼(Wafer)로 제조되는 것에 비해 본 발명은 제1 웨이퍼와 제2 웨이퍼로 나누어 드라이버 IC(10)의 회로들을 형성하고, 각 웨이퍼를 결합하여 제조되기 때문에, 필요한 마스크(Mask)의 수가 줄어들어 원가가 절감된다는 효과가 있다.
이와 같이 본 발명에 따른 드라이버 IC(10)는 웨이퍼 온 웨이퍼 공정을 통해 제조되기 때문에, 두개의 기판에 각 회로들이 분할 형성되게 된다.
특히, 본 발명에 따른 드라이버 IC(10)는 서로 다른 레벨 전압으로 구동되는 회로들로 구성되기 때문에, 각 회로들이 하나의 기판에 형성되지 않고, 제1 기판 및 제2 기판에 각 회로들의 구동전압에 따라 나누어 형성되게 된다.
또한, 본 발명에 따른 드라이버 IC(10)는 각 회로간의 전기적 연결을 위해 서로 다른 레벨전압으로 구동되는 회로들이 형성된 제1 기판의 제1 면 및 제2 기판의 제1 면이 서로 마주보도록 결합되게 된다.
이하, 본 발명에 따른 드라이버 IC가 모바일 디스플레이용 드라이버 IC에 적용되는 경우를 예를 들어 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 드라이버 IC가 적용되는 표시장치를 보여주는 도면이다. 본 발명에 따른 표시장치(50)는 표시패널(60), 전원공급부(65), 외부 시스템(80)를 포함한다. 또한, 본 발명에 따른 표시장치(50)는 드라이버 IC(10)를 포함한다.
표시패널(60)은 유기발광소자가 형성되어 있는 유기발광패널이 될 수도 있으며, 액정이 형성되어 있는 액정패널이 될 수도 있다. 즉, 본 발명에 적용되는 표시패널(60)은 현재 이용되고 있는 모든 종류의 패널이 적용될 수 있다. 따라서, 본 발명에 따른 표시장치도, 유기발광표시장치, 액정표시장치 및 그 이외의 다양한 종류의 표시장치가 될 수 있다. 그러나, 이하에서는 설명의 편의상, 액정표시장치가 본 발명의 일예로서 설명된다.
따라서, 이하의 설명에서는, 표시패널(60)이 액정패널인 경우를 일예로 하여 본 발명이 설명된다.
표시패널(60)이 액정패널인 경우, 표시패널(60)의 하부 유리기판에는, 다수의 데이터라인들(DL1 내지 DLd), 데이터라인들(DL1 내지 DLd)과 교차되는 다수의 게이트라인들(GL1 내지 GLg), 데이터라인들(DL1 내지 DLd)과 게이트라인들(GL1 내지 GLg)의 교차부들에 형성되는 다수의 박막트랜지스터(TFT: Thin FilmTransistor)들, 픽셀에 데이터전압을 충전시키기 위한 다수의 픽셀전극(화소전극)들 및 픽셀전극과 함께 액정층에 충전된 액정을 구동하기 위한 공통전극이 형성되며, 데이터라인들(DL1 내지 DLd)과 게이트라인들(GL1 내지 GLg)의 교차 구조에 의해 픽셀들이 매트릭스 형태로 배치된다.
표시패널(60)의 상부 유리기판에는 블랙매트릭스(BM)와 컬러필터가 형성된다. 하부 유리기판과 상부 유리기판 사이에는 액정이 충전된다.
본 발명에 적용되는 표시패널(60)의 액정모드는 TN 모드, VA 모드, IPS 모드 FFS 모드뿐만 아니라, 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 표시장치(50)는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
표시패널(60)은 드라이버IC(10)로부터 출력되는 게이트 신호와 소스 신호에 대응하여 영상을 표시한다.
전원공급부(65)는 메인보드(90)에 실장되어 표시패널(60), 드라이버 IC(10), 및 외부시스템(90)을 구동하기 위한 전압을 공급한다. 이때, 메인보드(90)에는 전원공급부(65)외에 각종 회로소자들이 실장될 수 있다.
전원공급부(65)는 드라이버 IC(10)에 포함된 각 회로들의 구동전압에 따라 전압을 생성하고, 각 회로로 전압을 공급한다. 이때, 드라이버 IC(10)의 각 회로들의 구동전압은 제1 레벨전압, 제2 레벨전압, 및 제3 레벨전압을 포함할 수 있다. 제1 레벨전압은 저전압(Low Voltage)을 의미하고, 제2 레벨전압은 중전압(Middle Voltage)을 의미하며, 제3 레벨전압은 고전압(High Voltage)을 의미한다.
예컨대, 제1 레벨전압은 0.9V 내지 1.8V일 수 있고, 제2 레벨전압은 8V일 수 있으며, 제3 레벨전압은 25V일 수 있다.
또한 전원공급부(65)는 표시패널(10)로 표시패널(60)의 구동을 위한 전원을 공급하여 표시패널(60)이 동작할 수 있도록 한다.
드라이버 IC(10)는 표시패널(60)에 형성되어 있는 게이트 구동회로(120)와 데이터 구동회로(130)를 제어하기 위한 타이밍 제어회로(110), 게이트라인(GL1 내지 GLg)으로 입력되는 신호들을 제어하기 위한 게이트 구동회로(120), 표시패널(60)에 형성되어 있는 데이터라인(DL1 내지 DLd)으로 입력되는 신호들을 제어하기 위한 데이터 구동회로(130)로 구성될 수 있다.
이때, 도 5에서 드라이버 IC(10)는 표시패널(60)에 실장된 것으로 도시하였으나, 이는 하나의 예일 뿐, 표시패널(60)과 구분되어 별도의 보드를 통해 실장될 수도 있을 것이다.
또한, 드라이버 IC(10)를 구성하는 타이밍 제어회로(110), 게이트 구동회로(120), 및 데이터 구동회로(130)는 도 5에 도시된 바와 같이, 하나의 칩 패키지로 구성될 수도 있으나, 개별적으로 구성될 수도 있다.
이하, 도 6을 참조하여 드라이버 IC(10)의 각 구성에 대해 보다 구체적으로 설명한다.
도 6은 본 발명의 일 실시예에 따른 드라이버 IC(10)를 구성하는 각 회로들을 보여주는 도면이다.
도 6에 도시된 바와 같이 타이밍 제어회로(110)는 게이트 구동회로(120)에 게이트 제어신호(GCS)를 공급하여 게이트 구동회로(120)를 제어한다. 구체적으로, 타이밍 제어회로(110)는 외부시스템(90)로부터 제1 영상데이터 및 타이밍 신호들을 수신한다. 타이밍 제어회로(110)는 타이밍 신호에 따라 게이트 구동회로(120)를 제어하기 위한 게이트 제어신호(GCS)를 생성하고, 데이터 구동회로(130)를 제어하기 위한 데이터 제어신호(DCS)를 생성한다.
일 실시예에 있어서, 타이밍 제어회로(110)는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 및 게이트 출력 인에블 신호(Gate Output Enable; GOE) 등을 포함하는 게이트 제어신호(GCS)를 생성한다.
일 실시예에 있어서, 타이밍 제어회로(110)는 타이밍 컨트롤러(242)는 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 및 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 데이터 제어신호(DCS)를 생성한다.
타이밍 제어회로(110)는 게이트 제어신호(GCS)를 게이트 구동회로(120)로 전달하고, 데이터 제어신호(DCS)를 데이터 구동회로(130)로 전달한다.
타이밍 제어회로(110)는 외부시스템(90)으로부터 수신된 제1 영상데이터를 정렬한다. 구체적으로, 타이밍 제어회로(110)는 표시패널(60)의 구조 및 특성에 맞도록 제1 영상데이터를 정렬하여 제2 영상데이터를 생성한다.
타이밍 제어회로(110)는 제2 영상데이터를 데이터 구동회로(130)로 전달한다.
게이트 구동회로(120)는 데이터 구동회로(130)에 의해 생성된 소스 신호들과 동기되는 게이트 신호를 타이밍 제어회로(110)에 의해 생성된 타이밍 신호에 따라 게이트 라인(GL1 내지 GLg)으로 출력한다. 구체적으로, 게이트 구동회로(120)는 타이밍 제어회로(110)에 의해 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호에 따라 소스신호들과 동기되는 게이트 신호를 게이트 라인(GL1 내지 GLg)으로 출력한다.
게이트 구동회로(120)는 게이트 시프트 레지스터(Shift Register) 회로, 게이트 레벨 시프터(Level Shifter) 회로 등을 포함한다. 이때, 게이트 시프트 레지스터 회로는 GIP(Gate In Panel) 공정으로 표시패널(60)의 TFT 어레이 기판 상에 직접 형성될 수 있다. 이러한 경우, 게이트 구동회로(120)는 게이트 스타트 펄스와 게이트 시프트 클럭신호를 TFT 어레이 기판에 GIP로 형성된 게이트 시프트 레지스터 회로로 공급한다.
데이터 구동회로(130)는 타이밍 제어회로(110)에 의해 생성된 타이밍 신호에 따라 제2 영상데이터를 소스신호로 변환한다. 구체적으로 데이터 구동회로(130)는 소스 스타트 펄스, 소스 샘플링 클럭, 및 소스 출력 인에이블 신호에 따라 제2 영상데이터를 소스신호로 변환한다. 데이터 구동회로(130)는 게이트 라인에 게이트 신호가 공급되는 1수평기간마다 1수평라인분의 소스신호를 데이터라인들(DL1 내지 DLd)로 출력한다.
이때, 데이터 구동회로(130)는 감마전압 발생부(미도시)로부터 감마전압을 공급받고, 감마전압을 이용하여 제2 영상데이터를 소스신호로 변환시킬 수 있다.
이를 위해, 데이터 구동회로(130)는 도 3에 도시된 바와 같이 시프트 레지스터(Shift Register) 회로(210), 래치(Latch) 회로(220), 레벨 시프터(Level Shifter) 회로(230), 디지털 아날로그 컨버터(Digital Analog Converter) 회로(240), 및 출력버퍼(Buffer) 회로(250)를 포함한다.
시프트 레지스터 회로(210)는 타이밍 제어회로(110)로부터 소스 스타트 펄스 및 소스 샘플링 클럭을 수신하고, 소스 스타트 펄스를 소스 샘플링 클럭에 따라 순차적으로 시프트시켜 샘플링 신호를 출력한다. 시프트 레지스터 회로(210)는 샘플링 신호를 래치 회로(220)로 전달한다.
래치 회로(220)는 제2 영상 데이터를 샘플링 신호에 따라 일정단위씩 순차적으로 샘플링하여 래치한다. 래치 회로(220)는 래치한 제2 영상 데이터를 레벨 시프터 회로(230)로 전달한다.
레벨 시프터 회로(230)는 래치된 제2 영상데이터의 레벨을 증폭시킨다. 구체적으로 레벨 시프터 회로(230)는 제2 영상데이터의 레벨을 디지털 아날로그 컨버터 회로(240)가 구동할 수 있는 레벨로 증폭시킨다. 레벨 시프터 회로(230)는 레벨이 증폭된 제2 영상데이터를 아날로그 컨버터 회로(240)로 전달한다.
디지털 아날로그 컨버터 회로(240)는 제2 영상데이터를 아날로그 신호인 소스 신호로 변환한다. 디지털 아날로그 컨버터 회로(240)는 아날로그 신호로 변환된 소스 신호를 출력버퍼 회로(250)로 전달한다.
출력버퍼 회로(250)는 소스 신호를 데이터 라인으로 출력한다. 구체적으로 출력버퍼 회로(250)는 타이밍 제어회로(110)에 의해 생성된 소스 출력 인에이블 신호에 따라 소스 신호를 버퍼링하여 데이터 라인에 출력한다.
이하, 본 발명에 따른 드라이버 IC가 모바일 디스플레이용 드라이버 IC에 적용되는 경우 드라이버 IC(10)의 구조에 대해 도 7을 참조하여 보다 구체적으로 설명한다.
도 7은 본 발명의 일 실시예에 따른 모바일 디스플레이에 적용된 드라이버 IC의 제1 기판과 제2 기판을 분해하여 각 기판의 제1 면을 보여주는 평면도이다.
도 7에 도시된 바와 같이 본 발명에 따른 드라이버 IC(10)는 제1 기판(11), 제2 기판(12), 제1 회로(13), 제2 회로(14), 및 제3 회로(15)를 포함한다.
제1 기판(11)에는 제1 회로(13)가 제1 면에 형성된다. 제1 기판(11)은 제2 기판(12)과 결합된다. 구체적으로 제1 기판(11)은 제1 기판(11)의 제1 면과 제2 기판(12)의 제1 면이 마주보도록 결합된다.
제2 기판(12)에는 제2 회로(14) 및 제3 회로(15)가 제1 면에 형성된다. 제2 기판(12)은 제1 기판(11)과 결합된다. 구체적으로 제2 기판(12)은 제2 기판(12)의 제1 면과 제1 기판(11)의 제1 면이 마주보도록 결합된다.
이때, 제1 기판(11)과 제2 기판(12)의 결합은 와이어를 이용하는 와이어 본딩, 범프를 통해 연결되는 플립 칩 본딩, 실리콘 관통 전극(Through Silicon Via; TSV) 형성등과 같은 방식으로 이루어질 수 있다.
제1 회로(13)는 제1 기판(11)의 제1 면에 형성된다. 제1 회로(13)는 제1 레벨전압으로 구동되는 회로이다. 이때, 제1 레벨전압은 저전압(Low Voltage)을 의미한다. 예컨대, 제1 레벨전압은 0.9V 내지 1.8V일 수 있다.
제1 회로(13)는 제2 회로(14) 및 제3 회로(15)와 전기적으로 연결된다.
일 실시예에 있어서, 제1 회로(13)는 로직(Logic) 회로를 포함할 수 있다.
일 실시예에 있어서, 제1 회로(13)는 타이밍 구동회로(110), 데이터 구동회로(130)의 시프트 레지스터 회로(210), 및 데이터 구동회로(130)의 래치회로(220)를 포함할 수 있다. 이와 같이 타이밍 구동회로(110), 시프트 레지스터 회로(210), 및 래치회로(220)는 제1 레벨전압으로 구동된다.
이러한 실시예를 따를때, 제1 회로(13)는 외부 시스템(80)으로부터 제1 영상데이터를 수신하여 표시패널에 표시할 수 있도록 제2 영상데이터로 변환하여 제2 영상데이터를 샘플링한다.
제2 회로(14)는 제2 기판(12)의 제1 면에 형성된다. 제2 회로(14)는 제2 레벨전압으로 구동되는 회로이다. 이때, 제2 레벨전압은 제1 레벨전압보다 높은 레벨의 전압으로서 중간전압(Middle Voltage)를 의미한다. 예컨대, 제2 레벨전압은 8V일 수 있다.
제2 회로(14)는 제1 회로(13) 및 제3 회로(15)와 전기적으로 연결된다.
일 실시예에 있어서, 제2 회로(14)는 데이터 구동회로(130)의 레벨 시프터 회로(230), 데이터 구동회로(130)의 디지털 아날로그 컨버터 회로(240), 및 데이터 구동회로(130)의 출력버퍼 회로(250)를 포함할 수 있다.
이러한 실시예를 따를 때, 제2 회로(14)는 제1 회로(13)에 의해 샘플링된 제2 영상데이터를 소스 신호로 변환하여 표시패널의 데이터라인으로 출력한다.
제3 회로(15)는 제2 기판(12)의 제1 면에 형성된다. 제2 회로(15)는 제3 레벨전압으로 구동되는 회로이다. 이때, 제3 레벨전압은 제2 레벨전압보다 높은 레벨의 전압으로서, 고전압(High Voltage)를 의미한다. 예컨대, 제3 레벨전압은 25V일 수 있다.
제3 회로(15)는 제1 회로(13) 및 제2 회로(14)와 전기적으로 연결된다.
일 실시예에 있어서, 제3 회로(15)는 게이트 구동회로(120)를 포함할 수 있다. 이러한 실시예를 따를 때, 제3 회로(15)는 소스 신호과 동기되는 게이트 신호를 표시패널의 게이트 라인으로 출력한다.
이와 같이 본 발명에 따른 드라이버 IC(10)는 하나의 기판이 아닌, 제1 기판(11) 및 제2 기판(12)에 제1 회로 내지 제3 회로(330-350)를 형성하고 제1 및 제2 기판(310, 320)이 결합됨으로써, 드라이버 IC(10)의 면적(X-Y)을 줄일 수 있다는 효과가 있다.
다만, 상술한 실시예에서는, 제1 회로(13)가 형성되는 제1 기판(11)에 더미영역(16)이 존재하게 된다. 이에 따라 드라이버 IC의 사이즈를 줄이기 위해 본 발명에 따른 다른 실시예에 있어서, 복수개의 서브회로로 구성된 제2 회로(14) 중 적어도 하나의 서브회로는 제2 기판(12)에 형성되고 나머지 서브회로는 제1 기판(11)의 더미영역(16)에 형성된다.
이하, 도 8을 참조하여 본 발명의 다른 실시예에 따른 드라이버 IC에 대해 보다 구체적으로 설명한다. 다만, 상술한 설명과 동일한 내용에 대해서는 구체적인 설명을 생략하도록 한다.
도 8은 본 발명의 다른 실시예에 따른 드라이버 IC의 제1 기판과 제2 기판을 분해하여 각 기판의 제1 면을 나타내는 평면도이다.
도 8에 도시된 바와 같이 제1 회로(13)는 제1 기판(11)에는 제1 면에 형성된다. 또한, 제2 회로(14)는 제1 기판(11)의 제1 면에 적어도 하나의 서브회로가 형성되고, 제2 기판(12)의 제1 면에 나머지 서브회로가 형성된다. 또한, 제2 기판(12)에는 제1 면에 제2 회로(14) 중 나머지 서브회로가 형성되고, 제3 회로(15)가 형성된다.
일 예로, 도 6에 도시된 바와 같이, 제1 기판(11)의 제1 면에 제2 회로(14) 중 레벨 시프터 회로(230)가 형성되고, 제2 기판(12)의 제1 면에 제2 회로(14) 중 디지털 아날로그 컨버터 회로(240), 출력버퍼 회로(250)가 형성될 수 있다. 도 6에 도시된 바와 달리 다른 예로, 제1 기판(11)의 제1 면에 제2 회로(14) 중 레벨 시프터 회로(230) 및 디지털 아날로그 컨버터 회로(240)가 형성되고 제2 기판(12)에는 출력버퍼 회로(250)가 형성될 수 있다.
이와 같이 제2 회로(14)가 제1 기판(11) 및 제2 기판(12)에 분할 형성됨으로써, 제1 기판(11)에 형성된 더미영역(16)이 제거될 수 있기 때문에, 제1 기판(11) 및 제2 기판(12)의 사이즈가 줄어들어 전체적인 드라이버 IC(10) 사이즈 또한 줄일 수 있다는 효과가 있다.
즉, 제2 회로(14)는 제2 기판(12)의 제1 면에 적어도 하나의 서브회로가 형성되고 제1 기판(11)의 제1 면에 나머지 서브회로가 형성될 수 있다.
상술한 일 실시예와 다른 실시예에서 타이밍 구동회로(110), 데이터 구동회로(130), 게이트 구동회로(120)가 하나의 드라이버 IC(10)로 구현되는 것으로 설명하였다. 하지만, 타이밍 구동회로(110), 게이트 구동회로(120), 및 데이터 구동회로(130)는 위에서 설명한 바와 같이 각각 별개의 드라이버 IC로 구현될 수도 있다.
이때, 데이터 구동회로(130)가 별개의 드라이버 IC(10)로 구현되는 경우에 대해 도 9를 참조하여 설명한다.
도 9는 데이터 구동회로(130)가 별개의 드라이버 IC(10)로 구현되는 경우 드라이버 IC(10)의 제1 기판 및 제2 기판을 분해하여 각 기판의 제1 면을 보여주는 평면도이다. 도 9에 도시된 바와 같이 드라이버 IC(10)는 제1 기판(11), 제2 기판(12), 제1 회로(13), 및 제2 회로(14)를 포함한다.
제1 기판(11)은 제1 면에 제1 회로(13)가 형성될 수 있다. 제1 기판(11)은 제2 기판(12)과 결합된다. 구체적으로 제1 기판(11)은 제1 기판(11)의 제1 면과 제2 기판(12)의 제1 면이 마주보도록 결합될 수 있다.
제2 기판(12)은 제1 면에 제2 회로(14)가 형성될 수 있다. 제2 기판(12)은 제1 기판(11)과 결합된다. 구체적으로 제2 기판(12)은 제2 기판(12)의 제1 면과 제1 기판(11)의 제1 면이 마주보도록 결합될 수 있다.
제1 회로(13)는 제1 기판(11)의 제1 면에 형성된다. 제1 회로(13)는 제1 레벨전압으로 구동된다.
제1 회로(13)는 상술한 바와 같이 데이터 구동회로(130)의 시프트 레지스터 회로(210) 및 데이터 구동회로(130)의 래치 회로(220)를 포함한다.
제2 회로(14)는 제2 기판(12)의 제1 면에 형성된다. 제2 회로(14)는 제1 레벨전압보다 높은 제2 레벨전압으로 구동된다.
제2 회로(14)는 상술한 바와 같이 데이터 구동회로(130)의 레벨 시프터 회로(230), 디지털 아날로그 컨버터 회로(240), 및 출력버퍼 회로(250)를 포함한다.
일 실시예에 있어서, 제2 회로(14) 중 적어도 하나의 서브회로는 제1 기판(11)의 제1 면에 형성될 수 있고, 제2 회로(14) 중 나머지 서브회로는 제2 기판(12)의 제2 면에 형성될 수 있다. 도 7에서는 제2 회로(14)가 제2 기판(12)에 모두 형성되는 것으로 도시하였으나, 이와 달리 제2 회로(14) 중 적어도 하나의 서브회로가 제1 기판(11)에 형성될 수도 있을 것이다.
일 예로, 제1 기판(11)의 제1 면에는 제2 회로(14) 중 레벨 시프터 회로(230)가 형성될 수 있고, 제2 기판(12)의 제1 면에는 제2 회로(14) 중 디지털 아날로그 컨버터 회로(240) 및 출력버퍼 회로(250)가 형성될 수 있다. 다른 예로, 제1 기판(11)의 제1 면에는 제2 회로(14) 중 레벨 시프터 회로(230) 및 디지털 아날로그 컨버터 회로(240)가 형성되고 제2 기판(12)의 제1 면에는 제2 회로(14) 중 출력버퍼 회로(250)가 형성될 수도 있다.
다시 도 5를 참조하면, 외부시스템(90)은 표시패널(60)에서 표시될 영상에 대한 정보를 포함하고 있는 제1 영상데이터 및 타이밍 신호를 드라이버 IC(10)로 전달한다.
본 발명에 따른 표시장치(50)는 텔레비전(TV) 또는 개인용 컴퓨터(PC)와 같은 대형 단말기가 될 수 있고, 스마트 폰 또는 핸드폰, 태블릿PC 등과 같은 모바일 단말기가 될 수 도 있다.
본 발명에 따른 표시장치(50)가 스마트 폰인 경우, 외부시스템(90)은 외부 통신망과 무선으로 통신을 수행하여 음성 또는 데이터를 수신하는 메인칩(Application Processor; AP)이 될 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 드라이버 IC 11: 제1 기판
12: 제2 기판 13: 제1 회로
14: 제2 회로 15: 제3 회로
50: 표시장치 60: 표시패널
65: 전원공급부 80: 외부시스템

Claims (14)

  1. 복수개의 회로를 포함하는 드라이버 IC로서,
    제1 기판;
    제1 레벨전압으로 구동되고, 외부 시스템으로부터 제1 영상데이터를 수신하여 표시패널에 표시할 수 있도록 제2 영상데이터로 변환하여 상기 제2 영상 데이터를 샘플링하며, 상기 제1 기판에 실장되는 제1 회로;
    상기 제1 기판에 결합되는 제2 기판; 및
    상기 제1 레벨전압보다 높은 제2 레벨전압으로 구동되는 하나 이상의 서브회로로 구성되고, 상기 샘플링된 제2 영상데이터를 소스 신호로 변환하여 상기 표시패널의 데이터 라인으로 출력하며, 상기 하나 이상의 서브회로 중 적어도 하나가 상기 제2 기판에 실장되는 제2 회로를 포함하는 것을 특징으로 하는 드라이버 IC.
  2. 제1항에 있어서,
    상기 제2 회로를 구성하는 서브회로 중 상기 제2 기판에 실장된 적어도 하나의 서브회로를 제외한 나머지 서브회로는 상기 제1 기판에 실장되는 것을 특징으로 하는 드라이버 IC.
  3. 제1항에 있어서,
    상기 제2 레벨전압보다 높은 제3 레벨전압으로 구동되고, 상기 제2 기판에 실장되는 제3 회로를 더 포함하는 것을 특징으로 하는 드라이버 IC.
  4. 제1항에 있어서,
    상기 제1 회로는 상기 제1 기판의 제1 면에 형성되고, 상기 제2 회로를 구성하는 하나 이상의 서브회로 중 적어도 하나는 상기 제2 기판의 제1 면에 형성되며 나머지는 상기 제1 기판의 제1 면에 형성되고, 상기 제1 및 제2 기판은 상기 제1 기판의 제1 면과 상기 제2 기판의 제1 면이 마주보도록 결합되는 것을 특징으로 하는 드라이버 IC.
  5. 삭제
  6. 삭제
  7. 제1 기판;
    상기 제1 기판에 결합되는 제2 기판;
    외부 시스템으로부터 제1 영상데이터를 수신하여 표시패널에 표시할 수 있도록 제2 영상데이터로 변환하여 상기 제2 영상 데이터를 샘플링하는 제1 회로; 및
    상기 샘플링된 제2 영상데이터를 소스 신호로 변환하여 상기 표시패널의 데이터 라인으로 출력하는 제2 회로를 포함하고,
    상기 제1 회로 및 상기 제2 회로는 상기 제1 기판 및 제2 기판에 분할 실장되는 것을 특징으로 하는 디스플레이 구동장치.
  8. 제7항에 있어서,
    상기 제2 회로는,
    상기 제1 회로로부터 전송되는 래치된 제2 영상데이터의 레벨을 증폭하는 레벨 시프터 회로;
    상기 증폭된 제2 영상데이터를 아날로그 신호인 소스 신호로 변환하는 디지털 아날로그 컨버터 회로; 및
    상기 소스 신호를 타이밍 제어회로에 의해 생성된 소스 출력 인에이블 신호에 따라 버퍼링하여 표시패널에 출력하는 출력버퍼 회로를 포함하고,
    상기 레벨 시프터 회로, 상기 디지털 아날로그 컨버터 회로, 및 상기 출력버퍼 회로 중 적어도 하나는 상기 제2 기판에 실장되고 나머지는 상기 제1 기판에 실장되는 것을 특징으로 하는 디스플레이 구동장치.
  9. 제7항에 있어서,
    상기 제1 회로는,
    외부 시스템으로부터 제1 영상 데이터를 수신하여 표시패널에 표시할 수 있는 형태의 제2 영상 데이터로 변환하는 타이밍 제어회로로부터 소스 스타트 펄스 및 소스 샘플링 클럭을 수신하고 상기 소스 스타트 펄스를 상기 소스 샘플링 클럭에 따라 순차적으로 시프트시켜 샘플링 신호를 출력하는 시프트 레지스터 회로; 및
    상기 제2 영상 데이터를 상기 샘플링 신호에 따라 일정단위씩 순차적으로 샘플링하여 래치하는 래치 회로를 포함하는 것을 특징으로 하는 디스플레이 구동장치.
  10. 제7항에 있어서,
    상기 제1 회로는, 외부 시스템으로부터 제1 영상 데이터를 수신하여 표시패널에 표시할 수 있는 제2 영상 데이터로 변환하고, 상기 제2 영상 데이터에 대한 소스 스타트 펄스, 소스 샘플링 클럭, 및 소스 출력 인에이블 신호와 게이트 스타트 펄스, 게이트 쉬프트 클럭, 및 게이트 출력 인에블 신호를 생성하는 타이밍 제어회로를 포함하는 것을 특징으로 하는 디스플레이 구동장치.
  11. 제7항에 있어서,
    상기 소스 신호와 동기되는 게이트 신호를 상기 표시패널의 게이트 라인으로 출력하는 제3 회로를 더 포함하고,
    상기 제1 회로는 제1 레벨전압으로 구동되고,
    상기 제2 회로는 상기 제1 레벨전압보다 높은 제2 레벨전압으로 구동되고,
    상기 제3 회로는 상기 제2 기판에 실장되고, 상기 제1 및 제2 레벨전압보다 높은 제3 레벨전압으로 구동되는 것을 특징으로 하는 디스플레이 구동장치.
  12. 삭제
  13. 삭제
  14. 제7항에 있어서,
    상기 제1 회로는 상기 제1 기판의 제1 면에 형성되고, 상기 제2 회로 중 적어도 하나의 서브회로는 상기 제2 기판의 제1 면에 형성되며 상기 제2 회로 중 나머지 서브회로는 상기 제1 기판의 제1 면에 형성되고, 상기 제1 및 제2 기판은 상기 제1 기판의 제1 면과 상기 제2 기판의 제1 면이 마주보도록 결합되는 것을 특징으로 하는 디스플레이 구동장치.

KR1020190172904A 2019-12-23 2019-12-23 드라이버 ic 및 이를 포함하는 표시장치 Active KR102728158B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190172904A KR102728158B1 (ko) 2019-12-23 2019-12-23 드라이버 ic 및 이를 포함하는 표시장치
CN202011285912.XA CN113096529A (zh) 2019-12-23 2020-11-17 驱动器集成电路和包括其的显示驱动装置
US17/116,348 US11250807B2 (en) 2019-12-23 2020-12-09 Driver integrated circuit and display driving device including the same
TW109144452A TWI891694B (zh) 2019-12-23 2020-12-16 驅動器積體電路及包括其之顯示驅動裝置
US17/568,055 US11482187B2 (en) 2019-12-23 2022-01-04 Driver integrated circuit and display driving device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190172904A KR102728158B1 (ko) 2019-12-23 2019-12-23 드라이버 ic 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20210080869A KR20210080869A (ko) 2021-07-01
KR102728158B1 true KR102728158B1 (ko) 2024-11-11

Family

ID=76437517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190172904A Active KR102728158B1 (ko) 2019-12-23 2019-12-23 드라이버 ic 및 이를 포함하는 표시장치

Country Status (3)

Country Link
US (2) US11250807B2 (ko)
KR (1) KR102728158B1 (ko)
CN (1) CN113096529A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230099939A (ko) * 2021-12-28 2023-07-05 주식회사 엘엑스세미콘 저전압 소자 및 중전압 소자를 포함하는 반도체 소자, 반도체 소자의 제조 방법 및 반도체 소자를 포함하는 디스플레이 구동장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137875A1 (en) * 2013-11-18 2015-05-21 Taiwan Semiconductor Manufacturing Company Limited Stacked semiconductor arrangement

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075857A (ja) * 2001-08-30 2003-03-12 Kyocera Corp 液晶表示装置
KR100539979B1 (ko) * 2003-09-16 2006-01-11 삼성전자주식회사 공통 레벨 쉬프터, 프리 차지 회로, 이를 가지는 스캔구동 장치, 레벨 쉬프팅 방법 및 스캔 라인 구동 방법
KR101119153B1 (ko) * 2005-02-07 2012-03-19 삼성전자주식회사 표시장치
DE102005039478B4 (de) 2005-08-18 2007-05-24 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
KR101358181B1 (ko) * 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시모듈 및 그 표시모듈을 사용한 전자기기
KR20080008751A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시 장치
CN201438769U (zh) * 2009-06-24 2010-04-14 广州市风之帆光电科技有限公司 一种led显示隔离式电源
KR101733765B1 (ko) * 2010-02-26 2017-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 구동 방법
JP6158588B2 (ja) * 2012-05-31 2017-07-05 株式会社半導体エネルギー研究所 発光装置
KR102232435B1 (ko) * 2014-02-12 2021-03-29 삼성디스플레이 주식회사 구동 칩 및 이를 포함하는 표시 장치
TWI677959B (zh) * 2014-06-18 2019-11-21 愛爾蘭商艾克斯瑟樂普林特有限公司 微組裝發光二極體顯示器及照明元件
KR20170030307A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치
KR102465968B1 (ko) * 2015-11-24 2022-11-10 삼성전자주식회사 반도체 칩과 그 제조방법, 및 그 반도체 칩을 포함한 반도체 패키지와 디스플레이 장치
KR101856338B1 (ko) 2016-07-15 2018-05-10 매그나칩 반도체 유한회사 디스플레이 드라이버 반도체 소자 및 그 제조 방법
KR20180018167A (ko) * 2016-08-12 2018-02-21 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN209593664U (zh) * 2019-03-19 2019-11-05 武汉一网万联科技有限公司 一种小型化onu主板及onu设备
CN110119053A (zh) * 2019-04-23 2019-08-13 武汉华星光电技术有限公司 显示装置及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137875A1 (en) * 2013-11-18 2015-05-21 Taiwan Semiconductor Manufacturing Company Limited Stacked semiconductor arrangement

Also Published As

Publication number Publication date
KR20210080869A (ko) 2021-07-01
US11250807B2 (en) 2022-02-15
CN113096529A (zh) 2021-07-09
US20220122561A1 (en) 2022-04-21
US11482187B2 (en) 2022-10-25
US20210193075A1 (en) 2021-06-24
TW202125052A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US10692439B2 (en) OLED display panel and OLED display device
US11114005B2 (en) Pixel structure and method for driving the same, display panel and display apparatus
CN113838433B (zh) 显示装置、数据驱动电路和显示面板
CN100508011C (zh) 玻璃上布线型液晶显示器
US11177292B2 (en) Display device
CN102054435A (zh) 有机发光二极管显示器及其显示面板的驱动方法
KR20130066275A (ko) 디스플레이 드라이버 및 그것의 제조 방법
US20200258460A1 (en) Pixel arrangement structure, driving method thereof, display panel and display apparatus
US20180182343A1 (en) Liquid crystal display and data driver thereof
US9552793B2 (en) Data processing device, display device having the same, and gamut mapping method
CN101290750A (zh) 图像显示系统及其驱动方法
KR102672366B1 (ko) 표시 장치 및 이의 검사 방법
US10290274B2 (en) Array substrate
KR102728158B1 (ko) 드라이버 ic 및 이를 포함하는 표시장치
KR20130120251A (ko) 영상표시장치 및 그 제조방법
KR102008778B1 (ko) 액정표시장치 및 그 구동방법
CN113990251A (zh) 显示基板及其驱动方法、显示装置
US11217144B2 (en) Driver integrated circuit and display device including the same
KR20210116826A (ko) 표시 장치
KR102777652B1 (ko) 드라이버 ic 및 이를 포함하는 디스플레이장치
KR102262709B1 (ko) 평판표시장치
KR102138591B1 (ko) 표시장치
KR102458522B1 (ko) 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치
US20250218917A1 (en) Display device
KR102171465B1 (ko) 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191223

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221208

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191223

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration