[go: up one dir, main page]

KR102713436B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102713436B1
KR102713436B1 KR1020180113232A KR20180113232A KR102713436B1 KR 102713436 B1 KR102713436 B1 KR 102713436B1 KR 1020180113232 A KR1020180113232 A KR 1020180113232A KR 20180113232 A KR20180113232 A KR 20180113232A KR 102713436 B1 KR102713436 B1 KR 102713436B1
Authority
KR
South Korea
Prior art keywords
layer wiring
display device
layer
wiring
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180113232A
Other languages
English (en)
Other versions
KR20200033662A (ko
Inventor
정원준
박상무
이석현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180113232A priority Critical patent/KR102713436B1/ko
Priority to US16/560,208 priority patent/US11069721B2/en
Publication of KR20200033662A publication Critical patent/KR20200033662A/ko
Application granted granted Critical
Publication of KR102713436B1 publication Critical patent/KR102713436B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)

Abstract

본 발명은 인쇄회로필름이 구비되지 않는 영역에 더미 패턴을 구비하여 노광 경계부에서 배선 패턴 소실을 방지할 수 있는 표시 장치 및 이의 제조 방법에 관한 것이다.

Description

표시 장치 및 이의 제조 방법{Display Device and Method for Manufacturing the Same}
본 발명은 표시 장치에 관한 것으로, 특히, 인쇄회로필름과 중첩하지 않는 영역에 더미 패턴을 구비하여 노광 경계부의 패턴 소실을 방지하는 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기 전계발광 표시 장치(Organic Light Emitting Display: OLED), 액정 표시 장치(Liquid Crystal Display: LCD) 및 플라즈마 표시 장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
이러한 표시장치들은, 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 스캔 신호(또는 게이트신호)를 공급하는 스캔 드라이버 및 표시패널에 데이터신호를 공급하는 데이터 드라이버 등이 포함된다.
그리고, 표시 패널 내부의 표시가 이루어지는 액티브 영역은 복수개의 서브 픽셀을 포함하며, 각 서브 픽셀에는 박막 트랜지스터가 구비되어 해당 서브 픽셀의 온/오프 및 계조가 조정된다.
상술한 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 서로 교차 배치된 스캔 라인(게이트 라인) 및 데이터 라인을 통해 각각 스캔 신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 온(on) 동작하며, 서브 픽셀 내 구비된 발광 다이오드에서의 발광이 이루어지거나 혹은 기판 하측으로부터 전달된 광이 통과됨으로써 영상을 표시할 수 있게 된다.
한편, 표시 장치는 텔레비전, 혹은 스크린에 적용시 대면적화의 요구가 있다. 일반적으로 표시 장치는 복수 층이 구비되고, 패터닝이 요구되는 층들은 각각 마스크가 필요하다.
그리고, 일반적으로 표시 장치는 모기판을 마련한 후, 그 안에 복수개의 패널 영역이 형성되는 영역을 지정하고, 마스크를 이용하여 패널 영역 단위로 노광 공정을 진행하여 층별 패터닝이 진행된다. 그런데, 이러한 스캔 방식으로 이루어지는 노광 과정에서, 이전 노광과 다음 노광의 경계가 되는 부위에 누광이 발생되며, 이러한 노광 경계부에서 패턴이 소실되는 현상이 발생되고 있다.
이러한 패턴 소실이 발생된 특정 배선은 해당 배선을 통한 신호 전달이 이루어지지 않아 라인성 결함으로 시인된다.
본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로, 특히 인쇄회로필름과 중첩하지 않는 영역에 더미 패턴을 구비함으로써, 노광 경계부의 패턴 소실을 방지할 수 있는 표시 장치 및 이의 제조 방법에 관한 것이다.
본 발명의 표시 장치는 동박 필름을 포함하는 인쇄회로필름이 구비되는 영역 부근에 더미 패턴을 구비하여, 노광 경계부의 누광으로 야기되는 패턴 소실을 방지하고, 안정적인 신호 배선의 형성이 가능하다.
일 예에 따른 본 발명의 표시 장치는 액티브 영역과 그 외주에 비액티브 영역을 가지며, 상기 비액티브 영역의 일변에 패드부를 갖는 기판과, 상기 패드부에, 각각 드라이브 IC를 갖고 상기 기판의 에지로부터 제 1 방향에서 제 1 간격 이격되고, 상기 제 1 방향과 교차하는 제 2 방향에서 서로 일정 간격 이격되는 복수개의 인쇄회로필름과, 상기 인쇄회로필름과 상기 기판의 에지 사이의 영역에, 상기 제 1 간격 내에 상기 제 1 방향을 따라 배열되며 상기 제 2 방향에서 서로 이격하여 배치된 제 1 층 배선 및 제 2 층 배선과, 상기 제 1 간격 내에서 서로 인접한 인쇄회로필름 사이의 영역에, 상기 제 2 층 배선과 동일층에, 섬상으로 구비된 복수개의 더미 패턴을 포함할 수 있다.
여기서, 상기 더미 패턴은 상기 인쇄회로필름과 비중첩하며, 상기 인쇄회로필름보다 상기 기판의 에지에 인접하거나 상기 기판의 에지에 닿을 수 있다.
그리고, 상기 패드부 내 상기 제 2 층 배선과 동일층에, 상기 제 1 층 배선과 부분적으로 중첩한 제 1 중첩 패턴을 더 가질 수 있다.
또한, 상기 패드부 내 상기 제 2 층 배선과 동일층에, 상기 제 1 층 배선과 부분적으로 중첩하며 접속된 제 1 접속 패턴을 더 가질 수 있다.
상기 제 1 층 배선과 상기 제 2 층 배선 사이에 절연막이 더 구비될 수 있다.
또한, 상기 제 1 층 배선은 상기 절연막 하측에 구비되며, 상기 더미 패턴은 상기 절연막 상에 구비될 수 있다.
상기 제 1 층 배선은 Cu 를 포함하며, 두께는 6000Å 이상일 수 있다.
또한, 상기 액티브 영역에는 서로 교차하는 복수개의 게이트 라인 및 데이터 라인을 포함하며, 상기 제 1 층 배선 및 제 2 층 배선은 상기 데이터 라인들과 각각 전기적으로 연결될 수 있다.
그리고, 상기 더미 패턴은 상기 제 1 중첩 패턴보다 낮은 단차에 위치할 수 있다.
상기 더미 패턴은 상기 제 1 중첩 패턴보다 큰 면적을 가질 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 표시 장치의 제조 방법은 모기판 상에, 서로 이격된 각각 액티브 영역과 그 외주에 비액티브 영역을 가지며, 상기 비액티브 영역의 일변에 패드부를 갖는 단위 패널 영역을 정의하는 단계와, 상기 패드부에서, 상기 단위 패널 영역의 에지를 교차하는 제 1 방향으로, 제 1 층 배선을 형성하는 단계 및 상기 단위 패널 영역의 에지를 따른 제 2 방향에서 상기 제 1 층 배선과 이격하며, 상기 제 1 방향으로 제 2 층 배선을 형성하고, 동일층에 상기 제 1 층 배선과 부분적으로 중첩한 제 1 접속 패턴을 형성하며, 상기 제 1 층 배선 및 상기 제 2 층 배선과 비중첩하며, 상기 단위 패널 영역의 에지 주변부에 복수개의 제 1 더미 패턴을 형성하는 단계를 포함할 수 있다.
그리고, 상기 제 1 접속 패턴 형성시 상기 패드부 내 상기 제 2 층 배선과 동일층에, 상기 제 1 층 배선과 부분적으로 중첩한 제 1 중첩 패턴을 더 형성할 수 있다.
또한, 상기 제 1 접속 패턴은 상기 패드부에 인접하며, 상기 단위 패널 영역 외부에 위치할 수 있다.
또한, 상기 제 1 층 배선을 형성하는 단계와, 상기 제 2 층 배선을 형성하는 단계 사이에, 단위 패널의 액티브 영역에 상기 제 1 방향과 교차하는 제 2 방향의 게이트 라인을 복수개 형성하는 단계를 더 포함할 수 있다.
상기 제 1 층 배선 또는 상기 제 2 층 배선을 형성하는 단계에, 상기 액티브 영역에 상기 제 1 방향의 데이터 라인을 복수개 더 형성할 수 있다.
그리고, 상기 제 1 층 배선을 형성하는 단계에, 상기 패드부에 인접한 단위 패널 영역 사이의 영역에 쇼팅 바 배선을 더 형성할 수 있다.
그리고, 상기 제 1 층 배선 및 제 2 층 배선의 일측은 각각 모기판에서 패드 전극 및 링크 배선을 통해 상기 데이터 라인과 연결되며, 상기 제 1 층 배선 및 제 2 층 배선의 타측은 상기 단위 패널 영역의 에지를 지나 쇼팅 바 배선과 접속될 수 있다.
상기 제 2 층 배선을 형성하는 단계에, 쇼팅 바 배선과 중첩하는 제 2 더미 패턴을 더 형성할 수 있다.
또한, 상기 모기판을 상기 단위 패널 영역 단위로 스크라이빙하는 단계 및 상기 단위 패널 영역 각각의 상기 패드부에, 상기 패드 전극과 중첩하며, 각각 드라이브 IC를 갖고 상기 패널 영역의 에지로부터 상기 제 1 방향에서 제 1 간격 이격되고, 상기 제 1 방향과 교차하는 제 2 방향에서 서로 일정 간격 이격되는 복수개의 인쇄회로필름을 본딩하는 단계를 더 포함할 수 있다.
상기 제 2 층 배선을 형성하는 단계는, 제 2 층 배선 형성 물질을 증착하고 그 상부에 감광막 도포하는 단계와, 마스크를 이용하여, 단위 패널 영역별로 상기 감광막에 순차적으로 노광 공정을 진행하는 단계와, 상기 감광막을 현상하여 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 통해 노출된 제 2 층 배선 형성 물질을 제거하여, 제 2 층 배선, 제 1 접속 패턴, 제 1 더미 패턴 및 제 2 더미 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 복수개의 패널 영역을 갖는 모기판은, 노광 공정에서 각 패널 영역별로 스캔되어 노광이 이루어진다. 따라서, 패널 영역 경계부는 이전 노광과 다음 노광의 경계부가 될 수 있다. 본 발명의 표시 장치는 노광이 간섭되는 영역에 복수개의 더미 패턴을 삽입하여, 2차 노광에서 누광에 의하여 신호 배선이 소실되는 현상을 방지할 수 있다.
둘째, 배선의 저저항을 위해 두께를 두껍게 할 때, 이층 배선 접속 구조가 나타나는 동박 필름(인쇄회로필름) 형성부 주변에서 하부 배선과 상부 배선이 중첩하는 이층 배선 구조에 인접하여 더미 패턴을 더 추가하여 상기 더미 패턴이 단차가 높은 이층 배선 접속 구조의 측부로 전달되는 노광량을 줄여 이층 배선 구조에서 높은 단차 혹은 노광 경계부에서 누광량에 의해 야기되는 패턴 끊김을 방지할 수 있다.
셋째, 상술한 구조를 통해 본 발명의 표시 장치는 동박필름 주변부의 신호 배선의 형성을 안정하게 하여 각 신호 배선이 단락이나 오픈없이 안정하게 형성될 수 있으며, 이로 인해 외곽 영역의 배선 및 패턴 소실로 인한 라인성 결함(line defect)의 시인을 방지할 수 있다.
도 1은 본 발명의 표시 장치의 단위 패널을 복수개 구비한 모기판을 나타낸 평면도
도 2는 도 1의 단위 패널을 나타낸 평면도
도 3은 도 1의 B 영역을 나타낸 확대 평면도
도 4는 도 3의 C 영역을 나타낸 확대 평면도
도 5는 도 4의 I~I' 선상의 단면도
도 6a 및 도 6b는 비교예의 표시 장치의 제조시 제 2 층 배선의 노광 공정을 나타낸 공정 단면도
도 7은 비교예의 표시 장치의 제 1, 제 2 층 배선간의 접속부 불량을 나타낸 SEM도
도 8은 도 4의 N1~N2 사이의 저항을 정상 연결 상태와 불량 연결 상태일 때 측정한 그래프
도 9a 내지 도 9i는 본 발명의 표시 장치의 제조 방법을 나타낸 공정 단면도
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
도 1은 본 발명의 표시 장치의 단위 패널을 복수개 구비한 모기판을 나타낸 평면도이다.
도 1과 같이, 모기판(10)은 복수개의 패널 영역(100)이 그 안에 정의되며, 각 패널 영역별로 복수개의 배선, 박막 트랜지스터, 스토리지 캐패시터 및 발광 다이오드를 포함한다.
패널 영역별로 동일 형상이 반복되기 때문에, 모기판(10) 상에 패턴화가 요구되는 각 층은 단위 패널(100) 영역에 대응되는 마스크를 준비하고, 스캔 방식으로 마스크 혹은 모기판이 위치한 스테이지를 이동시키며 노광 위치를 변경하여 기판 상에 패터닝된 층을 형성하고 있다.
도 1을 참조하여 살펴보면, 모기판(10) 상에 Y축 방향으로 3개의 단위 패널(100) 영역이 배열되어 있을 때, 각각 단위 패널(100) 영역을 포함하는 크기로 ①, ②, ③ 샷의 순서로 노광이 이루어진다. 여기서, 단위 패널(100) 영역은 전행의 패드부(PAD1, PAD2)가 다음 행의 단위 패널(100) 영역의 비패드부(NPAD2, NPAD3)에 인접한다.
이 경우, 모기판(10) 상에는 단위 패널(100)들이 완전히 접한 상태로 배열되는 것이 아니라 서로간 이격되어 배열되는데, 이는 공정 중에 발생되는 정전기를 방전시키기 위해 단위 패널(100) 영역 내 배선들과, 연결되는 쇼팅 바 배선 및 정전기 방전 소자를 단위 패널(100) 사이의 영역에 배치시키기 위함이다.
상기 쇼팅 바 배선 및 정전기 방전 소자들은 인접한 패드부(PAD1, PAD2, PAD3)의 에지로부터 단위 패널(100) 영역 외측으로 연장되어 다음 행의 패널 영역의 비패드부 사이에 배치될 수 있다.
그리고, 모기판(10) 내 노광 및 현상 공정을 포함한 포토 공정을 거쳐 각 단위 패널(100) 영역에 복수층의 형성이 완료되면, 각 단위 패널(100)별로 스크라이빙하여 단위 패널(100)을 독립화한다. 이러한 스크라이빙(scribing) 공정에서 단위 패널(100)의 외측에 형성된 쇼팅 바 배선 및 정전기 방전 소자들은 단위 패널(100)과 분리된다. 스크라이빙 공정은 상기 단위 패널(100)의 에지부를 스크라이빙 라인으로 삼아 이루어진다.
본 발명의 표시 장치 및 이의 제조 방법은 이전 노광 샷이 이루어진 부분에 다음 노광 샷의 영향이 미칠 수 있는 패드부 에지부에서 패턴 소실을 방지하기 위한 것으로, 더미 패턴(도 3 의 140, 141 참조)을 패드부 에지부 주변부에 구성함을 특징으로 한다. 특히, 더미 패턴(140, 141)은 액티브 영역(AA)에 배치되는 배선과 동일층에 형성하며, 그 배선의 층상 위치는 가장 하측에 위치하는 광 차단층(LS)보다는 다음에 형성되는 배선층과 동일층에서 형성하는 것으로 한다.
도 2는 도 1의 단위 패널을 나타낸 평면도이며, 도 3은 도 1의 B 영역을 나타낸 확대 평면도이고, 도 4는 도 3의 C 영역을 나타낸 확대 평면도이며, 도 5는 도 4의 I~I' 선상의 단면도이다.
도 2와 같이, 단위 패널은 상기 도 1의 모기판 상에 패널 영역을 스크라이빙하여 독립화한 것이다.
도 2 및 도 3과 같이, 본 발명의 단위 패널(100)은 액티브 영역(AA)과 그 외주에 비액티브 영역을 가지며, 상기 비액티브 영역의 일변에 패드부(PAD)를 갖는 기판(101)과, 상기 패드부(PAD)에, 각각 드라이브 IC(미도시)를 갖고 상기 기판(101)의 에지로부터 제 1 방향(y축 방향)에서 제 1 간격(d) 이격되고, 상기 제 1 방향과 교차하는 제 2 방향(x축 방향)에서 서로 일정 간격 이격되는 복수개의 인쇄회로필름(130)과, 상기 인쇄회로필름(130)과 상기 기판(101)의 에지 사이의 영역에, 상기 제 1 간격(d) 내에 상기 제 1 방향으로 서로 이격하여 배치된 배선들(120c) 및 서로 인접한 인쇄회로필름(130) 사이의 영역(B-1)에, 섬상으로 구비된 복수개의 더미 패턴(140)을 포함한다. 상기 단위 패널에 대해 각각 에지가 되도록 스크라이빙 라인(CL)이 정의된다. 그리고, 스크라이빙 라인(CL)의 안쪽 영역은 제 1 영역(B-1)이 되고, 스크라이빙 라인(CL)의 바깥쪽 영역은 제 2 영역(B-2)이 된다.
상기 인쇄회로필름(130)은 일종의 필름으로 내부에 패턴화된 동박 필름층(미도시)이 구비되어 있으며, 상기 동박 필름층은 단위 패널(100) 내의 패드 전극(120b)과 접속되어 전기적으로 연결된다. 도 3의 도시된 인쇄회로필름(130a, 130b)은 그 위치를 나타내기 위해 도시된 것으로, 실제 모기판(10)에서는 인쇄회로필름(130a, 130b)이 바로 부착되지 않으며, 모기판(10) 내 배치된 단위 패널(100)을 개별로 스크라이빙한 후 인쇄회로필름(130a, 130b)을 각 단위 패널(100)의 기판(101) 상에 본딩하며, 최종적으로 기판(101) 상에 인쇄회로필름(130a, 130b)이 부착된다. 인쇄회로 필름(130: 130a, 130b)은 복수개 구비되며 대면적화된 표시 장치일수록 인쇄회로 필름(130)의 수는 많아진다. 또한, 인쇄회로필름(130)들은 서로간의 간섭을 방지하도록 서로 횡적으로 일정 간격 이격되어 배치된다.
도 2와 같이, 액티브 영역(AA)에는 서로 교차하는 게이트 라인들(GL1, GL2, ...) 및 데이터 라인(DL1, DL2, ...)이 배치되고, 각 게이트 라인들과 데이터 라인들의 교차부에 서브 화소(SP)가 구비된다. 서브 화소(SP)의 위치는 신호 인가 관점에서 정의된 것으로, 실질적으로 광의 투과 및 발광이 이루어지는 서브 화소(SP)의 위치는 게이트 라인과 데이터 라인의 사이의 영역에 완전히 일치하지 않을 수 있다. 즉, 뱅크 등의 발광부 혹은 투과부를 구획하는 구성을 추가 정의하여 발광부 혹은 투과부의 영역이 일부 배선과 중첩하게 위치할 수 있다.
도 2의 도면 상에는 생략되어 있지만, 게이트 라인(GL1, GL2, ...)과, 데이터 라인(DL1, DL2, ...)는 각각 동일 간격으로 액티브 영역(AA) 전체에 배치된다. 게이트 라인(GL1, GL2, ...)과 데이터 라인(DL1, DL2, ..)은 도시된 방향과 같이 서로 교차하는 방향으로 배열된다.
그리고, 상기 게이트 라인들의 양측의 비액티브 영역에는, 상기 게이트 라인(GL1, GL2, ...)들에 순차적으로 게이트 전압 신호를 인가하기 위해 기판(101)에 내장형으로 게이트 드라이버(GIP1, GIP2)가 배치된다. 여기서, 내장형이란 기판(101) 상에 게이트 라인 및 데이터 라인의 형성 공정에서 함께 형성되는 것을 의미하며, 게이트 드라이버(GIP1, GIP2)는 각 게이트 라인에 대응된 스테이지를 구비하고, 각 스테이지 내 복수개의 박막 트랜지스터를 포함한 쉬프트 레지스터 및 출력 버퍼부를 포함하여 이루어진다.
이하의 설명에서 제 1 방향으로 설명되는 것은 Y축 방향을 의미하며, 이는 데이터 라인(DL1, DL2, ...)의 길이 방향을 따른 것이며, 이에 교차하는 방향인 제 2 방향은 상기 게이트 라인(GL1, GL2, ..)의 길이 방향을 따른 것이다.
상기 인쇄회로필름(130)은 기판(101)의 패드부(PAD)부에 복수개 배치되며, 복수개의 블록화된 데이터 라인(DL1, DL2, ..)들에 영상 신호를 공급한다.
그리고, 상기 인쇄회로필름(130: 130a, 130b)이 중첩하는 기판의 패드부(PAD)에는 패드 전극(120b)이 구비되어 인쇄회로필름(130)이 갖는 동박 필름층과 본딩되며, 상기 패드 전극(120b)의 상부측의 액티브 영역과 링크 배선(120a)을 통해 연결된다. 그리고, 상기 패드 전극(120b)의 하측으로 전기적으로 연결된 제 1, 제 2 연결 배선(120c, 120d)을 갖는다. 제 1 연결 배선(120c)은 상기 스크라이빙 라인(CL) 안쪽의 제 1 영역에 배치되고, 제 2 연결 배선(120d)은 상기 스크라이빙 라인(CL) 바깥쪽의 제 2 영역에 배치된다.
데이터 라인(DL1, DL2, ...)들은 패드부에 위치하는 인쇄회로필름(130: 130a, 130b, ..)과 링크 배선(120a), 패드 전극(120b)을 통해 접속되어 있다. 그리고, 상기 패드 전극(120b)에서 하측 방향으로 제 1 연결배선(120c) 및 이와 연결되어 상기 패널의 에지부를 교차하며 하측 방향으로 제 2 연결배선(120d)이 연결되어 스크라이빙 라인(CL) 외측에 위치하는 쇼팅 바 배선(110a)에 중첩한다. 정전기 방지 소자(ESD1, ESD2, ESD3, ESD4)들은 상기 제 2 연결 배선(120d)과 상기 쇼팅바 배선(110a)들의 교차부에 구비되며, 박막 트랜지스터 또는 다이오드의 구조로 이루어진다.
한편, 상기 링크 배선(120a), 패드 전극(120b), 제 1, 제 2 연결 배선(120c, 120d)은 서로 동일한 신호가 전달되는 것으로, 동일층으로 일체화하여 형성할 수도 있고, 혹은 다른 층의 배선들(제 1 층 배선, 제 2 층 배선)을 특정 부위에서 접속 부를 가져 동일한 신호가 전달되게 할 수 있다. 이 경우, 접속 부를 가질 경우 접속 부위는 상대적으로 다른 배선의 영역보다 폭이 넓을 수 있다. 즉, 도 3에 도시된 링크 배선(120a), 패드 전극(120b), 제 1, 제 2 연결 배선(120c, 120d)은 신호의 연결 관계를 나타낸 것으로, 그 폭은 달라질 수 있다.
또한, 상기 패드 전극(120b)은 상대적으로 링크 배선(120a)보다는 넓은 면적으로 형성될 수 있다. 혹은 패드 전극(120b)이 링크 배선(120a)과 상부에 상부 패드 전극을 더 구비할 수 있다.
상기 제 1 방향으로 배치되는 링크 배선(120a), 패드 전극(120b), 제 1, 제 2 연결 배선(120c, 120d)는 액티브 영역(AA)에 구비되는 게이트 라인(GL) 및 데이터 라인(DL)과 동일층의 금속으로 이루어져 별도의 마스크 구비를 생략할 수 있다.
한편, 인쇄회로필름(130a, 130b)들은 서로간의 간섭을 피하도록 수평(횡)방향으로 일정 간격 이격되어 배치된다. 본 발명의 표시 장치는 단위 패널의 에지부에 상당한 스크라이빙 라인(CL) 인접하여 상기 제 1, 제 2 연결 배선(120c, 120d)을 이루는 금속층 상부층에 해당하는 제 2 층 배선을 이루는 금속으로 더미 패턴(140, 141)을 형성하여 노광시 제 1, 제 2 연결 배선(120c, 120d)의 형성부 측부로 들어오는 누광을 방지하고자 한다. 이로써, 누광에 의한 감광막 소실을 방지하고, 정상적인 제 2 방향의 제 1, 제 2 연결 패턴(120c, 120d)의 형성이 가능하다.
한편, 더미 패턴은 단위 패널(100)의 에지부인 스크라이빙 라인(CL) 안쪽에 있어, 최종 표시 장치의 구성에서 남아있는 제 1 더미 패턴(140)과, 단위 패널(100)의 외부 쇼팅바 배선(110a) 사이에 있어, 스크라이빙 공정 이후 제거되는 제 2 더미 패턴(141)이 있다.
실제 모기판(10)에서는 상기 제 1 더미 패턴(140) 및 제 2 더미 패턴(141)을 모두 형성하여 노광 경계부의 누광 영향을 상기 제 1, 제 2 더미 패턴(140, 141)에서 차단할 수 있다.
한편, 인쇄회로필름(130a, 130b)이 중첩된 패드 전극(120b)과 연결된 제 1, 제 2 연결배선(120c, 120d)은 제 1 방향(y축 방향)으로 위치하는 배선, 즉, 데이터 라인(DL)과 전기적으로 연결된다. 상기 인쇄회로필름(130a, 130b)에서는 각 청색(B), 녹색(G), 적색(R), 백색(W)의 색신호에 상당한 영상 신호를 접속된 패드 전극(120b)을 통해 각 데이터 라인(DL)들로 공급한다. 그리고, 기판(101) 상에 상기 패드 전극(120b)은 상측으로는 링크 배선(101)을 통해 상기 데이터 라인(DL)과 전기적으로 연결되어 있으며, 하측으로는 제 1 연결 배선(120c) 및 제 2 연결 배선(120d)을 통해 하측에 위치하는 정전기 방지 소자(ESD1~ESD4)에 전기적으로 연결되어 있다. 따라서, 상기 인쇄회로필름(도 3의 130a, 130b) 참조)를 통해 공급되는 영상 신호는 제 1 방향에서 제 1 연결 배선(120c) 및 제 2 연결 배선(120d)에도 공급된다.
앞서 설명한 바와 같이, 제 1 방향의 제 1, 제 2 연결 배선(120c, 120d)은 길이 방향에서 단일층으로 형성될 수도 있고, 이중층으로 형성하되 일부분에서 접속부를 가질 수 있다.
본 발명의 표시 장치는 상술한 단위 패널(100)을 백플레인 기판으로 포함하는 것으로, 액티브 영역(AA) 내에 배선이 배치된 대부분의 영역에 기판(101)에서 수직 방향으로 가까운 광차단 금속(LS)을 이용하며, 서로 전기적 절연이 요구되는 배선들이 교차되는 부위에 광차단 금속(LS) 과 다른 층의 금속 및 그 사이에 절연층을 구비하여 형성한다.
그리고, 본 발명의 표시 장치는 상기 액티브 영역(AA) 내 각 서브 화소(SP)에 포함되는 발광 다이오드 등의 구성으로 유기 발광 표시 장치나 양자점 표시 장치로 이용될 수 있고, 혹은 상기 기판(101)과 액정층을 끼워 대향되며 기판 하측에 백라이트 유닛을 구성하는 구조에 의해 액정 표시 장치로 이용될 수도 있고, 혹은 기판(101)과 대향 기판(미도시) 사이에 전기 영동층을 구비하여 전기 영동 표시 장치 등으로도 이용 가능하다.
여기서, 상기 광차단 금속(LS)은 예를 들어, 광차단 금속은 Mo/Cu 의 이중층(도 9a의 114: 1201a, 1201b 참조)으로 형성한다. 이와 같이, 구리(Cu)를 일정 두께, 예를 들어, 6000Å로의 두께로 하여 배선으로 이용시, 배선 길이 방향의 저저항을 꾀할 수 있다. 특히, 이러한 금속 합금과 두께의 적용은 대면적화된 표시 장치에서 기판(101)의 면적 증가로 길이 방향이 증가된 구조에서 저항 로드를 줄일 수 있는 큰 이점이 있다.
단, 상술한 Mo/Cu 의 광차단 금속(LS)이 금속이 제 1 층 배선(1201)으로 적용되는 경우, 충분한 저저항성을 위해 6000Å 이상의 두께, 바람직하게는 8000Å 이상의 두께를 갖기 때문에, 상부에 위치하는 층들 역시 제 1 층 배선(1201)이 형성된 부위와 그렇지 않은 부위간의 높은 단차를 따라 형성된다.
상기 제 1 층 배선(1201)이 형성되는 기판(101) 상부에는 버퍼층(151) 및 층간 절연막(154)이 더 형성되고, 상기 층간 절연막(154) 상부에 제 2 층 배선(1401)이 위치하여 제 1 층 배선(1201)으로 정의되지 못한 제 1, 제 2 연결 배선(120c, 120d)을 이루게 된다.
도 4에 도시된 도면에는 예를 들어, 청색 및 백색의 영상 신호를 인가받는 데이터 라인에 연결되도록 제 2 층 배선(1401)으로 제 1, 제 2 연결 배선(120c, 120d)이 구성된 예를 나타낸다.
그리고, 녹색 및 적색의 영상 신호를 인가받는 데이터 라인에 연결되도록 제 1 층 배선(1201)으로 제 1 연결 배선(120c)을 형성하고, 상기 제 1 층 배선(1201)과 제 1 접속 패턴(1401p)을 중첩시키며, 중첩 부위에 제 1 접속부(CT1)를 갖도록 하여 제 2 연결배선(120d)을 형성한다.
상기 제 2 층 배선(1401) 또한, 상기 제 1 층 배선(1201)과 동일한 성분의 Mo/Cu 의 이중층(도 9f의 140: 1401a, 1401b 참조) 금속일 수 있다.
여기서, 상기 제 1 접속 패턴(1401p)은 도시된 녹색 및 적색 데이터 라인에 연결되는 제 2 연결 배선(120d)과 같이, 제 1 접속부(CT1) 하측에 예를 들어, 유기 발광 다이오드의 제 1 전극(도 9h의 162 참조)과 동일층의 제 1 전극 더미 패턴(162a)으로 제 2 접속부(CT2)를 가지며, 상기 제 1 전극 더미 패턴(162a)은 하측으로 연장되어 쇼팅바 배선(110a)을 교차로 지날 수 있다.
혹은 전원 전압 라인(VDDL)으로 이용되는 구성과 같이, 상기 제 2 연결 배선(120d)은 제 1 층 배선(1201)과 제 2 층 배선(1301)과 동일층의 제 1 접속 패턴(1401p)과의 제 1 접속부(CT1)를 갖고, 상기 제 1 접속부(CT1) 하측은 제 2 층 층 배선(1301)의 단일층만을 구비하여 쇼팅 바 배선(110a)을 교차로 지날 수 있다.
그리고, 예를 들어, 상기 전원 전압 라인(VDDL) 등의 제 1 층 배선(1201)과 중첩하여 제 2 층 배선(1201)과 동일층의 제 1 중첩 패턴(1400)이 위치할 때, 제 1 더미 패턴(140)이 구비됨으로써, 노광 경계부에서 측부로 들어오는 누광에 의한 영향을 상기 제 1 더미 패턴(140)이 막아주어, 복수의 노광 샷의 영향을 받는 노광 경계부(스크라이빙 라인 주변부)에서 제 1 중첩 패턴(1400)이 소실되는 점을 방지할 수 있다.
또한, 전원 전압 라인(VDDL)의 길이 방향에서 구비된 제 1 층 배선(1201)과 이와 중첩되며 접속되는 제 1 접속 패턴(1401p)의 제 1 접속부(CT1)에 수평으로 인접한 영역에 제 2 층 배선(1401)과 동일층에 제 2 더미 패턴(141)을 구비하여 제 1 더미 패턴(140)과 동등하게 누광에 의한 패턴 소실을 방지할 수 있다.
여기서, 스크라이빙 라인(CL)의 외측에 상기 제 1 접속 패턴(1401p)이 위치하지만 이는 하측의 위치하는 쇼팅 바 배선(110a)을 통해 정전기 방지 소자(ESD)와 연결되어 있고, 따라서, 스크라이빙 공정이 이루어지기 전 공정 중에는 단선없이 유지되어야 한다. 따라서, 본 발명의 표시 장치에서와 같이, 스크라이빙 라인(CL) 안쪽뿐만 아니라 외측에서도 상기 제 2 더미 패턴(141)을 구비함으로써, 제 1 접속 패턴(1401p)의 형상을 안정화하여 공정 중 정전기 방지 소자와 단선없이 연결되어, 해당 라인의 안정화가 가능하여 공정 중 라인 손상을 방지할 수 있다.
한편, 도 4의 평면도는 스크라이빙 라인(CL)의 위치를 제 1 접속부(CT1) 상측에 위치시킨 예를 나타내었으나, 경우에 따라, 상기 제 1 접속부(CT1)의 하측을 지나도록 패드부의 면적을 늘릴 수 있다. 이 경우, 패드부 내에는 제 1 중첩 패턴(1400) 및 제 1 접속 패턴(1401p)을 모두 포함하며, 각각 측상에 더미 패턴(140, 141)이 구비된다. 그리고, 상기 제 1, 제 2 더미 패턴(140, 141)의 면적은 인접한 제 1 중첩 패턴(1400) 및 제 1 접속 패턴(1401p)의 누광에 의한 손상을 방지하고자 한 것으로, 필요에 따라 면적을 달리할 수 있다.
상기 제 1 더미 패턴(140)은 상기 제 1 중첩 패턴(1400)보다 큰 면적을 갖는 것이 바람직할 수 있다. 이는 제 1 중첩 패턴(1400)은 제 1 층 배선(1201)과 서로 다른 층에 배치될 뿐 전기적인 연결 관계를 갖지 않고 단지 영역적인 중첩을 가질 뿐이다. 반면, 제 1 더미 패턴(140)은 면적이 일정 정도 확보되어야 누광량을 방지하는 효과를 가질 수 있기 때문이다.
상기 제 1, 제 2 더미 패턴(140, 141)의 형상은 직사각형으로 도시되었으나, 이에 한하지 않으며, 노광 경계부에서 누광을 방지할 수 있다는 다른 형태의 다각형, 원형, 타원형 등으로 평면 형상을 달리할 수 있다. 그리고, 상기 제 1, 제 2 더미 패턴(140, 141)은 동일층에 위치한 제 1 중첩 패턴(1400)과 제 1 접속 패턴(1401p)과 2㎛ 이상의 이격을 가질 때, 효과적으로 누광량 제어가 가능하다.
또한, 상기 제 1, 제 2 더미 패턴(140, 141)은 상기 제 1 중첩 패턴보다 낮은 단차에 위치한 것으로, 이는 하부에 배선이 위치하지 않기 때문이다.
상기 제 1, 제 2 더미 패턴(140, 141)은 섬상으로 제 2 층 배선(1401)과 동일층이지만 전기적으로 서로 분리되어 있다. 이는 상기 제 1, 제 2 더미 패턴(140, 141)이 전기적인 연결 기능없이 누광 방지에만 기능하기 때문이며, 스크라이빙 공정 이후 부분적인 제거에도 표시 장치의 기능 상에 영향이 없도록 하기 위함이다.
여기서, 상기 제 1 더미 패턴(140)은 도 3에 도시된 바와 같이, 상기 인쇄회로필름(130a, 130b)과 비중첩하며, 상기 인쇄회로필름(130a, 130b)보다 상기 기판(101)에 에지에 인접하거나 상기 기판(101)의 에지에 닿을 수 있다.
한편, 도 1 내지 도 5를 참조하여 누광 영향을 방지하고 패드부 구성의 신뢰성을 확보하는 관점에서 본 발명의 표시 장치의 제조 방법을 살펴본다.
본 발명의 표시 장치의 제조 방법은 먼저 도 1과 같이, 모기판(10) 상에, 서로 이격된 각각 액티브 영역(AA)과 그 외주에 비액티브 영역을 가지며, 상기 비액티브 영역의 일변에 패드부(PAD)를 갖는 단위 패널(100)의 영역을 정의한다.
이어, 도 3과 같이, 상기 패드부(PAD)에서, 상기 단위 패널(100)의 에지를 교차하는 제 1 방향으로, 제 1 층 배선(1201)(도 9a의 114참조)을 형성한다.
그리고, 상기 제 1 층 배선(1201)과 이격하며, 상기 단위 패널 영역의 에지를 교차하는 제 1 방향으로 제 2 층 배선(1401)을 형성하고, 동일층에 상기 제 1 층 배선(1201)과 부분적으로 중첩한 제 1 접속 패턴(1401p)을 형성하며, 상기 제 1 층 배선(1201) 및 상기 제 2 층 배선(1401)과 비중첩하며, 상기 단위 패널(100) 의 에지 주변부에 복수개의 제 1 더미 패턴(140)을 형성한다.
또한, 상기 제 1 접속 패턴(1401p) 형성시 상기 패드부(PAD) 내 상기 제 2 층 배선(1401)과 동일층에, 상기 제 1 층 배선(1201)과 부분적으로 중첩한 제 1 중첩 패턴(1400)을 더 형성할 수 있다.
또한, 상기 제 1 접속 패턴(1401p)은 상기 패드부(PAD)에 인접하며, 상기 단위 패널(100) 영역 외부에 위치할 수 있다.
또한, 상기 제 1 층 배선(1201)을 형성하는 단계와, 상기 제 2 층 배선(1401)을 형성하는 단계 사이에, 후술하는 도 9d와 같이, 단위 패널(100)의 액티브 영역(AA)에 상기 제 1 방향과 교차하는 제 2 방향의 게이트 라인(GL)을 복수개 형성하는 단계를 더 포함할 수 있다.
상기 제 1 층 배선(1201) 또는 상기 제 2 층 배선(1401)을 형성하는 단계에, 상기 액티브 영역(AA)에 상기 제 1 방향의 데이터 라인(DL)을 복수개 더 형성할 수 있다.
그리고, 상기 제 1 층 배선(1201)을 형성하는 단계에, 상기 패드부(PAD)에 인접한 단위 패널(1000 영역 사이의 영역에 쇼팅 바 배선(110a)을 더 형성한다.
그리고, 상기 제 1 층 배선(1201) 및 제 2 층 배선(1401)의 일측은 각각 모기판(100)에서 패드 전극(120b) 및 링크 배선(120a)을 통해 상기 데이터 라인(DL)과 연결되며, 상기 제 1 층 배선(1201) 및 제 2 층 배선(1401)의 타측은 상기 단위 패널(100)의 에지를 지나 쇼팅 바 배선(110a)과 접속될 수 있다.
또한, 패드부(PAD)의 외측에서도 상기 제 2 층 배선(1401)을 형성하는 단계에, 쇼팅 바 배선(110a)과 중첩하는 제 2 더미 패턴(141)을 더 형성할 수 있다.
상기 제 2 층 배선(1401), 제 1, 2 더미 패턴(140, 141) 등을 형성하는 단계는, 제 2 층 배선 형성 물질을 증착하고 그 상부에 감광막 도포하는 단계와, 마스크를 이용하여, 단위 패널 영역별로 상기 감광막에 순차적으로 노광 공정을 진행하는 단계와, 상기 감광막을 현상하여 상기 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 통해 노출된 제 2 층 배선 형성 물질을 제거하여, 제 2 층 배선, 제 1 접속 패턴, 제 1 더미 패턴 및 제 2 더미 패턴을 형성하는 단계를 포함할 수 있다. 이의 구체적인 공정은 도 9f의 설명을 참조한다. 본 발명의 표시 장치의 제조 방법에서는 두꺼운 두께의 제 1 층 배선(1201)과 중첩하는 상기 제 1 중첩 패턴(1400) 및 제 1 접속 패턴(1401p)이 노광 경계부에서 인접 노광의 간섭으로 패턴이 소실되는 것을 방지하도록 상기 제 1 중첩 패턴(1400) 및 제 1 접속 패턴(1401p)의 주변부에 신호 배선이 형성되지 않는 부위에 더미 패턴(140, 141)을 더 형성하는 것을 특징으로 한다.
한편, 상술한 제 1 층 배선(1201) 및 제 2 층 배선(1401)을 포함하여 기판(101) 상에 어레이 공정을 모기판(10) 상에 완료한 후, 상기 모기판(10)을 상기 단위 패널(100) 영역 단위로 스크라이빙한다.
이어, 상기 단위 패널(100)의 영역 각각의 상기 패드부(PAD)에, 상기 패드 전극(120b)과 중첩하며, 각각 드라이브 IC를 갖고 상기 패널 영역의 에지로부터 상기 제 1 방향에서 제 1 간격(d) 이격되고, 상기 제 1 방향과 교차하는 제 2 방향에서 서로 일정 간격 이격되는 복수개의 인쇄회로필름(130: 130a, 130b)을 본딩한다.
이하, 본 발명의 표시 장치와 달리 더미 패턴을 구비하지 않는 비교예의 문제점을 살펴본다.
도 6a 및 도 6b는 비교예의 표시 장치의 제조시 제 2 층 배선의 노광 공정을 나타낸 공정 단면도이며, 도 7은 비교예의 표시 장치의 제 1, 제 2 층 배선간의 접속부 불량을 나타낸 SEM도이다.
도 6a 및 도 6b는 제 2 층 배선의 패터닝을 위한 노광 공정을 나타낸 것으로, 도 6a는 제 1 노광 샷에 따른 마스크(250) 대응을 나타낸 것이며, 도 6b는 제 2 노광 샷에 따른 마스크(250) 대응을 나타낸 것이다.
도 6a와 같이, 제 1 층 배선(114: 1201a, 1201b)이 형성된 기판(101) 상에 버퍼층(151) 및 층간 절연막(154)이 형성되어, 이어 금속 합금(304a/304b)으로 이루어진 제 2 층 배선층(304)이 형성된다.
이어, 상기 제 2 층 배선(304) 상에 감광막(305)을 형성한다. 상기 감광막(305)은 노광된 부분이 변성되어 이후 현상 공정에서 제거되고, 변성되지 않은 부위(305c)이 남아있는 파지티브 감광막을 예로 한 것이다. 상기 감광막(305)이 네거티브 감광막일 경우, 마스크의 개구부/차광부의 위치를 파지티브 감광막의 경우의 마스크와 반전시켜 동일 기능을 가질 수 있다.
여기서, 상기 감광막(305)을 살펴보면, 상대적으로 하부에 위치하는 제 1 층 배선(114)의 높은 단차로 평탄화 특성이 있는 감광막(305)의 상부면이 제 1 층 배선(114)이 있는 부분과 그렇지 않은 부분간의 차가 적다. 즉, 상대적으로 감광막(305)은 단차가 높은 제 1 층 배선(114)이 위치한 부위에서 두께가 얇고, 제 1 층 배선(114)이 위치하지 않은 부위에서 상대적으로 두께가 두껍다.
이러한 상기 감광막(305) 상에 차광부(251)와 개구부(252)를 갖는 마스크(250)이 구비된다.
도 6a와 같이, 개구부(252)를 통해 상기 감광막(305)에 제 1 노광 샷(first shot)을 하면, 개구부(252)에 상당하여 감광막(305)의 제 1 부분(305a)이 변경된다.
이어, 노광 경계부는 마스크의 위치를 이동시켜 다른 단위 패널에 상당한 영역에 도 6b와 같이, 제 2 노광 샷(second shot)을 진행한다.
이 때, 동일 마스크(250)를 이용하더라도, 다음 노광 샷을 진행시 이전 노광 샷에서 가려졌던 일부분이 노출되어 경계부 변성(305b)을 가질 수 있다.
특히, 하부에 위치한 제 1 층 배선(114)의 두께가 두꺼울 경우, 제 1 층 배선(114) 상부에 위치하는 감광막(305)의 두께가 얇아 제 2 노광 샷에서 약한 측부 광으로도 쉽게 경계부 변성(305b)을 가질 수 있다.
이 경우, 도 6b의 제 1 부분(305a), 경계부 변성(305b) 및 비변성 부분(305c)을 갖는 감광막에 현상 공정을 진행하며, 비변성 부분(305c)에 대응된 부분만 남고, 이와 같이, 패터닝된 감광막을 마스크로 이용하여 식각을 진행하면 비변성 부분(305c)에 대응된 폭으로, 제 2 층 배선(304)의 패터닝이 형성되는데, 이는 도 6a의 마스크(250)에서 의도한 패턴 폭 대비 경계부 변성(305b) 폭만큼의 패턴 소실이 발생할 수 있다.
이와 같이, 비교예의 경우, 폭의 소실뿐만 아니라 노광시의 간섭 등에 의해 단차가 높은 부위에서 단선이 발생되는 현상도 있다.
도 7은 비교예(더미패턴 미구비)에 따른 표시 장치의 제조시 제 1 접속부에서, 제 2 층 배선의 부분적인 소실을 나타낸 것으로, 이 경우, 정상적으로 링크 배선 및 패드 전극을 거쳐, 제 1, 제 2 연결 배선측으로 제 1 방향의 신호 전달이 이루어지지 않아 정전기 방지 소자의 동작이 불가능하며, 공정 중의 정전기 발생에 취약함을 알 수 있다.
도 8은 도 4의 N1~N2 사이의 저항을 정상 연결 상태와 불량 연결 상태일 때 측정한 그래프이다.
도 8과 같이, 더미 패턴을 구비한 본 발명의 표시 장치의 제조 방법에 이용한 모기판의 제 1 노드 (N1)과 제 2 노드(N2) 사이에 전압을 변화시키면, 선형적으로 전류가 증가하는 경향을 보이고 있으며, 이에 따라 제 1, 제 2 노드 (N1, N2) 사이의 저항이 대략 4Ω에 해당함을 알 수 있다. 그러나, 비교예와 같이, 더미 패턴을 구비하지 않는 경우, 단선이 발생되어 저항 측정이 불가함을 확인하였다.
즉, 본 발명의 표시 장치 및 이의 제조 방법을 적용시 단차를 갖는 부위에 중첩하여 배선들이 형성되더라도 누광에 의한 영향이 없고, 패턴이 단선되는 문제를 방지할 수 있음을 상술한 실험을 통해 확인하였다.
이하, 본 발명의 표시 장치의 제조 방법을 설명한다. 이하에서 도시된 공정 단면도는 표시 장치를 유기 발광 표시 장치로 예를 든 것이고, 이에 한하지 않고, 발광부 등의 구성을 생략하여 다른 표시 장치 장치로도 적용 가능할 것이다.
도 9a 내지 도 9i는 본 발명의 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 9a 내지 도 9i의 본 발명의 표시 장치의 제조 방법에서, 기판(101)의 영역은 크게 패드부(PAD), 발광이 이루어지는 개구부, 박막 트랜지스터 영역, 스토리지 캐패시터 영역(Cap.) 및 데이터 라인 영역(데이터 배선 영역)으로 구분된다.
도 9a와 같이, 기판(101) 상에 Mo 금속층(1201a) 및 Cu 금속층(1201b)의 이중층의 제 1 금속층을 증착한 후 이를 선택적으로 제거하여, 패드부에는 제 1 층 배선(114)의 패드 전극, 박막 트랜지스터 영역에는 광 차단층(110), 스토리지 캐패시터 영역(Cap)에는 제 1 스토리지 전극(111), 데이터 라인 영역에는 데이터 하부 전극(112)을 형성한다. 상기 Cu 금속층(1201b)의 경우에 따라 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오듐(Nd) 등으로 변경가능하다. 그런데, 본 발명의 표시 장치에서, 상기 Mo 금속층 (1201a) 및 Cu 금속층(1201b)의 합금층을 배선 및 액티브층이 형성되는 영역에 대부분 적용되어 이들은 기판의 장변, 단변의 길이 방향으로 길게 형성되기 때문에, 길게 형성되는 배선들에서 라인 딜레이를 줄이기 위해서 저저항 특성이 요구된다. 특히, 60인치 이상의 대면화된 표시 장치에서는 6000Å 이상의 두께를 가져야 영역별 휘도 차를 발생시키지 않을 정도의 저저항이 가능하며, 이 관점에서 광차단층(110)을 형성하는 제 1 금속층에는 저저항 특성이 우수하며, 배선 공정성이 우수한 Cu 금속을 포함하는 합금층이 바람직하다.
한편, 상기 제 1 금속층으로 모기판(10) 상 단위 패널(100)의 외측에 쇼팅 바 배선을 함께 형성할 수 있다.
이어, 도 9b와 같이, 기판(101) 전면에 버퍼층(151)을 증착한다.
이어, 도 9c와 같이, 상기 광 차단층(110) 상부에 Zn, Cd, Ga, In, Sn, Hf, Zr 중 선택된 적어도 하나 이상의 금속을 포함하는 산화물 반도체, 폴리 실리콘, 비정질 실리콘 등의 반도체 물질층을 증착한 후 이를 선택적으로 제거하여, 소정 부위 및 제 1 스토리지 전극(111)의 상부의 소정 부위에 각각 제 1 액티브층(152a, 152b) 및 제 2 액티브층(152c)을 형성한다.
이어, 도 9d와 같이, 상기 제 1 액티브층(152a, 152b) 및 제 2 액티브층(152c)이 형성된 버퍼층(151) 상에 게이트 절연막(153)을 형성하고, 이어, Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 이중층(1301a, 1301b)의 제 2 금속층을 형성하고, 이를 선택적으로 제거하여 상기 제 1 액티브층(152a, 152b)의 소정 부분 상에 게이트 절연막(153)과 게이트 전극(115) 및 제 1 접속 스토리지 전극(116)을 남긴다. 도시된 예에서 하나의 서브 화소 내에 구동 박막 트랜지스터 하나만을 나타내었으나, 구동 박막 트랜지스터와 연결되어 동일 공정에서 스위칭 박막 트랜지스터를 더 구비할 수도 있다.
그리고, 상기 게이트 절연막(153)과 게이트 전극(115) 및 제 1 접속 스토리지 전극(116)은 동일 마스크를 이용하되 서로의 식각률을 달리하여 그 폭을 달리할 수 있다. 게이트 절연막(153)은 제 1 액티브층(152a, 152b)의 채널 영역을 보호하므로, 상대적으로 게이트 전극(115) 및 제 1 접속 스토리지 전극(116)보다 넓은 폭으로 형성되는 것이 바람직하다. 그리고, 상기 게이트 전극(115) 및 제 1 접속 스토리지 전극(116)으로부터 노출된 제 1 액티브층(152a, 152b) 및 제 2 액티브층(152c)의 부위는 도체화 영역이다.
한편, 동일 공정에서 상기 게이트 전극(115)과 동일층이며 상기 게이트 전극(115)과 연결되는 게이트 라인(도 2의 GL 참조)을 형성할 수 있다.
이어, 도 9e와 같이, 기판 전면에 층간 절연막(154)을 증착하고 이를 선택적으로 제거하여 상기 제 1 액티브층(152a, 152b) 및 제 1 접속 스토리지 전극(116)과 데이터 하부 전극(112)의 상부 일부를 노출하도록 접속 홀을 형성한다.
이어, 도 9f와 같이, 상기 층간 절연막(154) 전면에 제 1 금속층과 동일 또는 유사한 도전율을 갖는 금속을 포함한 이중층(1401a, 1401b)의 제 3 금속층을 증착하고, 이어 감광막(미도시)을 도포한다. 상기 감광막을 개구부(252)와 차광부(551)를 갖는 마스크(550)을 준비하여, 개구부(552)에 대응하여 광을 받는 부분을 제거하여 감광막 패턴(미도시)을 형성한 후, 상기 감광막 패턴이 노출된 부위의 제 3 금속층(1401a, 1401b)을 제거하여, 패드부에 제 1 더미 패턴(140)과 상기 제 1 층 배선(114)과 중첩하는 제 1 중첩 패턴(1400)을 형성하고, 접속 홀을 통해 상기 제 1 액티브층(152a)의 양단과 접속되는 소스 전극(118) 및 드레인 전극(119)을 형성하고, 상기 제 1 접속 스토리지 전극(116)과 접속되는 제 2 스토리지 전극(120) 및 상기 데이터 하부 전극(112)과 중첩하여 접속되는 데이터 상부 전극(117)을 형성한다.
이어, 감광막 패턴을 스트립하여 제거한다.
여기서, 상기 제 1 더미 패턴(140)과 더불어, 앞서 도 2 내지 도 5에서 설명한 스크라이빙 라인(CL) 외측에도 제 2 더미 패턴(141)을 더 구비하여 스크라이빙 라인 안팎의 누광에 의해 배선 패턴이 소실되는 점을 방지할 수 있다.
상기 제 1 더미 패턴, 제 2 더미 패턴(140, 141)은 하부에 광차단층(110)과 동일층에 위치한 제 1 층 배선(114)와 중첩하는 형상을 가지며, 더미 패턴 형성 위치에서 2번째 금속층이 되기 때문에 제 2 층 배선이라고도 한다.
데이터 라인(DL) 및 전원 전압 라인(VDDL)은 이러한 제 3 금속층(제 2 층 배선)의 상술한 패터닝 과정에서 형성될 수도 있고, 혹은 앞서 설명한 제 1 금속층(1201a, 1201b)의 패터닝 공정에서 함께 형성할 수도 있다.
이어, 도 9g와 같이, 전면 보호막(155)을 형성한 후, 상기 개구부에 대응하여 컬러 필터층(160)을 형성한다.
이어, 상기 소스 전극(118)의 일부 및 패드부(PAD)를 노출하는 형상으로 오버코트층(121)을 형성한다.
이어, 도 9h와 같이, 투명 금속층을 증착하고 이를 선택적으로 제거하여 상기 소스 전극(118)과 접속되며, 박막 트랜지스터 영역(TFT)과 개구부 및 스토리지 캐패시터 영역에 걸쳐 제 1 전극(162)을 형성한다.
이어, 도 9i와 같이, 개구부 및 패드부(PAD)를 제외한 영역을 덮어 발광 영역을 정의하는 뱅크(163)를 형성한다.
이어 도시되지 않았지만, 표시 장치가 유기 발광 표시 장치로 이용시 상기 도 9i의 구성에 발광층을 포함한 유기 스택(미도시) 및 제 2 전극(미도시)을 증착한다. 상기 제1 전극(162), 유기 스택 및 제 2 전극을 포함하여 유기 발광 다이오드라 하며, 유기 발광 다이오드는 각 서브 화소에 구동 박막 트랜지스터와 연결되어 해당 서브 화소의 발광이 구현된다. 상기 유기 스택은 발광층을 사이에 두고 정공 관련층과 전자 관련층을 포함할 수 있으며, 정공 관련층으로는 정공 주입층, 정공 수송층 및 전자 블록킹층 등이 있으며, 전자 관련층으로는 정공 블록킹층, 전자 수송층 및 전자 주입층 등이 있다.
한편, 단위 패널(100)은 모기판(10) 상에 어레이 공정이 완료되며, 상술한 바와 같이, 스크라이빙 공정을 거쳐 개별로 분리되며, 각 단위 패널(100)의 패드부의 패드 전극(도 3의 120b 참조)과 인쇄회로필름(COF: Chip On Film)의 본딩 공정을 진행한다.
상술한 방식으로 제조된 본 발명의 표시 장치는 배선의 저저항을 위해 제 1 층 배선의 두께를 두껍게 하는 경우에도, 이층 배선 접속 구조가 나타나는 동박 필름(인쇄회로필름) 형성부 주변에서 하부 배선과 상부 배선이 중첩하는 이층 배선 구조에 인접하여 더미 패턴을 더 추가하여 상기 더미 패턴이 단차가 높은 이층 배선 접속 구조의 측부로 전달되는 노광량을 줄여 이층 배선 구조에서 높은 단차 혹은 노광 경계부에서 누광량에 의해 야기되는 패턴 끊김을 방지할 수 있다.
그리고, 상술한 구조를 통해 본 발명의 표시 장치는 동박필름 주변부의 신호 배선의 형성을 안정하게 하여 각 신호 배선이 단락이나 오픈없이 안정하게 형성될 수 있으며, 이로 인해 외곽 영역의 배선 및 패턴 소실로 인한 라인성 결함(line defect)의 시인을 방지할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10: 모기판 100: 단위 패널
101: 기판 110: 광차단층
111: 제 1 스토리지 전극 112: 데이터 하부 전극
114: 제 1 층 배선 115: 게이트 전극
116: 제 1 스토리지 접속 전극 117: 데이터 상부 전극
118: 소스 전극 119: 드레인 전극
120: 제 2 스토리지 전극 110a: 쇼팅 바 배선
120a: 링크 배선 120b: 패드 전극
120c: 제 1 연결 배선 120d: 제 2 연결 배선
130, 130a, 130b: 인쇄회로필름 140: 제 1 더미 패턴
141: 제 2 더미 패턴 151: 버퍼층
154: 층간 절연막 155: 보호막
160: 컬러필터층 161: 오버코트층
162: 제 1 전극 163: 뱅크

Claims (20)

  1. 액티브 영역과 그 외주에 비액티브 영역을 가지며, 상기 비액티브 영역의 일변에 패드부를 갖는 기판;
    상기 패드부에, 각각 드라이브 IC를 갖고 상기 기판의 에지로부터 제 1 방향에서 제 1 간격 이격되고, 상기 제 1 방향과 교차하는 제 2 방향에서 서로 일정 간격 이격되는 복수개의 인쇄회로필름;
    상기 인쇄회로필름과 상기 기판의 에지 사이의 영역에, 상기 제 1 간격 내에 상기 제 1 방향을 따라 배열되며, 상기 제 2 방향에서 서로 이격하여 배치된 제 1 층 배선 및 제 2 층 배선; 및
    상기 제 1 간격 내에서 서로 인접한 인쇄회로필름 사이의 영역에, 상기 제 2 층 배선과 동일층에, 섬상으로 구비된 복수개의 더미 패턴을 포함한 표시 장치.
  2. 제 1항에 있어서,
    상기 더미 패턴은 상기 인쇄회로필름과 비중첩하며, 상기 인쇄회로필름보다 상기 기판의 에지에 인접하거나 상기 기판의 에지에 닿는 표시 장치.
  3. 제 1항에 있어서,
    상기 패드부 내 상기 제 2 층 배선과 동일층에, 상기 제 1 층 배선과 부분적으로 중첩한 제 1 중첩 패턴을 더 갖는 표시 장치.
  4. 제 1항에 있어서,
    상기 패드부 내 상기 제 2 층 배선과 동일층에, 상기 제 1 층 배선과 부분적으로 중첩하며 접속된 제 1 접속 패턴을 더 갖는 표시 장치.
  5. 제 1항에 있어서,
    상기 제 1 층 배선과 상기 제 2 층 배선 사이에 절연막이 더 구비된 표시 장치.
  6. 제 5항에 있어서,
    상기 제 1 층 배선은 상기 절연막 하측에 구비되며, 상기 더미 패턴은 상기 절연막 상에 구비된 표시 장치.
  7. 제 1항에 있어서,
    상기 제 1 층 배선은 Cu 를 포함하며, 두께는 6000Å 이상인 표시 장치.
  8. 제 1항에 있어서,
    상기 액티브 영역에는 서로 교차하는 복수개의 게이트 라인 및 데이터 라인을 포함하며,
    상기 제 1 층 배선 및 제 2 층 배선은 상기 데이터 라인들과 각각 전기적으로 연결된 표시 장치.
  9. 제 3항에 있어서,
    상기 더미 패턴은 상기 제 1 중첩 패턴보다 낮은 단차에 위치한 표시 장치.
  10. 제 3항에 있어서,
    상기 더미 패턴은 상기 제 1 중첩 패턴보다 큰 면적을 갖는 표시 장치.
  11. 모기판 상에, 서로 이격된 각각 액티브 영역과 그 외주에 비액티브 영역을 가지며, 상기 비액티브 영역의 일변에 패드부를 갖는 단위 패널 영역을 정의하는 단계;
    상기 패드부에서, 상기 단위 패널 영역의 에지를 교차하는 제 1 방향으로, 제 1 층 배선을 형성하는 단계; 및
    상기 단위 패널 영역의 에지를 따르는 제 2 방향에서 상기 제 1 층 배선과 이격하며, 상기 제 1 방향으로 제 2 층 배선을 형성하고, 동일층에 상기 제 1 층 배선과 부분적으로 중첩한 제 1 접속 패턴을 형성하며, 상기 제 1 층 배선 및 상기 제 2 층 배선과 비중첩하며, 상기 단위 패널 영역의 에지 주변부에 복수개의 제 1 더미 패턴을 형성하는 단계를 포함한 표시 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 제 1 접속 패턴 형성시 상기 패드부 내 상기 제 2 층 배선과 동일층에, 상기 제 1 층 배선과 부분적으로 중첩한 제 1 중첩 패턴을 더 형성하는 표시 장치의 제조 방법.
  13. 제 11항에 있어서,
    상기 제 1 접속 패턴은 상기 패드부에 인접하며, 상기 단위 패널 영역 외부에 위치하는 표시 장치의 제조 방법.
  14. 제 11항에 있어서,
    상기 제 1 층 배선을 형성하는 단계와, 상기 제 2 층 배선을 형성하는 단계 사이에, 단위 패널의 액티브 영역에 상기 제 1 방향과 교차하는 제 2 방향의 게이트 라인을 복수개 형성하는 단계를 더 포함한 표시 장치의 제조 방법.
  15. 제 11항에 있어서,
    상기 제 1 층 배선 또는 상기 제 2 층 배선을 형성하는 단계에,
    상기 액티브 영역에 상기 제 1 방향의 데이터 라인을 복수개 더 형성하는 표시 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 제 1 층 배선을 형성하는 단계에, 상기 패드부에 인접한 단위 패널 영역 사이의 영역에 쇼팅 바 배선을 더 형성하는 표시 장치의 제조 방법.
  17. 제 16항에 있어서,
    상기 제 1 층 배선 및 제 2 층 배선의 일측은 각각 모기판에서 패드 전극 및 링크 배선을 통해 상기 데이터 라인과 연결되며,
    상기 제 1 층 배선 및 제 2 층 배선의 타측은 상기 단위 패널 영역의 에지를 지나 쇼팅 바 배선과 접속되는 표시 장치의 제조 방법.
  18. 제 16항에 있어서,
    상기 제 2 층 배선을 형성하는 단계에, 상기 쇼팅 바 배선과 중첩하는 제 2 더미 패턴을 더 형성하는 표시 장치의 제조 방법.
  19. 제 17항에 있어서,
    상기 모기판을 상기 단위 패널 영역 단위로 스크라이빙하는 단계; 및
    상기 단위 패널 영역 각각의 상기 패드부에, 상기 패드 전극과 중첩하며, 각각 드라이브 IC를 갖고 상기 패널 영역의 에지로부터 상기 제 1 방향에서 제 1 간격 이격되고, 상기 제 1 방향과 교차하는 제 2 방향에서 서로 일정 간격 이격되는 복수개의 인쇄회로필름을 본딩하는 단계를 더 포함한 표시 장치의 제조 방법.
  20. 제 18항에 있어서,
    상기 제 2 층 배선을 형성하는 단계는,
    제 2 층 배선 형성 물질을 증착하고 그 상부에 감광막 도포하는 단계;
    마스크를 이용하여, 단위 패널 영역별로 상기 감광막에 순차적으로 노광 공정을 진행하는 단계;
    상기 감광막을 현상하여 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 통해 노출된 상기 제 2 층 배선 형성 물질을 제거하여, 상기 제 2 층 배선, 상기 제 1 접속 패턴, 상기 제 1 더미 패턴 및 상기 제 2 더미 패턴을 형성하는 단계를 포함한 표시 장치의 제조 방법.
KR1020180113232A 2018-09-20 2018-09-20 표시 장치 및 이의 제조 방법 Active KR102713436B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180113232A KR102713436B1 (ko) 2018-09-20 2018-09-20 표시 장치 및 이의 제조 방법
US16/560,208 US11069721B2 (en) 2018-09-20 2019-09-04 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180113232A KR102713436B1 (ko) 2018-09-20 2018-09-20 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200033662A KR20200033662A (ko) 2020-03-30
KR102713436B1 true KR102713436B1 (ko) 2024-10-04

Family

ID=69883658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180113232A Active KR102713436B1 (ko) 2018-09-20 2018-09-20 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US11069721B2 (ko)
KR (1) KR102713436B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619815B (zh) * 2019-09-26 2021-09-03 京东方科技集团股份有限公司 显示面板及显示装置
KR20210113499A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 장치
CN111883569B (zh) * 2020-08-04 2023-05-26 京东方科技集团股份有限公司 显示面板和显示装置
KR20220026651A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 필름 패키지 및 필름 패키지를 포함하는 표시 장치
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
TWI746349B (zh) 2021-01-11 2021-11-11 頎邦科技股份有限公司 軟性電路板
KR20230123569A (ko) 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101774585B1 (ko) * 2011-02-22 2017-09-04 엘지디스플레이 주식회사 표시장치
KR101985921B1 (ko) * 2012-06-13 2019-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102059321B1 (ko) * 2013-06-14 2019-12-26 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR102200973B1 (ko) * 2014-09-23 2021-01-11 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치용 모기판
KR102557140B1 (ko) * 2016-06-16 2023-07-20 삼성디스플레이 주식회사 표시장치
KR102627651B1 (ko) * 2016-11-24 2024-01-22 엘지디스플레이 주식회사 액정표시패널

Also Published As

Publication number Publication date
US20200098795A1 (en) 2020-03-26
US11069721B2 (en) 2021-07-20
KR20200033662A (ko) 2020-03-30

Similar Documents

Publication Publication Date Title
KR102713436B1 (ko) 표시 장치 및 이의 제조 방법
US11925066B2 (en) Display device
KR101346921B1 (ko) 평판 표시 장치 및 그 제조방법
US7113246B2 (en) Image display having internal wiring with multi-layer structure and manufacturing method thereof having particular wiring connection
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
CN112820759B (zh) 透明显示面板及包括其的透明显示装置
CN102473368B (zh) 有源矩阵基板和有源矩阵型显示装置
US20100173433A1 (en) Liquid crystal display panel and method of manufacturing the same
JPH0519298A (ja) フラツトパネルバツクプレーンおよびその製造方法
KR20210058399A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US6646694B2 (en) Method of repairing LCD data lines
KR20210057993A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP4109864B2 (ja) マトリクスアレイ基板及びその製造方法
KR20160008680A (ko) 유기발광 표시장치 및 이를 제조하는 방법
US20210193697A1 (en) Display device and manufacturing method thereof
KR102801915B1 (ko) 표시 장치
US12154894B2 (en) Display device with divided capacitors
KR102723501B1 (ko) 표시 장치 및 그 제조 방법
KR20190076683A (ko) 표시 장치
KR20240118988A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20070070398A (ko) 평판 표시 장치 및 이의 제조 방법
CN116367609A (zh) 显示装置及其制造方法
KR100878276B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20160092079A (ko) 어레이 기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180920

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210914

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180920

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231108

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240701

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration