[go: up one dir, main page]

KR102712906B1 - 비대칭 과도 전압 억제기 장치 및 형성 방법 - Google Patents

비대칭 과도 전압 억제기 장치 및 형성 방법 Download PDF

Info

Publication number
KR102712906B1
KR102712906B1 KR1020180142991A KR20180142991A KR102712906B1 KR 102712906 B1 KR102712906 B1 KR 102712906B1 KR 1020180142991 A KR1020180142991 A KR 1020180142991A KR 20180142991 A KR20180142991 A KR 20180142991A KR 102712906 B1 KR102712906 B1 KR 102712906B1
Authority
KR
South Korea
Prior art keywords
epitaxial
diode
substrate
epitaxial portion
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180142991A
Other languages
English (en)
Other versions
KR20190058334A (ko
Inventor
제임스 앨런 피터스
Original Assignee
리텔퓨즈 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리텔퓨즈 인코퍼레이티드 filed Critical 리텔퓨즈 인코퍼레이티드
Publication of KR20190058334A publication Critical patent/KR20190058334A/ko
Application granted granted Critical
Publication of KR102712906B1 publication Critical patent/KR102712906B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H01L27/0255—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H01L29/66106—
    • H01L29/861—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/024—Manufacture or treatment of breakdown diodes of Avalanche diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Details Of Television Scanning (AREA)
  • Dc-Dc Converters (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

과도 전압 억제기 (TVS : transient voltage suppression) 장치(device)는 기판 내에 형성된 기판 베이스(substrate base)를 포함할 수 있으며, 상기 기판 베이스는 제1 전도성 타입(first conductivity type)의 반도체(semiconductor)를 포함한다. 상기 TVS 장치는 제 1 두께(first thickness)를 포함하고, 기판의 제1 사이드(first side) 상의, 상기 기판 베이스 상에 배치되는 에피택셜 층(epitaxial layer)을 더 포함할 수 있다. 상기 에피텍셜 층은, 제1 에피택셜 부분(first epitaxial portion) - 상기 제1 에피택셜 부분은 상기 제1 두께를 포함하고, 제2 전도성 타입(second conductivity type)의 반도체로 형성됨 - ; 및 제2 에피택셜 부분(second epitaxial portion) - 상기 제2 에피택셜 부분은 상부 영역(upper region)을 포함하고, 상기 상부 영역은 상기 제2 전도성 타입으로 형성되고, 상기 제1 두께보다 작은 제2 두께(second thickness)를 가짐 - 를 포함할 수 있다. 상기 제2 에피택셜 영역(second epitaxial region) 내 상기 에피택셜 층의 하부(lower portion)에 매립 확산 영역(buried diffusion region)이 배치될 수 있으며, 상기 매립 확산 영역은 상기 제1 전도성 타입의 반도체로 형성되고, 상기 제1 부분(first portion)은 상기 제2 에피택셜 영역의 상기 상부 영역으로부터 전기적으로(electrically) 절연된다(isolated).

Description

비대칭 과도 전압 억제기 장치 및 형성 방법{ASYMMETRIC TRANSIENT VOLTAGE SUPPRESSOR DEVICE AND METHODS FOR FORMATION}
회로 보호 장치들의 분야와 연관된 실시예는 퓨즈 장치들(fuse devices)을 포함한다.
과도 전압 억제기 장치(TVS, transient voltage suppressor)와 같은 반도체 장치들은 단일방향 장치들 또는 양방향 장치들로서 제조(fabricated)될 수 있다. 양방향 장치들의 경우, 제2 장치가 반도체 다이(die)의 제2 측 상에 제조되는 동안, 제1 장치는 반도체 다이(die)(칩(chip))의 일측 상에 제조될 수 있다. 양방향 장치들은 상기 제1 장치 및 상기 제2 장치가 동일한 것인 대칭 장치들을 포함할 수 있을 뿐만 아니라, 상기 제1 장치 및 상기 제2 장치의 성질들(properties)이 다른 비대칭 장치들을 포함할 수 있다.
이러한 양방향 장치들은 반도체 다이의 다른 측면들 상에서 다른 장치들의 전기적 속성들을 독립적으로 설계하는 것에 있어서 약간의 유연성을 제공하는 반면, 이러한 장치들의 패키징은 상대적으로 복잡할 수 있다.
이들 또는 다른 고려들에 관해, 본 개시가 제공된다.
예시적인 실시예들은 개선된 TVS 장치들 및 TVS 장치들을 형성하기 위한 기법들에 관한 것이다.
일 실시예에서, 과도 전압 억제(TVS, transient voltage suppression) 장치는 기판에 형성된 기판 베이스 - 상기 기판 베이스는 제1 도전형의 반도체를 포함함-; 및 상기 기판의 제1 측 상에 상기 기판 베이스 상에 배치되고 제1 두께를 포함하는 에피택셜 레이어를 포함할 수 있다. 에피택셜 레이어는 제1 에피택셜 부분; - 상기 제1 에피택셜 부분은 상기 제1 두께를 포함하고 제2 도전형의 반도체로 형성됨- 및 제2 에피택셜 부분 - 상기 제2 에피택셜 부분은 상부 영역을 포함하고 상기 제1 두께보다 작은 제2 두께를 가지며 상기 상부 영역은 상기 제2 도전형으로 형성됨-을 포함할 수 있다. 매립 확산 영역은 상기 제2 에피택셜 영역에서 상기 에피택셜 레이어의 하부에 배치될 수 있고, 상기 매립 확산 영역은 상기 제1 도전형의 반도체로 형성되며, 상기 제1 부분은 상기 제2 부분의 상기 상부 영역으로부터 전기적으로 분리된다.
추가 실시예에서, 과도 전압 억제 장치 조립체는 TVS 장치를 포함하고, 상기 TVS 장치는 기판에 형성된 기판 베이스를 포함한다. 기판 베이스는 제1 도전형의 반도체; 상기 기판의 제1 측 상에 상기 기판 베이스 상에 배치되고 제1 두께를 포함하는 에피택셜 레이어를 포함할 수 있다. 상기 에피택셜 레이어는 제1 에피택셜 부분; -상기 제1 에피택셜 부분은 제2 도전형의 반도체로 형성되고 상기 제1 두께를 포함함- 및 제2 에피택셜 부분-상기 제2 에피택셜 부분은 상부 영역을 포함하고 상기 제1 두께보다 작은 제2 두께를 가지며 상기 상부 영역은 상기 제2 도전형으로 형성됨-을 포함하고, 매립 확산 영역은 상기 제2 에피택셜 부분에서 상기 에피택셜 레이어의 하부 영역(lower region)에 배치되며, 상기 매립 확산 영역은 상기 제1 도전형의 반도체로 형성된다. 상기 TVS 장치 조립체는 리드프레임을 더 포함할 수 있고, 상기 리드프레임은 상기 기판의 상기 제1 측 상에 상기 TVS 장치와 결합된다.
추가 실시예에서, 방법은 제1 도전형의 베이스 레이어를 가지는 기판을 제공하는 단계; 및 상기 베이스 레이어 상에 제2 도전형의 에피택셜 레이어를 형성하는 단계를 포함하고, 상기 에피택셜 레이어는 상기 기판의 제1 측 상에 배치되고 제1 두께를 가진다. 상기 방법은 상기 에피택셜 레이어 내에서 제1 에피택셜 부분 및 제2 에피택셜 부분을 형성하는 단계를 더 포함하고, 상기 제1 에피택셜 부분은 상기 제2 에피택셜 부분으로부터 전기적으로 분리된다. 상기 방법은 상기 제2 에피택셜 부분에 매립 확산 영역을 형성하는 단계를 포함할 수 있고, 상기 매립 확산 영역은 적어도 상기 에피택셜 레이어 및 상기 기판 베이스 간의 인터페이스까지 확장하며, 상기 매립 확산 영역은 상기 제1 도전형을 포함하고, 상기 매립 확산 영역은 상기 제2 에피택셜 부분의 상부 영역을 정의하며, 상기 상부 영역은 상기 제2 도전형을 포함하고 상기 제1 두께보다 작은 제2 두께를 가진다.
도 1은 개시(disclosure)의 실시예에 따른 TVS 장치를 도시한다.
도 2는 개시의 다른 실시예들에 따른 TVS 장치 조립체를 도시한다.
도 3은 개시의 실시예들에 따른 예시적인 프로세스 흐름을 설명한다.
이하, 예시적인 실시예들이 나타난 첨부 도면을 참조하여 본 실시예들이 보다 상세히 설명된다. 실시예들은 여기 제시된 실시예들로 제한 해석되지 않는다. 오히려, 이 실시예들은 이 개시가 철저하고 완전해지도록 제공되며, 그 범위를 통상의 기술자에게 충분히 전달할 것이다. 도면들에서 동일한 번호는 동일한 요소들을 전반적으로 지칭한다.
다음의 상세한 설명 및/또는 청구 범위들에서, "상에(on)", "위에 놓인(overlying)", "상에 배치된(disposed on)" 및 "위에(over)"의 용어들이 다음의 상세한 설명 및 청구 범위들에서 사용될 수 있다. "상에", "위에 놓인", "상에 배치된", 및 "위에"는 둘 이상의 요소들이 서로 직접 물리적으로 접촉한 것을 나타내는 데 사용될 수 있다. 또한, "상에", "위에 놓인", "상에 배치된", 및 "위에"의 용어는 둘 이상의 요소들이 서로 직접적으로 접촉하지 않음을 의미할 수도 있다. 예를 들어, "위에"는 한 요소가 서로 접촉하지 않으면서 다른 요소 위에 있는 것을 나타낼 수 있고, 두 요소들 사이에 또 다른 요소 또는 요소들을 가질 수 있다.
다양한 실시예들에서 새로운 장치 구조들 및 기법들이 양방향 TVS 장치를 형성하기 위해 제공된다.
도 1은 본 개시의 실시예에 따른 TVS 장치(100)를 도시한다. TVS 장치(100)는 기판(substrate)(101) 내에 형성된 기판 베이스(substrate base)(102)를 포함할 수 있다. 기판 베이스(102)는 P-형 반도체(P-type semiconductor)와 같은 제1 도전형(first conductivity type)의 반도체로 형성될 수 있다. TVS 장치(100)는, 도시된 바와 같이 기판(101)의 제1 측(도 1에서 상면(top side)) 상에, 기판 베이스(102) 상에 배치되는, 에피택셜 레이어(104)를 더 포함할 수 있다. 에피택셜 레이어(104)는 제2 도전형의 반도체로 형성될 수 있다. 예를 들어, 기판 베이스(102)가 P-형 실리콘인 경우, 에피택셜 레이어는 N-형 실리콘일 수 있다. 예를 들어, 기판 베이스(102)가 N-형 실리콘인 경우, 에피택셜 레이어는 P-형 실리콘일 수 있다. 이와 같이, P/N 정션(junction)은 기판 베이스(102) 및 에피택셜 레이어(104) 사이의 인터페이스(124)에서 형성될 수 있다. 에피택셜 레이어(104)는 제1 에피택셜 부분(106) 및 제2 에피택셜 부분(108)을 더 포함할 수 있다. 도시된 바와 같이, 제1 에피택셜 부분(106) 및 제2 에피택셜 부분(108)은 기판(101)의 제1 측 상에 배치된다. 제1 에피택셜 부분(106)은, 분리 구조(110)에 의해(by virtue of), 제1 에피택셜 부분(108)으로부터 전기적으로 분리된다. 도시된 바와 같이 분리 구조(110)는 기판(101)의 제1 측의 표면으로부터 기판 베이스(102)로 연장한다. 기판 구조(110)는, 트렌치 절연체(trench insulator)를 이용하는 것과 같이, 알려진 방식으로 형성될 수 있다.
이와 같이, 제1 에피택셜 부분(106)은 기판 베이스(102)와 결합하여(in conjunction with) 제1 다이오드(118)를 형성한다. 이와 같이, 제2 에피택셜 부분(108)은 기판 베이스(102)와 결합하여 제2 다이오드(120)를 형성한다. 본 개시의 다양한 실시예들에 따르면, 제1 다이오드(118)는 항복 전압(breakdown voltage) 또는 전력 용량 및 항복 전압의 조합에서 제2 다이오드(120)와 다르다. 예를 들어, 아래 상세와 같이, 제1 에피택셜 부분(106)에 비해 상대적으로 작은 두께를 가지는 에피택셜 레이어(104)의 제2 에피택셜 부분(108)의 상부 영역(upper region)(132)에 의해, 제2 에피택셜 부분(108)의 항복 전압은 제1 에피택셜 부분(106)의 항복 전압에 비해 낮을 수 있다. 예를 들어, 제1 에피택셜 부분(106)의 주어진 제1 레이어 두께에 대해 상부 영역(132)의 두께가 상기 주어진 제1 레이어 두께보다 작을 수 있는 것과 달리, 제1 에피택셜 부분(106)의 제1 레이어 두께는 일부 실시예들에서 20 μm 및 80 μm 사이일 수 있다.
도 1에서 더 도시되는 바와 같이, 기판(101) 내에 형성된, 제1 다이오드(118) 및 제2 다이오드(120)는 양극 대 양극 구성(anode-to-anode configuration)에서 전기적 직렬로 배열된다. 제1 다이오드(118) 및 제2 다이오드(120)의 각 음극들은, 기판(101)의 제1 측 상에 개별적으로 형성된 접점(contact)(114) 및 접점(116)을 통해, 전기적으로 접촉될 수 있다. 이와 같이, TVS 장치(100)는 비대칭 한쪽면 양방향 장치(asymmetric single sided bi-directional device)를 형성할 수 있고, 두 다이오드들은 기판(101)의 같은 측면 상에 형성된다.
제1 다이오드(118) 및 제2 다이오드(120) 간의 전압 비대칭 정도는 제2 에피택셜 부분(108)의 제2 레이어 두께에 비교하여 제1 에피택셜 부분(106)의 제1 레이어 두께의 상대적 두께를 조정함으로써 조정(arrange)될 수 있다. 예를 들어, 다양한 실시예들에서, 제1 전도성의 도펀트(dopant)의 도펀트 레벨(dopant level)이, 제1 에피택셜 부분(106) 및 제2 에피택셜 부분(108)에서와 같이, X-Y 평면 내에서 다른 영역들의 에피택셜 레이어(104)에서 동일하도록, 에피택셜 레이어(104)는 초기에 기판 베이스(102) 상에 블랭킷 레이어(blanket layer)로서 형성된다. 제1 에피택셜 부분(106)은 변경되지 않고 유지되는 반면, 단일 두께를 가지는 에피택셜 레이어(104)의 초기 형성 후에, 에피택셜 레이어(104)의 제2 에피택셜 부분(108)은 제1 도전형 제2 에피택셜 부분(108)의 도펀트를 가지는 에피택셜 레이어(104)의 부분의 두께를 감소시키는 방식으로 선택적으로 처리될(treated) 수 있다. 특히, 매립 확산 영역(112)은 기판 베이스(102) 및 에피택셜 레이어(104) 사이의 영역에 형성될 수 있다.
다양한 실시예들에서, 매립 확산 영역(112)는 다른 프로세스들로 형성될 수 있다. 일 예를 들어, 매립 확산 영역(112)은 적절한 이온 에너지 및 이온 선량(ion dose)에서 이온 주입(ion implantation)에 의해 형성될 수 있다. 매립 확산 영역(112)의 존재는, 제1 도전형을 가지는 제1 에피택셜 부분(106)의 두께에 비해, 효과적으로 제1 도전형의 제2 에피택셜 부분(108)의 부분의 두께를 감소시킨다. 에피택셜 레이어(104)가 n-도핑(n-doped)인 경우, P-형 도펀트 영역(p-type dopant region) (매립 확산 영역(112)을 제2 에피택셜 영역(108)에서 에피택셜 레이어(104)의 하부(lower portion)에 배치함으로써, N-형 도전성을 가지는 에피택셜 레이어(104)의 두께가 감소된다. 특히, P/N 접합의 위치는 에피택셜 레이어(104)(제1 에피택셜 부분(106) 참조) 및 기판 베이스(102)의 인터페이스(124)로부터, 인터페이스(126)로 도시된, 매립 확산 영역(112) 및 에피택셜 레이어(104) 사이의 인터페이스로 이동된다(shifted). 달리 말하면, 도 1에 도시된 제2 에피택셜 부분(108)은 제2 도전형으로 형성된 상부 영역(132), 및 매립 확산 영역(112)의 형성에 의해 제1 도전형으로 형성된 하부 영역(134)를 포함한다.
특히, 매립 확산 영역(112)은 p-도펀트 농도(p-dopant concentration)를 가지는 p-도펀트를 포함할 수 있고, 에피택셜 레이어(104)는 n-도펀트 농도를 가지는 n-도펀트를 포함하며, p-도펀트 농도는 n-도펀트 농도보다 크다. 달리 말해, 카운터 도핑된 영역이 에피택셜 레이어(104)의 기존 n-도펀트 농도를 초과하는 도펀트 농도에 의해 p형 전도성을 나타내는 경우, 매립 확산 영역(112)은 에피택셜 레이어(104) 내에서 카운터 도핑된 영역일 수 있다.
물론, 기판 베이스(102)에 중첩되는 규모(extent)에 대해(to the extent of overlapping the substrate base 102), 매립 확산 영역(112)은 국부적으로 기판 베이스(102)의 p-농도를 증가시킬 수 있다. 다양한 실시예들에서, 매립 확산 영역(112)은 기판 베이스(102)보다 더 많이(more heavily) 도핑될 수 있다. 달리 말해, 매립 확산 영역(112)은 제1 도펀트 농도 레벨을 포함할 수 있고, 기판 베이스(102)는 제1 도펀트 농도 레벨보다 작은 제2 도펀트 농도 레벨을 포함할 수 있다.
일부 예시들에서, 본 개시의 다른 실시예들에 따르면 제1 다이오드(118)는 제2 다이오드(120)의 항복 전압보다 실질적으로 더 큰 항복 전압을 나타낼 수 있다. 예를 들어, 제1 다이오드는 300V 이상의 항복 전압을 나타낼 수 있고, 제2 다이오드(120)는 100V 이하의 항복 전압을 나타낼 수 있다. 제1 다이오드(118) 및 제2 다이오드(120)에 대한 절대 항복 전압 뿐만 아니라, 항복 전압 비대칭 정도(제1 다이오드(118) 및 제2 다이오드(120) 간의 항복 전압 차이)는 에피택셜 레이어(104)의 두께, 에피택셜 레이어(104)의 도펀트 농도, 매립 확산 영역(112)에서의 도펀트 농도, 및 다른 인자들(factors)을 조정하는 것에 의해 조정될 수 있다. 예를 들어, 제1 다이오드(118)가 60 μm의 제1 레이어 두께 및 600V의 항복 전압으로 형성되면, 제2 다이오드(120)는 600V보다 훨씬 작은 항복 전압을 내기(yield) 위해 30 μm에서 제2 에피택셜 부분(108)에 매립 확산 영역(112)을 형성함으로써 상부 영역(132)의 두께를 설정하는 것에 의해 형성될 수 있다.
추가 실시예들에서, 제1 다이오드(118) 및 제2 다이오드(120)의 전력 용량은 서로 다르게 설정될 수 있다. 전력 용량은 기판(101)의 평면(도시된 데카르트 좌표계(Cartesian coordinate system)의 X-Y 평면) 내에서 제2 에피택셜 레이어(108) 및 제1 에피택셜 부분(106)의 영역들을 조정하는 것에 의해 조정될 수 있다. 영역들은 당해 분야에서 알려진 기법들에 따르면, 제2 에피택셜 부분(108) 및 제1 에피택셜 부분(106)을 정의하는(define) 다른 크기들의 마스크들을 형성함으로써 조정될 수 있다. 예를 들어, 제1 다이오드(118)는 700W 이상의 전력 용량을 나타낼 수 있고, 제2 다이오드는 500W 이하의 전력 용량을 나타낼 수 있다. 실시예들은 이 문맥에 한정되지 않는다.
비대칭 장치에 대한 도 1의 설계의 장점은, 다른 다이오드들과 접촉하기 위해 기판(101)의 단지 한쪽에만 리드 프레임(leadframe)이 부착될 수 있다는 것이다. 도 2는 TVS 장치 조립체(150)를 도시한다. TVS 장치 조립체(150)는 TVS 장치(100) 및 리드프레임(160)을 포함할 수 있고, 리드프레임(160)은 도 1의 상부 표면을 의미하는 TVS 장치(100)의 제1 표면과 접촉한다. 이 예시에서 리드프레임(160)은 제1 파트(part)(162)를 포함할 수 있고, 여기서, 제1 파트(162)는 TVS 장치(100)의 제1 에피택셜 부분(106)과 연결되며, 리드프레임(160)은 TVS 장치(100)의 제2 에피택셜 부분(108)과 결합되는(coupled) 제2 파트(164)를 포함할 수 있다. 도 2의 예시에서, TVS 조립체는 하우징(170)을 포함하고, 하우징은 몰딩된 패키지일 수 있다. 리드프레임(160)은 납땜 또는 다른 본딩(bonding) 방법에 의해 TVS 장치(100)에 편리하게 부착될 수 있다.
도 3은 예시적인 프로세스 흐름(30)을 본 개시의 실시예들에 따라 도시한다. 블록(302)에서, 기판이 제공되고, 기판은 제1 도전형의 베이스 레이어를 포함한다. 기판은, 예를 들어, p-형 실리콘 기판일 수 있고, 베이스 기판은 기판 자체를 나타낸다. 블록(304)에서 제2 도전형의 에피택셜 레이어는 베이스 레이어 상에 형성되고, 에피택셜 레이어는 기판의 제1 측 상에 배치된다. 이와 같이 기판 베이스가 p-형 실리콘인 경우, 에피택셜 레이어는 n-형 실리콘일 수 있다. 에피택셜 레이어는 알려진 증착 공정(deposition) 방법들에 따라 형성될 수 있다. 에피택셜 레이어의 도펀트 농도 및 에피택셜 레이어의 레이어 두께는, 기판에 형성되는 다이오드에 대한 전기적 속성들(electrical properties)에 따라 설계될 수 있다. 다양한 실시예들에서 에피택셜 레이어의 레이어 두께는 20 μm로부터 80 μm까지의 범위일 수 있다. 실시예들은 이 문맥으로 한정되지 않는다.
블록(306)에서 제1 에피택셜 부분 및 제2 에피택셜 부분은 에피택셜 레이어 내에서 형성되고, 제1 에피택셜 부분은 제2 에피택셜 부분으로부터 전기적으로 분리된다. 제1 에피택셜 부분 및 제2 에피택셜 부분은 알려진 기법들에 따라 분리 구조(들)을 생성함으로써 형성될 수 있고, 분리 구조들은 에피택셜 레이어의 전체를 통해 연장한다.
블록(308)에서 매립 확산 영역은 제2 에피택셜 부분 내에서 형성되고, 제1 다이오드 및 제2 다이오드는 항복 전압에 대해 다르다. 특히, 제2 에피택셜 부분을 포함하는 에피택셜 레이어가 제2 도펀트 타입(second dopant type)으로 형성되는 반면, 매립 확산 영역은 제1 도펀트 형(first dopant type)으로 형성될 수 있다. 매립 확산 영역은 적어도 에피택셜 레이어 및 기판 베이스 사이의 인터페이스까지 연장할 수 있고, 제2 에피택셜 부분의 상부 표면(upper surface)으로 연장하지 않는 반면 제2 에피택셜 부분 내에서 연장할 수 있다. 이 방식에서, 매립 확산 영역은 P/N 접합의 위치를 에피택셜 레이어 및 기판 베이스의 인터페이스로부터 매립 확산 영역의 상부 표면 및 에피택셜 레이어 간의 인터페이스까지 이동(shift)시키도록 작용(act)할 수 있다. 이러한 이동(shifting)은 다이오드의 음극 측(cathode side) 상의 제1 도전형의 반도체 레이어의 두께를 감소시키고, 감소된 두께는 따라서 항복 전압을 감소시킨다.
특정 실시예들을 참조하여 본 실시예들이 개시되었지만, 첨부된 청구 범위들(appended claims)에 정의된 바와 같이 본 개시의 범위(scope) 및 영역(sphere)으로부터 벗어나지 않으면서, 설명된 실시예들에 대한 많은 수정들(modifications), 변경들(alterations), 및 변화들(changes)이 가능하다. 따라서, 본 실시예들은 설명된 실시예들로 한정되지 않고, 이하의 청구 범위들의 용어 및 그에 상당한 것 (equivalents)에 의해 정의되는 전체 범위(full scope)를 가질 수 있다.

Claims (18)

  1. 과도 전압 억제(TVS, transient voltage suppression) 장치에 있어서,
    기판에 형성된 기판 베이스; - 상기 기판 베이스는 제1 도전형의 반도체를 포함함 - 및
    상기 기판의 제1 측 상에, 상기 기판 베이스 상에 배치되고, 제1 두께를 포함하는 에피택셜 레이어(an epitaxial layer)
    를 포함하고,
    상기 에피택셜 레이어는,
    제1 에피택셜 부분(first epitaxial portion); - 상기 제1 에피택셜 부분은 상기 제1 두께를 포함하고, 제2 도전형의 반도체로 형성됨 -
    제2 에피택셜 부분(second epitaxial portion); - 상기 제2 에피택셜 부분은 상부 영역을 포함하고 상기 제1 두께보다 작은 제2 두께를 가지며, 상기 상부 영역은 상기 제2 도전형으로 형성됨 -
    을 포함하며,
    매립 확산 영역은 상기 제2 에피택셜 부분에서 상기 에피택셜 레이어의 하부(lower portion)에 배치되고, 상기 매립 확산 영역은 상기 제1 도전형의 반도체로 형성되며,
    상기 제1 에피택셜 부분은 상기 제2 에피택셜 부분의 상기 상부 영역으로부터 전기적으로 분리되는,
    과도 전압 억제 장치.
  2. 제1항에 있어서,
    상기 제1 에피택셜 부분은 제1 다이오드를 형성하고,
    상기 제2 에피택셜 부분은 제2 다이오드를 형성하며,
    상기 제1 다이오드는 항복 전압, 또는 항복 전압과 전력 용량의 조합에 대해 상기 제2 다이오드와 다른,
    과도 전압 억제 장치.
  3. 제2항에 있어서,
    상기 제1 다이오드 및 상기 제2 다이오드는 양극 대 양극(anode-to-anode), 전기적 직렬로 배열되는,
    과도 전압 억제 장치.
  4. 제1항에 있어서,
    상기 제1 두께는 20 μm 내지 80 μm 사이인,
    과도 전압 억제 장치.
  5. 제1항에 있어서,
    상기 매립 확산 영역은 상기 기판 베이스 내로(into) 확장하는,
    과도 전압 억제 장치.
  6. 제1항에 있어서,
    상기 매립 확산 영역은 제1 도펀트 농도 레벨을 포함하고,
    상기 기판 베이스는 상기 제1 도펀트 농도보다 작은, 제2 도펀트 농도를 포함하는,
    과도 전압 억제 장치.
  7. 제1항에 있어서,
    상기 매립 확산 영역은 p 도펀트 농도를 가지는 p-도펀트를 포함하고,
    상기 에피택셜 레이어는 n 도펀트 농도를 가지는 n-도펀트를 포함하며,
    상기 p-도펀트 농도는 상기 n-도펀트 농도보다 크고,
    상기 매립 확산 영역은 상기 에피택셜 레이어 내에서 카운터도핑된 영역을 포함하며,
    상기 카운터도핑된 영역은 p-타입 전도성을 포함하는,
    과도 전압 억제 장치.
  8. 제2항에 있어서,
    상기 제1 다이오드는 300V 이상의 항복 전압을 포함하고,
    상기 제2 다이오드는 100V 이하의 항복 전압을 포함하는,
    과도 전압 억제 장치.
  9. 제2항에 있어서,
    상기 제1 다이오드는 700W 이상의 전력 용량을 포함하고,
    상기 제2 다이오드는 500W 이하의 전력 용량을 포함하는,
    과도 전압 억제 장치.
  10. 과도 전압 억제(TVS, transient voltage suppression) 장치 및 리드프레임을 포함하는 과도 전압 억제 장치 조립체에 있어서, 상기 TVS 장치는,
    기판에 형성되는 기판 베이스; - 상기 기판 베이스는 제1 도전형의 반도체를 포함함 -
    상기 기판의 제1 측 상에 상기 기판 베이스 상에 배치되고 제1 두께를 포함하는 에피택셜 레이어를 포함하고, 상기 에피택셜 레이어는,
    제1 에피택셜 부분 - 상기 제1 에피택셜 부분은 상기 제1 두께를 포함하고 제2 도전형의 반도체로 형성됨 -
    제2 에피택셜 부분 - 상기 제2 에피택셜 부분은 상부 영역을 포함하고 상기 제1 두께보다 작은 제2 두께를 가지며 상기 상부 영역은 상기 제2 도전형으로 형성됨 -
    을 더 포함하며,
    매립 확산 영역은 상기 제2 에피택셜 부분에서 상기 에피택셜 레이어의 하부 영역에 배치되고, 상기 매립 확산 영역은 상기 제1 도전형의 반도체로 형성되며,
    상기 리드프레임은 상기 기판의 상기 제1 측 상에서 상기 TVS 장치와 결합되는,
    과도 전압 억제 장치.
  11. 제10항에 있어서,
    상기 리드프레임은 상기 TVS 장치의 단지 상기 제1 측 상에만 배치되는,
    과도 전압 억제 장치.
  12. 제10항에 있어서,
    상기 제1 에피택셜 부분은 상기 제2 에피택셜 부분으로부터 전기적으로 분리되는,
    과도 전압 억제 장치.
  13. 제10항에 있어서,
    상기 제1 에피택셜 부분은 제1 다이오드를 형성하고,
    상기 제2 에피택셜 부분은 제2 다이오드를 형성하며,
    상기 제1 다이오드는 항복 전압에 대해 상기 제2 다이오드와 다른,
    과도 전압 억제 장치.
  14. 제13항에 있어서,
    상기 제1 다이오드 및 상기 제2 다이오드는 양극 대 양극, 전기적 직렬로 배열되는,
    과도 전압 억제 장치.
  15. 방법에 있어서,
    제1 도전형의 베이스 레이어를 가지는 기판을 제공하는 단계;
    상기 베이스 레이어 상에 제2 도전형의 에피택셜 레이어를 형성하는 단계; - 상기 에피택셜 레이어는 상기 기판의 제1 측 상에 배치되고, 제1 두께를 가짐 -
    상기 에피택셜 레이어 내에 제1 에피택셜 부분 및 제2 에피택셜 부분을 형성하는 단계; - 상기 제1 에피택셜 부분은 상기 제2 에피택셜 부분으로부터 전기적으로 분리됨 - 및
    상기 제2 에피택셜 부분에 매립 확산 영역을 형성하는 단계
    를 포함하고,
    상기 매립 확산 영역은 상기 에피택셜 레이어 및 기판 베이스 간의 인터페이스까지 적어도 확장하며,
    상기 매립 확산 영역은 제1 도전형을 포함하고,
    상기 매립 확산 영역은 상기 제2 에피택셜 부분의 상부 영역을 정의하며,
    상기 상부 영역은 상기 제2 도전형을 포함하고 상기 제1 두께보다 작은 제2 두께를 가지는,
    방법.
  16. 제15항에 있어서,
    상기 매립 확산 영역은 이온 주입에 의해 형성되는,
    방법.
  17. 제15항에 있어서,
    상기 매립 확산 영역은 p 도펀트 농도를 가지는 p-도펀트를 포함하고,
    상기 에피택셜 레이어는 n-도펀트 농도를 가지는 n-도펀트를 포함하며,
    상기 p-도펀트 농도는 상기 n-도펀트 농도보다 크고,
    상기 매립 확산 영역은 상기 에피택셜 레이어 내에서 카운터 도핑된 영역을 포함하며,
    상기 카운터 도핑된 영역은 p-타입 전도성을 포함하는,
    방법.
  18. 제15항에 있어서,
    상기 기판에 리드프레임을 인접시키는(adjoining) 단계
    를 더 포함하고,
    상기 리드프레임은 상기 기판의 단지 상기 제1 측 상에만 배치되는,
    방법.
KR1020180142991A 2017-11-20 2018-11-19 비대칭 과도 전압 억제기 장치 및 형성 방법 Active KR102712906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/817,523 US20190157263A1 (en) 2017-11-20 2017-11-20 Asymmetric transient voltage suppressor device and methods for formation
US15/817,523 2017-11-20

Publications (2)

Publication Number Publication Date
KR20190058334A KR20190058334A (ko) 2019-05-29
KR102712906B1 true KR102712906B1 (ko) 2024-10-04

Family

ID=66336249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142991A Active KR102712906B1 (ko) 2017-11-20 2018-11-19 비대칭 과도 전압 억제기 장치 및 형성 방법

Country Status (5)

Country Link
US (1) US20190157263A1 (ko)
KR (1) KR102712906B1 (ko)
CN (1) CN109817726B (ko)
DE (1) DE102018009132A1 (ko)
TW (1) TWI772556B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837984B (zh) * 2022-12-02 2024-04-01 台灣茂矽電子股份有限公司 瞬態電壓抑制二極體結構之製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240903A1 (en) * 2012-03-14 2013-09-19 Avinash Srikrishnan Kashyap Method and system for ultra miniaturized packages for transient voltage suppressors
US20150221628A1 (en) 2014-02-04 2015-08-06 Stmicroelectronics (Tours) Sas Increase of epitaxy resistivity and decrease of junction capacitance by addition of pburied layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
DE102007024355B4 (de) * 2007-05-24 2011-04-21 Infineon Technologies Ag Verfahren zum Herstellen einer Schutzstruktur
US7989923B2 (en) * 2008-12-23 2011-08-02 Amazing Microelectronic Corp. Bi-directional transient voltage suppression device and forming method thereof
US8698196B2 (en) * 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
TWI559490B (zh) * 2012-07-05 2016-11-21 力特福斯股份有限公司 電路保護構件及用於電路保護構件的消弧裝置
US9048106B2 (en) * 2012-12-13 2015-06-02 Diodes Incorporated Semiconductor diode assembly
US9853119B2 (en) * 2014-01-31 2017-12-26 Bourns, Inc. Integration of an auxiliary device with a clamping device in a transient voltage suppressor
TWI563627B (en) * 2014-06-13 2016-12-21 Richtek Technology Corp Transient voltage suppression device and manufacturing method thereof
KR101649222B1 (ko) * 2014-10-17 2016-08-19 주식회사 시지트로닉스 비대칭 활성영역 조절에 의한 양방향 정전기, 전자기 간섭 및 서지 방호용 반도체 소자 및 그 제조 방법
CN105826379B (zh) * 2015-01-08 2020-06-09 联华电子股份有限公司 半导体结构及其制作方法
CN104851919B (zh) * 2015-04-10 2017-12-19 矽力杰半导体技术(杭州)有限公司 双向穿通半导体器件及其制造方法
CN105261616B (zh) * 2015-09-22 2018-05-11 矽力杰半导体技术(杭州)有限公司 瞬态电压抑制器及其制造方法
TWI601287B (zh) * 2016-12-21 2017-10-01 新唐科技股份有限公司 瞬間電壓抑制二極體裝置及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240903A1 (en) * 2012-03-14 2013-09-19 Avinash Srikrishnan Kashyap Method and system for ultra miniaturized packages for transient voltage suppressors
US20150221628A1 (en) 2014-02-04 2015-08-06 Stmicroelectronics (Tours) Sas Increase of epitaxy resistivity and decrease of junction capacitance by addition of pburied layer

Also Published As

Publication number Publication date
US20190157263A1 (en) 2019-05-23
KR20190058334A (ko) 2019-05-29
TWI772556B (zh) 2022-08-01
CN109817726B (zh) 2024-09-27
TW201931566A (zh) 2019-08-01
CN109817726A (zh) 2019-05-28
DE102018009132A1 (de) 2019-05-23

Similar Documents

Publication Publication Date Title
US8338854B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US8835977B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
CN106229314B (zh) 静电放电保护器件及其制造方法
CN104600069A (zh) 瞬态电压抑制器及其制造方法
CN103378087B (zh) 静电释放保护结构及其制造方法
TWI657556B (zh) 半導體二極體組件及製造包含二極體之複數個半導體裝置之程序
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
US11296071B2 (en) Device of protection against electrostatic discharges
US20130093057A1 (en) Semiconductor device
US20200194548A1 (en) Semiconductor device and manufacturing method thereof
US8686515B2 (en) Double-groove bidirectional vertical component
KR102712906B1 (ko) 비대칭 과도 전압 억제기 장치 및 형성 방법
US11437365B2 (en) Device of protection against electrostatic discharges
US9453977B2 (en) Assembly of integrated circuit chips having an overvoltage protection component
US9530922B2 (en) Overvoltage protection components in an optoelectronic circuit on SOI
US10957692B2 (en) Asymmetric transient voltage suppressor device and methods for formation
KR101779588B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
JP2014165317A (ja) 半導体装置
KR100945626B1 (ko) 과도 전압 억제 회로
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
KR101850851B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
US20160163659A1 (en) Radio frequency device protected against overvoltages

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181119

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210915

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181119

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230516

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231103

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240701

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration