[go: up one dir, main page]

KR102703891B1 - 반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체 - Google Patents

반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체 Download PDF

Info

Publication number
KR102703891B1
KR102703891B1 KR1020217017011A KR20217017011A KR102703891B1 KR 102703891 B1 KR102703891 B1 KR 102703891B1 KR 1020217017011 A KR1020217017011 A KR 1020217017011A KR 20217017011 A KR20217017011 A KR 20217017011A KR 102703891 B1 KR102703891 B1 KR 102703891B1
Authority
KR
South Korea
Prior art keywords
chip
adhesive piece
adhesive
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217017011A
Other languages
English (en)
Other versions
KR20210094555A (ko
Inventor
마사노리 나츠카와
테-수안 수
아사미 우에다
유야 히라모토
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20210094555A publication Critical patent/KR20210094555A/ko
Application granted granted Critical
Publication of KR102703891B1 publication Critical patent/KR102703891B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)

Abstract

본 개시에 관한 반도체 장치의 제조 방법은, (A) 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 스페이서를 구비하는 구조체를 준비하는 공정과, (B) 제1 칩보다 사이즈가 큰 제2 칩과, 제2 칩의 일방의 면에 마련된 접착제편을 구비하는 접착제편 포함 칩을 준비하는 공정과, (C) 복수의 스페이서의 상면에 접착제편이 접하도록, 제1 칩의 상방에 제2 칩을 배치하는 공정과, (D) 제1 칩, 스페이서 및 제2 칩을 밀봉하는 공정을 포함하고, (D) 공정을 실시하기 전에 있어서, 스페이서의 상면의 높이와, 제1 칩의 상면의 높이가 일치하고 있다.

Description

반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체
본 개시는 반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체에 관한 것이다.
종래, 반도체 칩과 기판의 접속에는 와이어 본딩이 널리 적용되고 있다. 와이어 본딩은, 금 와이어 등의 금속 세선을 이용하여 반도체 칩과 기판을 접속하는 방식이다. 반도체 장치(이하, 경우에 따라, "반도체 패키지"라고 한다.)에 대한 고기능화, 고집적화 및 고속화 등의 요구에 대응하기 위하여, 플립 칩 접속이라고 칭해지는 방식이 계속 확산되고 있다. 플립 칩 접속은, 반도체 칩 또는 기판에 범프로 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판 사이에서 직접 접속하는 방식이다.
상술한 바와 같이, 반도체 패키지는 고기능화 외에, 박형화 및 소형화가 요구되고 있다. 가일층의 소형화 및 박형화 및 고기능화가 요구되는 반도체 패키지로서, 칩 스택형 패키지, POP(Package On Package), TSV(Through Silicon Via) 등도 보급되기 시작하고 있다. 이들 반도체 패키지는, 평면상이 아니라 입체상으로 칩이 배치되기 때문에, 사이즈를 작게 할 수 있다. 예를 들면, 특허문헌 1은, 제1 반도체 소자(예를 들면, 컨트롤러)가 제2 반도체 소자를 접착하기 위한 접착 필름에 매립되어 있는 양태의 반도체 장치를 개시한다.
특허문헌 1: 일본 공개특허공보 2015-120836호
본 발명자들의 검토에 의하면, 특허문헌 1에 기재된 반도체 장치와 같이, 기판 상의 제1 칩을 접착 필름에 매립하는 경우, 보이드가 발생하기 쉽다는 과제가 있다. 또, 보이드 발생을 억제하기 위하여, 유동성이 우수한 비교적 연질인 접착 필름을 사용하면, 접착 필름을 통하여 접착되는 제2 칩의 위치가 어긋나거나 왜곡이 발생하거나 하여, 그 위에 추가로 복수의 칩을 적층하는 것이 곤란해지기 쉽다. 이에 더하여, 제1 칩을 매립할 수 있는 충분한 두께를 갖는 접착 필름을 사용할 필요가 있어, 반도체 패키지가 두꺼워지는 경향이 있다.
본 발명자들은, 제1 칩을 접착 필름에서 매립하는 대신에, 제1 칩이 배치되는 위치의 주위에 스페이서를 배치함으로써 공간을 형성하고, 이 공간 내에 제1 칩을 배치한 후, 밀봉재로 공간을 충전하는 구성을 검토했다. 그 결과, 밀봉재에 의하여 공간을 충전할 때, 스페이서의 상면의 높이와 제1 칩의 상면의 높이에 어긋남이 있으면, 밀봉재에 의한 충전이 곤란해지기 쉬운 것이 발견되었다.
본 개시는, 제1 칩이 기판 상에 탑재되고 또한 제1 칩의 상방에 제2 칩이 배치된 구성의 반도체 장치의 제조 방법이며 반도체 장치가 과도하게 두꺼워지는 것을 억제할 수 있음과 함께, 제1 칩 및 제2 칩을 밀봉재로 밀봉하는 작업을 용이하게 실시할 수 있는 제조 방법을 제공한다. 또, 본 개시는, 과도하게 두껍지 않고 또한 밀봉재의 충전성이 우수한 반도체 장치 및 이 반도체 장치의 제조에 사용되는 구조체를 제공한다.
본 개시에 관한 반도체 장치의 제조 방법은, (A) 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 스페이서를 구비하는 구조체를 준비하는 공정과, (B) 제1 칩보다 사이즈가 큰 제2 칩과, 제2 칩의 일방의 면에 마련된 접착제편(接着劑片)을 구비하는 접착제편 포함 칩을 준비하는 공정과, (C) 복수의 스페이서의 상면에 접착제편 포함 칩의 접착제편이 접하도록, 제1 칩의 상방에 제2 칩을 배치하는 공정과, (D) 제1 칩, 스페이서 및 제2 칩을 밀봉하는 공정을 포함하고, (D) 공정을 실시하기 전에 있어서, 스페이서의 상면의 높이와, 제1 칩의 상면의 높이가 일치하고 있다. 또한, 여기에서 말하는 "일치"란, 스페이서의 상면의 높이와 제1 칩의 상면의 높이의 차가 10μm 미만인 것을 의미한다.
상기 (D) 공정이 실시되기 전에, 스페이서의 상면의 높이와, 제1 칩의 상면의 높이가 일치하고 있다는 것은, (C) 공정에서 배치된 접착제편 포함 칩의 접착제편이 제1 칩의 상면에도 접하고 있는 것을 의미한다. 만일, 제1 칩의 상면과 접착제편이 접하고 있지 않고, 양자의 사이에 간극이 있으면, 이 간극에 밀봉재를 충전하기 어려워, 보이드가 발생하기 쉽다. 한편, 제1 칩의 상면과 접착제편의 간격을 충분히 넓게 하면, 밀봉재의 충전성이 높아지지만, 반도체 장치가 두꺼워지는 경향이 있다. 이에 대하여, 본 개시의 제조 방법에 의하면, 밀봉재의 우수한 충전성과 반도체 장치의 박형화(薄型化)를 양립시킬 수 있다.
본 개시의 제조 방법에 있어서, (D) 공정이 실시되기 전에, 스페이서의 상면의 높이와 제1 칩의 상면의 높이가 일치하고 있으면 된다. 예를 들면, (A) 공정에서 준비된 구조체에 있어서, 스페이서의 상면의 높이와, 제1 칩의 상면의 높이가 일치하고 있어도 되고, 혹은, (A) 공정에서 준비된 구조체에 있어서, 스페이서의 상면이 제1 칩의 상면보다 높으며, 그 후의 (C) 공정에 있어서, 접착제편 포함 칩으로 스페이서를 눌러 내림으로써 스페이서의 상면의 높이와 제1 칩의 상면의 높이를 일치시켜도 된다.
상기 스페이서의 일 양태는, 칩과, 이 칩의 일방의 면에 마련된 접착제편을 구비하는 더미 칩이다. 상기와 같이, (C) 공정에 있어서, 접착제편 포함 칩으로 스페이서를 눌러 내림으로써 스페이서의 높이를 조정하는 경우, 더미 칩이 구비하는 접착제편은, 접착제편 포함 칩이 구비하는 접착제편보다 연질인 것이 바람직하다. 또, 더미 칩이 구비하는 접착제편은, 접착제편 포함 칩이 구비하는 접착제편보다 두꺼운 것이 바람직하다.
반도체 장치의 고속화의 관점에서, 제1 칩은, 플립 칩 접속에 의하여 기판에 탑재되어 있는 것이 바람직하다. 플립 칩 접속에 의하여 제1 칩을 기판에 탑재하는 경우, 접착 필름을 사용하여 기판에 접착하는 경우와 비교하여 접속부의 높이에 불균일이 발생하기 쉽고, 그 결과, 제1 칩의 상면의 높이 위치에 불균일이 발생하기 쉽다. 이 때문에, 제1 칩이 플립 칩 접속에 의하여 탑재되어 있는 경우, (C) 공정에 있어서, 접착제편 포함 칩으로 스페이서를 눌러 내림으로써, 스페이서의 높이를 조정할 수 있도록, (A) 공정에 있어서, 스페이서의 상면이 제1 칩의 상면보다 높은 구조체를 준비하는 것이 바람직하다.
본 개시에 관한 반도체 장치는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 스페이서와, 제1 칩의 상방에 배치되어 있고, 제1 칩보다 사이즈가 큰 제2 칩과, 복수의 스페이서와 제2 칩을 접착하고 있는 접착제편과, 제1 칩, 스페이서 및 제2 칩을 밀봉하고 있는 밀봉재를 구비하며, 접착제편이 제1 칩의 상면에 접하고 있다. 제1 칩은, 예를 들면, 컨트롤러 칩이다.
상기 반도체 장치는, 본 개시에 관한 제조 방법에 의하여 제조할 수 있다. 본 개시에 관한 반도체 장치는, 접착제편이 제1 칩의 상면에 접하고 있기 때문에, 과도하게 두껍지 않고 또한 밀봉재의 충전성이 우수하다.
본 개시는, 상기 반도체 장치의 제조에 사용되는 구조체를 제공한다. 제1 양태에 관한 구조체는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 스페이서를 구비하고, 스페이서의 상면의 높이와, 제1 칩의 상면의 높이가 일치하고 있다. 제2 양태에 관한 구조체는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 스페이서를 구비하고, 스페이서의 상면이 제1 칩의 상면보다 높으며, 스페이서는 눌러 내려짐으로써, 스페이서의 상면의 높이가 제1 칩의 상면의 높이와 일치하는 재료를 포함한다.
본 개시에 관한 구조체는, 제2 칩을 더 구비한 양태여도 된다. 이 양태의 구조체는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 스페이서와, 제1 칩의 상방에 배치되어 있고, 제1 칩보다 사이즈가 큰 제2 칩과, 복수의 스페이서와 제2 칩을 접착하고 있는 접착제편을 구비하며, 접착제편이 제1 칩의 상면에 접하고 있다.
본 개시에 의하면, 제1 칩이 기판 상에 탑재되고 또한 제1 칩의 상방에 제2 칩이 배치된 구성의 반도체 장치의 제조 방법이며 반도체 장치가 과도하게 두꺼워지는 것을 억제할 수 있음과 함께, 제1 칩 및 제2 칩을 밀봉재로 밀봉하는 작업을 용이하게 실시할 수 있는 제조 방법이 제공된다. 또, 본 개시에 의하면, 과도하게 두껍지 않고 또한 밀봉재의 충전성이 우수한 반도체 장치 및 이 반도체 장치의 제조에 사용되는 구조체가 제공된다.
도 1은 본 개시에 관한 반도체 장치의 제1 실시형태를 모식적으로 나타내는 단면도이다.
도 2의 (a) 및 (b)는 제1 칩과 복수의 더미 칩의 위치 관계의 예를 모식적으로 나타내는 평면도이다.
도 3의 (a)~(e)는, 더미 칩을 제조하는 과정의 일례를 모식적으로 나타내는 단면도이다.
도 4는 본 개시에 관한 반도체 장치의 제조에 사용되는 구조체의 제1 실시형태를 모식적으로 나타내는 단면도이다.
도 5는 접착제편 포함 칩의 일례를 모식적으로 나타내는 단면도이다.
도 6은 도 4에 나타내는 구조체에, 도 5에 나타내는 접착제편 포함 칩을 압착시킨 상태를 모식적으로 나타내는 단면도이다.
도 7은 본 개시에 관한 반도체 장치의 제조에 사용되는 구조체의 다른 실시형태를 모식적으로 나타내는 단면도이다.
도 8은 도 7에 나타내는 구조체에, 도 5에 나타내는 접착제편 포함 칩을 압착시킨 상태를 모식적으로 나타내는 단면도이다.
이하, 도면을 적절히 참조하면서, 본 개시의 실시형태에 대하여 설명한다. 이하의 설명에서는, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다. 또, 상하 좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시한 비율에 한정되는 것은 아니다. 또한, 본 명세서에 있어서의 "(메트)아크릴"의 기재는, "아크릴" 및 그에 대응하는 "메타크릴"을 의미한다.
<제1 실시형태>
(반도체 장치)
도 1은 본 실시형태에 관한 반도체 장치를 모식적으로 나타내는 단면도이다. 이 도면에 나타내는 반도체 장치(100)는, 기판(10)과, 기판(10)의 표면 상에 배치된 칩(S1)(제1 칩)과, 기판(10)의 표면 상이며 칩(S1)의 주위에 배치된 2개의 더미 칩(D)(스페이서)과, 칩(S1)의 상방에 배치된 칩(S2)(제2 칩)과, 칩(S2) 상에 적층된 칩(S3, S4)과, 기판(10)의 표면 상의 전극(도시 생략)과 칩(S2, S3, S4)을 각각 전기적으로 접속하는 와이어(w)와, 칩(S1, S2, S3, S4), 더미 칩(D) 및 와이어(w)를 밀봉하고 있는 밀봉재(50)를 구비한다. 칩(S1)의 상면 및 복수의 더미 칩(D)의 상면과, 칩(S2)의 사이에는 접착제편의 경화물(Sc)이 배치되어 있다. 반도체 장치(100)에 있어서, 칩(S1)의 상면의 높이와, 더미 칩(D)의 상면의 높이가 일치하고 있다. 즉, 경화물(Sc)은, 칩(S1)의 상면 및 더미 칩(D)의 상면에 접하고 있다.
기판(10)은, 유기 기판이어도 되고, 리드 프레임 등의 금속 기판이어도 된다. 기판(10)은, 반도체 장치(100)의 휨을 억제하는 관점에서, 기판(10)의 두께는, 예를 들면, 90~300μm이며, 90~210μm여도 된다.
칩(S1)은, 예를 들면, 컨트롤러 칩이며, 플립 칩 접속에 의하여 기판(10)에 탑재되어 있다. 평면시(平面視)에 있어서의 칩(S1)의 형상은, 예를 들면 사각형(정사각형 또는 직사각형)이다. 칩(S1)의 한 변의 길이는, 예를 들면, 5mm 이하이며, 2~5mm 또는 1~5mm여도 된다. 칩(S1)의 두께는, 예를 들면, 10~150μm이며, 20~100μm여도 된다.
칩(S2)은, 예를 들면, 메모리 칩이며, 접착제편의 경화물(Sc)을 통하여 칩(S1) 및 더미 칩(D)의 위에 접착되어 있다. 평면시에서 칩(S2)은, 칩(S1)보다 큰 사이즈를 갖는다. 평면시에 있어서의 칩(S2)의 형상은, 예를 들면 사각형(정사각형 또는 직사각형)이다. 칩(S2)의 한 변의 길이는, 예를 들면, 20mm 이하이며, 4~20mm 또는 4~12mm여도 된다. 칩(S2)의 두께는, 예를 들면, 10~170μm이며, 20~120μm여도 된다. 또한, 칩(S3, S4)도, 예를 들면, 메모리 칩이며, 접착제편의 경화물(Sc)을 통하여 칩(S2)의 위에 접착되어 있다. 칩(S3, S4)의 한 변의 길이는, 칩(S2)과 동일하면 되고, 칩(S3, S4)의 두께도 칩(S2)과 동일하면 된다.
더미 칩(D)은, 칩(S1)의 주위에 공간을 형성하는 스페이서의 역할을 한다. 더미 칩(D)은, 칩(D1)과, 칩(D1)의 일방의 면에 마련된 접착제편(Da)에 의하여 구성되어 있다. 도 2의 (a)에 나타내는 바와 같이, 칩(S1)의 양측의 떨어진 위치에, 2개의 더미 칩(D)(형상: 직사각형)을 배치해도 되고, 도 2의 (b)에 나타내는 바와 같이, 칩(S1)의 모서리에 대응하는 위치에 각각 하나의 더미 칩(D)(형상: 정사각형, 합계 4개)을 배치해도 된다. 평면시에 있어서의 칩(D1)의 한 변의 길이는, 예를 들면, 20mm 이하이며, 1~20mm 또는 1~12mm여도 된다. 칩(D1)의 두께는, 예를 들면, 30~150μm이며, 80~120μm여도 된다.
상술한 바와 같이, 더미 칩(D)의 상면의 높이와, 칩(S1)의 상면의 높이가 일치하고 있다. 예를 들면, 접착제편(Da)의 두께를 조정함으로써, 플립 칩 접속되어 있는 칩(S1)의 상면의 위치와 더미 칩(D)의 상면의 위치를 일치시킬 수 있다.
도 3의 (a)~(e)를 참조하면서, 접착제편 포함 칩의 일 양태인 더미 칩(D)의 제작 방법의 일례에 대하여 설명한다. 먼저, 다이싱 다이본딩 일체형 필름(8)(이하, 경우에 따라 "필름(8)"이라고 한다.)을 준비하고, 이것을 소정의 장치(도시 생략)에 배치한다. 필름(8)은, 기재(基材) 필름(1)과 점착제층(2)과 접착제층(3A)을 이 순서로 구비한다. 기재 필름(1)은, 예를 들면, 폴리에틸렌테레프탈레이트 필름(PET 필름)이다. 점착제층(2)은, 자외선이 조사됨으로써 점착성이 저하되는 성질을 갖는다. 접착제층(3A)은, 열경화성 수지 조성물로 이루어진다.
도 3의 (a) 및 (b)에 나타내는 바와 같이, 웨이퍼(W)의 일방의 면에 접착제층(3A)이 접하도록 필름(8)을 첩부한다. 웨이퍼(W)는, 단결정 실리콘이어도 되고, 다결정 실리콘, 각종 세라믹, 갈륨 비소 등의 화합물 반도체여도 된다. 또한, 더미 칩(D)을 제작하는 경우, 웨이퍼(W)는 반도체가 아니어도 되고, 예를 들면, 유리 기판이어도 된다.
웨이퍼(W) 및 접착제층(3A)을 다이싱 블레이드에 의하여 절단한다(도 3의 (c) 참조). 웨이퍼(W)가 다이싱에 의하여 개편화됨으로써 칩(D1)이 된다. 접착제층(3A)이 다이싱에 의하여 개편화됨으로써 접착제편(Da)이 된다. 그 후, 도 3의 (d)에 나타내는 바와 같이, 점착제층(2)에 대하여 자외선을 조사함으로써, 점착제층(2)과 접착제층(3A)의 사이의 점착력을 저하시킨다. 자외선 조사 후, 도 3의 (e)에 나타나는 바와 같이, 기재 필름(1)을 익스팬드함으로써, 더미 칩(D)을 서로 이간(離間)시킨다. 더미 칩(D)을 니들(42)로 밀어 올림으로써 점착제층(2)으로부터 더미 칩(D)을 박리시킴과 함께, 흡인 콜릿(44)으로 흡인하여 더미 칩(D)을 픽업한다.
(반도체 장치의 제조 방법)
도 4~도 6을 참조하면서, 반도체 장치(100)의 제조 방법에 대하여 설명한다. 반도체 장치(100)의 제조 방법은, 이하의 (A)~(D)의 공정을 포함한다.
(A) 기판(10)과, 기판(10) 상에 배치된 칩(S1)과, 기판(10) 상이며 칩(S1)의 주위에 배치된 복수의 더미 칩(D)을 구비하는 구조체(30A)를 준비하는 공정(도 4 참조).
(B) 칩(S2)과, 칩(S2)의 일방의 면에 마련된 접착제편(Sa)을 구비하는 접착제편 포함 칩(S2a)을 준비하는 공정(도 5 참조).
(C) 복수의 더미 칩(D)의 상면 및 칩(S1)의 상면에 접착제편(Sa)이 접하도록, 칩(S1)의 상방에 칩(S2)을 배치하는 공정(도 6 참조).
(D) 칩(S1, S2, S3, S4) 및 더미 칩(D) 등을 밀봉하는 공정.
[(A) 공정]
(A) 공정은, 도 4에 나타내는 구조체(30A)를 준비하는 공정이다. 구조체(30A)는, 기판(10)과, 그 표면 상에 배치된 칩(S1) 및 복수의 더미 칩(D)을 구비하고, 칩(S1)의 상면의 높이와, 더미 칩(D)의 상면의 높이가 일치하고 있다. 예를 들면, 먼저, 플립 칩 접속에 의하여 칩(S1)을 기판(10) 상의 소정의 위치에 탑재하고, 그 후, 더미 칩(D)을 소정의 위치에 압착하면 된다. 이 압착 처리는, 예를 들면, 80~180℃, 0.01~0.50MPa의 조건으로, 0.5~3.0초간에 걸쳐 실시하는 것이 바람직하다. 더미 칩(D)에 가하는 압압력을 조정함으로써, 더미 칩(D)의 상면의 높이를 조정할 수 있다. 더미 칩(D)의 접착제편(Da)은 (A) 공정의 시점에서 완전하게 경화되어 있어도 되고, 이 시점에서는 완전하게는 경화되어 있지 않으며, (C) 공정의 시점에서 완전하게 경화시켜도 된다.
[(B) 공정]
(B) 공정은, 도 5에 나타내는 접착제편 포함 칩(S2a)을 준비하는 공정이다. 접착제편 포함 칩(S2a)은, 칩(S2)과, 그 일방의 표면에 마련된 접착제편(Sa)을 구비한다. 접착제편 포함 칩(S2a)은, 예를 들면, 다이싱 다이본딩 일체형 필름을 사용하여, 다이싱 공정을 거쳐 얻을 수 있다(도 3의 (a)~(e) 참조).
[(C) 공정]
(C) 공정은, 복수의 더미 칩(D)의 상면 및 칩(S1)의 상면에 접착제편(Sa)이 접하도록, 칩(S1)의 상방에 접착제편 포함 칩(S2a)을 배치하는 공정이다. 구체적으로는, 더미 칩(D)의 상면 및 칩(S1)의 상면에 접착제편(Sa)을 통하여 칩(S2)을 압착한다. 이 압착 처리는, 예를 들면, 80~180℃, 0.01~0.50MPa의 조건으로, 0.5~3.0초간에 걸쳐 실시하는 것이 바람직하다. 다음으로, 가열에 의하여 접착제편(Sa)을 경화시킨다. 이 경화 처리는, 예를 들면, 60~175℃, 0.01~1.0MPa의 조건으로, 5분간 이상에 걸쳐 실시하는 것이 바람직하다. 이로써, 접착제편(Sa)이 경화물(Sc)이 된다.
본 실시형태에 관한 구조체(30A)에 있어서는, 상술한 바와 같이, 칩(S1)의 상면의 높이와, 더미 칩(D)의 상면의 높이가 일치하고 있다. 이 때문에, 접착제편(Sa)은 더미 칩(D)의 상면 및 칩(S1)의 상면의 양방에 접하고 있다. 도 6은 (C) 공정을 거쳐 얻어지는 구조체를 모식적으로 나타내는 단면도이다. 이 도에 나타내는 구조체(40)는, 경화물(Sc)과 칩(S1)의 사이에 간극이 없기 때문에, (D) 공정에 있어서 밀봉재의 우수한 충전성을 달성할 수 있다.
(C) 공정 후이며 (D) 공정 전에, 칩(S2)의 위에 접착제편을 통하여 칩(S3)을 배치하고, 또한, 칩(S3)의 위에 접착제편을 통하여 칩(S4)을 배치한다. 접착제편은 상술한 접착제편(Sa)과 동일한 열경화성 수지 조성물이면 되고, 가열 경화에 의하여 경화물(Sc)이 된다(도 1 참조). 그 후, 칩(S2, S3, S4)과 기판(10)을 와이어(w)로 전기적으로 각각 접속한다. 또한, 칩(S1)의 상방에 적층하는 칩의 수는 본 실시형태의 3개에 한정되지 않고, 적절히 설정하면 된다.
[(D) 공정]
(D) 공정은, 칩(S1, S2, S3, S4), 더미 칩(D) 및 와이어(w)를 밀봉재(50)에 의하여 밀봉하는 공정이다. 이 공정을 거쳐 도 1에 나타내는 반도체 장치(100)가 완성된다.
(열경화성 수지 조성물)
접착제편(Da) 및 접착제편(Sa)을 구성하는 열경화성 수지 조성물에 대하여 설명한다. 본 실시형태에 관한 열경화성 수지 조성물은, 반경화(B 스테이지) 상태를 거쳐, 그 후의 경화 처리에 의하여 완전 경화물(C 스테이지) 상태가 될 수 있는 것이다. 열경화성 수지 조성물은, 에폭시 수지와, 경화제와, 엘라스토머를 포함하고, 필요에 따라, 무기 필러 및 경화 촉진제 등을 더 포함한다.
[에폭시 수지]
에폭시 수지는, 경화되어 접착 작용을 갖는 것이면 특별히 한정되지 않는다. 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지 등의 2관능 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지 등을 사용할 수 있다. 또, 다관능 에폭시 수지, 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지 또는 지환식 에폭시 수지 등, 일반적으로 알려져 있는 것을 적용할 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
[경화제]
경화제로서, 예를 들면, 페놀 수지, 에스터 화합물, 방향족 아민, 지방족 아민 및 산무수물을 들 수 있다. 이들 중, 반응성 및 경시 안정성의 관점에서, 페놀 수지가 바람직하다. 페놀 수지의 시판품으로서, 예를 들면, DIC(주)제의 페놀라이트 KA 및 TD 시리즈, 미쓰이 가가쿠 주식회사제의 밀렉스 XLC-시리즈와 XL 시리즈(예를 들면, 밀렉스 XLC-LL), 에어·워터(주)제의 HE 시리즈(예를 들면, HE100C-30), 메이와 가세이 주식회사제의 MEHC-7800 시리즈(예를 들면 MEHC-7800-4S)를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
에폭시 수지와 페놀 수지의 배합량은, 경화성의 관점에서, 각각 에폭시 당량과 수산기 당량의 당량비가, 바람직하게는 0.30/0.70~0.70/0.30, 보다 바람직하게는 0.35/0.65~0.65/0.35, 더 바람직하게는 0.40/0.60~0.60/0.40, 특히 바람직하게는 0.45/0.55~0.55/0.45이다. 배합비가 상기 범위 내임으로써, 경화성 및 유동성의 양방를 충분히 고수준으로 달성하기 쉽다.
[엘라스토머]
엘라스토머로서, 예를 들면, 아크릴 수지, 폴리에스터 수지, 폴리아마이드 수지, 폴리이미드 수지, 실리콘 수지, 폴리뷰타다이엔, 아크릴로나이트릴, 에폭시 변성 폴리뷰타다이엔, 무수 말레산 변성 폴리뷰타다이엔, 페놀 변성 폴리뷰타다이엔 및 카복시 변성 아크릴로나이트릴을 들 수 있다.
용제로의 용해성 및 유동성의 관점에서, 엘라스토머로서 아크릴계 수지가 바람직하고, 또한, 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트 등의 에폭시기 또는 글리시딜기를 가교성 관능기로서 갖는 관능성 모노머를 중합하여 얻은 에폭시기 함유 (메트)아크릴 공중합체 등의 아크릴계 수지가 보다 바람직하다. 아크릴계 수지 중에서도 에폭시기 함유 (메트)아크릴산 에스터 공중합체 및 에폭시기 함유 아크릴 고무가 바람직하고, 에폭시기 함유 아크릴 고무가 보다 바람직하다. 에폭시기 함유 아크릴 고무는, 아크릴산 에스터를 주성분으로 하고, 주로, 뷰틸아크릴레이트와 아크릴로나이트릴 등의 공중합체, 에틸아크릴레이트와 아크릴로나이트릴 등의 공중합체 등으로 이루어지는, 에폭시기를 갖는 고무이다. 또한, 아크릴계 수지는, 에폭시기뿐만 아니라, 알코올성 또는 페놀성 수산기, 카복실기 등의 가교성 관능기를 갖고 있어도 된다.
아크릴 수지의 시판품으로서는, 나가세 켐텍(주)제의 SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, SG-P3 용제 변경품(상품명, 아크릴 고무, 중량 평균 분자량: 80만, Tg: 12℃, 용제는 사이클로헥산온) 등을 들 수 있다.
아크릴 수지의 유리 전이 온도(Tg)는 -50~50℃인 것이 바람직하고, -30~30℃인 것이 보다 바람직하다. 아크릴 수지의 중량 평균 분자량(Mw)은, 10만~300만인 것이 바람직하고, 50만~200만인 것이 보다 바람직하다. Mw가 이 범위의 아크릴 수지를 열경화성 수지 조성물에 배합함으로써, 열경화성 수지 조성물을 필름상으로 형성하기 쉽고, 필름상에서의 강도, 가요성, 택킹성을 적절히 제어하기 쉽다. 이에 더하여, 리플로성 및 매립성의 양방이 향상되는 경향이 있다. 여기에서, Mw는, 젤 퍼미에이션 크로마토그래피(GPC)로 측정하고, 표준 폴리스타이렌에 의한 검량선을 이용하여 환산한 값을 의미한다. 또한, 분자량 분포가 좁은 아크릴 수지를 이용함으로써, 매립성이 우수하고 또한 고탄성의 접착제편을 형성할 수 있는 경향이 있다.
열경화성 수지 조성물에 포함되는 아크릴 수지의 양은, 에폭시 수지 및 에폭시 수지 경화제의 합계 100질량부에 대하여 20~200질량부인 것이 바람직하고, 30~100질량부인 것이 보다 바람직하다. 이 범위에 있으면, 성형 시의 유동성의 제어, 고온에서의 취급성 및 매립성을 보다 한층 양호하게 할 수 있다.
[무기 필러]
무기 필러로서, 예를 들면, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄, 붕산 알루미늄 위스커, 질화 붕소 및 결정성 실리카, 비정성 실리카를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
무기 필러의 평균 입경은, 접착성을 향상시키는 관점에서, 0.005μm~1.0μm가 바람직하고, 0.05~0.5μm가 보다 바람직하다. 무기 필러의 표면은, 용제 및 수지 성분과의 상용성, 및 접착 강도의 관점에서 화학 수식되어 있는 것이 바람직하다. 표면을 화학 수식하는 재료로서 적합한 것에 실레인 커플링제를 들 수 있다. 실레인 커플링제의 관능기의 종류로서, 예를 들면, 바이닐기, 아크릴로일기, 에폭시기, 머캅토기, 아미노기, 다이아미노기, 알콕시기, 에톡시기를 들 수 있다.
열경화성 수지 조성물의 유동성 및 파단성, 및 경화 후의 인장 탄성률 및 접착력을 제어하는 관점에서, 열경화성 수지 조성물의 수지 성분 100질량부에 대하여, 무기 필러의 함유량은 20~200질량부인 것이 바람직하고, 30~100질량부인 것이 보다 바람직하다.
[경화 촉진제]
경화 촉진제로서, 예를 들면, 이미다졸류 및 그 유도체, 유기 인계 화합물, 제2급 아민류, 제3급 아민류, 및 제4급 암모늄염을 들 수 있다. 적절한 반응성의 관점에서 이미다졸계의 화합물이 바람직하다. 이미다졸류로서는, 2-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-메틸이미다졸 등을 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
열경화성 수지 조성물에 있어서의 경화 촉진제의 함유량은, 에폭시 수지 및 에폭시 수지 경화제의 합계 100질량부에 대하여 0.04~3질량부가 바람직하고, 0.04~0.2질량부가 보다 바람직하다. 경화 촉진제의 첨가량이 이 범위에 있으면, 경화성과 신뢰성을 양립시킬 수 있다.
<제2 실시형태>
상기 제1 실시형태에 있어서는, 더미 칩(D)의 상면의 높이와, 칩(S1)의 상면의 높이가 일치하고 있는 구조체(30A)를 (A) 공정에서 준비하는 형태를 예시했지만, 더미 칩(D)의 상면이 칩(S1)의 상면보다 높은 구조체를 (A) 공정에서 준비해도 된다. 도 7에 나타내는 구조체(30B)는, 기판(10)과, 기판(10) 상에 배치된 칩(S1)과, 기판(10) 상이며 칩(S1)의 주위에 배치된 복수의 더미 칩(D)을 구비하고, 더미 칩(D)의 상면이 칩(S1)의 상면보다 높다.
제1 실시형태의 (D) 공정(밀봉재(50)로 밀봉하는 공정) 전까지, 더미 칩(D)의 상면의 높이와, 칩(S1)의 상면의 높이가 일치하고 있으면 되고, (C) 공정에 있어서, 접착제편 포함 칩(S2a)으로 더미 칩(D)의 접착제편(Da)을 눌러 내림으로써 더미 칩(D)의 높이와 칩(S1)의 상면의 높이를 일치시키면 된다(도 8 참조). 플립 칩 접속에 의하여 칩(S1)을 기판(10)에 탑재하는 경우, 플립 칩의 접속부의 높이에 5μm 정도의 불균일이 발생하기 쉽고, 그 결과, 칩(S1)의 상면의 높이 위치에 5μm 정도의 불균일이 발생한다. 이 불균일을 예측하여 더미 칩(D)의 상면의 위치를, 접속 후의 칩(S1)의 상면의 설정 위치보다 8~12μm 정도 높게 설정해 둠으로써, (A) 공정에 있어서 더미 칩(D)의 상면의 높이와 칩(S1)의 상면의 높이를 엄밀하게 일치시킬 필요가 없다는 이점이 있다.
본 실시형태에 있어서는, 더미 칩(D)의 접착제편(Da)은, 접착제편 포함 칩(S2a)으로 눌러 내려지는 재료로 이루어진다. 구체적으로는, 더미 칩(D)의 접착제편(Da)은, 접착제편 포함 칩(S2a)의 접착제편(Sa)보다 연질인 것이 바람직하다. 접착제편(Da)을 접착제편(Sa)보다 연질로 하는 수법으로서, 예를 들면, 접착제편(Da)의 열경화성 수지의 함유량을 접착제편(Sa)보다 많게 하거나, 접착제편(Da)의 엘라스토머 또는 무기 필러의 함유량을 접착제편(Sa)보다 적게 하는 것을 들 수 있다.
더미 칩(D)의 접착제편(Da)은, 접착제편 포함 칩(Sa2)의 접착제편(Sa)보다 두꺼운 것이 바람직하다. 본 실시형태에 있어서, 예를 들면, 접착제편(Da)의 두께는 접착제편(Sa)의 두께의 1.1~8배이며, 1.2~6배여도 된다.
이상, 본 개시의 실시형태에 대하여 상세하게 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태에 있어서는, 칩(S1)을 플립 칩 접속에 의하여 탑재하는 경우를 예시했지만, 접착제에 의하여 칩(S1)을 기판(10)에 고정한 후, 와이어 본딩에 의하여 전기적인 접속을 행해도 된다.
이하, 본 개시를 실시예에 의하여 상세하게 설명하지만, 본 발명은 이들에 제한되는 것은 아니다.
<접착 시트의 제작>
표 1에 나타나는 성분을 이용하여, 이하의 수순에 따라, 접착제 조성물의 바니시 A, B를 조제했다. 먼저, 후술하는 [에폭시 수지], [경화제] 및 [필러]를 배합한 후에, 사이클로헥산온을 첨가하여 교반했다. 그 후, [엘라스토머], [경화 촉진제] 및 [커플링제]를 첨가하여 각 성분이 균일해질 때까지 교반함으로써, 접착제 조성물의 바니시를 얻었다.
[엘라스토머]
아크릴 고무: 나가세 켐텍스 주식회사제 상품명, 상품명 "HTR-860P-3", 중량 평균 분자량 80만, 유리 전이점: 12℃
[에폭시 수지]
크레졸 노볼락형 에폭시 수지: 도토 가세이 주식회사(주)제, 상품명 "YDCN-700-10", 에폭시 당량: 210
비스페놀 F형 에폭시 수지: DIC 주식회사, 상품명 "EXA-830CRP", 에폭시 당량: 159
[경화제]
페놀 수지: 미쓰이 가가쿠 주식회사(주)제, 상품명 "밀렉스 XLC-LL", 연화점: 75℃, 수산기 당량 175
[필러]
실리카 필러: 닛폰 에어로질 주식회사제, 상품명 "R972", 평균 입경 0.500μm
실리카 필러: 아드마텍스 주식회사제, 상품명 "SC2050-HLG", 비표면적 110m/g
[경화 촉진제]
1-사이아노에틸-2-페닐이미다졸큐어졸: 시코쿠 가세이 고교 주식회사(주)제, 상품명 "2PZ-CN"
[커플링제]
γ-머캅토프로필트라이메톡시실레인: 일본 유니카 주식회사(주)제, 상품명 "NUC A-189"
γ-유레이도프로필트라이에톡시실레인: 일본 유니카 주식회사(주)제, 상품명 "NUC A-1160"
[표 1]
기재 필름(이형 처리한 폴리에틸렌테레프탈레이트 필름, 두께: 38μm) 상에 바니시 A를 도포했다. 기재 필름 상에 있어서 140℃에서 5분간 가열 건조시켜, 접착 시트 A1(두께 20μm) 및 접착 시트 A2(두께 40μm)를 제작했다. 바니시 A 대신에 바니시 B를 사용한 것 이외에는, 상기와 동일하게 하여 접착 시트 B(두께 40μm)를 제작했다.
<접착 시트의 용융 점도의 측정>
회전식 점탄성 측정 장치(티·에이·인스트루먼츠·재팬 주식회사제, ARES-RDA)를 이용하여 접착 시트의 용융 점도를 이하의 수순으로 측정했다. 먼저, 접착 시트로부터 기재 필름을 박리한 후, 70℃에서 복수의 접착제층을 첩합하여 두께 160μm 이상의 적층 필름을 얻었다. 이것을 직경 8mm의 원형으로 펀칭한 후, 이것을 2매의 지그(직경: 8mm) 사이에 끼움으로써 측정용 시료를 얻었다. 이하의 조건으로 측정을 실시하고, 80℃에서의 값을 접착 시트의 용융 점도로 했다. 접착 시트 A1, A2의 용융 점도는 24000Pa·s이며, 점착 시트 B의 용융 점도는 2000Pa·s였다.
·주파수: 1Hz
·측정 개시 온도: 35℃
·측정 종료 온도: 150℃
·승온 속도 5℃/분
(실시예 1)
반도체 웨이퍼(두께: 90μm)에, 접착 시트 A1(두께: 20μm)을 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 5.0mm×5.0mm의 반도체 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.1MPa/1초에서 150℃ 1시간 건조한 유기 기판 상에 열압착하여, 반도체 칩 부착 기판을 얻었다.
다음으로, 반도체 웨이퍼(두께: 80μm)에, 접착 시트 B(두께: 40μm)를 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 1.5mm×6.0mm의 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.1MPa/1초에서 상기 반도체 칩의 2mm 공간을 둔 양옆의 유기 기판 상에 상기 칩을 더미 칩으로서 열압착했다.
다음으로, 반도체 웨이퍼(두께: 50μm)에, HR-900T-20-N50(히타치 가세이(주)제, 접착제층의 두께: 20μm)을 웨이퍼 마운터(DISCO제 DFM-2800)로 70℃/(10mm/초)로 첩부했다. 그 후, 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 6.0mm×12.0mm의 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 100~120℃/0.05~0.20MPa/0.5~2.0초에서 반도체 칩 및 2개의 더미 칩 상에 열압착했다. 그 후, 7kg의 가압 분위기하에서 150℃/1시간 가열하는 조건에 의하여 접착제를 경화시켰다. 이로써, 기판과, 2개의 더미 칩과, 2개의 반도체 칩을 구비하는 구조체를 얻었다.
(비교예 1)
반도체 웨이퍼(두께: 90μm)에, 접착 시트 A1(두께: 20μm)을 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 5.0mm×5.0mm의 반도체 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.1MPa/1초에서 150℃ 1시간 건조한 유기 기판 상에 열압착하여, 반도체 칩 부착 기판을 얻었다.
다음으로, 반도체 웨이퍼(두께: 90μm)에, 접착 시트 A2(두께: 40μm)를 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 1.5mm×6.0mm의 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.1MPa/1초에서 상기 반도체 칩의 2mm 공간을 둔 양옆의 유기 기판 상에 상기 칩을 더미 칩으로서 열압착했다.
다음으로, 반도체 웨이퍼(두께: 50μm)에, HR-900T-20-N50(히타치 가세이(주)제, 접착제층의 두께: 20μm)을 웨이퍼 마운터(DISCO제 DFM-2800)로 70℃/(10mm/초)로 첩부했다. 그 후, 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 6.0mm×12.0mm의 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.10MPa/1.0초에서 반도체 칩 및 2개의 더미 칩 상에 열압착했다. 그 후, 7kg의 가압 분위기하에서 150℃/1시간 가열하는 조건에 의하여 접착제를 경화시켰다. 이로써, 기판과, 2개의 더미 칩과, 2개의 반도체 칩을 구비하는 구조체를 얻었다.
(비교예 2)
반도체 웨이퍼(두께: 90μm)에, 접착 시트 A1(두께: 20μm)을 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 5.0mm×5.0mm의 반도체 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.1MPa/1초에서 150℃ 1시간 건조한 유기 기판 상에 열압착하여, 반도체 칩 부착 기판을 얻었다.
다음으로, 반도체 웨이퍼(두께: 110μm)에, 접착 시트 A1(두께: 20μm)을 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 1.5mm×6.0mm의 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.1MPa/1초에서 상기 반도체 칩의 2mm 공간을 둔 양옆의 유기 기판 상에 상기 칩을 더미 칩으로서 열압착했다.
다음으로, 반도체 웨이퍼(두께: 50μm)에, HR-900T-20-N50(히타치 가세이(주)제, 접착제층의 두께: 20μm)을 웨이퍼 마운터(DISCO제 DFM-2800)로 70℃/(10mm/초)로 첩부했다. 다이서(DISCO제 DFD-6361)를 이용하여 반도체 웨이퍼를 6.0mm×12.0mm의 칩으로 개편화했다. 플렉시블 다이본더((주)히타치 하이테크 인스트루먼츠제 DB-830HSD)로 120℃/0.10MPa/1.0초에서 반도체 칩 및 2개의 더미 칩 상에 열압착했다. 그 후, 7kg의 가압 분위기하에서 150℃/1시간 가열하는 조건에 의하여 접착제를 경화시켰다. 이로써, 기판과, 2개의 더미 칩과, 2개의 반도체 칩을 구비하는 구조체를 얻었다.
(반도체 패키지의 제작 및 평가)
실시예 및 비교예에 관한 상기 구조체 상에 히타치 가세이 주식회사제의 밀봉재(상품명 CEL-9750ZHF)를 175℃/6.75MPa/120초의 조건으로 각각 성형하고, 175℃에서 5시간의 경화 처리를 행하여, 반도체 패키지를 얻었다. 초음파 영상 진단 시스템(인사이트(주)사제, Insight-300 Scanning Acoustic Microscope: SAM)에 의하여, 반도체 패키지 내부의 박리, 보이드 유무를 관찰했다. 또, 얻어진 반도체 패키지를 단면 관찰하여, 반도체 칩과 더미 칩의 높이를 확인했다.
반도체 패키지 내부의 박리 및 보이드가 없이 양호한 것은 "A", 박리 및 보이드가 있는 것은 "B"라고 판단했다. 또, 반도체 칩 상면과 더미 칩 상면의 높이의 차가 10μm 미만인 것을 "A", 10μm 이상인 것을 "B"로 했다. 결과를 표 2에 나타낸다.
[표 2]
산업상 이용가능성
본 개시에 의하면, 제1 칩이 기판 상에 탑재되고 또한 제1 칩의 상방에 제2 칩이 배치된 구성의 반도체 장치의 제조 방법이며 반도체 장치가 과도하게 두꺼워지는 것을 억제할 수 있음과 함께, 제1 칩 및 제2 칩을 밀봉재로 밀봉하는 작업을 용이하게 실시할 수 있는 제조 방법이 제공된다. 또, 본 개시에 의하면, 과도하게 두껍지 않고 또한 밀봉재의 충전성이 우수한 반도체 장치 및 이 반도체 장치의 제조에 사용되는 구조체가 제공된다.
10…기판
30A, 30B, 40…구조체
50…밀봉재
100…반도체 장치
D…더미 칩(스페이서)
D1…칩
Da…접착제편
S1…제1 칩
S2…제2 칩
S2a…접착제편 포함 칩
Sa…접착제편
Sc…경화물(접착제편)

Claims (13)

  1. (A) 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 스페이서를 구비하는 구조체를 준비하는 공정과,
    (B) 상기 제1 칩보다 사이즈가 큰 제2 칩과, 상기 제2 칩의 일방의 면에 마련된 접착제편을 구비하는 접착제편 포함 칩을 준비하는 공정과,
    (C) 상기 복수의 스페이서의 상면에 상기 접착제편이 접하도록, 상기 제1 칩의 상방에 상기 제2 칩을 배치하는 공정과,
    (D) 상기 제1 칩, 상기 스페이서 및 상기 제2 칩을 밀봉하는 공정을 포함하고,
    (D) 공정을 실시하기 전에 있어서, 상기 스페이서의 상면의 높이와, 상기 제1 칩의 상면의 높이가 일치하고 있고,
    상기 스페이서가, 칩과, 상기 칩의 일방의 면에 마련된 접착제편을 구비하는 더미 칩이며,
    상기 더미 칩이 구비하는 상기 접착제편은, 상기 접착제편 포함 칩이 구비하는 접착제편보다 연질이고,
    상기 (A) 공정에서 준비된 상기 구조체에 있어서, 상기 스페이서의 상면이 상기 제1 칩의 상면보다 높고,
    상기 (C) 공정에 있어서, 상기 접착제편 포함 칩으로 상기 스페이서를 눌러 내림으로써 상기 스페이서의 높이와 상기 제1 칩의 상면의 높이를 일치시키는, 반도체 장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서,
    상기 더미 칩이 구비하는 상기 접착제편은, 상기 접착제편 포함 칩이 구비하는 접착제편보다 두꺼운, 반도체 장치의 제조 방법.
  7. 청구항 1에 있어서,
    상기 제1 칩은, 플립 칩 접속에 의하여 상기 기판에 탑재되어 있는, 반도체 장치의 제조 방법.
  8. 청구항 1, 청구항 6, 및 청구항 7 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의하여 제조된 반도체 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020217017011A 2018-11-16 2019-11-14 반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체 Active KR102703891B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/042551 WO2020100308A1 (ja) 2018-11-16 2018-11-16 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
JPPCT/JP2018/042551 2018-11-16
PCT/JP2019/044761 WO2020100998A1 (ja) 2018-11-16 2019-11-14 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体

Publications (2)

Publication Number Publication Date
KR20210094555A KR20210094555A (ko) 2021-07-29
KR102703891B1 true KR102703891B1 (ko) 2024-09-05

Family

ID=70731439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217017011A Active KR102703891B1 (ko) 2018-11-16 2019-11-14 반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체

Country Status (6)

Country Link
JP (1) JPWO2020100998A1 (ko)
KR (1) KR102703891B1 (ko)
CN (1) CN113039641A (ko)
SG (1) SG11202104932XA (ko)
TW (1) TWI814944B (ko)
WO (2) WO2020100308A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230034291A (ko) * 2020-07-03 2023-03-09 레조낙 가부시끼가이샤 반도체 장치 및 그 제조 방법
JPWO2022034854A1 (ko) * 2020-08-11 2022-02-17

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132753B1 (en) * 2003-11-10 2006-11-07 Amkor Technology, Inc. Stacked die assembly having semiconductor die overhanging support
JP2010147225A (ja) 2008-12-18 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
JP2011086943A (ja) * 2009-10-15 2011-04-28 Samsung Electronics Co Ltd 半導体パッケージ並びにこれを用いた電子装置及びメモリ保存装置
US20130270717A1 (en) 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093725A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR102012505B1 (ko) * 2012-12-20 2019-08-20 에스케이하이닉스 주식회사 토큰 링 루프를 갖는 스택 패키지
JP2015120836A (ja) 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
WO2017049585A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132753B1 (en) * 2003-11-10 2006-11-07 Amkor Technology, Inc. Stacked die assembly having semiconductor die overhanging support
JP2010147225A (ja) 2008-12-18 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
JP2011086943A (ja) * 2009-10-15 2011-04-28 Samsung Electronics Co Ltd 半導体パッケージ並びにこれを用いた電子装置及びメモリ保存装置
US20130270717A1 (en) 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
CN113039641A (zh) 2021-06-25
WO2020100308A1 (ja) 2020-05-22
WO2020100998A1 (ja) 2020-05-22
TWI814944B (zh) 2023-09-11
KR20210094555A (ko) 2021-07-29
SG11202104932XA (en) 2021-06-29
JPWO2020100998A1 (ja) 2021-09-30
TW202038425A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
KR102067945B1 (ko) 접착시트 및 반도체 장치의 제조 방법
KR102720409B1 (ko) 반도체 장치의 제조 방법, 열경화성 수지 조성물 및 다이싱·다이본딩 일체형 필름
JP7136200B2 (ja) 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ
KR102703891B1 (ko) 반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체
KR102711424B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
JP4523611B2 (ja) 半導体装置の製造方法
JP2023115060A (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
KR102707748B1 (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법, 및 지지편 형성용 적층 필름
TWI827779B (zh) 切晶-黏晶一體型膜及半導體裝置的製造方法
KR102741215B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP7532885B2 (ja) 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
CN118922915A (zh) 半导体用黏合膜、切割晶粒接合膜及制造半导体装置的方法
TW202107668A (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210603

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220602

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240607

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240903

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240903

End annual number: 3

Start annual number: 1

PG1601 Publication of registration