KR102683906B1 - Socket for testing semiconductor packages - Google Patents
Socket for testing semiconductor packages Download PDFInfo
- Publication number
- KR102683906B1 KR102683906B1 KR1020220083540A KR20220083540A KR102683906B1 KR 102683906 B1 KR102683906 B1 KR 102683906B1 KR 1020220083540 A KR1020220083540 A KR 1020220083540A KR 20220083540 A KR20220083540 A KR 20220083540A KR 102683906 B1 KR102683906 B1 KR 102683906B1
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- semiconductor package
- holes
- socket
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000012360 testing method Methods 0.000 title claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 230000035515 penetration Effects 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000843 powder Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000003825 pressing Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체 패키지 테스트용 소켓에 관한 것으로서, 지지 플레이트, 절연부, 제1핀, 커버 플레이트, 제2핀을 포함한다. 지지 플레이트는 내부에 복수의 제1관통홀이 이격되게 형성된다. 절연부는 상기 지지 플레이트의 상측에 배치되고, 상기 복수의 제1관통홀에 대응되도록 이격되게 형성되는 복수의 제2관통홀을 가진다. 제1핀은 상기 복수의 제2관통홀에 배치되고, 상기 제1관통홀을 관통하도록 배치되어 도전성 물질로 형성된다. 커버 플레이트는 상기 절연부의 상측에 배치되고, 상기 복수의 제1관통홀 및 상기 복수의 제2관통홀에 대응되도록 이격되게 형성되는 복수의 제3관통홀을 가진다. 제2핀은 상기 제3관통홀을 관통하도록 배치되고 도전성 물질로 형성된다. 상기 절연부의 높이는 상기 제1핀의 높이보다 높게 형성되어 상기 제1핀 및 상기 제2핀은 상기 절연부의 내부에서 접합되고, 상기 커버 플레이트는 플렉시블한 것을 특징으로 한다. The present invention relates to a socket for testing a semiconductor package, and includes a support plate, an insulating portion, a first pin, a cover plate, and a second pin. The support plate has a plurality of first through holes spaced apart from each other. The insulating part is disposed on the upper side of the support plate and has a plurality of second through holes formed to be spaced apart from the plurality of first through holes. The first pin is disposed in the plurality of second through holes, is disposed to penetrate the first through hole, and is made of a conductive material. The cover plate is disposed on the upper side of the insulating part and has a plurality of third through holes formed to be spaced apart from the plurality of first through holes and the plurality of second through holes. The second pin is disposed to penetrate the third through hole and is made of a conductive material. The height of the insulating part is formed to be higher than the height of the first pin, so that the first pin and the second pin are joined inside the insulating part, and the cover plate is flexible.
Description
본 발명은 반도체 패키지 테스트용 소켓에 관한 것으로서, 더욱 상세하게는 제조된 반도체 패키지의 전기적 성능을 테스트 하는데 사용되는 반도체 패키지 테스트용 소켓에 관한 것이다.The present invention relates to a socket for testing a semiconductor package, and more specifically, to a socket for testing a semiconductor package used to test the electrical performance of a manufactured semiconductor package.
일반적으로, 반도체 패키지 테스트 소켓은 패키징 공정까지 완료된 완성된 반도체 패키지를 장착하여 테스트 장비에 연결하는 연결장비로서, 테스트 장비로부터의 전기적 신호를 반도체 패키지에 전달하고 그 신호에 대한 반도체 패키지의 반송신호를 테스트 장비로 다시 전달하여 반도체 배키지가 정상적은 작동을 행하는지 여부를 시험하기 위한 장치이다. In general, a semiconductor package test socket is a connection device that connects a completed semiconductor package that has completed the packaging process to a test equipment. It transmits an electrical signal from the test equipment to the semiconductor package and transmits the semiconductor package's return signal for the signal. It is a device for testing whether the semiconductor package operates normally by delivering it back to the test equipment.
일반적인 반도체 패키지 테스트 소켓은 전기적 신호를 전달하는 도전체와 전기적 간섭을 차단하는 절연체로 구성되어 있다. 이때, 절연체는 수 만회에서 수 십만회에 걸친 반도체 패키지의 테스트에 견디지 못하고 무너지거나 수명이 짧아지는 문제점이 있다.A typical semiconductor package test socket consists of a conductor that transmits electrical signals and an insulator that blocks electrical interference. At this time, there is a problem that the insulator cannot withstand tens of thousands to hundreds of thousands of tests of a semiconductor package and collapses or its lifespan is shortened.
따라서, 장시간 사용에도 무너지거나 손상되지 않아 수명이 충분히 긴 반도체 패키지 테스트용 소켓이 필요한 실상이다.Therefore, there is a need for a semiconductor package test socket that will not collapse or be damaged even after long-term use and will have a sufficiently long lifespan.
따라서, 본 발명이 해결하고자 하는 과제는 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 장시간 사용에도 무너지거나 손상되지 않는 반도체 패키지 테스트용 소켓을 제공함에 있다.Accordingly, the problem to be solved by the present invention is to solve such conventional problems and provide a socket for testing semiconductor packages that does not collapse or be damaged even when used for a long time.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예는 내부에 복수의 제1관통홀이 이격되게 형성되는 지지 플레이트; 상기 지지 플레이트의 상측에 배치되고, 상기 복수의 제1관통홀에 대응되도록 이격되게 형성되는 복수의 제2관통홀을 가지는 절연부; 상기 복수의 제2관통홀에 배치되고, 상기 제1관통홀을 관통하도록 배치되어 도전성 물질로 형성되는 제1핀; 상기 절연부의 상측에 배치되고, 상기 복수의 제1관통홀 및 상기 복수의 제2관통홀에 대응되도록 이격되게 형성되는 복수의 제3관통홀을 가지는 커버 플레이트; 및 상기 제3관통홀을 관통하도록 배치되고 도전성 물질로 형성되는 제2핀;을 포함하고, 상기 절연부의 높이는 상기 제1핀의 높이보다 높게 형성되어 상기 제1핀 및 상기 제2핀은 상기 절연부의 내부에서 접합되고, 상기 커버 플레이트는 플렉시블한 것을 특징으로 하는 반도체 패키지 테스트용 소켓을 제공함에 있다.In order to achieve the above object, one embodiment of the present invention includes a support plate having a plurality of first through holes spaced apart from each other therein; an insulating portion disposed on an upper side of the support plate and having a plurality of second through holes spaced apart from each other to correspond to the plurality of first through holes; first pins disposed in the plurality of second through holes and formed of a conductive material and disposed to penetrate the first through holes; a cover plate disposed on an upper side of the insulating part and having a plurality of third through holes spaced apart from each other to correspond to the plurality of first through holes and the plurality of second through holes; and a second pin disposed to penetrate the third through hole and made of a conductive material, wherein the height of the insulating portion is formed to be higher than the height of the first pin, so that the first pin and the second pin are connected to the insulating portion. The object of the present invention is to provide a socket for testing a semiconductor package, which is joined inside the unit and the cover plate is flexible.
본 발명의 일실시예에 있어서, 상기 제1핀은 금속 파우더 및 실리콘으로 형성되며, 표면이 평평하지 않게 형성될 수 있다.In one embodiment of the present invention, the first fin is made of metal powder and silicon, and may have an uneven surface.
본 발명의 일실시예에 있어서, 상기 제2핀의 하부에 형성되고, 상기 제1핀과 마주보는 표면은 돌기 형상으로 형성되며, 상기 제1핀과 상기 제2핀을 전기적으로 연결하는 돌기패드를 포함할 수 있다.In one embodiment of the present invention, a protrusion pad is formed under the second pin, and the surface facing the first pin is formed in a protrusion shape, and electrically connects the first pin and the second pin. may include.
본 발명의 일실시예에 있어서, 반도체 패키지의 단자와 전기적으로 연결되는 상기 제2핀의 상면에 형성되고, 반도체 패키지의 단자에 형성된 산화막을 침투하기 위한 산화막 침투부를 포함할 수 있다.In one embodiment of the present invention, the pin may be formed on the upper surface of the second pin, which is electrically connected to the terminal of the semiconductor package, and may include an oxide film penetration portion for penetrating the oxide film formed on the terminal of the semiconductor package.
본 발명의 일실시예에 있어서, 상기 산화막 침투부는 상기 제2핀의 상면에 동심적으로 배치되는 다수개의 제1접합홀을 포함하고, 상기 다수개의 제1접합홀은 상기 제2핀의 상측으로 갈수록 직경이 커질 수 있다.In one embodiment of the present invention, the oxide film penetration portion includes a plurality of first bonding holes concentrically disposed on the upper surface of the second pin, and the plurality of first bonding holes are located on the upper side of the second pin. As time goes by, the diameter can become larger.
본 발명의 일실시예에 있어서, 상기 산화막 침투부는 상기 제2핀의 상면에 십자 형상으로 형성되는 제2접합홀을 포함할 수 있다.In one embodiment of the present invention, the oxide film penetration portion may include a second joining hole formed in a cross shape on the upper surface of the second fin.
본 발명의 일실시예에 있어서, 상기 산화막 침투부는 상기 제2핀의 상면에 요철 형상으로 형성되는 접합돌기를 포함할 수 있다.In one embodiment of the present invention, the oxide film penetration portion may include a joining protrusion formed in a concavo-convex shape on the upper surface of the second fin.
본 발명의 일실시예에 있어서, 상기 제2핀은 측면으로부터 일정 깊이 함몰되게 형성된 결합홈을 포함하고, 상기 커버 플레이트의 제3관통홀은 상기 제2핀의 외경보다 작은 직경으로 형성되며, 상기 제2핀의 결합홈이 상기 커버 플레이트의 제3관통홀에 끼워지면서, 상기 제2핀과 상기 커버 플레이트의 결합이 이루어질 수 있다.In one embodiment of the present invention, the second pin includes a coupling groove that is recessed from the side to a certain depth, and the third through hole of the cover plate is formed with a diameter smaller than the outer diameter of the second pin, As the coupling groove of the second pin is inserted into the third through hole of the cover plate, the second pin and the cover plate can be coupled.
본 발명의 반도체 패키지 테스트용 소켓에 따르면, 커버 플레이트가 플랙시블하게 형성됨으로써 반도체 패키지와 소켓의 통전을 위해 반도체 패키지가 소켓을 가압할 때, 절연부가 손상되는 것을 방지할 수 있고, 이로 인해 절연부의 수명을 높일 수 있는 효과가 있다.According to the socket for testing a semiconductor package of the present invention, the cover plate is formed flexibly, thereby preventing damage to the insulating part when the semiconductor package presses the socket to conduct electricity between the semiconductor package and the socket, thereby preventing damage to the insulating part. It has the effect of increasing lifespan.
또한, 본 발명의 반도체 패키지 테스트용 소켓에 따르면, 제2핀이 측면으로부터 일정 깊이 함몰되게 형성된 결합홈을 포함으로써, 제2핀이 커버 플레이트에 쉽게 분리되지 않고 더 효과적으로 결합되는 효과가 있다.In addition, according to the semiconductor package test socket of the present invention, the second pin includes a coupling groove formed to be recessed from the side at a certain depth, so that the second pin is not easily separated from the cover plate and is more effectively coupled to the cover plate.
또한, 본 발명의 반도체 패키지 테스트용 소켓에 따르면, 돌기패드가 절연체인 실리콘을 침투하여 금속 파우더와 컨택을 할 수 있으며, 침투하여 컨택함으로써 제1핀과 제2핀의 접촉 면적을 더 넓게 할 수 있어 선로 저항을 줄이는 효과가 있다.In addition, according to the semiconductor package test socket of the present invention, the protruding pad can penetrate the silicon, which is an insulator, and make contact with the metal powder, and by penetrating and making contact, the contact area between the first pin and the second pin can be made wider. This has the effect of reducing line resistance.
또한, 본 발명의 반도체 패키지 테스트용 소켓에 따르면, 산화막 침투부가 제2핀의 상면에 형성되어 반도체 패키지의 단자에 형성된 산화막을 침투함으로써, 반도체 패키지와 제2핀이 효과적으로 통전되는 효과가 있다.In addition, according to the semiconductor package test socket of the present invention, the oxide film penetration portion is formed on the upper surface of the second pin to penetrate the oxide film formed on the terminal of the semiconductor package, thereby effectively conducting electricity between the semiconductor package and the second pin.
도 1은 본 발명의 일실시예에 따른 반도체 패키지 테스트용 소켓을 도시한 도면이고,
도 2는 도 1의 돌기패드를 도시한 도면이고,
도 3 내지 도 5는 도 1의 산화막 침투부의 다른 실시예들을 도시한 도면이고,
도 6은 도 1의 제2핀의 다른 실시예를 도시한 도면이다.1 is a diagram illustrating a socket for testing a semiconductor package according to an embodiment of the present invention;
Figure 2 is a diagram showing the protruding pad of Figure 1,
3 to 5 are diagrams showing other embodiments of the oxide film penetration portion of FIG. 1;
FIG. 6 is a diagram illustrating another embodiment of the second pin of FIG. 1.
이하, 본 발명에 따른 반도체 패키지 테스트용 소켓의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of a socket for testing a semiconductor package according to the present invention will be described in detail with reference to the attached drawings.
도 1은 본 발명의 일실시예에 따른 반도체 패키지 테스트용 소켓을 도시한 도면이고, 도 2는 도 1의 돌기패드를 도시한 도면이고, 도 3 내지 도 5는 도 1의 산화막 침투부의 다른 실시예들을 도시한 도면이고, 도 6은 도 1의 제2핀의 다른 실시예를 도시한 도면이다.Figure 1 is a diagram showing a socket for testing a semiconductor package according to an embodiment of the present invention, Figure 2 is a diagram showing the protruding pad of Figure 1, and Figures 3 to 5 are another embodiment of the oxide film penetration part of Figure 1. This is a drawing showing examples, and FIG. 6 is a drawing showing another embodiment of the second pin of FIG. 1.
본 발명의 일실시예에 따른 반도체 패키지 테스트용 소켓(100)은, 지지 플레이트(110), 절연부(120), 제1핀(130), 커버 플레이트(140), 제2핀(150), 돌기패드(160), 산화막 침투부(170)를 포함할 수 있다.The semiconductor
지지 플레이트(110)는, 내부에 복수의 제1관통홀(111)이 이격되게 형성된다. 복수의 제1관통홀(111)에는 후술하는 제1핀(130)이 관통되어 배치되고, 제1핀(130)을 지지할 수 있다.The
절연부(120)는 지지 플레이트(110)의 상측에 배치되고, 절연 물질로 이루어질 수 있다. 예를 들어, 절연부(120)는 실리콘, 고무 등으로 이루어질 수 있지만 반드시 이에 한정되는 것은 아니다. The insulating
그리고, 절연부(120)는 복수의 제1관통홀(111)에 대응되도록 이격되게 형성되는 복수의 제2관통홀(121)을 가진다. 또한, 절연부(120)는 후술하는 제1핀(130)의 높이보다 높게 형성된다.In addition, the
복수의 제2관통홀(121)은 제1핀(130)이 배치되는 곳으로, 이때 절열부(120)의 높이가 제1핀(130)의 높이보다 높게 형성됨에 따라 제1핀(130)은 복수의 제2관통홀(121)의 내부에 배치될 수 있다.The plurality of second through
제1핀(130)은 복수의 제2관통홀(121)에 배치되고, 제1관통홀(111)을 관통하도록 배치된다. 그리고, 제1핀(130)은 금속 파우더 및 실리콘으로 형성될 수 있다.The
구체적으로, 제1관통홀(111) 및 제2관통홀(121) 각각에 금속 파우더 및 실리콘을 채우고 자력을 작용하고 경화함으로써, 제1핀(130)은 핀 형성으로 제1관통홀(111) 및 제2관통홀(121)에 배치될 수 있다.Specifically, by filling each of the first through
이처럼, 제1핀(130)은 금속 파우더 및 실리콘에 자력을 작용하여 형성됨에 따라, 제1핀(130)의 표면은 평평하지 않게 형성될 수 있다. In this way, as the
커버 플레이트(140)는 절연부(120)의 상측에 배치되고, 플랙시블하게 형성된다. The
한편 반도체 패키지를 테스트할 때, 반도체 패키지가 반도체 패키지 테스트용 소켓(100)을 가압하여 반도체 패키지와 소켓(100)이 통전되면 테스트가 이루어진다.Meanwhile, when testing a semiconductor package, the semiconductor package pressurizes the
상기와 같은 과정으로 장시간 테스트를 하게 되면, 반도체 패키지의 가압력에 의해 절연부(120)는 무너지거나 손상을 입어 절연부(120)의 수명은 단축될 수 있다.이때, 플랙시블한 커버 플레이트(140)가 절연부(120)의 상측에 배치됨에 따라 반도체 패키지가 절연부(120)에 가하는 압력을 완화시킬 수 있다.If a test is performed for a long time using the above process, the
즉, 커버 플레이트(140)는 플랙시블하게 형성됨으로써 반도체 패키지와 소켓(100)의 통전을 위해 반도체 패키지가 소켓(100)을 가압할 때, 절연부(120)가 손상되는 것을 방지할 수 있고, 이로 인해 절연부(120)의 수명을 높일 수 있다.That is, the
그리고, 커버 플레이트(140)는 복수의 제1관통홀(111) 및 복수의 제2관통홀(121)에 대응되도록 이격되게 형성되는 복수의 제3관통홀(141)을 가진다.In addition, the
복수의 제3관통홀(141)은 후술하는 제2핀(150)이 관통하여 배치된다. 이때, 복수의 제3관통홀(141)은 복수의 제1관통홀(111) 및 복수의 제2관통홀(121)에 대응되도록 이격되게 형성됨에 따라 제2핀(150)은 제1핀(130)과 접합될 수 있다.
제2핀(150)은 제3관통홀(141)을 관통하도록 배치되고 도전성 물질로 형성된다. 그리고, 제2핀(150)은 절연부(120)의 내부에서 제1핀(130)과 접합되고, 이에 따라, 제1핀(130)으로부터 전기적 신호를 전달받을 수 있다.The
또한, 도 6을 참조하면, 제2핀(450)의 다른 실시예로 제2핀(450)은 측면으로부터 일정 깊이 함몰되게 형성된 결합홈(451)을 포함할 수 있고 이때 커버 플레이트(140)의 제3관통홀(141)은 제2핀(150)의 외경보다 작은 직경으로 형성될 수 있다.In addition, referring to FIG. 6, in another embodiment of the
도 6에서와 같이, 제3관통홀(141)이 제2핀(450)의 외경보다 작은 직경으로 형성되어, 제2핀(450)의 결합홈(451)이 커버 플레이트(140)의 제3관통홀(141)에 끼워지면서 제2핀(450)과 커버 플레이트(140)의 결합이 이루어질 수 있다.As shown in FIG. 6, the third through
이와 같이 함으로써, 제2핀(450)이 커버 플레이트(140)에 쉽게 분리되지 않고 더 효과적으로 결합될 수 있다.By doing this, the
도 2를 참조하면, 돌기패드(160)는 제2핀(150)의 하부(151)에 형성되고, 제1핀(130)과 제2핀(150)을 전기적으로 연결할 수 있다. 그리고, 제2핀(150)은 제1핀(130)과 마주보는 표면은 돌기 형상으로 형성될 수 있다.Referring to FIG. 2, the protruding pad 160 is formed on the lower part 151 of the
한편, 제1핀(130)은 금속 파우더 및 실리콘으로 형성되기 때문에, 절연체인 실리콘은 제1핀(130)과 제2핀(150)의 전기적 연결을 방해하고, 금속 파우더는 제1핀(130)의 표면에서 돌출형태로 형성되어 제1핀(130)과 제2핀(150) 사이의 접촉 면적을 줄일 수 있다.Meanwhile, since the
이때, 돌기패드(160)는 돌기 형상으로 형성됨에 따라, 평평하지 않는 제1핀(130)의 표면에 돌기(161)가 압입하여 침투할 수 있다. At this time, as the protrusion pad 160 is formed in the shape of a protrusion, the protrusion 161 can be press-fitted and penetrate into the surface of the
즉, 돌기(161)는 절연체인 실리콘을 침투하여 금속 파우더와 컨택을 할 수 있으며, 침투하여 컨택함으로써 제1핀(130)과 제2핀(150)의 접촉 면적을 더 넓게 할 수 있어 선로 저항을 줄일 수 있다.In other words, the protrusion 161 can penetrate silicon, which is an insulator, and make contact with the metal powder, and by penetrating and making contact, the contact area between the
산화막 침투부(170)는 반도체 패키지의 단자(10)와 전기적으로 연결되는 제2핀(150)의 상부(152)의 상면에 형성되고, 반도체 패키지의 단자에 형성된 산화막(11)을 침투할 수 있다. 즉, 산화막 침투부(170)는 반도체 패키지의 단자(10)에 형성된 산화막(11)을 침투하여, 반도체 패키지와 제2핀(150)이 효과적으로 통전될 수 있다.The oxide film penetration portion 170 is formed on the
도 3을 참조하면, 산화막 침투부(170)는 제2핀(150)의 상면에 동심적으로 배치되고, 제2핀(150)의 상측으로 갈수록 직경이 커지는 다수개의 제1접합홀을 포함할 수 있다.Referring to FIG. 3, the oxide film penetration portion 170 is concentrically disposed on the upper surface of the
도 3에서는 산화막 침투부(170)는 제2핀(150)의 상면에 동심적으로 배치되는 두개의 제1접합홀(171, 172)를 포함하고 있다. In FIG. 3, the oxide film penetration portion 170 includes two first joining
이 경우, 반도체 패키지 단자가 제2핀(150)을 가압하면서 제1접합홀과 접촉할 때, 제1접합홀(171)의 외경(171a)이 반도체 패키지의 단자(10)에 형성된 산화막(11)을 침투할 수 있고, 마찬가지로, 제1접합홀(172)의 외경(172a)이 반도체 패키지의 단자(10)에 형성된 산화막(11)을 침투할 수 있다.In this case, when the semiconductor package terminal contacts the first junction hole while pressing the
따라서, 산화막 침투부(170)는 제2핀(150)의 상면에 형성되어 반도체 패키지의 단자(10)에 형성된 산화막(11)을 침투함으로써, 반도체 패키지와 제2핀(150)이 효과적으로 통전되게 할 수 있다.Therefore, the oxide film penetration portion 170 is formed on the upper surface of the
도 4를 참조하면, 산화막 침투부(270)의 다른 실시예로 산화막 침투부(270)는 제2핀(250)의 상부(252)의 상면에 십자 형상으로 형성되는 제2접합홀(271)을 포함할 수 있다.Referring to FIG. 4, in another embodiment of the oxide film penetration part 270, the oxide film penetration part 270 is a second joining
이 경우, 반도체 패키지 단자(10)가 제2핀(150)을 가압하면서 제2접합홀(271)과 접촉할 때, 제2접합홀(271)의 외경(271a)이 반도체 패키지의 단자(10)에 형성된 산화막(11)을 침투할 수 있다.In this case, when the
도 5를 참조하면, 산화막 침투부(370)의 또 다른 실시예로 산화막 침투부(370)는 제2핀(350)의 상부(352)의 상면에 요철 형상으로 형성되는 접합돌기(371)를 포함할 수 있다.Referring to FIG. 5, in another embodiment of the oxide
이 경우, 반도체 패키지 단자가 제2핀(150)을 가압하면서 접합돌기(371)와 접촉할 때, 접합돌기(371)가 반도체 패키지의 단자(10)에 형성된 산화막(11)을 침투할 수 있다.In this case, when the semiconductor package terminal contacts the bonding protrusion 371 while pressing the
상술한 바와 같이 구성된 본 발명의 반도체 패키지 테스트용 소켓은, 커버 플레이트가 플랙시블하게 형성됨으로써 반도체 패키지와 소켓의 통전을 위해 반도체 패키지가 소켓을 가압할 때, 절연부가 손상되는 것을 방지할 수 있고, 이로 인해 절연부의 수명을 높일 수 있는 효과를 얻을 수 있다.In the semiconductor package test socket of the present invention configured as described above, the cover plate is formed flexibly, so that the insulating portion can be prevented from being damaged when the semiconductor package presses the socket to conduct electricity between the semiconductor package and the socket, This has the effect of increasing the lifespan of the insulating part.
또한, 상술한 바와 같이 구성된 본 발명의 반도체 패키지 테스트용 소켓은, 제2핀이 측면으로부터 일정 깊이 함몰되게 형성된 결합홈을 포함으로써, 제2핀이 커버 플레이트에 쉽게 분리되지 않고 더 효과적으로 결합되는 효과를 얻을 수 있다.In addition, the semiconductor package test socket of the present invention configured as described above includes a coupling groove in which the second pin is recessed from the side to a certain depth, so that the second pin is not easily separated from the cover plate and is more effectively coupled to the cover plate. can be obtained.
또한, 상술한 바와 같이 구성된 본 발명의 반도체 패키지 테스트용 소켓은, 돌기패드가 절연체인 실리콘을 침투하여 금속 파우더와 컨택을 할 수 있으며, 침투하여 컨택함으로써 제1핀과 제2핀의 접촉 면적을 더 넓게 할 수 있어 선로 저항을 줄이는 효과를 얻을 수 있다.In addition, in the semiconductor package test socket of the present invention configured as described above, the protruding pad can penetrate the silicon, which is an insulator, and make contact with the metal powder, and by penetrating and making contact, the contact area between the first pin and the second pin is increased. It can be made wider, which has the effect of reducing line resistance.
또한, 상술한 바와 같이 구성된 본 발명의 반도체 패키지 테스트용 소켓은, 산화막 침투부가 제2핀의 상면에 형성되어 반도체 패키지의 단자에 형성된 산화막을 침투함으로써, 반도체 패키지와 제2핀이 효과적으로 통전되는 효과를 얻을 수 있다.In addition, the semiconductor package test socket of the present invention configured as described above has the effect of effectively conducting electricity between the semiconductor package and the second pin by forming an oxide film penetration portion on the upper surface of the second pin and penetrating the oxide film formed on the terminal of the semiconductor package. can be obtained.
본 발명의 권리범위는 상술한 실시예 및 변형례에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.The scope of the present invention is not limited to the above-described embodiments and modifications, but may be implemented in various forms within the scope of the appended claims. It is considered to be within the scope of the claims of the present invention to the extent that anyone skilled in the art can make modifications without departing from the gist of the invention as claimed in the claims.
100 : 반도체 패키지 테스트용 소켓
110 : 지지 플레이트
120 : 제1핀
130 : 절연부
140 : 커버 플레이트
150 : 제2핀
160 : 돌기패드
170 : 산화막 침투부100: Socket for semiconductor package test
110: support plate
120: 1st pin
130: insulation part
140: cover plate
150: 2nd pin
160: Protruded pad
170: Oxide film penetration part
Claims (8)
상기 지지 플레이트의 상측에 배치되고, 상기 복수의 제1관통홀에 대응되도록 이격되게 형성되는 복수의 제2관통홀을 가지는 절연부;
상기 복수의 제2관통홀에 배치되고, 상기 제1관통홀을 관통하도록 배치되어 도전성 물질로 형성되는 제1핀;
상기 절연부의 상측에 배치되고, 상기 복수의 제1관통홀 및 상기 복수의 제2관통홀에 대응되도록 이격되게 형성되는 복수의 제3관통홀을 가지고, 플렉시블하게 형성되는 커버 플레이트;
상기 제3관통홀을 관통하도록 배치되고 도전성 물질로 형성되는 제2핀; 및
상기 제2핀의 하부에 형성되고, 상기 제1핀의 표면에 압입되어 침투하도록 상기 제1핀과 마주보는 표면은 돌기 형상으로 형성되며, 상기 제1핀과 상기 제2핀을 전기적으로 연결하는 돌기패드를 포함하고,
상기 절연부의 높이는 상기 제1핀의 높이보다 높게 형성되어 상기 제1핀 및 상기 제2핀은 상기 절연부의 내부에서 접합되고,
상기 제2핀은 측면으로부터 일정 깊이 함몰되게 형성된 결합홈을 포함하고,
상기 커버 플레이트의 제3관통홀은 상기 제2핀의 외경보다 작은 직경으로 형성되며,
상기 제2핀의 결합홈이 상기 커버 플레이트의 제3관통홀에 끼워지면서, 상기 제2핀과 상기 커버 플레이트의 결합이 이루어지는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.A support plate having a plurality of first through holes spaced apart from each other therein;
an insulating portion disposed on an upper side of the support plate and having a plurality of second through holes spaced apart from each other to correspond to the plurality of first through holes;
first pins disposed in the plurality of second through holes and formed of a conductive material and disposed to penetrate the first through holes;
a cover plate disposed on an upper side of the insulating part, having a plurality of third through holes spaced apart from each other to correspond to the plurality of first through holes and the plurality of second through holes, and being formed flexibly;
a second pin disposed to penetrate the third through hole and made of a conductive material; and
It is formed on the lower part of the second pin, and the surface facing the first pin is formed in a protrusion shape so as to be press-fitted and penetrated into the surface of the first pin, and electrically connects the first pin and the second pin. Includes a protruding pad,
The height of the insulating portion is formed to be higher than the height of the first pin, so that the first pin and the second pin are joined inside the insulating portion,
The second pin includes a coupling groove that is recessed from the side to a certain depth,
The third through hole of the cover plate is formed with a diameter smaller than the outer diameter of the second pin,
A semiconductor package test socket, wherein the coupling groove of the second pin is inserted into the third through hole of the cover plate, and the second pin and the cover plate are coupled.
상기 제1핀은 금속 파우더 및 실리콘으로 형성되며, 표면이 평평하지 않게 형성되는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.According to paragraph 1,
A socket for testing a semiconductor package, wherein the first pin is made of metal powder and silicon, and has an uneven surface.
반도체 패키지의 단자와 전기적으로 연결되는 상기 제2핀의 상면에 형성되고, 반도체 패키지의 단자에 형성된 산화막을 침투하기 위한 산화막 침투부를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.According to paragraph 1,
A semiconductor package test socket formed on an upper surface of the second pin electrically connected to the terminal of the semiconductor package and comprising an oxide film penetration portion for penetrating the oxide film formed on the terminal of the semiconductor package.
상기 산화막 침투부는 상기 제2핀의 상면에 동심적으로 배치되는 다수개의 제1접합홀을 포함하고,
상기 다수개의 제1접합홀은 상기 제2핀의 상측으로 갈수록 직경이 커지는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.According to clause 4,
The oxide film penetration portion includes a plurality of first joining holes concentrically disposed on the upper surface of the second fin,
A semiconductor package test socket, wherein the plurality of first joint holes have a diameter that increases toward the upper side of the second pin.
상기 산화막 침투부는 상기 제2핀의 상면에 십자 형상으로 형성되는 제2접합홀을 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.According to clause 4,
A socket for testing a semiconductor package, wherein the oxide film penetration portion includes a second junction hole formed in a cross shape on an upper surface of the second pin.
상기 산화막 침투부는 상기 제2핀의 상면에 요철 형상으로 형성되는 접합돌기를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.According to clause 4,
A socket for testing a semiconductor package, wherein the oxide film penetration portion includes a joining protrusion formed in a concavo-convex shape on an upper surface of the second pin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220083540A KR102683906B1 (en) | 2022-07-07 | 2022-07-07 | Socket for testing semiconductor packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220083540A KR102683906B1 (en) | 2022-07-07 | 2022-07-07 | Socket for testing semiconductor packages |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240006813A KR20240006813A (en) | 2024-01-16 |
| KR102683906B1 true KR102683906B1 (en) | 2024-07-11 |
Family
ID=89719820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220083540A Active KR102683906B1 (en) | 2022-07-07 | 2022-07-07 | Socket for testing semiconductor packages |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102683906B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100994219B1 (en) * | 2009-11-04 | 2010-11-12 | 리노공업주식회사 | Test socket |
| KR101328581B1 (en) | 2012-06-13 | 2013-11-13 | 리노공업주식회사 | Test probe and machining method thereof |
| KR102339014B1 (en) * | 2021-03-29 | 2021-12-13 | 배명철 | Manufacturing method for semiconductor package test socket and semiconductor package test socket |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5034614B2 (en) * | 2007-03-30 | 2012-09-26 | 東京エレクトロン株式会社 | Probing method, probe device, and storage medium |
| KR101280419B1 (en) * | 2011-08-17 | 2013-06-28 | (주)기가레인 | probe card |
-
2022
- 2022-07-07 KR KR1020220083540A patent/KR102683906B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100994219B1 (en) * | 2009-11-04 | 2010-11-12 | 리노공업주식회사 | Test socket |
| KR101328581B1 (en) | 2012-06-13 | 2013-11-13 | 리노공업주식회사 | Test probe and machining method thereof |
| KR102339014B1 (en) * | 2021-03-29 | 2021-12-13 | 배명철 | Manufacturing method for semiconductor package test socket and semiconductor package test socket |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240006813A (en) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI608239B (en) | Test socket assembly | |
| CN103959577B (en) | There is the test jack of high density conductive unit and for the method manufacturing this test jack | |
| EP0425316A2 (en) | Electric connector | |
| KR100994219B1 (en) | Test socket | |
| KR102244246B1 (en) | Test socket in which buffer area is formed around electrically conductive line | |
| US11150270B2 (en) | Test device | |
| JP2019522314A (en) | Radially compliant and axially free-running connectors | |
| CN102428557A (en) | Microelectronic assembly in which bond wires are impedance controlled by using additional bond wires connected to a reference potential | |
| JP2018141652A (en) | Inspection jig of electrical characteristic | |
| KR101985445B1 (en) | Conductive sheet for electrical test | |
| KR20050087300A (en) | Test socket for semiconductor package | |
| KR101683017B1 (en) | Test socket and method for manufacturing thereof and die thereof | |
| US4045114A (en) | Method of manufacturing an electrical connector | |
| JP4480258B2 (en) | Electrical contact device in semiconductor device inspection equipment | |
| TW200428607A (en) | Mold die and method for manufacturing semiconductor device using the same | |
| KR102525559B1 (en) | Signal Loss Prevented Test Socket | |
| KR102683906B1 (en) | Socket for testing semiconductor packages | |
| CN113597561A (en) | test device | |
| KR102413287B1 (en) | Test socket | |
| KR102220168B1 (en) | Data signal transmission connector and manufacturing method for the same | |
| KR102063763B1 (en) | Data signal transmission connector and manufacturing method for the same | |
| US20240125845A1 (en) | Rubber socket with built-in component | |
| KR101726399B1 (en) | Test socket having bottom metal plate bump and method for manufacturing thereof | |
| KR200316878Y1 (en) | Test socket for ball grid array package | |
| CN211122965U (en) | Space conversion part for probe card with improved heat radiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20220707 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20231218 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240704 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240708 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20240708 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |