KR102339014B1 - Manufacturing method for semiconductor package test socket and semiconductor package test socket - Google Patents
Manufacturing method for semiconductor package test socket and semiconductor package test socket Download PDFInfo
- Publication number
- KR102339014B1 KR102339014B1 KR1020210040447A KR20210040447A KR102339014B1 KR 102339014 B1 KR102339014 B1 KR 102339014B1 KR 1020210040447 A KR1020210040447 A KR 1020210040447A KR 20210040447 A KR20210040447 A KR 20210040447A KR 102339014 B1 KR102339014 B1 KR 102339014B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact pin
- hole
- elastomeric contact
- inner hole
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본원은 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓에 관한 것이다.The present application relates to a method of manufacturing a socket for testing a semiconductor package and a socket for testing a semiconductor package.
반도체 완제품은 출하되기 전에 최종 전기적인 성능을 테스트하는 공정을 거친다. 반도체 테스트용 소켓은 이러한 테스트 공정 시에 반도체 완제품과 테스트 보드를 연결하는 소모성 부품이다.Semiconductor finished products undergo a final electrical performance test before shipment. The socket for semiconductor test is a consumable part that connects the finished semiconductor product and the test board during this test process.
특히, 코엑셜 소켓은 전력 손실을 최소화하고, 전자기 갑선을 최소화하며, 임피던스 변화를 최소화하기 위해 사용된다.In particular, coaxial sockets are used to minimize power loss, minimize electromagnetic cladding, and minimize impedance changes.
종래에는 코엑셜 소켓과 관련하여, 코엑셜 소켓으로 스프링 프로브핀을 사용하거나, 핀과 소켓 캐비티 사이에 인슐레이터 작용으로 시그널을 분리하거나, 메탈 바디 혹은 플라스틱 바디를 활용하였다.Conventionally, in relation to a coaxial socket, a spring probe pin is used as a coaxial socket, a signal is separated by an insulator action between a pin and a socket cavity, or a metal body or a plastic body is used.
그런데, 코엑셜 소켓은, 아주 작은 미세한 홀들 속에 코엑셜 구조를 만들어야 하므로, 제작 공정이 까다로운 측면이 있었다.However, since the coaxial socket has to make a coaxial structure in very small fine holes, the manufacturing process was difficult.
본원의 배경이 되는 기술은 한국등록특허공보 제10-1955269호에 개시되어 있다.The technology that is the background of the present application is disclosed in Korean Patent Publication No. 10-1955269.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 용이한 제조가 가능한 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓을 제공하는 것을 목적으로 한다.An object of the present application is to solve the problems of the prior art described above, and to provide a method for manufacturing a socket for testing a semiconductor package that can be easily manufactured, and a socket for testing a semiconductor package.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problems to be achieved by the embodiment of the present application are not limited to the technical problems as described above, and other technical problems may exist.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법은, (a) 상하로 복수의 메인 홀이 형성되는 플레이트를 준비하는 단계; (b) 상기 복수의 메인 홀 중 적어도 하나의 제1메인 홀의 각각의 내부에 형성되는 홀 배치부 복수 개 및 상기 플레이트의 상면을 덮는 커버부를 포함하는 절연부를 형성하는 단계; (c) 상기 복수의 홀 배치부 각각에 상기 복수의 홀 배치부 각각을 상하로 관통하는 내측 홀을 복수 개 형성하고, 상기 커버부에 상기 복수의 내측 홀 각각과 상하로 연통하는 제1 상측 홀 및 상기 복수의 메인 홀 중 적어도 하나의 제2메인 홀 각각과 상하로 연통하는 제2 상측 홀을 형성하는 단계; 및 (d) 상기 내측 홀과 상기 제1 상측 홀이 형성하는 제1 핀 배치 홀에 제1엘라스토머 컨택 핀을 형성하고 상기 제2메인 홀과 상기 제2 상측 홀이 형성하는 제2 핀 배치 홀에 제2엘라스토머 컨택 핀을 형성하는 단계를 포함할 수 있다.As a technical means for achieving the above technical problem, a method for manufacturing a socket for testing a semiconductor package according to an aspect of the present application includes the steps of: (a) preparing a plate in which a plurality of main holes are formed in the top and bottom; (b) forming an insulating part including a plurality of hole arranging parts formed inside each of the at least one first main hole among the plurality of main holes and a cover part covering an upper surface of the plate; (c) forming a plurality of inner holes vertically penetrating each of the plurality of hole arrangement parts in each of the plurality of hole arrangement parts, and a first upper hole communicating with each of the plurality of inner holes in the cover part up and down and forming a second upper hole communicating vertically with each of the at least one second main hole among the plurality of main holes. and (d) forming a first elastomeric contact pin in a first pin arrangement hole formed by the inner hole and the first upper hole, and in a second pin arrangement hole formed by the second main hole and the second upper hole. and forming a second elastomeric contact pin.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 플레이트, 상기 제1엘라스토머 컨택 핀 및 상기 제2엘라스토머 컨택 핀은 통전되는 재질로 이루어질 수 있다.In the method for manufacturing a socket for testing a semiconductor package according to an aspect of the present application, the plate, the first elastomeric contact pin, and the second elastomeric contact pin may be made of a conductive material.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (d) 단계는, 상기 제1 핀 배치 홀 및 상기 제2 핀 배치 홀 각각에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고 경화하며 자력을 작용할 수 있다.In the method for manufacturing a socket for semiconductor package test according to an aspect of the present application, the step (d) is to fill each of the first pin placement hole and the second pin placement hole with a mixed solution containing metal powder and liquid silicon and harden and can act magnetically.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (b) 단계는, 상기 제1메인 홀의 내부에 절연 물질이 채워지도록 상기 플레이트의 상기 절연 물질을 도포하고, 상기 절연 물질을 경화하며, 상기 절연 물질을 평탄화함으로써, 상기 절연부를 형성할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to an aspect of the present application, in step (b), the insulating material is applied to the plate so that the insulating material is filled in the first main hole, and the insulating material is cured and planarizing the insulating material to form the insulating part.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (b) 단계는, 상기 플레이트의 상면에 상기 제1메인 홀을 상측으로 개방시키는 홀이 형성된 마스크를 배치하고, 상기 절연 물질을 도포할 수 있다.In the method for manufacturing a socket for testing a semiconductor package according to an aspect of the present application, the step (b) includes disposing a mask having a hole for opening the first main hole upwardly on an upper surface of the plate, and forming the insulating material can be spread
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 제1 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결하고, 제2 엘라스토머 컨택 핀은 상기 플레이트와 전기적으로 연동할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to an aspect of the present disclosure, a first elastomeric contact pin may electrically connect an object and a test unit, and a second elastomeric contact pin may electrically interact with the plate.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓은, 상하로 복수의 메인 홀이 형성되는 플레이트; 상기 복수의 메인 홀 중 적어도 하나의 제1 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개 및 상기 플레이트의 상면을 덮는 커버부를 포함하되, 상기 복수의 홀 배치부 각각에 상기 복수의 홀 배치부 각각을 상하로 관통하는 내측 홀이 형성되고, 상기 커버부에 상기 복수의 내측 홀 각각과 상하로 연통하는 제1 상측 홀 및 상기 복수의 메인 홀 중 적어도 하나의 제2메인 홀 각각과 상하로 연통하는 제2 상측 홀이 형성되는 절연부; 상기 내측 홀과 상기 제1 상측 홀이 형성하는 제1 핀 배치 홀에 배치되는 제1엘라스토머 컨택 핀; 및 상기 제2메인 홀과 상기 제2 상측 홀이 형성하는 제2 핀 배치 홀에 배치되는 제2엘라스토머 컨택 핀을 포함할 수 있다.A socket for testing a semiconductor package according to an aspect of the present application includes: a plate having a plurality of main holes formed therein; A plurality of hole arranging parts formed inside each of the at least one first main hole among the plurality of main holes and a cover part covering an upper surface of the plate, wherein the plurality of hole arranging parts are provided in each of the plurality of hole arranging parts An inner hole penetrating each of the upper and lower portions is formed, and the cover portion communicates vertically with each of a first upper hole communicating with each of the plurality of inner holes and a second main hole of at least one of the plurality of main holes. an insulating portion having a second upper hole formed therein; a first elastomeric contact pin disposed in a first pin arrangement hole formed by the inner hole and the first upper hole; and a second elastomeric contact pin disposed in a second pin placement hole formed by the second main hole and the second upper hole.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 플레이트, 상기 제1엘라스토머 컨택 핀 및 상기 제2엘라스토머 컨택 핀은 통전되는 재질로 이루어질 수 있다.In the socket for testing a semiconductor package according to an aspect of the present application, the plate, the first elastomeric contact pin, and the second elastomeric contact pin may be made of a conductive material.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 제1 엘라스토머 컨택 핀 및 상기 제2 엘라스토머 컨택 핀은 금속 파우더 및 액상 실리콘을 포함하는 물질로 이루어질 수 있다.In the socket for testing a semiconductor package according to an aspect of the present disclosure, the first elastomeric contact pin and the second elastomeric contact pin may be formed of a material including metal powder and liquid silicon.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 절연부는 절연 물질로 이루어질 수 있다.In the socket for testing a semiconductor package according to an aspect of the present disclosure, the insulating part may be made of an insulating material.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 제1 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결하고, 제2 엘라스토머 컨택 핀은 상기 플레이트와 전기적으로 연동할 수 있다.In the socket for testing a semiconductor package according to an aspect of the present disclosure, the first elastomeric contact pin may electrically connect the object and the test unit, and the second elastomeric contact pin may electrically interact with the plate.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법은, (a) 상하로 복수의 메인 홀이 형성되는 플레이트를 준비하는 단계; (b) 상기 복수의 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개를 포함하는 절연부를 형성하는 단계; (c) 상기 복수의 홀 배치부 각각을 상하로 관통하는 내측 홀을 형성하는 단계; 및 (d) 상기 내측 홀에 엘라스토머 컨택 핀을 형성하는 단계를 포함할 수 있다.A method for manufacturing a socket for testing a semiconductor package according to another aspect of the present application includes the steps of: (a) preparing a plate in which a plurality of main holes are formed vertically; (b) forming an insulating part including a plurality of hole arranging parts formed inside each of the plurality of main holes; (c) forming an inner hole penetrating each of the plurality of hole arrangement parts up and down; and (d) forming an elastomeric contact pin in the inner hole.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 플레이트 및 상기 엘라스토머 컨택 핀은 통전되는 재질로 이루어질 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present disclosure, the plate and the elastomeric contact pin may be made of a conductive material.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (d) 단계는, 상기 내측 홀에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고 경화하며 자력을 작용할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present application, the step (d) may include filling the inner hole with a mixed solution including metal powder and liquid silicon, curing the mixture, and applying a magnetic force.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (b) 단계는, 상기 복수의 메인 홀의 내부에 절연 물질을 채우고 상기 절연 물질을 경화하여 상기 절연부를 형성할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present application, in step (b), an insulating material may be filled in the plurality of main holes and the insulating material may be cured to form the insulating part.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present disclosure, the elastomeric contact pin may electrically connect the object and the test unit.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓은, 상하로 복수의 메인 홀이 형성되는 플레이트; 상기 복수의 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개를 포함하되, 상기 복수의 홀 배치부 각각에는 상기 복수의 홀 배치부 각각을 상하로 관통하는 내측 홀이 형성되는 절연부; 및 상기 내측 홀에 배치되는 엘라스토머 컨택 핀을 포함할 수 있다.A socket for testing a semiconductor package according to another aspect of the present application includes: a plate having a plurality of main holes formed therein; an insulating part including a plurality of hole arranging parts formed inside each of the plurality of main holes, wherein each of the plurality of hole arranging parts has an inner hole penetrating each of the plurality of hole arranging parts up and down; and an elastomeric contact pin disposed in the inner hole.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 플레이트 및 상기 엘라스토머 컨택 핀은 통전되는 재질로 이루어질 수 있다.In the socket for testing a semiconductor package according to another aspect of the present application, the plate and the elastomeric contact pin may be formed of a conductive material.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 엘라스토머 컨택 핀은 금속 파우더 및 액상 실리콘을 포함하는 물질로 이루어질 수 있다.In the socket for testing a semiconductor package according to another aspect of the present disclosure, the elastomeric contact pin may be formed of a material including metal powder and liquid silicon.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 절연부는 절연 물질로 이루어질 수 있다.In the socket for testing a semiconductor package according to another aspect of the present disclosure, the insulating part may be made of an insulating material.
본원의 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결할 수 있다.In the socket for testing a semiconductor package according to another aspect of the present disclosure, the elastomeric contact pin may electrically connect the object and the test unit.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법은, (a) 상하로 복수의 메인 홀이 형성되는 플레이트를 준비하는 단계; (b) 상기 복수의 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개를 포함하는 절연부를 형성하는 단계; (c) 상기 복수의 홀 배치부 중 일부의 중심부를 상하로 관통하는 제1 내측 홀 및 상기 복수의 홀 배치부 중 다른 일부를 반경 방향으로 가로지르며 상하로 관통하는 제2 내측 홀을 형성하는 단계; 및 (d) 상기 제1 내측 홀에 제1 엘라스토머 컨택 핀을 형성하고, 상기 제2 내측 홀에 제2 엘라스토머 컨택 핀을 형성하는 단계를 포함할 수 있다.A method for manufacturing a socket for testing a semiconductor package according to another aspect of the present application includes the steps of: (a) preparing a plate in which a plurality of main holes are formed vertically; (b) forming an insulating part including a plurality of hole arranging parts formed inside each of the plurality of main holes; (c) forming a first inner hole penetrating the center of some of the plurality of hole arrangement parts vertically and a second inner hole passing vertically through another part of the plurality of hole arrangement parts in a radial direction ; and (d) forming a first elastomeric contact pin in the first inner hole and forming a second elastomeric contact pin in the second inner hole.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 플레이트, 상기 제1엘라스토머 컨택 핀 및 상기 제2엘라스토머 컨택 핀은 통전되는 재질로 이루어질 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present application, the plate, the first elastomeric contact pin, and the second elastomeric contact pin may be made of a conductive material.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (d) 단계는, 상기 제1 및 제2 내측 홀에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고 경화하며 자력을 작용할 수 있다.In the method for manufacturing a socket for testing a semiconductor package according to another aspect of the present application, in the step (d), the first and second inner holes are filled with a mixed solution containing metal powder and liquid silicon, cured, and magnetic force can be applied. have.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 (b) 단계는, 상기 복수의 메인 홀의 내부에 절연 물질을 채우고 상기 절연 물질을 경화하여 상기 절연부를 형성할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present application, in step (b), an insulating material may be filled in the plurality of main holes and the insulating material may be cured to form the insulating part.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓 제조 방법에 있어서, 상기 제1 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결하고, 상기 제2 엘라스토머 컨택 핀은 상기 반경 방향 일단 및 타단 각각이 상기 플레이트에 접촉되며, 상기 플레이트와 전기적으로 연동할 수 있다.In the method of manufacturing a socket for testing a semiconductor package according to another aspect of the present application, the first elastomeric contact pin electrically connects the object and the test unit, and the second elastomeric contact pin has one end and the other end of the plate in the radial direction. is in contact with, and may be electrically interlocked with the plate.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓은, 상하로 복수의 메인 홀이 형성되는 플레이트; 상기 복수의 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개를 포함하되, 상기 복수의 홀 배치부 중 일부를 중심부를 상하로 관통하는 제1 내측 홀 및 상기 복수의 홀 배치부 중 다른 일부를 반경 방향으로 가로지르며 상하로 관통하는 제2 내측 홀이 형성되는 절연부; 상기 제1 내측 홀에 형성되는 제1 엘라스토머 컨택 핀; 및 상기 제2 내측 홀에 형성되는 제2 엘라스토머 컨택 핀을 포함한다.A socket for testing a semiconductor package according to another aspect of the present application includes: a plate having a plurality of main holes formed therein; A first inner hole including a plurality of hole arranging units formed inside each of the plurality of main holes, a first inner hole penetrating a part of the plurality of hole arranging units vertically through a central portion, and another part of the plurality of hole arranging units an insulating portion having a second inner hole that crosses in the radial direction and penetrates vertically; a first elastomeric contact pin formed in the first inner hole; and a second elastomeric contact pin formed in the second inner hole.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 플레이트, 상기 제1엘라스토머 컨택 핀 및 상기 제2엘라스토머 컨택 핀은 통전되는 재질로 이루어질 수 있다.In the socket for testing a semiconductor package according to another aspect of the present application, the plate, the first elastomeric contact pin, and the second elastomeric contact pin may be made of a conductive material.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 제1 엘라스토머 컨택 핀 및 상기 제2 엘라스토머 컨택 핀은 금속 파우더 및 액상 실리콘을 포함하는 물질로 이루어질 수 있다.In the socket for testing a semiconductor package according to another aspect of the present disclosure, the first elastomeric contact pin and the second elastomeric contact pin may be formed of a material including metal powder and liquid silicon.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 절연부는 절연 물질로 이루어질 수 있다.In the socket for testing a semiconductor package according to another aspect of the present disclosure, the insulating part may be made of an insulating material.
본원의 또 다른 측면에 따른 반도체 패키지 테스트용 소켓에 있어서, 상기 제1 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결하고, 상기 제2 엘라스토머 컨택 핀은 상기 반경 방향 일단 및 타단 각각이 상기 플레이트에 접촉되며, 상기 플레이트와 전기적으로 연동할 수 있다.In the socket for testing a semiconductor package according to another aspect of the present application, the first elastomeric contact pin electrically connects the object and the test unit, and the second elastomeric contact pin has one end and the other end in contact with the plate in the radial direction, respectively. and may be electrically interlocked with the plate.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described problem solving means are merely exemplary, and should not be construed as limiting the present application. In addition to the exemplary embodiments described above, additional embodiments may exist in the drawings and detailed description.
전술한 본원의 과제 해결 수단에 의하면, 복수의 메인 홀 중 제1 메인 홀에 절연 물질로 이루어지는 홀 배치부를 형성하고, 홀 배치부의 내측 홀에 제1 엘라스토머 컨택 핀을 형성하고, 복수의 메인 홀 중 제2 메인 홀에 제2 엘라스토머 컨택 핀을 형성함으로써, 제1 엘라스토머 컨택 핀은 대상체와 테스트 보드를 전기적으로 연결하고, 제2 엘라스토머 컨택 핀은 플레이트와 전기적으로 연동하여 접지 역할을 하는 반도체 테스트용 소켓을 제조할 수 있다. 이때, 제1 엘라스토머 컨택 핀 및 제2 엘라스토머 컨택 핀이 제1 및 제2 핀 배치 홀 각각에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 주입하고 경화하며 자력을 작용하는 것으로 형성될 수 있으므로, 반도체 테스트용 소켓이 용이하게 제조될 수 있다.According to the above-described problem solving means of the present application, a hole arrangement made of an insulating material is formed in a first main hole among a plurality of main holes, a first elastomeric contact pin is formed in an inner hole of the hole arrangement part, and a plurality of main holes are formed. By forming the second elastomeric contact pin in the second main hole, the first elastomeric contact pin electrically connects the object and the test board, and the second elastomeric contact pin is electrically interlocked with the plate to serve as a grounding socket for semiconductor testing. can be manufactured. At this time, since the first elastomeric contact pin and the second elastomeric contact pin can be formed by injecting and curing a mixture containing metal powder and liquid silicon into each of the first and second pin placement holes and applying a magnetic force, the semiconductor test The socket for use can be easily manufactured.
또한, 전술한 본원의 과제 해결 수단에 의하면, 복수의 메인 홀에 절연 물질로 이루어지는 홀 배치부를 형성하고, 홀 배치부의 내측 홀에 엘라스토머 컨택 핀을 형성함으로써, 엘라스토머 컨택 핀은 대상체와 테스트 보드를 전기적으로 연결하고, 플레이트는 접지 역할을 하는 반도체 테스트용 소켓을 제조할 수 있다. 이때, 엘라스토머 컨택 핀이 내측 홀(핀 배치 홀)에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 주입하고 경화하며 자력을 작용하는 것으로 형성될 수 있으므로, 반도체 테스트용 소켓이 용이하게 제조될 수 있다.In addition, according to the above-described problem solving means of the present application, by forming a hole arrangement made of an insulating material in the plurality of main holes and forming an elastomeric contact pin in the inner hole of the hole arrangement portion, the elastomeric contact pin electrically connects the object and the test board. connected to and the plate acts as a ground to manufacture a socket for semiconductor testing. In this case, since the elastomeric contact pin may be formed by injecting and curing a mixture containing metal powder and liquid silicon into the inner hole (pin arrangement hole) and applying a magnetic force, a socket for semiconductor test can be easily manufactured.
또한, 전술한 본원의 과제 해결 수단에 의하면, 복수의 메인 홀에 형성되는 복수의 홀 배치부 중 일부에 형성되는 제1 내측 홀에 플레이트와 단전된 제1 엘라스토머 컨택 핀을 형성하고, 복수의 홀 배치부 중 다른 일부에 형성되는 제2 내측 홀에 플레이트와 전기적으로 연결되는 제2 엘라스토머 컨택 핀을 형성함으로써, 제1 엘라스토머 컨택 핀은 대상체와 테스트 보드를 전기적으로 연결하고, 제2 엘라스토머 컨택 핀은 플레이트와 전기적으로 연동하여 접지 역할을 하는 반도체 테스트용 소켓을 제조할 수 있다. 이때, 제1 엘라스토머 컨택 핀 및 제2 엘라스토머 컨택 핀이 제1 및 제2 내측 홀 각각에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 주입하고 경화하며 자력을 작용하는 것으로 형성될 수 있으므로, 반도체 테스트용 소켓이 용이하게 제조될 수 있다.In addition, according to the above-described problem solving means of the present application, the first elastomeric contact pins disconnected from the plate are formed in the first inner holes formed in some of the plurality of hole arrangement portions formed in the plurality of main holes, and the plurality of holes are formed. By forming a second elastomeric contact pin electrically connected to the plate in the second inner hole formed in another part of the arrangement portion, the first elastomeric contact pin electrically connects the object and the test board, and the second elastomeric contact pin It is possible to manufacture a socket for semiconductor testing that functions as a ground by electrically interlocking with the plate. At this time, since the first elastomeric contact pin and the second elastomeric contact pin can be formed by injecting and curing a mixture containing metal powder and liquid silicon into the first and second inner holes, respectively, and applying a magnetic force, for semiconductor testing The socket can be easily manufactured.
도 1은 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 플레이트를 준비하는 단계를 설명하기 위한 개략적인 개념 단면도이다.
도 2는 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연부를 형성하는 단계를 설명하기 위한 개략적인 개념 단면도이다.
도 3은 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연부가 형성된 플레이트의 개략적인 개념 단면도이다.
도 4는 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 내측 홀, 제1 상측 홀 및 제2 상측 홀을 형성하는 단계를 설명하기 위한 개략적인 개념 단면도이다.
도 5는 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 제1 엘라스토머 컨택 핀 및 제2 엘라스토머 컨택 핀을 형성하는 단계를 설명하기 위한 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓의 개략적인 개념 단면도로서, 도 6의 A-A' 단면도일 수 있다.
도 6은 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓의 개략적인 개념 평면도이다.
도 7은 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 플레이트를 준비하는 단계를 설명하기 위한 개략적인 개념 단면도이다.
도 8은 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연부를 형성하는 단계를 설명하기 위한 개략적인 개념 단면도이다.
도 9는 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 내측 홀을 형성하는 단계를 설명하기 위한 개략적인 개념 단면도이다.
도 10은 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 엘라스토머 컨택 핀을 형성하는 단계를 설명하기 위한 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓의 개략적인 개념 단면도로서, 도 11의 A-A' 단면도일 수 있다.
도 11은 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓의 개략적인 개념 평면도이다.
도 12는 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓의 개략적인 개념 평면도이다.
도 13은 도 12의 A의 확대도로서, 개념도이다.
도 14의 (a)는 도 12의 B-B 단면도이고, 도 14의 (b)는 도 12의 C-C 단면도이다.
도 15의 (a)는 절연 필름층이 구비된 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓의 도 12의 B-B 단면도이고, 도 15의 (b)는 절연 필름층이 구비된 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓의 도 12의 C-C 단면도이다.
도 16의 (a)는 도 12의 B-B 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 플레이트를 준비하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고, 도 16의 (b)는 도 12의 C-C 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 플레이트를 준비하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고,
도 17의 (a)는 도 12의 B-B 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연부를 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고, 도 17의 (b)는 도 12의 C-C 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연부를 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고,
도 18의 (a)는 도 12의 B-B 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 제1 및 제2 내측 홀을 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고, 도 18의 (b)는 도 12의 C-C 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 제1 및 제2 내측 홀을 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이다.
도 19의 (a)는 도 12의 B-B 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 제1 엘라스토머 컨택 핀 및 제2 엘라스토머 컨택 핀을 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고, 도 18의 (b)는 도 12의 C-C 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 제1 엘라스토머 컨택 핀 및 제2 엘라스토머 컨택 핀을 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이다.
도 20의 (a)는 도 12의 B-B 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연 필름층을 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이고, 도 18의 (b)는 도 12의 C-C 단면을 이용하여 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법의 절연 필름층을 형성하는 단계를 설명하기 위해 도시한 개략적인 개념 단면도이다.1 is a schematic conceptual cross-sectional view for explaining a step of preparing a plate of a method for manufacturing a socket for testing a semiconductor package according to a first embodiment of the present application.
2 is a schematic conceptual cross-sectional view for explaining the step of forming an insulating portion of the method for manufacturing a socket for testing a semiconductor package according to the first embodiment of the present application.
3 is a schematic conceptual cross-sectional view of a plate on which an insulating portion is formed in the method for manufacturing a socket for testing a semiconductor package according to the first embodiment of the present application.
4 is a schematic conceptual cross-sectional view for explaining the steps of forming an inner hole, a first upper hole, and a second upper hole of the socket manufacturing method for a semiconductor package test according to the first embodiment of the present application.
5 is a semiconductor package test according to the first embodiment of the present application for explaining the steps of forming a first elastomeric contact pin and a second elastomeric contact pin of the method for manufacturing a socket for testing a semiconductor package according to the first embodiment of the present application As a schematic conceptual cross-sectional view of the socket, it may be a cross-sectional view taken along line AA′ of FIG. 6 .
6 is a schematic conceptual plan view of a socket for testing a semiconductor package according to the first embodiment of the present application.
7 is a schematic conceptual cross-sectional view for explaining a step of preparing a plate of a method for manufacturing a socket for testing a semiconductor package according to a second embodiment of the present application.
8 is a schematic conceptual cross-sectional view for explaining a step of forming an insulating portion of a method for manufacturing a socket for testing a semiconductor package according to a second embodiment of the present application.
9 is a schematic conceptual cross-sectional view for explaining the step of forming an inner hole of a method for manufacturing a socket for testing a semiconductor package according to a second embodiment of the present application.
10 is a schematic conceptual cross-sectional view of a socket for testing a semiconductor package according to a second embodiment of the present application for explaining the step of forming an elastomeric contact pin of a method for manufacturing a socket for testing a semiconductor package according to the second embodiment of the present application; It may be a cross-sectional view taken along line AA′ of FIG. 11 .
11 is a schematic conceptual plan view of a socket for testing a semiconductor package according to a second embodiment of the present application.
12 is a schematic conceptual plan view of a socket for testing a semiconductor package according to a third embodiment of the present application.
13 is an enlarged view of A of FIG. 12 , and is a conceptual diagram.
FIG. 14A is a cross-sectional view taken along line BB of FIG. 12 , and FIG. 14B is a cross-sectional view taken along CC of FIG. 12 .
Figure 15 (a) is a cross-sectional view of Figure 12 of the semiconductor package test socket according to the third embodiment of the present application provided with an insulating film layer, Figure 15 (b) is a product of the present application provided with an insulating film layer A cross-sectional view taken along line CC of FIG. 12 of a socket for testing a semiconductor package according to the third embodiment.
16 (a) is a schematic conceptual cross-sectional view illustrating a step of preparing a plate of a method for manufacturing a socket for semiconductor package test according to a third embodiment of the present application by using the cross section BB of FIG. 12 , FIG. (b) is a schematic conceptual cross-sectional view illustrating the step of preparing a plate of a method for manufacturing a socket for semiconductor package testing according to a third embodiment of the present application using the CC section of FIG. 12,
FIG. 17A is a schematic conceptual cross-sectional view illustrating a step of forming an insulating part of a method for manufacturing a socket for semiconductor package test according to a third embodiment of the present application by using the cross-section BB of FIG. 12 , and FIG. 17 (b) is a schematic conceptual cross-sectional view illustrating the step of forming an insulating part of a method for manufacturing a socket for semiconductor package test according to a third embodiment of the present application using the CC section of FIG. 12 ,
Figure 18 (a) is a schematic view for explaining the step of forming the first and second inner holes of the socket manufacturing method for a semiconductor package test according to the third embodiment of the present application by using the cross section BB of Figure 12 It is a conceptual cross-sectional view, and (b) of FIG. 18 is to explain the step of forming the first and second inner holes of the method for manufacturing a socket for semiconductor package test according to the third embodiment of the present application using the CC cross-section of FIG. 12 . It is a schematic conceptual cross-sectional view shown.
Figure 19 (a) is to explain the step of forming the first elastomeric contact pin and the second elastomeric contact pin of the method for manufacturing a socket for semiconductor package test according to the third embodiment of the present application by using the cross section BB of Figure 12. It is a schematic conceptual cross-sectional view, and FIG. 18 (b) is a first elastomeric contact pin and a second elastomeric contact pin of a method for manufacturing a socket for semiconductor package test according to the third embodiment of the present application using the CC cross-section of FIG. 12 . It is a schematic conceptual cross-sectional view shown to explain the step of forming the .
FIG. 20 (a) is a schematic conceptual cross-sectional view illustrating the step of forming an insulating film layer of a method for manufacturing a socket for semiconductor package test according to a third embodiment of the present application by using the cross section BB of FIG. 12 , 18B is a schematic conceptual cross-sectional view illustrating a step of forming an insulating film layer of a method for manufacturing a socket for semiconductor package test according to a third embodiment of the present application by using the CC cross-section of FIG. 12 .
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present application will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement them. However, the present application may be implemented in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present application in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되거나 "전기적으로 연결"되어 있는 경우도 포함한다.Throughout this specification, when a part is "connected" with another part, it is not only "directly connected" but also "indirectly connected" or "electrically connected" with another element interposed therebetween. "Including cases where
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is positioned “on”, “on”, “on”, “on”, “under”, “under”, or “under” another member, this means that a member is positioned on the other member. It includes not only the case where they are in contact, but also the case where another member exists between two members.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.
또한, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상면, 상부, 하측, 하부 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 1 내지 도 4을 보았을 때 전반적으로 12시 방향을 향하는 방향이 상측, 전반적으로 12시 방향을 향하는 면이 상면, 전반적으로 12시 방향을 향하는 부분이 상부, 전반적으로 6시 방향을 향하는 방향이 하측, 전반적으로 12시 방향을 향하는 전반적으로 6시 방향을 향하는 부분이 하부 등이 될 수 있다.In addition, terms (upper, upper, upper, lower, lower, etc.) related to directions or positions in the description of the embodiments of the present application are set based on the arrangement state of each component shown in the drawings. For example, when looking at FIGS. 1 to 4 , the overall direction toward the 12 o'clock direction is the upper side, the overall side toward the 12 o'clock direction is the upper surface, the overall direction toward the 12 o'clock direction is the upper side, and the overall direction toward the 6 o'clock direction is the upper side. A direction toward the bottom may be a lower portion, and a portion generally oriented toward the 6 o'clock direction toward the 12 o'clock direction may be the lower portion.
본원은 반도체 패키지 테스트용 소켓의 제조 방법 및 반도체 패키지 테스트용 소켓에 관한 것이다.The present application relates to a method of manufacturing a socket for testing a semiconductor package and a socket for testing a semiconductor package.
먼저, 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓의 제조 방법(이하 '본 제1 제조 방법'이라 함)에 대해 설명한다.First, a method of manufacturing a socket for testing a semiconductor package according to a first embodiment of the present application (hereinafter referred to as 'this first manufacturing method') will be described.
도 1을 참조하면, 본 제1 제조 방법은, 상하로 복수의 메인 홀(11)이 형성되는 플레이트(1)를 준비하는 단계(제1 단계)를 포함한다. 복수의 메인 홀(11)은 플레이트(1)의 면 방향으로 간격을 두고 형성될 수 있다. 플레이트(1)는 통전되는 재질로 이루어질 수 있다. 이를 테면, 플레이트(1)는 금속(metal) 재질로 이루어질 수 있다.Referring to FIG. 1 , the first manufacturing method includes a step (first step) of preparing a
또한, 도 2 및 도 3을 참조하면, 본 제1 제조 방법은 절연부(2)를 형성하는 단계(제2 단계)를 포함한다. 절연부(2)는 복수의 메인 홀(11) 중 적어도 하나의(일부의) 제1 메인 홀(11a)의 각각의 내부에 형성되는 홀 배치부 (21) 복수 개를 포함한다. 또한, 절연부(2)는 플레이트(1)의 상면을 덮는 커버부(22)를 포함한다. 커버부(22)가 플레이트(1)의 상면을 덮는다는 것은, 플레이트(1)의 상측 영역(상면)뿐만 아니라 복수의 메인 홀(11)의 상측 영역까지 덮으며 형성되는 것을 의미할 수 있다. 이에 따라, 플레이트(1)의 상측 및 제1 메인 홀(11a) 및 제2 메인 홀(11b)의 상측에는 커버부(22)가 형성될 수 있다. 참고로, 후술하는 바와 같이 제1메인홀(11a)에는 홀 배치부(21)가 형성되고 홀 배치부(21)에는 제1엘라스토머 컨택핀(3a)이 배치되는 내측홀(23)이 형성되므로, 도 1에 도시된 바와 같이, 제1메인홀(11a)의 단면의 직경은 제2메인홀(11b)의 단면의 직경보다 상대적으로 크게 형성될 수 있다.Also, referring to FIGS. 2 and 3 , the first manufacturing method includes a step (second step) of forming the
예를 들어, 도 2 및 도 3을 참조하면, 제2 단계는, 몰딩 작업이라 할 수 있는데, 제1 메인 홀(11a)의 내부에 절연 물질이 채워지도록 플레이트(1)의 상면에 절연 물질을 도포하고, 절연 물질을 경화하며, 절연 물질을 평탄화함으로써, 절연부(2)를 형성할 수 있다. 구체적으로, 제2 단계는, 제1 메인 홀(11a)의 내부에 절연 물질이 채우며 플레이트(1)의 상면 및 복수의 메인 홀(11) 전체의 상측에 절연 물질을 도포하고, 플레이트(1)의 상면 및 복수의 메인 홀(11)의 상측에 잔여하는 절연 물질의 상면의 적어도 일부가 평탄해지도록, 평탄화할 수 있다.For example, referring to FIGS. 2 and 3 , the second step may be referred to as a molding operation. An insulating material is formed on the upper surface of the
이에 따르면, 절연부(2)는 절연 물질로 이루어질 수 있다. 예를 들어, 절연 물질은 실리콘, 고무 등 중 하나 이상을 포함할 수 있다. 따라서, 절연부(2)는 실리콘, 고무 등 중 하나 이상을 포함할 수 있다.Accordingly, the insulating
또한, 제2 단계는, 플레이트(1)의 상면에 제1메인 홀(11a)을 상측으로 개방시키는 홀이 형성된 마스크를 배치하고, 절연 물질을 도포할 수 있다. 이에 따라, 마스크에 의해 플레이트(1)의 상면 및 복수의 메인 홀(11) 중 일부인 제2 메인 홀(11b)(이를 테면, 제1 메인 홀(11a)을 제외한 나머지 홀일 수 있음)의 상측은 폐쇄될 수 있고, 따라서, 절연 물질 도포시, 절연물질이 제2 메인 홀(11b) 내로는 유입되지 않으며 제1 메인 홀(11a) 내부를 채우고 플레이트(1)의 상면을 덮으며 도포될 수 있다.Also, in the second step, a mask having a hole for opening the first
또한, 도 4를 참조하면, 본 제1 제조 방법은, 복수의 홀 배치부(21) 각각에 복수의 홀 배치부(21) 각각을 상하로 관통하는 내측 홀(23)을 형성하고, 커버부(22)에 복수의 내측 홀(23) 각각과 상하로 연통하는 제1 상측 홀(24) 및 복수의 메인 홀(11) 중 적어도 하나의 제2메인 홀(11b) 각각과 상하로 연통하는 제2 상측 홀(25)을 형성하는 단계(제3 단계)를 포함한다. 이러한 제3 단계는, 내측 홀(23)과 제1 상측 홀(24)이 형성하는 제1 핀 배치 홀(26)을 형성하고, 제2 메인 홀(11b)과 제2 상측 홀(15)이 형성하는 제2 핀 배치 홀(27)을 형성한다고 할 수 있다.In addition, referring to FIG. 4 , in the first manufacturing method, an
예를 들어, 제3 단계는 레이저를 조사하여 홀들(23, 24, 25)을 형성할 수 있다.For example, in the third step, the
또한, 제2 단계에서 전술한 마스크가 사용된 경우, 제 3 단계는 제2 메인 홀(11b)과 제2 상측 홀(25)이 연통되도록 마스크에 홀을 낼 수 있다.In addition, when the above-described mask is used in the second step, in the third step, a hole may be formed in the mask so that the second
또한, 도 5를 참조하면, 본 제1 제조 방법은, 내측 홀(23)과 제1 상측 홀(24)이 형성하는 제1 핀 배치 홀(26)에 제1엘라스토머 컨택 핀(3a)을 형성하고 제2메인 홀(11b)과 제2 상측 홀(25)이 형성하는 제2 핀 배치 홀(27)에 제2엘라스토머 컨택 핀(3b)을 형성하는 단계(제4 단계)를 포함한다.Also, referring to FIG. 5 , in the first manufacturing method, the first elastomeric contact pins 3a are formed in the first pin placement holes 26 formed by the
제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다. The first
예를 들어, 제4 단계는, 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고 경화하며 자력을 작용함으로써, 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b)을 형성할 수 있다. 금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 도전성(통전 가능)일 수 있다. 예시적으로, 금속 파우더는 골드 파우더일 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b) 각각의 상부 및 하부는 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각의 상측 및 하측 각각으로 돌출될 수 있는데, 자력 작용에 의해 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27)에 채워진 상기 혼합액은 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각의 상부 및 하부 각각이 상측 및 하측 각각으로 돌출되는 형태로 경화될 수 있다. 참고로, 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27)에 상기 혼합액이 채워진 뒤, 복수의 제1 핀 배치 홀(26) 및 복수의 제2 핀 배치 홀(27) 각각의 상측 및 하측에 자석이 위치함으로써, 복수의 제1 핀 배치 홀(26) 및 복수의 제2 핀 배치 홀(27) 각각에 채워진 혼합액에 자력이 작용할 수 있다. 또한, 이때, 형성되는 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b) 각각은 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각의 내면과 접촉되도록 형성될 수 있다.For example, in the fourth step, each of the first
또한, 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b) 각각의 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각의 상측으로 돌출된 부분(상부)은 상단을 향할수록 단면적이 줄어드는 형상일 수 있고, 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b) 각각의 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각의 하측으로 돌출된 부분(하부)은 하단을 향할수록 단면적이 줄어드는 형상일 수 있다.In addition, the portion (upper portion) protruding upward of each of the first
참고로, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b) 각각을 이루는 물질은 골드 파우더를 포함할 수 있으므로, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b) 각각은 제1 및 제2 골드 파우더 컨택터라고도 부를 수 있다.For reference, since the material constituting each of the first and second elastomeric contact pins 3a and 3b may include gold powder, the first and second elastomeric contact pins 3a and 3b are each formed of first and second gold It can also be called a powder contactor.
전술한 제1 본 제조 방법에 따르면, 플레이트(1) 및 제2 엘라스토머 컨택 핀(3b)은 통전될 수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 제2 핀 배치 홀(27)의 내면과 접촉되게 형성되는 바, 제2 엘라스토머 컨택 핀(3b)의 제2 메인 홀(11b) 내에 있는 부분은 플레이트(1)와 접촉될 수 있다. 이에 따라, 제2 엘라스토머 커택핀(3b)은 플레이트(1)와 전기적으로 일체화될 수 있다. 다시 말해, 제2 엘라스토머 커택핀(3b)은 플레이트(1)와 전기적으로 연동될 수 있다.According to the first present manufacturing method described above, the
또한, 전술한 본 제1 제조 방법에 따르면, 제1 엘라스토머 컨택 핀(3a)은 통전될 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a)은 절연부(2)에 의해 감싸일수 있다. 따라서, 제1 엘라스토머 컨택 핀(3a)은 플레이트(1)와 전기적으로 연동되지 않을 수 있다.In addition, according to the first manufacturing method described above, the first
또한, 도 6을 참조하면, 본 제1 제조 방법은, 제조된 반도체 테스트용 소켓의 면 방향으로의 둘레를 따라 PREVENTION LEAKED LINE(9)을 형성하는 단계를 포함한다. PREVENTION LEAKED LINE(9)은 제조된 반도체 테스트용 소켓의 둘레를 감싸며 형성될 수 있다.Also, referring to FIG. 6 , the first manufacturing method includes forming the PREVENTION LEAKED
이에 따라, 본 제1 제조 방법에 의해 제조되는 반도체 패키지 테스트용 소켓의 반도체 패키지에 대한 테스트시, 제1 엘라스토머 컨택 핀(3a)은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드(인쇄 회로 기판)을 전기적으로 연결할 수 있다. 이에 따라, 제1 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 제1 엘라스토머 컨택 핀(3a)을 통해 오갈수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 전기적으로 연동할 수 있다. 이에 따라, 반도체 패키지에 대한 테스트시, 접지(ground)와 전기적으로 연결되어 있는 플레이트(1)를 통해 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 함께 접지 역할을 할 수 있다.Accordingly, when the semiconductor package of the socket for semiconductor package test manufactured by the first manufacturing method is tested on the semiconductor package, the first
이하에서는 본원의 제1 실시예에 따른 반도체 패키지 테스트용 소켓(이하 '본 제1 테스트용 소켓'이라 함)에 대해 설명한다. 다만, 본 제1 테스트용 소켓은 전술한 본 제1 제조 방법에 의해 제조될 수 있다. 따라서, 본 제1 테스트용 소켓에 관한 설명 중 전술한 본 제1 제조 방법에서 설명한 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.Hereinafter, a socket for a semiconductor package test (hereinafter referred to as a 'this first test socket') according to a first embodiment of the present application will be described. However, the first test socket may be manufactured by the first manufacturing method described above. Accordingly, in the description of the first test socket, descriptions that overlap with those described in the first manufacturing method will be simplified or omitted, and the same reference numerals will be used for the same or similar components.
도 5를 참조하면, 본 제1 테스트용 소켓은 상하로 복수의 메인 홀(11)이 형성되는 플레이트(1)를 포함한다. 복수의 메인 홀(11)은 플레이트(1)의 면 방향으로 간격을 두고 형성될 수 있다. 플레이트(1)는 통전되는 재질로 이루어질 수 있다. 이를 테면, 플레이트(1)는 금속(metal)으로 이루어질 수 있다.Referring to FIG. 5 , the first test socket includes a
또한, 도 5 및 도 6을 참조하면, 본 제1 테스트용 소켓은 절연부(2)를 포함한다. 절연부(2)는 복수의 메인 홀(11) 중 일부의 제1 메인 홀(11a)의 각각의 내부에 형성되는 홀 배치부 (21) 복수 개를 포함한다. 또한, 절연부(2)는 플레이트(1)의 상면을 덮는 커버부(22)를 포함한다. 커버부(22)는 플레이트(1)의 상측 및 제1 메인 홀(11a) 및 제2 메인 홀(11b)의 상측에 형성될 수 있다. 절연부(2)는 절연 물질로 이루어질 수 있다. 예를 들어, 절연 물질은 실리콘, 고무 등 중 하나 이상을 포함할 수 있다.In addition, referring to FIGS. 5 and 6 , the first test socket includes an
또한, 도 5를 참조하면, 복수의 홀 배치부(21) 각각에는 복수의 홀 배치부(21) 각각을 상하로 관통하는 내측 홀(23)이 형성된다. 또한, 커버부(22)에는 복수의 내측 홀(23) 각각과 상하로 연통하는 제1 상측 홀(24) 및 복수의 메인 홀(11) 중 일부의 제2메인 홀(11b) 각각과 상하로 연통하는 제2 상측 홀(25)이 형성된다. 내측 홀(23)과 제1 상측 홀(24)은 제1 핀 배치 홀(26)을 형성하고, 제2 메인 홀(11b)과 제2 상측 홀(15)은 제2 핀 배치 홀(27)을 형성할 수 있다.In addition, referring to FIG. 5 , an
또한, 필요한 경우, 본 제1 테스트용 소켓은 제1메인 홀(11a)을 상측으로 개방시키는 홀이 형성되어, 플레이트(1)와 커버부(22) 사이에 구비되는 마스크를 포함할 수 있다. 마스크를 포함하는 경우, 마스크에는 제2 메인 홀(11b)과 제2 상측 홀(25)을 연통시키는 홀이 형성될 수 있다.In addition, if necessary, the first test socket may include a mask provided between the
또한, 도 5 및 도 6을 참조하면, 본 제1 테스트용 소켓은, 내측 홀(23)과 제1 상측 홀(24)이 형성하는 제1 핀 배치 홀(26)에 배치되는 제1 엘라스토머 컨택 핀(3a)을 포함한다. 제1 엘라스토머 컨택 핀(3a)은 제1 핀 배치 홀(26)을 상하로 가로지르며 배치될 수 있다.5 and 6 , in the first test socket, the first elastomeric contact is disposed in the first
또한, 도 5 및 도 6을 참조하면, 본 제1 테스트용 소켓은, 제2메인 홀(11b)과 제2 상측 홀(25)이 형성하는 제2 핀 배치 홀(27)에 배치되는 제2 엘라스토머 컨택 핀(3b)을 포함한다. 제2 엘라스토머 컨택 핀(3b)은 제1 핀 배치 홀(27)을 상하로 가로지르며 배치될 수 있다.In addition, referring to FIGS. 5 and 6 , in the first test socket, the second test socket is disposed in the second
1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다. 금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 도전성(통전 가능)일 수 있다.The first
제1 엘라스토머 컨택 핀(3a) 및 제2 엘라스토머 컨택 핀(3b) 각각은 제1 핀 배치 홀(26) 및 제2 핀 배치 홀(27) 각각의 내면과 접촉되도록 형성될 수 있다.Each of the first
또한, 플레이트(1) 및 제2 엘라스토머 컨택 핀(3b)은 통전될 수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 제2 핀 배치 홀(27)의 내면과 접촉되게 형성되는 바, 제2 엘라스토머 컨택 핀(3b)의 제2 메인 홀(11b) 내에 있는 부분은 플레이트(1)와 접촉될 수 있다. 이에 따라, 제2 엘라스토머 커택핀(3b)은 플레이트(1)와 전기적으로 일체화될 수 있다. 다시 말해, 제2 엘라스토머 커택핀(3b)은 플레이트(1)와 전기적으로 연동될 수 있다.Also, the
또한, 제1 엘라스토머 컨택 핀(3a)은 통전될 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a)은 절연부(2)에 의해 감싸일수 있다. 따라서, 제1 엘라스토머 컨택 핀(3a)은 플레이트(1)와 전기적으로 연동되지 않을 수 있다.Also, the first
이에 따라, 제1 엘라스토머 컨택 핀(3a)은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드를 전기적으로 연결할 수 있다. 이에 따라, 제1 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 제1 엘라스토머 컨택 핀(3a)을 통해 오갈수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 전기적으로 연동할 수 있다. 이에 따라, 반도체 패키지에 대한 테스트시, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 함께 접지 역할을 할 수 있다.Accordingly, the first
또한, 본 제1 테스트용 소켓은 테스트 보트에 장착 가능하다. 이러한 본 제1 테스트용 소켓은 반도체 패키지와 테스트 보드를 전기적으로 연결하여 반도체 패키지에 대한 테스트가 이루어지는데 적용 가능하다.In addition, the first test socket can be mounted on the test boat. This first test socket is applicable to performing a test on the semiconductor package by electrically connecting the semiconductor package and the test board.
또한, 도 6을 참조하면, 본 제1 테스트용 소켓의 면 방향으로의 둘레에는 PREVENTION LEAKED LINE(9)이 형성될 수 있다. PREVENTION LEAKED LINE(9)은 부도체(절연체)로 이루어질 수 있다.Also, referring to FIG. 6 , a PREVENTION LEAKED
이하에서는 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법(이하 '본 제2 제조 방법'이라 함)에 대해 설명한다. 다만, 본 제2 제조 방법은 전술한 본 제1 제조 방법의 구성을 공유할 수 있다. 따라서, 본 제2 제조 방법에 관한 설명 중 전술한 본 제1 제조 방법 및 제1 테스트용 소켓에서 설명한 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.Hereinafter, a method for manufacturing a socket for testing a semiconductor package according to a second embodiment of the present application (hereinafter referred to as 'this second manufacturing method') will be described. However, the second manufacturing method may share the configuration of the first manufacturing method described above. Accordingly, in the description of the second manufacturing method, descriptions overlapping with those described in the above-described first manufacturing method and the first test socket will be simplified or omitted, and the same reference numerals will be used for the same or similar components. do.
도 7을 참조하면, 본 제2 제조 방법은, 상하로 복수의 메인 홀(11)이 형성되는 플레이트(1)를 준비하는 단계(제1 단계)를 포함한다. 복수의 메인 홀(11)은 플레이트(1)의 면 방향으로 간격을 두고 형성될 수 있다. 플레이트(1)는 통전되는 재질로 이루어질 수 있다. 이를 테면, 플레이트(1)는 금속(metal)으로 이루어질 수 있다.Referring to FIG. 7 , the second manufacturing method includes a step (first step) of preparing a
또한, 도 8을 참조하면, 본 제2 제조 방법은 절연부(2)를 형성하는 단계(제2 단계)를 포함한다. 절연부(2)는 복수의 메인 홀(11) 각각의 내부에 형성되는 홀 배치부(21) 복수 개를 포함한다. 예를 들어, 제2 단계는, 몰딩 작업이라 할 수 있는데, 복수의 메인 홀(11)의 내부에 절연 물질을 채우고 절연 물질을 경화하여 절연부(2)를 형성할 수 있다.Also, referring to FIG. 8 , the second manufacturing method includes a step (second step) of forming the insulating
이에 따르면, 절연부(2)는 절연 물질로 이루어질 수 있다. 예를 들어, 절연 물질은 실리콘, 고무 등 중 하나 이상을 포함할 수 있다. 따라서, 절연부(2)는 실리콘, 고무 등 중 하나 이상을 포함할 수 있다.Accordingly, the insulating
또한, 도 9를 참조하면, 본 제2 제조 방법은, 복수의 홀 배치부(21) 각각에 복수의 홀 배치부(21) 각각을 상하로 관통하는 내측 홀(23)을 형성하는 단계(제3 단계)를 포함한다. 내측 홀(23)은 핀 배치 홀을 형성할 수 있다. 예를 들어, 제3 단계는 레이저를 이용하여 내측 홀(23)을 형성할 수 있다.In addition, referring to FIG. 9 , the second manufacturing method includes the steps of forming an
또한, 도 10을 참조하면, 본 제2 제조 방법은, 내측 홀(23)에 엘라스토머 컨택 핀(3)을 형성하는 단계(제4 단계)를 포함한다. 엘라스토머 컨택 핀(3)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 엘라스토머 컨택 핀(3)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다. 금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 엘라스토머 컨택 핀(3)은 도전성(통전 가능)일 수 있다. 예시적으로, 금속 파우더는 골드 파우더일 수 있다.Also, referring to FIG. 10 , the second manufacturing method includes forming an
참고로, 엘라스토머 컨택 핀(3)을 이루는 물질은 골드 파우더를 포함할 수 있으므로, 엘라스토머 컨택 핀(3)은 골드 파우더 컨택터라고도 부를 수 있다.For reference, since the material constituting the
예를 들어, 제4 단계는, 내측 홀(23)에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고 경화하며 자력을 작용함으로써, 엘라스토머 컨택 핀(3)을 형성할 수 있다. 또한, 엘라스토머 컨택 핀(3)은 내측 홀(23)의 상측 및 하측 각각으로 돌출될 수 있는데, 자력 작용에 의해 내측 홀(23)에 채워진 상기 혼합액은 내측 홀(23)의 상측 및 하측 각각으로 돌출되는 형태로 경화될 수 있다. 또한, 이때, 형성되는 엘라스토머 컨택 핀(3)은 내측 홀(23)의 내면과 접촉되도록 형성될 수 있다. 참고로, 내측 홀(23)에 상기 혼합액이 채워진 뒤, 복수의 내측 홀(23) 각각의 상측 및 하측에 자석이 위치함으로써, 복수의 내측 홀(23) 각각에 채워진 혼합액에 자력이 작용할 수 있다.For example, in the fourth step, the
또한, 엘라스토머 컨택 핀(3)의 내측 홀(23)의 상측으로 돌출된 부분은 상단을 향할수록 단면적이 줄어드는 형상일 수 있고, 엘라스토머 컨택 핀(3)의 내측 홀(23)의 하측으로 돌출된 부분은 하단을 향할수록 단면적이 줄어드는 형상일 수 있다.In addition, the portion protruding upward of the
전술한 본 제2 제조 방법에 따르면, 엘라스토머 컨택 핀(3)은 통전될 수 있다. 또한, 엘라스토머 컨택 핀(3)은 절연부(2)에 의해 감싸일수 있다. 따라서, 엘라스토머 컨택 핀(3)은 플레이트(1)와 전기적으로 연동되지 않을 수 있다.According to the second manufacturing method described above, the
이에 따라, 본 제2 제조 방법에 의해 제조되는 반도체 패키지 테스트용 소켓의 반도체 패키지에 대한 테스트시, 엘라스토머 컨택 핀(3)은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드를 전기적으로 연결할 수 있다. 이에 따라, 엘라스토머 컨택 핀(3)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 엘라스토머 컨택 핀(3)을 통해 오갈수 있다. 또한, 이 때, 플레이트(1)는 접지 역할을 할 수 있다.Accordingly, when testing the semiconductor package of the socket for semiconductor package test manufactured by the second manufacturing method, the
이하에서는 본원의 제2 실시예에 따른 반도체 패키지 테스트용 소켓(이하 '본 제2 테스트용 소켓'이라 함)에 대해 설명한다. 다만, 본 제2 테스트용 소켓은 전술한 본 제2 제조 방법에 의해 제조될 수 있다. 따라서, 본 제2 테스트용 소켓에 관한 설명 중 전술한 본 제1 제조 방법, 본 제1 테스트용 소켓 및 본 제2 제조 방법에서 설명한 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.Hereinafter, a socket for a semiconductor package test (hereinafter referred to as a 'this second test socket') according to a second embodiment of the present application will be described. However, the second test socket may be manufactured by the second manufacturing method described above. Accordingly, in the description of the second test socket, descriptions overlapping with those described in the first manufacturing method, the first test socket, and the second manufacturing method described above will be simplified or omitted, and the same or similar configuration will be omitted. The same reference numerals will be used for them.
도 10을 참조하면, 본 제2 테스트용 소켓은, 상하로 복수의 메인 홀(11)이 형성되는 플레이트(1)를 포함한다. 복수의 메인 홀(11)은 플레이트(1)의 면 방향으로 간격을 두고 형성될 수 있다. 플레이트(1)는 통전되는 재질로 이루어질 수 있다.Referring to FIG. 10 , the second test socket includes a
또한, 도 10 및 도 11을 참조하면, 본 제2 테스트용 소켓은 절연부(2)를 포함한다. 절연부(2)는 복수의 메인 홀(11) 각각의 내부에 형성되는 홀 배치부 (21) 복수 개를 포함한다. 절연부(2)는 절연 물질로 이루어질 수 있다. 예를 들어, 절연 물질은 실리콘, 고무 등 중 하나 이상을 포함할 수 있다.Also, referring to FIGS. 10 and 11 , the second test socket includes an
또한, 도 10을 참조하면, 복수의 홀 배치부(21) 각각에는 복수의 홀 배치부(21) 각각을 상하로 관통하는 내측 홀(23)이 형성된다.Also, referring to FIG. 10 , an
또한, 도 10 및 도 11을 참조하면, 본 제2 테스트용 소켓은, 내측 홀(23)에 배치되는 엘라스토머 컨택 핀(3)을 포함한다. 엘라스토머 컨택 핀(3)은 내측 홀(23)을 상하로 가로지르며 배치될 수 있다. 또한, 엘라스토머 컨택 핀(3)의 상부 및 하부 각각은 내측 홀(23)의 상측 및 하측으로 돌출될 수 있다. 또한, 엘라스토머 컨택 핀(3)의 내측 홀(23)의 상측으로 돌출된 부분은 상단을 향할수록 단면적이 줄어드는 형상일 수 있고, 엘라스토머 컨택 핀(3)의 내측 홀(23)의 하측으로 돌출된 부분은 하단을 향할수록 단면적이 줄어드는 형상일 수 있다.Also, referring to FIGS. 10 and 11 , the second test socket includes an
또한, 엘라스토머 컨택 핀(3)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 엘라스토머 컨택 핀(3)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다.In addition, the
금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 엘라스토머 컨택 핀(3)은 통전(도전성)될 수 있다. 또한, 엘라스토머 컨택 핀(3)은 절연부(2)에 의해 감싸일수 있다. 따라서, 엘라스토머 컨택 핀(3)은 플레이트(1)와 전기적으로 연동되지 않을 수 있다.Since the metal powder is conductive, the
이에 따라, 엘라스토머 컨택 핀은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드를 전기적으로 연결할 수 있다. 이에 따라, 엘라스토머 컨택 핀(3)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 엘라스토머 컨택 핀(3)을 통해 오갈수 있다. 또한, 플레이트(1)는 접지 역할을 할 수 있다.Accordingly, the elastomeric contact pin may electrically connect an object (finished semiconductor product, such as a semiconductor package) in contact with the lower portion thereof and the test board contacting the upper portion thereof. Accordingly, an electrical signal between the object positioned below the
또한, 본 제2 테스트용 소켓은 테스트 보트에 장착 가능하다. 이러한 본 제2 테스트용 소켓은 반도체 패키지와 테스트 보드를 전기적으로 연결하여 반도체 패키지에 대한 테스트가 이루어지는데 적용 가능하다.In addition, the second test socket can be mounted on the test boat. This second test socket is applicable to performing a test on the semiconductor package by electrically connecting the semiconductor package and the test board.
참고로, 본원에 따른 반도체 테스트용 소켓(본 제1 테스트용 소켓, 본 제2 테스트용 소켓)은 엘라스토머 코엑셜 소켓이라고도 할 수 있다. 보다 구체적으로, 본 제1 테스트용 소켓은 semi type rubber coaxial이라고 할 수 있고, 본 제2 테스트용 소켓은full type coaxial rubber라고 할 수 있다.For reference, the socket for semiconductor test (this first test socket and the second test socket) according to the present disclosure may also be referred to as an elastomeric coaxial socket. More specifically, the first test socket may be referred to as a semi-type rubber coaxial rubber, and the second test socket may be referred to as a full type coaxial rubber.
참고로, 본 제1 테스트용 소켓과 본 제2 테스트용 소켓의 차이점은, 본 제1 테스트용 소켓은 제2 엘라스토머 컨택 핀(3b)이 대상체에 접촉(테스트 환경에 접촉)하여 접지 역할을 하는 반면, 본 제2 테스트용 소켓은 플레이트(1)가 직접 대상체에 접촉(테스트 환경에 접촉)하여 접지 역할을 하는 것이라 할 수 있다.For reference, the difference between the first test socket and the second test socket is that the first test socket has a second
이하에서는 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓(이하 '본 제3 테스트용 소켓'이라 함)에 대해 설명한다. 다만, 본 제3 테스트용 소켓은 전술한 본 제3 제조 방법에 의해 제조될 수 있다. 따라서, 본 제3 테스트용 소켓에 관한 설명 중 전술한 본 제1 제조 방법, 본 제1 테스트용 소켓, 본 제2 제조 방법, 본 제2 테스트용 소켓 및 후술하는 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓에서 설명한 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.Hereinafter, a socket for a semiconductor package test (hereinafter referred to as 'this third test socket') according to a third embodiment of the present application will be described. However, the third test socket may be manufactured by the third manufacturing method described above. Accordingly, in the description of the third test socket, the first manufacturing method, the first test socket, the second manufacturing method, the second test socket, and the third embodiment of the present application described later Descriptions overlapping with those described in the semiconductor package test socket will be simplified or omitted, and the same reference numerals will be used for the same or similar components.
도 12 내지 도 14를 참조하면, 본 제3 테스트용 소켓은 상하로 복수의 메인 홀(11)이 형성되는 플레이트(1)를 포함한다. 복수의 메인 홀(11)은 플레이트(1)의 면 방향으로 간격을 두고 형성될 수 있다. 플레이트(1)는 통전되는 재질로 이루어질 수 있다. 플레이트(1)는 접지 역할을 할 수 있다.12 to 14 , the third test socket includes a
또한, 도 13 및 도 14를 참조하면, 본 제3 테스트용 소켓은 절연부(2)를 포함한다. 절연부(2)는 복수의 메인 홀(11) 각각의 내부에 형성되는 홀 배치부(21) 복수 개를 포함한다. 절연부(2)는 절연 물질로 이루어질 수 있다. 예를 들어, 절연 물질은 실리콘, 고무 등 중 하나 이상을 포함할 수 있다.In addition, referring to FIGS. 13 and 14 , the third test socket includes an
또한, 도 13 및 도 14를 참조하면, 복수의 홀 배치부(21) 중 일부에는 홀 배치부(21)의 중심부를 상하로 관통하는 제1 내측 홀(23a)이 형성된다. 또한, 복수의 홀 배치부(21) 중 다른 일부에는 반경 방향으로 가로지르며 상하로 관통하는 제2 내측 홀(23b)이 형성된다. 제2 내측 홀(23b)은 반경 방향으로 가로지르며 형성되는바, 제2 내측 홀(23b)이 형성되는 메인 홀(11)의 내면의 일부는 내측으로(제2 내측 홀(23b)의 반경 방향 일단 및 타단으로) 노출될 수 있다. In addition, referring to FIGS. 13 and 14 , a first
또한, 도 13 및 도 14를 참조하면, 본 제3 테스트용 소켓은 제1 내측 홀(23a)에 형성되는 제1 엘라스토머 컨택 핀(3a)을 포함할 수 있다. 도 14를 참조하면, 제1 엘라스토머 컨택 핀(3a)은 내측 홀(23a)을 상하로 가로지르며 배치될 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a)의 하부는 제1 내측 홀(23a)의 하측으로 돌출될 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a)은 하단을 향할수록 단면적이 줄어드는 형상일 수 있다.Also, referring to FIGS. 13 and 14 , the third test socket may include a first
또한, 제1 엘라스토머 컨택 핀(3a)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 제1 엘라스토머 컨택 핀(3a)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다.In addition, the first
금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 제1 엘라스토머 컨택 핀(3a)은 통전(도전성)될 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a)은 절연부(2)에 의해 감싸일수 있다. 따라서, 제1 엘라스토머 컨택 핀(3a)은 플레이트(1)와 전기적으로 연동되지 않을 수 있다.Since the metal powder is conductive, the first
이에 따라, 제1 엘라스토머 컨택 핀(3a)은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드를 전기적으로 연결할 수 있다. 이에 따라, 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 엘라스토머 컨택 핀(3)을 통해 오갈수 있다.Accordingly, the first
또한, 도 13 및 도 14를 참조하면, 본 제3 테스트용 소켓은 제2 내측 홀(23b)에 형성되는 제2 엘라스토머 컨택 핀(3b)을 포함할 수 있다. 도 14를 참조하면, 제2 엘라스토머 컨택 핀(3b)은 내측 홀(23b)을 상하로 가로지르며 배치될 수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)의 하부는 제1 내측 홀(23b)의 하측으로 돌출될 수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 하단을 향할수록 단면적이 줄어드는 형상일 수 있다.Also, referring to FIGS. 13 and 14 , the third test socket may include a second
또한, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 접촉될 수 있다. 전술한 바와 같이, 제2 내측 홀(23b)은 반경 방향으로 가로지르며 형성되는바, 제2 내측 홀(23b)이 형성되는 메인 홀(11)의 내면의 일부는 제2 내측 홀(23b) 내로 노출될 수 있고, 이에 따라, 제2 내측 홀(23b)에 형성되는 제2 엘라스토머 컨택 핀(3b)의 반경 방향 일단부 및 타단부 각각은 플레이트(1)와 접촉될 수 있다. Also, the second
또한, 제2 엘라스토머 컨택 핀(3b)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 제2 엘라스토머 컨택 핀(3b)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다.In addition, the second
금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 제2 엘라스토머 컨택 핀(3b)은 통전(도전성)될 수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 메인 홀(11)의 내면(플레이트(1))과 접촉되게 형성되는 바, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 전기적으로 일체화될 수 있다. 다시 말해, 제2 엘라스토머 커택핀(3b)은 플레이트(1)와 전기적으로 연동될 수 있다.Since the metal powder is conductive, the second
전술한 바에 따르면, 본 제3 테스트용 소켓의 반도체 패키지에 대한 테스트시, 제1 엘라스토머 컨택 핀(3a)은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드(인쇄 회로 기판)을 전기적으로 연결할 수 있다. 이에 따라, 제1 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 제1 엘라스토머 컨택 핀(3a)을 통해 오갈수 있다. 또한, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 전기적으로 연동할 수 있다. 이에 따라, 반도체 패키지에 대한 테스트시, 접지(ground)와 전기적으로 연결되어 있는 플레이트(1)를 통해 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 함께 접지 역할을 할 수 있다.As described above, when the semiconductor package of the third test socket is tested, the first
또한, 도 15를 참조하면, 플레이트(1)의 하면에는 절연 필름층(4)이 형성될 수 있다. 이러한 경우, 제1 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 제1 엘라스토머 컨택 핀(3a)을 통해 오갈수 있고, 제2 엘라스토머 컨택 핀(3b)이 접지 역할을 하여 플레이트(1)의 접지 역할이 제2 엘라스토머 컨택 핀(3b)에 의해 이루어지게 될 수 있다.Also, referring to FIG. 15 , an insulating
이하에서는 본원의 제3 실시예에 따른 반도체 패키지 테스트용 소켓 제조 방법(이하 '본 제3 제조 방법'이라 함)에 대해 설명한다. 다만, 본 제3 제조 방법은 전술한 본 제1 제조 방법 및 본 제2 제조 방법의 구성을 공유할 수 있다. 따라서, 본 제3 제조 방법에 관한 설명 중 전술한 본 제1 제조 방법, 본 제1 테스트용 소켓, 본 제2 제조 방법, 본 제2 테스트용 소켓 및 본 제3 테스트용 소켓에서 설명한 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.Hereinafter, a method for manufacturing a socket for testing a semiconductor package according to a third embodiment of the present application (hereinafter referred to as 'this third manufacturing method') will be described. However, the third manufacturing method may share the configuration of the first manufacturing method and the second manufacturing method described above. Therefore, in the description of the third manufacturing method, the descriptions of the first manufacturing method, this first test socket, this second manufacturing method, this second test socket, and this third test socket are duplicated in the description of the third manufacturing method. The description will be simplified or omitted, and the same reference numerals will be used for the same or similar components.
도 16을 참조하면, 본 제3 제조 방법은, 상하로 복수의 메인 홀(11)이 형성되는 플레이트(1)를 준비하는 단계(제1 단계)를 포함한다. 복수의 메인 홀(11)은 플레이트(1)의 면 방향으로 간격을 두고 형성될 수 있다. 플레이트(1)는 통전되는 재질로 이루어질 수 있다. 이를 테면, 플레이트(1)는 금속(metal) 재질로 이루어질 수 있다.Referring to FIG. 16 , the third manufacturing method includes a step (first step) of preparing a
또한, 도 17을 참조하면, 본 제2 제조 방법은 절연부(2)를 형성하는 단계(제2 단계)를 포함한다. 절연부(2)는 복수의 메인 홀(11) 각각의 내부에 형성되는 홀 배치부(21) 복수 개를 포함한다. 예를 들어, 제2 단계는, 몰딩 작업이라 할 수 있는데, 복수의 메인 홀(11)의 내부에 절연 물질을 채우고 절연 물질을 경화하여 절연부(2)를 형성할 수 있다.Also, referring to FIG. 17 , the second manufacturing method includes a step (second step) of forming the insulating
이에 따르면, 절연부(2)(홀 배치부(21))는 절연 물질로 이루어질 수 있다. 예를 들어, 절연 물질은 실리콘, 고무 등 중 하나 이상을 포함할 수 있다. 따라서, 절연부(2)는 실리콘, 고무 등 중 하나 이상을 포함할 수 있다.Accordingly, the insulating part 2 (the hole arrangement part 21) may be made of an insulating material. For example, the insulating material may include one or more of silicone, rubber, and the like. Accordingly, the insulating
또한, 도 18을 참조하면, 본 제3 제조 방법은, 복수의 홀 배치부(21) 각각에 제1 내측 홀(23a) 및 제2 내측 홀(23b)을 형성하는 단계(제3 단계)를 포함한다. 제1 및 제2 내측 홀(23a, 23b) 각각은 핀 배치 홀을 형성할 수 있다. 예를 들어, 제3 단계는 레이저를 이용하여 제1 및 제2 내측 홀(23)을 형성할 수 있다.In addition, referring to FIG. 18 , the third manufacturing method includes a step (third step) of forming the first
구체적으로, 제3 단계는 복수의 홀 배치부(21) 중 일부에 중심부(반경 방향 중심부)를 상하로 관통하는 제1 내측 홀(23a)을 형성한다. 또한, 제3 단계는 복수의 홀 배치부(21) 중 다른 일부에 반경 방향으로 가로지르며 상하로 연장(관통)되는 제2 내측 홀(23b)을 형성한다.Specifically, in the third step, a first
또한, 도 19를 참조하면, 본 제2 제조 방법은, 제1 내측 홀(23a)에 제1 엘라스토머 컨택 핀(3a)을 형성하고, 제2 내측 홀(23b)에 제2 엘라스토머 컨택 핀(3b)을 형성하는 단계(제4 단계)를 포함한다. 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 통전되는 재질로 이루어질 수 있다. 이를 테면, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 금속 파우더 및 액상 실리콘을 포함하는 재질(물질)로 이루어질 수 있다. 금속 파우더는 도전성이므로, 금속 파우더를 포함하는 재질로 이루어지는 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 도전성(통전 가능)일 수 있다. 예시적으로, 금속 파우더는 골드 파우더일 수 있다.Also, referring to FIG. 19 , in the second manufacturing method, the first
참고로, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)을 이루는 물질은 골드 파우더를 포함할 수 있으므로, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 골드 파우더 컨택터라고도 부를 수 있다.For reference, since the material constituting the first and second elastomeric contact pins 3a and 3b may include gold powder, the first and second elastomeric contact pins 3a and 3b may also be referred to as gold powder contactors. .
예를 들어, 제4 단계는, 제1 및 제2 내측 홀(23a, 23b) 각각에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고 경화하며 자력을 작용함으로써, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b) 각각을 형성할 수 있다. 또한, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b) 각각은 제1 및 제2 내측 홀(23a, 23b) 각각의 하측으로 돌출될 수 있는데, 자력 작용에 의해 제1 및 제2 내측 홀(23a, 23b) 각각에 채워진 상기 혼합액은 제1 및 제2 내측 홀(23a, 23b)의 하측으로 돌출되는 형태로 경화될 수 있다. 또한, 이때, 형성되는 제1 및 제2 엘라스토머 컨택 핀(3a, 3b) 각각은 제1 및 제2 내측 홀(23a, 23b)의 내면과 접촉되도록 형성될 수 있고 제2 엘라스토머 컨택 핀(3b)은 제2 내측 홀(23b)로 노출되는 플레이트(1)의 메인 홀(11)의 내면, 즉, 플레이트(1)와 접촉되게 형성될 수 있다. 참고로, 제1 및 제2 내측 홀(23a, 23b) 각각에 상기 혼합액이 채워진 뒤, 복수의 제1 및 제2 내측 홀(23a, 23b) 각각의 하측에 자석이 위치함으로써, 복수의 제1 및 제2 내측 홀(23a, 23b) 각각에 채워진 혼합액에 자력이 작용할 수 있다.For example, in the fourth step, the first and second elastomeric contact pins ( 3a, 3b) can be formed, respectively. In addition, each of the first and second elastomeric contact pins 3a and 3b may protrude below each of the first and second
또한, 제1 및 제2 엘라스토머 컨택 핀(3a, 3b)은 하단을 향할수록 단면적이 줄어드는 형상일 수 있다.Also, the first and second elastomeric contact pins 3a and 3b may have a shape in which the cross-sectional area decreases toward the bottom.
전술한 바에 따르면, 본 제3 제조 방법에 따르면, 제1 엘라스토머 컨택 핀(3a)은 통전될 수 있다. 또한, 제1 엘라스토머 컨택 핀(3a)은 절연부에 의해 플레이트(1)와 전기적으로 연동되지 않을 수 있다.As described above, according to the third manufacturing method, the first
이에 따라, 본 제3 제조 방법에 의해 제조되는 반도체 패키지 테스트용 소켓의 반도체 패키지에 대한 테스트시, 제1 엘라스토머 컨택 핀(3a)은 그의 하부와 접촉되는 대상체(반도체 완제품, 이를 테면, 반도체 패키지)와 그의 상부에 접촉되는 테스트 보드(인쇄 회로 기판)을 전기적으로 연결할 수 있다. 이에 따라, 제1 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 제1 엘라스토머 컨택 핀(3a)을 통해 오갈수 있다.Accordingly, when the semiconductor package of the socket for semiconductor package test manufactured by the third manufacturing method is tested on the semiconductor package, the first
또한, 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 전기적으로 연동할 수 있다. 이에 따라, 반도체 패키지에 대한 테스트시, 접지(ground)와 전기적으로 연결되어 있는 플레이트(1)를 통해 제2 엘라스토머 컨택 핀(3b)은 플레이트(1)와 함께 접지 역할을 할 수 있다.In addition, the second
또한, 도 20을 참조하면, 본 제3 제조 방법은 플레이트(1)의 하면에 절연 필름층(4)을 형성하는 단계를 포함할 수 있다. 절연 필름층(4)을 형성하는 단계는 제4 단계 이후에 수행될 수 있다. 이러한 경우, 제1 엘라스토머 컨택 핀(3a)의 하측에 위치하는 대상체와 상측에 위치하는 테스트 보드간의 전기적 신호(signal)가 제1 엘라스토머 컨택 핀(3a)을 통해 오갈수 있고, 제2 엘라스토머 컨택 핀(3b)이 접지 역할을 하여 플레이트(1)의 접지 역할이 제2 엘라스토머 컨택 핀(3b)에 의해 이루어지게 될 수 있다.Also, referring to FIG. 20 , the third manufacturing method may include forming the insulating
참고로, 본 제3 테스트용 소켓은 엘라스토머 코엑셜 소켓이라고도 할 수 있다. 보다 구체적으로, 본 제3 테스트용 소켓은 semi type rubber coaxial이라고 할 수 있다.For reference, the third test socket may also be referred to as an elastomeric coaxial socket. More specifically, the third test socket may be referred to as a semi-type rubber coaxial.
참고로, 본 제3 테스트용 소켓과 본 제2 테스트용 소켓의 차이점은, 본 제3 테스트용 소켓은 제2 엘라스토머 컨택 핀(3b)이 대상체에 접촉(테스트 환경에 접촉)하여 접지 역할을 하는 반면, 본 제2 테스트용 소켓은 플레이트(1)가 직접 대상체에 접촉(테스트 환경에 접촉)하여 접지 역할을 하는 것이라 할 수 있다.For reference, the difference between this third test socket and this second test socket is that the third test socket has a second
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present application is for illustration, and those of ordinary skill in the art to which the present application pertains will understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present application. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. For example, each component described as a single type may be implemented in a dispersed form, and likewise components described as distributed may also be implemented in a combined form.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present application.
1: 플레이트
11: 메인 홀
11a: 제1 메인 홀
11b: 제2 메인 홀
2: 절연부
21: 홀 배치부
22: 커버부
23: 내측 홀
24: 제1 상측 홀
25: 제2 상측 홀
26: 제1 핀 배치 홀
27: 제2 핀 배치 홀
3: 엘라스토머 컨택 핀
3a: 제1 엘라스토머 컨택 핀
3b: 제2 엘라스토머 컨택 핀1: plate
11: Main Hall
11a: first main hall
11b: second main hall
2: Insulation
21: hole arrangement part
22: cover part
23: inner hole
24: first upper hole
25: second upper hole
26: first pin placement hole
27: second pin placement hole
3: Elastomer contact pins
3a: first elastomeric contact pin
3b: second elastomeric contact pin
Claims (10)
(a) 상하로 복수의 메인 홀이 형성되는 플레이트를 준비하는 단계;
(b) 상기 복수의 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개를 포함하는 절연부를 형성하는 단계;
(c) 상기 복수의 홀 배치부 각각을 상하로 관통하는 내측 홀을 형성하는 단계; 및
(d) 상기 내측 홀에 엘라스토머 컨택 핀을 형성하는 단계를 포함하되,
상기 플레이트 및 상기 엘라스토머 컨택 핀은 통전되는 재질로 이루어지고,
상기 (d) 단계는,
상기 내측 홀에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고, 상기 엘라스토머 컨택 핀이 상기 내측 홀의 상측 하측 각각으로 돌출되도록, 상기 내측 홀 상측 및 하측 각각에 자석을 위치시키고 상기 내측 홀에 채워진 혼합액에 자력을 작용하여 경화하고,
상기 엘라스토머 컨택 핀의 상기 내측 홀의 상측으로 돌출된 부분은 상측을 향할수록 단면적이 줄어들고 상기 내측 홀의 하측으로 돌출된 부분은 하측을 향할수록 단면적이 줄어드는 형태이고,
상기 내측 홀은, 상기 복수의 홀 배치부 중 일부의 중심부를 상하로 관통하는 제1 내측 홀 및 상기 복수의 홀 배치부 중 다른 일부를 반경 방향으로 가로지르며 상하로 관통하는 제2 내측 홀을 포함하며,
상기 엘라스토머 컨택 핀은, 상기 제1 내측 홀에 형성되는 제1 엘라스토머 컨택 핀 및 상기 제2 내측 홀에 형성되는 제2 엘라스토머 컨택 핀을 포함하는 것인, 반도체 패키지 테스트용 소켓 제조 방법.A method for manufacturing a socket for semiconductor package testing, comprising:
(a) preparing a plate in which a plurality of main holes are formed vertically;
(b) forming an insulating part including a plurality of hole arranging parts formed inside each of the plurality of main holes;
(c) forming an inner hole penetrating each of the plurality of hole arrangement parts up and down; and
(d) forming an elastomeric contact pin in the inner hole;
The plate and the elastomeric contact pin are made of a conductive material,
Step (d) is,
A mixture containing metal powder and liquid silicone is filled in the inner hole, and magnets are placed on the upper and lower sides of the inner hole so that the elastomeric contact pins protrude to the upper and lower sides of the inner hole, respectively, and in the liquid mixture filled in the inner hole It hardens by applying magnetic force,
A portion protruding upward of the inner hole of the elastomeric contact pin has a cross-sectional area that decreases toward the upper side, and a portion that protrudes downward of the inner hole decreases in cross-sectional area toward the lower side,
The inner hole includes a first inner hole vertically penetrating a central portion of a portion of the plurality of hole placement units and a second inner hole vertically passing through another portion of the plurality of hole placement portions in a radial direction and
The method of claim 1, wherein the elastomeric contact pin includes a first elastomeric contact pin formed in the first inner hole and a second elastomeric contact pin formed in the second inner hole.
상기 (b) 단계는,
상기 복수의 메인 홀의 내부에 절연 물질을 채우고 상기 절연 물질을 경화하여 상기 절연부를 형성하는 것인, 반도체 패키지 테스트용 소켓 제조 방법.According to claim 1,
The step (b) is,
The method for manufacturing a socket for semiconductor package testing, wherein an insulating material is filled in the plurality of main holes and the insulating material is cured to form the insulating part.
상기 제1 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결하는 것인, 반도체 패키지 테스트용 소켓 제조 방법.According to claim 1,
The method of claim 1, wherein the first elastomeric contact pin electrically connects the object and the test unit.
상하로 복수의 메인 홀이 형성되는 플레이트;
상기 복수의 메인 홀 각각의 내부에 형성되는 홀 배치부 복수 개를 포함하되, 상기 복수의 홀 배치부 각각에는 상기 복수의 홀 배치부 각각을 상하로 관통하는 내측 홀이 형성되는 절연부; 및
상기 내측 홀에 배치되는 엘라스토머 컨택 핀을 포함하되,
상기 플레이트 및 상기 엘라스토머 컨택 핀은 통전되는 재질로 이루어지고,
상기 엘라스토머 컨택 핀은,
금속 파우더 및 액상 실리콘을 포함하는 물질로 이루어지며,
상기 내측 홀에 금속 파우더 및 액상 실리콘을 포함하는 혼합액을 채우고, 상기 엘라스토머 컨택 핀이 상기 내측 홀의 상측 하측 각각으로 돌출되도록, 상기 내측 홀 상측 및 하측 각각에 자석을 위치시키고 상기 내측 홀에 채워진 혼합액에 자력을 작용하는 것에 의해 형성되고,
상기 내측 홀의 상측으로 돌출된 부분은 상측을 향할수록 단면적이 줄어들고 상기 내측 홀의 하측으로 돌출된 부분은 하측을 향할수록 단면적이 줄어드는 형태이고,
상기 내측 홀은, 상기 복수의 홀 배치부 중 일부의 중심부를 상하로 관통하는 제1 내측 홀 및 상기 복수의 홀 배치부 중 다른 일부를 반경 방향으로 가로지르며 상하로 관통하는 제2 내측 홀을 포함하며,
상기 엘라스토머 컨택 핀은, 상기 제1 내측 홀에 형성되는 제1 엘라스토머 컨택 핀 및 상기 제2 내측 홀에 형성되는 제2 엘라스토머 컨택 핀을 포함하는 것인, 반도체 패키지 테스트용 소켓.In the socket for semiconductor package test,
a plate in which a plurality of main holes are formed vertically;
an insulating part including a plurality of hole arranging parts formed inside each of the plurality of main holes, wherein each of the plurality of hole arranging parts has an inner hole penetrating each of the plurality of hole arranging parts up and down; and
an elastomeric contact pin disposed in the inner hole;
The plate and the elastomeric contact pin are made of a conductive material,
The elastomeric contact pin,
It consists of a material containing metal powder and liquid silicone,
A mixture containing metal powder and liquid silicone is filled in the inner hole, and magnets are placed on the upper and lower sides of the inner hole so that the elastomeric contact pins protrude to the upper and lower sides of the inner hole, respectively, and in the liquid mixture filled in the inner hole formed by the action of a magnetic force,
The portion protruding upward of the inner hole has a cross-sectional area that decreases toward the upper side, and the portion that protrudes toward the lower side of the inner hole decreases in cross-sectional area toward the lower side,
The inner hole includes a first inner hole vertically penetrating a central portion of a portion of the plurality of hole placement units and a second inner hole vertically passing through another portion of the plurality of hole placement portions in a radial direction and
The elastomeric contact pin may include a first elastomeric contact pin formed in the first inner hole and a second elastomeric contact pin formed in the second inner hole.
상기 절연부는 절연 물질로 이루어지는 것인, 반도체 패키지 테스트용 소켓.7. The method of claim 6
The insulating part is made of an insulating material, a socket for semiconductor package testing.
상기 제1 엘라스토머 컨택 핀은 대상체와 테스트부를 전기적으로 연결하는 것인, 반도체 패키지 테스트용 소켓.7. The method of claim 6,
The first elastomeric contact pin electrically connects the object to the test unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210040447A KR102339014B1 (en) | 2021-03-29 | 2021-03-29 | Manufacturing method for semiconductor package test socket and semiconductor package test socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210040447A KR102339014B1 (en) | 2021-03-29 | 2021-03-29 | Manufacturing method for semiconductor package test socket and semiconductor package test socket |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102339014B1 true KR102339014B1 (en) | 2021-12-13 |
Family
ID=78831787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210040447A Active KR102339014B1 (en) | 2021-03-29 | 2021-03-29 | Manufacturing method for semiconductor package test socket and semiconductor package test socket |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102339014B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102478906B1 (en) * | 2022-07-08 | 2022-12-21 | 배명철 | Device test socket and method for manufacturing the same |
KR20240006813A (en) | 2022-07-07 | 2024-01-16 | (주) 테크웰 | Socket for testing semiconductor packages |
KR20250036457A (en) | 2023-09-07 | 2025-03-14 | 미르텍알앤디 주식회사 | Manufacturing method for test socket |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237039A (en) * | 2000-02-23 | 2001-08-31 | Nec Corp | Ic socket |
KR20090008698U (en) * | 2008-02-25 | 2009-08-28 | 이재학 | Test socket with gap member |
KR101077239B1 (en) * | 2006-12-15 | 2011-10-27 | 니혼 하츠쵸 가부시키가이샤 | Conductive contact holder and conductive contact unit |
KR20170008330A (en) * | 2015-07-13 | 2017-01-24 | 주식회사 이노글로벌 | Manufacturing method of semiconductor package test socket using plural moldpin |
KR20180049424A (en) * | 2016-11-01 | 2018-05-11 | 솔브레인멤시스(주) | Anisotropic conductive sheet deconcentrating load in testing |
KR102158507B1 (en) * | 2019-07-09 | 2020-09-22 | 주식회사 이노글로벌 | Test socket and manufacturing method thereof |
-
2021
- 2021-03-29 KR KR1020210040447A patent/KR102339014B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237039A (en) * | 2000-02-23 | 2001-08-31 | Nec Corp | Ic socket |
KR101077239B1 (en) * | 2006-12-15 | 2011-10-27 | 니혼 하츠쵸 가부시키가이샤 | Conductive contact holder and conductive contact unit |
KR20090008698U (en) * | 2008-02-25 | 2009-08-28 | 이재학 | Test socket with gap member |
KR20170008330A (en) * | 2015-07-13 | 2017-01-24 | 주식회사 이노글로벌 | Manufacturing method of semiconductor package test socket using plural moldpin |
KR20180049424A (en) * | 2016-11-01 | 2018-05-11 | 솔브레인멤시스(주) | Anisotropic conductive sheet deconcentrating load in testing |
KR102158507B1 (en) * | 2019-07-09 | 2020-09-22 | 주식회사 이노글로벌 | Test socket and manufacturing method thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240006813A (en) | 2022-07-07 | 2024-01-16 | (주) 테크웰 | Socket for testing semiconductor packages |
KR102683906B1 (en) * | 2022-07-07 | 2024-07-11 | (주) 테크웰 | Socket for testing semiconductor packages |
KR102478906B1 (en) * | 2022-07-08 | 2022-12-21 | 배명철 | Device test socket and method for manufacturing the same |
KR20250036457A (en) | 2023-09-07 | 2025-03-14 | 미르텍알앤디 주식회사 | Manufacturing method for test socket |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102339014B1 (en) | Manufacturing method for semiconductor package test socket and semiconductor package test socket | |
KR102244246B1 (en) | Test socket in which buffer area is formed around electrically conductive line | |
CN108780117B (en) | Test socket assembly | |
TWI516769B (en) | Conductive connector and method of manufacturing the same | |
KR101823006B1 (en) | Semiconductor test socket and manufacturing method there of | |
US7884628B2 (en) | Interposer and probe card having the same | |
KR101921931B1 (en) | Open cell type FPCB film, test socket having thereof, and method for manufacturing thereof | |
KR101823004B1 (en) | Manufacturing method for semiconductor test socket | |
US9618564B2 (en) | Printed circuits with sacrificial test structures | |
KR20190121493A (en) | Method of manufacturing semiconductor test socket | |
KR20200075204A (en) | Contact Pin Interchangeable Test Socket | |
KR20080100458A (en) | Stacked Protection Structures | |
KR101683017B1 (en) | Test socket and method for manufacturing thereof and die thereof | |
KR100889396B1 (en) | Manufacturing Method of Silicon Contactor for Semiconductor Device Test | |
KR101043352B1 (en) | Manufacturing Method of Silicon Contactor for Semiconductor Device Test | |
KR102191702B1 (en) | Test socket in which empty space is formed | |
KR102278672B1 (en) | Manufacturing method for semiconductor package test socket and semiconductor package test socket | |
KR102063762B1 (en) | Contactor for connecting bga type electronic device and method for manufacturing the same | |
KR102191701B1 (en) | Test socket capable of being partially replaced | |
KR102478906B1 (en) | Device test socket and method for manufacturing the same | |
KR101726399B1 (en) | Test socket having bottom metal plate bump and method for manufacturing thereof | |
KR102582796B1 (en) | Testor socket | |
KR101673142B1 (en) | rubber socket for semiconductor test, method of manufacturing the same, and computer-readable recording medium for the same | |
KR20190022249A (en) | Bi-directional electrically conductive module | |
KR102158507B1 (en) | Test socket and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20210329 |
|
PA0201 | Request for examination | ||
PA0302 | Request for accelerated examination |
Patent event date: 20210329 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20210427 Patent event code: PE09021S01D |
|
PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20210708 Patent event code: PE09021S02D |
|
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20210909 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20211209 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20211209 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20241209 Start annual number: 4 End annual number: 4 |