[go: up one dir, main page]

KR102657718B1 - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR102657718B1
KR102657718B1 KR1020170018293A KR20170018293A KR102657718B1 KR 102657718 B1 KR102657718 B1 KR 102657718B1 KR 1020170018293 A KR1020170018293 A KR 1020170018293A KR 20170018293 A KR20170018293 A KR 20170018293A KR 102657718 B1 KR102657718 B1 KR 102657718B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
display device
capping layer
cathode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170018293A
Other languages
English (en)
Other versions
KR20180093161A (ko
Inventor
문병록
김재현
니시자키 쇼고
서석훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170018293A priority Critical patent/KR102657718B1/ko
Priority to US15/627,388 priority patent/US10135026B2/en
Priority to CN201711136600.0A priority patent/CN108417597B/zh
Publication of KR20180093161A publication Critical patent/KR20180093161A/ko
Application granted granted Critical
Publication of KR102657718B1 publication Critical patent/KR102657718B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역 외측에 배치되는 비표시 영역이 정의되는 기판, 상기 기판 상에 배치되는 층간 절연막, 상기 층간 절연막 상에 배치되는 패시베이션막, 상기 패시베이션막 상에 배치되는 애노드 전극, 상기 애노드 전극 상에 배치되는 중간층, 상기 중간층 상에 배치되는 캐소드 전극, 상기 캐소드 전극 상에 배치되는 캡핑층; 및 상기 캡핑층 상에 배치되는 봉지막을 포함한다.

Description

표시 장치 및 표시 장치의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시 장치 및 표시 장치의 제조방법에 대한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위특성으로 인해 차세대 표시 장치로 주목받고 있다.
다만, 유기 발광 표시 장치는 외부의 수분이나 산소 등에 의해 열화되는 특성을 가지므로, 외부의 수분이나 산소 등으로부터 유기 발광 소자를 보호하기 위하여 유기 발광 소자를 밀봉한다. 최근에는, 유기 발광 표시 장치의 박형화 및/또는 플렉서블화를 위하여, 유기 발광 소자를 밀봉하는 수단으로 복수 개의 무기막 또는 유기막과 무기막을 포함하는 복수 개의 층으로 구성된 박막 봉지(TFE; thin film encapsulation)가 이용되고 있다. 한편, 무기막은 두께가 두꺼울수록 외부의 수분이나 산소 등의 침투를 효과적으로 방지할 수 있다. 그러나, 무기막의 두께가 증가하면 무기막의 막 스트레스(Stress)가 증가하여, 무기막의 박리가 발생할 수 있으며, 무기막의 박리가 발생하면, 외부의 수분이나 산소 등이 유기 발광 소자에 침투하여, 유기 발광 표시 장치의 수명을 저하시킬 수 있다.
본 발명이 해결하고자 하는 과제는 봉지막과 기판의 접착이 안정적으로 유지되는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 봉지막과 기판의 접착이 안정적으로 유지되는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역 외측에 배치되는 비표시 영역이 정의되는 기판, 상기 기판 상에 배치되는 층간 절연막, 상기 층간 절연막 상에 배치되는 패시베이션막, 상기 패시베이션막 상에 배치되는 애노드 전극, 상기 애노드 전극 상에 배치되는 중간층, 상기 중간층 상에 배치되는 캐소드 전극, 상기 캐소드 전극 상에 배치되는 캡핑층; 및 상기 캡핑층 상에 배치되는 봉지막을 포함한다.
또한, 상기 캐소드 전극의 단부는 상기 캡핑층의 단보보다 외측에 배치될 수 있다.
또한, 상기 캡핑층 상에 배치되며, 상기 중간층과 중첩되는 보호층을 더 포함할 수 있다.
또한, 상기 캡핑층의 단부는 상기 보호층의 단부와 정렬될 수 있다.
또한, 상기 봉지막은 제1 무기막, 상기 제1 무기막 상에 배치되는 제1 유기막 및 상기 제1 유기막 상에 배치되는 제2 무기막을 포함할 수 있다 .
또한, 상기 제1 무기막은 상기 캐소드 전극, 상기 캡핑층 및 상기 층간 절연막과 직접 접촉할 수 있다.
또한, 상기 제1 무기막과 상기 층간 절연막의 접촉 폭은 50㎛ 내지 300㎛일 수 있다.
또한, 상기 제2 무기막은 상기 제1 무기막 및 상기 층간 절연막과 직접 접촉할 수 있다.
또한, 상기 봉지막 상에 배치되는 터치층을 더 포함할 수 있다 .
또한, 상기 캡핑층의 단부와 상기 캐소드 전극의 단부는 서로 정렬될 수 있다.
또한, 상기 기판 상에 배치되는 구동 전압선 및 연결 전극을 더 포함할 수 있다.
또한, 상기 비표시 영역에 서로 이격되어 배치되는 제1댐 및 제2댐을 포함할 수 있다.
또한, 상기 캐소드 전극의 단부는 상기 제1댐 내측에 배치될 수 있다.
또한, 상기 제2댐은 제1층과 상기 제1층 상에 배치되는 제2층을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 층간 절연막, 패시베이션막 및 애노드 전극이 구비되며, 표시 영역과 비표시 영역이 정의된 기판을 준비하는 단계, 상기 애노드 전극 상에 중간층을 형성하는 단계, 상기 중간층 상에 캐소드 전극을 형성하는 단계, 상기 캐소드 전극 상에 캡핑층을 형성하는 단계 및 상기 캡핑층 상에 봉지막을 형성하는 단계를 포함한다.
또한, 상기 애노드 전극 상에 중간층을 형성하는 단계는 상기 기판 상에 중간층 마스크를 배치하는 단계를 포함하고, 상기 중간층 상에 캐소드 전극을 형성하는 단계는 상기 기판 상에 캐소드 마스크를 배치하는 단계를 포함하고, 상기 캐소드 전극 상에 캡핑층을 형성하는 단계는 상기 기판 상에 캡핑층 마스크를 배치하는 단계를 포함할 수 있다.
또한, 상기 캡핑층 마스크의 단부는 상기 캐소드 마스크의 단부보다 내측에 배치될 수 있다.
또한, 상기 캡핑층 마스크의 단부는 상기 캐소드 마스크의 단부와 일치할 수 있다.
또한, 상기 캡핑층 마스크의 두께는 상기 캐소드 마스크의 두께보다 두꺼울 수 있다.
또한, 상기 캡핑층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
표시 장치에서 봉지막과 기판의 접착을 안정적으로 유지할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 개략적인 배치도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 단면도이다.
도 3은 도 2의 'A' 부분을 확대한 부분 확대도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 16은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 18은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수 있음은 물론이다.
이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 개략적인 배치도이다. 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 단면도이다. 도 3은 도 2의 'A' 부분을 확대한 부분 확대도이다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역(DA) 및 표시 영역(DA)의 외측에 배치되는 비표시 영역(NDA)이 정의되는 기판(500), 기판(500) 상에 배치되는 층간 절연막(ILD), 층간 절연막(ILD) 상에 배치되는 패시베이션막(600), 패시베이션막(600) 상에 배치되는 애노드 전극(AN), 애노드 전극(AN) 상에 배치되는 중간층(EL), 중간층(EL) 상에 배치되는 캐소드 전극(CA), 캐소드 전극(CA) 상에 배치되는 캡핑층(CPL), 캡핑층(CPL) 상에 배치되는 봉지막(300)을 포함한다.
기판(500)은 절연 기판으로서, 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리카보네이트(polycarbonate), 폴리에틸렌 나프탈레이트(polyethylene naphtalate), 폴리아릴레이트(PAR, polyarylate) 및 폴리에테르이미드(polyetherimide)로 이루어진 군에서 선택된 어느 하나 또는 선택된 둘 이상을 포함할 수 있다.
다만, 이는 예시적인 것으로 기판(500)의 재질이 이에 제한되는 것은 아니다. 다른 실시예에서 기판(500)은 금속이나 유리 등의 재료를 포함할 수도 있다.
일 실시예에서 기판(500)은 가요성 기판일 수 있다. 다시 말하면, 기판(500)은 벤딩(bending), 롤링(rolling) 및 폴딩(folding)이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(500) 상에는 표시 영역(DA)과 비표시 영역(NDA)이 정의될 수 있다. 표시 영역(DA)은 화상을 표시 하는 영역이고, 비표시 영역(NDA)은 표시 영역(DA)이 화상을 표시할 수 있도록 각종 신호선이나 전원선이 배치되는 영역일 수 있다.
표시 영역(DA)에는 복수의 화소(도시하지 않음)가 정의될 수 있으며, 하나의 화소 안에는 적어도 하나의 박막 트랜지스터와 유기발광소자가 배치될 수 있다. 이에 대한 구체적인 설명은 뒤에서 자세히 하기로 한다.
비표시 영역(NDA)의 일측에는 복수의 패드(P)가 형성될 수 있다. 일 실시예에서 표시 장치는 전원 공급 장치(도시하지 않음)나 신호 생성 장치(도시하지 않음)를 더 포함할 수 있으며, 전원 공급 장치나 신호 생성 장치로부터 제공된 전기적 신호는 패드(P)를 통해 표시 영역(DA)으로 전달될 수 있다.
기판(500) 상에는 버퍼층(100)이 배치될 수 있다. 일 실시예에서 버퍼층(100)은 기판(500) 상에 전면적으로 형성될 수 있다. 다시 말하면, 버퍼층(100)은 기판(500)의 표시 영역(DA)과 비표시 영역(NDA)을 모두 덮도록 배치될 수 있다.
버퍼층(100)은 기판(500)을 통한 불순물의 침투를 방지할 수 있으며, 기판(500) 상면을 평탄화하는 역할을 수행할 수 있다.
일 실시예에서 버퍼층(100)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
다른 실시예에서 버퍼층(100)은 폴리이미드, 폴리에스테르 및 아크릴로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
또한, 도 3은 버퍼층(100)이 단일층인 경우를 도시하나, 버퍼층(100)의 구조가 이에 제한되는 것은 아니고, 다른 실시예에서 버퍼층(100)은 복수의 기능막이 적층된 적층막일 수 있다.
버퍼층(100) 상에는 반도체 패턴층(700)이 배치될 수 있다. 일 실시예에서 반도체 패턴층(700)은 비결정 실리콘 또는 폴리 실리콘과 같은 무기 반도체를 포함할 수 있다. 다른 실시에에서 반도체 패턴층(700)은 유기 반도체 또는 산화물 반도체를 포함할 수 있다.
일 실시예에서 반도체 패턴층(700)은 소스 영역(도시하지 않음) 및 드레인 영역(도시하지 않음)을 포함할 수 있다. 후술하는 소스 전극(SE)은 반도체 패턴층(700)의 소스 영역에, 드레인 전극(DE)은 드레인 영역과 전기적으로 연결될 수 있다.
반도체 패턴층(700) 상에는 게이트 절연막(GI)이 배치될 수 있다. 게이트 절연막(GI)은 기판(500) 상에 전면적으로 형성될 수 있다. 다시 말하면, 게이트 절연막(GI)은 표시 영역(DA) 및 비표시 영역(NDA)에 걸쳐 형성될 수 있다.
일 실시예에서 게이트 절연막(GI)은 실리콘 나이트라이드, 실리콘 옥사이드 및 실리콘 옥시나이트라이드로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
게이트 절연막(GI) 상에는 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 예컨대, 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티타늄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다.
게이트 전극(GE) 상에는 게이트 전극(GE)을 덮는 층간 절연막(ILD)이 배치될 수 있다. 층간 절연막(ILD)은 기판(500) 상에 전면적으로 형성될 수 있다. 즉, 층간 절연막(ILD)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 형성되며, 게이트 절연막(GI)과 중첩될 수 있다.
층간 절연막(ILD)은 실리콘 나이트라이드, 실리콘 옥사이드 및 실리콘 옥시나이트라이드로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
도 3은 층간 절연막(ILD)이 단일막인 경우를 예시하나 이는 예시적인 것으로 이에 제한되지 않는다. 즉, 다른 실시예에서 층간 절연막(ILD)은 둘 이상의 기능층을 갖는 적층막일 수 있다.
층간 절연막(ILD) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 구체적으로, 층간 절연막(ILD)이 반도체 패턴층(700)의 소스 영역 및 드레인 영역을 노출시키고, 소스 전극(SE) 및 드레인 전극(DE)은 노출된 부분을 통해 반도체 패턴층(700)과 접촉할 수 있다. 이를 통해, 소스 전극(SE)과 드레인 전극(DE)은 각각 반도체 패턴층(700)과 전기적으로 연결될 수 있다.
즉, 게이트 전극(GE)과 소스 전극(SE) 및 드레인 전극(DE)이 모여 박막 트랜지스터를 이룰 수 있다.
상술한 박막 트랜지스터는 유기 발광 소자(OLED)를 구동하는 구동 트랜지스터일 수 있다.
도 3은 반도체 패턴층(700) 상에 게이트 전극(GE)이 배치되는 탑 게이트(top gate) 방식의 표시 장치를 도시하나, 이에 제한되는 것은 아니며, 다른 실시예에서 표시 장치는 게이트 전극(GE)이 반도체 패턴층(700) 하부에 배치되는 바텀 게이트(bottom gate) 방식을 채용할 수도 있다.
소스 전극(SE), 드레인 전극(DE) 및 층간 절연막(ILD) 상에는 패시베이션막(600)이 배치될 수 있다. 패시베이션막(600)은 층간 절연막(ILD)을 부분적으로 덮을 수 있다. 또한, 패시베이션막(600)은 드레인 전극(DE)을 부분적으로 노출시키도록 형성될 수 있다.
패시베이션막(600) 상에는 애노드 전극(AN). 중간층(EL) 및 캐소드 전극(CA)이 배치될 수 있다. 즉, 애노드 전극(AN). 중간층(EL) 및 캐소드 전극(CA)이 모여 유기 발광 소자를 이룰 수 있다.
애노드 전극(AN)은 패시베이션막(600) 상에 형성되며, 패시베이션막(600)에 의해 노출된 드레인 전극(DE)과 접할 수 있다. 즉, 애노드 전극(AN)은 드레인 전극(DE)과 전기적으로 연결될 수 있다.
일 실시예에서 애노드 전극(AN)은 반사 전극일 수 있으며, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir 및 Cr로 이루어진 군에서 선택된 하나 이상의 반사막과 반사막 상에 형성된 투명 또는 반투명 전극을 포함할 수 있다.
투명 또는 반투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
애노드 전극(AN) 상에는 절연물로 이루어진 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(AN)의 적어도 일부를 노출할 수 있다.
화소 정의막(PDL)에 의해 노출된 애노드 전극(AN) 상에는 중간층(EL)이 배치될 수 있다.
중간층(EL)은 저분자 또는 고분자 유기물로 이루어진 유기발광층을 포함할 수 있다.
일 실시예에서 중간층(EL)은 홀 수송층(HTL, Hole Transfer Layer), 홀 주입층(HIL, Hole Injection Layer), 전자 수송층(ETL, Electron Transfer Layer) 및 전자 주입층(EIL, Electron Injection Layer)으로 이루어진 군에서 선택된 하나 이상의 층을 더 포함할 수 있다.
애노드 전극(AN) 상에는 캐소드 전극(CA)이 배치될 수 있다. 일 실시예에서 캐소드 전극(CA)은 전면 전극으로서, 기판(500) 상에 전면적으로 형성될 수 있다.
즉, 일 실시예에서 캐소드 전극(CA)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 형성될 수 있으며, 애노드 전극(AN)은 표시 영역(DA)에만 배치될 수 있다.
일 실시예에서 캐소드 전극(CA)은 투명 전극 또는 반투명 전극일 수 있다. 일 실시예에서 캐소드 전극(CA)은 Li. Ca, Lif/Ca, LiF/Al, Al, Ag, Mg로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 또한, 캐소드 전극(CA)은 일함수가 낮은 금속 박막으로 이루어질 수 있다.
일 실시예에서 투명 또는 반투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 중간층(EL)에서 발생한 빛이 캐소드 전극(CA) 쪽으로 출사되는 전면 발광형 표시 장치일 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 중간층(EL)에서 발생한 빛이 애노드 전극(AN)쪽으로 출사되는 배면 발광형 표시 장치일 수 있다. 이 경우, 캐소드 전극(AN)은 반사 전극으로 이루어지고, 애노드 전극(AN)은 투명 또는 반투명 전극으로 이루어질 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치는 중간층(EL)에서 발생한 빛이 애노드 전극(AN) 및 캐소드 전극(CA) 쪽으로 출사되는 양면발광형 표시 장치일 수 있다.
캐소드 전극(CA) 상에는 캐소드 전극(CA)을 덮는 캡핑층(CPL)이 배치될 수 있다.
일 실시예에서 캡핑층(CPL)은 a-NPD, NPB, TPD, m-MTDATA, Alq3, CuPc로 이루어진 군에서 선택된 하나 이상의 물질을 포함하여 이루어질 수 있다.
캡핑층(CPL)은 유기 발광 소자를 보호하는 역할과 중간층(EL)으로부터 제공된 빛을 효율적으로 가이드하는 역할을 수행할 수 있다.
일 실시예에서 캡핑층(CPL)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 형성될 수 있다.
캡핑층(CPL)의 단부(e2)와 캐소드 전극(CA)의 단부(e1)는 비표시 영역(NDA)에 배치될 수 있다.
일 실시예에서 캡핑층(CPL)의 단부(e2)는 캐소드 전극(CA)의 단부(e1)에 비해 상대적으로 내측에 배치될 수 있다.
설명의 편의를 위해 방향을 정의하기로 한다. 본 명세서에서 내측에 배치된다 함은 표시 영역(DA)의 중앙부에 상대적으로 가깝게 배치된다는 것을 의미하며, 외측에 배치된다 함은 기판(500)의 최외곽 단부와 상대적으로 가깝게 배치된다는 것을 의미할 수 있다.
이에 따라, 캡핑층(CPL)은 캐소드 전극(CA)의 단부(e1)를 포함한 일부를 노출시킬 수 있다.
캡핑층(CPL) 상에는 보호층(BL)이 배치될 수 있다.
일 실시예에서 보호층(BL)은 LiF, MgF2 및 CaF2로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다. 보호층(BL)은 제1 무기막(301)을 형성하는 공정에서 플라즈마 등이 유기 발광 소자에 침투하여 손상을 일으키는 것을 방지하는 역할을 할 수 있다.
일 실시예에서 보호층(BL)의 단부(e3)는 비표시 영역(NDA)에 배치될 수 있다. 또한, 보호층(BL)은 중간층(EL)을 완전하게 덮도록 배치될 수 있다.
보호층(BL) 상에는 제1 무기막(301)이 배치될 수 있다. 제1 무기막(301)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
도 3은 제1 무기막(301)이 단일층인 경우를 예시하지만, 제1 무기막(301)의 구조가 이에 제한되는 것은 아니다. 다른 실시예에서 제1 무기막(301)은 복수의 기능막이 적층된 적층막일 수 있다. 일 실시예에서 제1 무기막(301)은 실리콘 옥사이드(SiOx)로 이루어진 막과 실리콘 나이트라이드(SiNx)로 이루어진 막이 교번하여 적층된 적층막일 수 있다.
제1 무기막(301)은 기판(500) 상에 전면적으로 형성될 수 있다. 다시 말하면, 제1 무기막(301)은 기판(500)에서 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 형성될 수 있다.
일 실시예에서 제1 무기막(301)의 두께는 10000Å일 수 있다.
제1 무기막(301)의 단부는 캐소드 전극(CA)의 단부(e1)보다 외측에 배치될 수 있다.
일 실시예에서 제1 무기막(301)의 단부는 기판(500)의 단부와 정렬되도록 배치될 수 있다.
이에 따라 제1 무기막(301)은 보호층(BL), 캡핑층(CPL) 및 캐소드 전극(CA)과 직접적으로 접할 수 있다. 구체적으로, 제1 무기막(301)은 캡핑층(CPL)이 노출하는 캐소드 전극(CA)과 직접적으로 접할 수 있다.
또한, 제1 무기막(301)은 층간 절연막(ILD)과 직접적으로 접촉할 수 있다. 일 실시예에서 제1 무기막(301)과 층간 절연막(ILD)의 접촉 폭인 제1폭(w1)은 50㎛ 내지 300㎛일 수 있다. 봉지막(300)과 기판(500) 간의 안정적인 접착을 위해서는 최소한의 접촉 면적이 필요할 수 있다. 본 발명의 일 실시예와 같이 캡핑층(CPL)의 단부(e2)가 캐소드 전극(CA)의 단부(e3)의 내측에 배치되는 경우, 층간 절연막(ILD)과 제1 무기막(301)의 충분한 접촉면적을 확보할 수 있어, 봉지막(300)과 기판(500) 간의 안정적인 접착을 유지할 수 있다.
제1 무기막(301) 상에는 제1 유기막(303)이 배치될 수 있다. 제1 유기막(303)은 제1 유기막(303) 상에 형성되며, 화소 정의막(PDL)에 의한 단차를 평탄화할 수 있도록 일정 두께, 예컨대, 30000Å의 두께로 형성될 수 있다.
일 실시예에서 제1 유기막(303)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 이루어진 군에서 선택된 어느 하나를 포함하여 이루어질 수 있다.
다만, 제1 유기막(303)의 폭은 제1 무기막(301)에 비해 작게 형성될 수 있다. 이에 따라, 제1 유기막(303) 상에 배치되는 제2 무기막(302)은 제1 유기막(303) 및 제1 무기막(301)과 직접적으로 접촉할 수 있다.
제1 유기막(303) 상에는 제2 무기막(302)이 배치될 수 있다. 제2 무기막(302)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
도 3은 제2 무기막(302)이 단일층인 경우를 예시하지만, 제2 무기막(302)의 구조가 이에 제한되는 것은 아니다. 다른 실시예에서 제2 무기막(302)은 복수의 기능막이 적층된 적층막일 수 있다. 일 실시예에서 제2 무기막(302)은 실리콘 옥사이드(SiOx)로 이루어진 막과 실리콘 나이트라이드(SiNx)로 이루어진 막이 교번하여 적층된 적층막일 수 있다.
일 실시예에서 제2 무기막(302)은 기판(500) 상에 전면적으로 형성될 수 있다. 일 실시예에서 제2 무기막(302)의 단부는 기판(500)의 단부와 정렬될 수 있다.
도 3은 제1 무기막(301)의 단부와 제2 무기막(302)의 단부와 정렬되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
다른 실시예에서 제2 무기막(302)의 단부가 제1 무기막(301)의 단부에 비해 외측에 배치될 수 있으며, 이 경우, 제2 무기막(302)은 기판(500) 상의 층간 절연막(ILD)과 직접적으로 접촉할 수 있다.
봉지막(300) 상에는 터치층(TL)이 배치될 수 있다. 터치층(TL)은 터치 입력이 가능하며, 입력된 터치 신호는 비표시 영역(NDA) 및/또는 표시 영역(DA)에 전달될 수 있다.
이를 위해 터치층(TL)은 복수의 기능막 및 복수의 트랜지스터를 포함할 수 있다. 다만, 본 발명의 범위를 모호하게 하지 않기 위해 이에 대한 자세한 설명은 생략하기로 한다.
일 실시예에서 터치층(TL)은 기판(500) 상에 전면적으로 형성될 수 있다. 이에 따라 터치층(TL)은 제2 무기막(302)을 완전하게 덮을 수 있다.
이하에서는 본 발명의 다른 실시예에 다른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 보호층(BL)이 생략된 점이 도 3의 실시예와 다른 점이다.
일 실시예에서 보호층(BL)은 생략될 수 있다. 이 경우, 중간층(EL)과 중첩되는 캡핑층(CPL)은 제1 무기막(301)과 직접적으로 접할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 캐소드 전극(CA)의 단부(e1)와 캡핑층(CPL)의 단부(e2)가 정렬되는 점이 도 3의 실시예와 다른 점이다.
일 실시예에서 캐소드 전극(CA)의 단부(e1)와 캡핑층(CPL)의 단부(e2)는 서로 정렬될 수 있다. 다만, 이 경우에도 제1 무기막(301)은 캐소드 전극(CA) 및 캡핑층(CPL)과 직접적으로 접할 수 있다. 구체적으로, 캐소드 전극(CA)의 단부(e1)와 캡핑층(CPL)의 단부(e2)가 정렬되어도, 캡핑층(CPL)은 캐소드 전극(CA)을 완전하게 덮지 않으며, 이에 따라 캐소드 전극(CA)의 단부(e1)가 제1 무기막(301)과 직접적으로 접할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 6을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 캡핑층(CPL)의 단부(e2)가 보호층(BL)의 단부(e3)와 정렬되는 점이 도 3의 실시예와 다른 점이다.
일 실시예에서 캡핑층(CPL)의 단부(e2)는 보호층(BL)의 단부(e3)와 정렬될 수 있다.
이 경우, 캡핑층(CPL)의 단부(e2)와 보호층(BL)의 단부(e3)는 서로 정렬된 채로 비표시 영역(NDA)에 배치될 수 있다. 또한, 도 3의 실시예에 비해, 캡핑층(CPL)은 캐소드 전극(CA)의 더 많은 부분을 노출시킬 수 있다. 이에 따라 캐소드 전극(CA)과 제1 무기막(301)이 직접 접하는 영역이 도 3에 비해 커질 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 7을 참조하면, 본 발명의 다른 실시에에 따른 표시 장치는 구동전압선(ELVSS)과 연결 전극(55)을 더 포함하는 점이 도 3의 실시예와 다른 점이다.
일 실시예에서 기판(500) 상에 구동 전압선(ELVSS)이 배치될 수 있다. 구동 전압선(ELVSS)은 캐소드 전극(CA)과 전기적으로 연결되며, 캐소드 전극(CA)에 구동 전압을 제공할 수 있다.
일 실시예에서 구동 전압선(ELVSS) 상에는 연결 전극(55)이 배치될 수 있다. 연결 전극(55)은 표시 영역(DA)의 애노드 전극(AN)과 동일 물질로 형성될 수 있다. 다시 말하면, 연결 전극(55)은 애노드 전극(AN)과 동일 공정에서 동시에 형성될 수 있다.
다만, 이에 제한되는 것은 아니고, 다른 실시예에서 연결 전극(55)은 애노드 전극(AN)과 독립적으로 형성될 수도 있다.
연결 전극(55) 상에는 캐소드 전극(CA)이 배치될 수 있다. 즉, 캐소드 전극(CA)은 연결 전극(55)과 직접 접촉하며, 이에 따라, 구동 전압선(ELVSS)과 캐소드 전극(CA)이 전기적으로 연결될 수 있다.
일 실시예에서 캡핑층(CPL)은 구동 전압선(ELVSS)과 부분적으로 중첩될 수 있다. 다만, 이 경우에도, 캡핑층(CPL)의 단부(e2)는 캐소드 전극(CA)의 단부(e1)에 비해 내측에 배치될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 8을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 비표시 영역(NDA)에 배치되는 제1댐(DA1) 및 제2댐(DA2)을 더 포함하는 점이 도 7의 실시예와 다른 점이다.
제1댐(DA1)과 제2댐(DA2)은 서로 이격되며, 비표시 영역(NDA)에 배치될 수 있다.
일 실시예에서 제1댐(DA1)은 표시 영역(DA)의 화소 정의막(PDL)과 동일 재질로 이루어질 수 있다. 즉, 제1댐(DA1)은 화소 정의막(PDL)과 동일층에 배치될 수 있다. 일 실시예에서 제1댐(DA1)은 화소 정의막(PDL)과 동일 공정에서 동시에 형성될 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 제1댐(DA1)은 화소 정의막(PDL)과 별개로 독립적으로 형성될 수 있다.
제1댐(DA1)은 구동 전압선(ELVSS) 및 연결 전극(55)과 적어도 부분적으로 중첩되도록 배치될 수 있다.
제1댐(DA1)의 외측에는 제2댐(DA2)이 배치될 수 있다. 일 실시예에서 제2댐(DA2)은 구동 전압선(ELVSS)과 적어도 부분적으로 중첩될 수 있다.
일 실시예에서 제2댐(DA2)은) 제1층(21)과 제2층(22)을 포함할 수 있다. 일 실시예에서 제1층(21)은 표시 영역(DA)의 패시베이션막(600)과 동일 물질로 이루어지고, 제2층(22)은 표시 영역(DA)의 화소 정의막(PDL)과 동일 물질로 이루어질 수 있다.
일 실시예에서 연결 전극(55)의 일부는 제1층(21)과 제2층(22) 사이에 배치될 수 있다. 다시 말하면, 제2층(22)의 하면은 제1층(21) 및 연결 전극(55)과 직접적으로 접촉할 수 있다.
표시 장치가 제1댐(DA1) 및 제2댐(DA2)을 포함하는 실시예에서 캐소드 전극(CA)과 캡핑층(CPL)은 제1댐(DA1) 내측에 배치될 수 있다. 일 실시예에서 캐소드 전극(CA)의 단부(e1)는 제1댐(DA1)과 접할 수 있으며, 캡핑층(CPL)의 단부(e2)는 제1댐(DA1)과 접촉하지 않을 수 있다. 이에 따라 캡핑층(CPL)은 캐소드 전극(CA)을 적어도 부분적으로 노출할 수 있다.
일 실시예에서 제1 무기막(301)은 제1댐(DA1) 및 제2댐(DA2)과 직접 접촉할 수 있다. 즉 제1 무기막(301)은 제1댐(DA1) 및 제2댐(DA2)을 넘어서 형성될 수 있으며, 이에 따라, 제1 무기막(301)의 단부는 제2댐(DA2)의 외측에 배치될 수 있다.
또한, 일 실시예에서 제2 무기막(302)도 제1댐(DA1) 및 제2댐(DA2)을 넘어서 형성될 수 있으며, 이에 따라, 제2 무기막(302)의 단부도 제2댐(DA2)의 외측에 배치될 수 있다.
이하에서는, 본 발명의 몇몇 실시예에 따른 표시 장치의 제조 방법에 대해 설명하기로 한다. 이하에서 설명하는 구성의 일부는 앞서 본 발명의 몇몇 실시예에 따른 표시 장치의 구성과 동일할 수 있으며, 중복 설명을 피하기 위해 일부 구성에 대한 설명은 생략될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 10은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 13은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 9 내지 도 14를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 층간 절연막(ILD), 패시베이션막(600) 및 애노드 전극(AN)을 구비하며, 표시 영역(DA)과 비표시 영역(NDA)이 정의되는 기판(500)을 준비하는 단계, 애노드 전극(AN) 상에 중간층(EL)을 형성하는 단계, 중간층(EL) 상에 캐소드 전극(CA)을 형성하는 단계, 캐소드 전극(CA) 상에 캡핑층(CPL)을 형성하는 단계 및 캡핑층(CPL) 상에 봉지막(300)을 형성하는 단계를 포함한다.
먼저, 도 9를 참조하면, 층간 절연막(ILD), 패시베이션막(600) 및 애노드 전극(AN)을 구비하며, 표시 영역(DA)과 비표시 영역(NDA)이 정의되는 기판(500)을 준비하는 단계가 진행될 수 있다. 층간 절연막(ILD), 패시베이션막(600), 애노드 전극(AN), 표시 영역(DA), 비표시 영역(NDA) 및 기판(500) 앞서 본 발명의 몇몇 실시예에 따른 표시 장치에서 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
이어서, 도 10을 참조하면, 애노드 전극(AN) 상에 중간층(EL)을 형성하는 단계가 진행될 수 있다. 일 실시예에서 중간층(EL)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다.
이에 대해 설명하면, 기판(500)에 소스를 제공하는 소스부(S)는 기판(500)과 대향하도록 배치될 수 있다. 소스부(S)와 기판(500) 사이에는 마스크가 배치될 수 있다. 일 실시예에서 마스크는 미세 슬릿 마스크일 수 있다. 다시 말하면, 마스크는 소스부(S)로부터 제공되는 물질을 차단하는 차단부와 개방부를 포함할 수 있다. 또한, 개방부는 복수의 패턴을 포함할 수 있다. 본 명세서에서 마스크의 단부라 함은 개방부의 최외곽 경계를 의미하며, 이하에서 설명하는 여러 마스크는 이와 같은 의미로 사용될 수 있다.
다시 도 10을 참조하면, 소스부(S)와 기판(500) 사이에는 중간층 마스크(M_EL)가 배치될 수 있다.
중간층 마스크(M_EL)가 배치된 채로 소스부(S)가 증착 물질을 제공하면, 기판(500) 상에는 중간층(EL)이 형성될 수 있다.
중간층 마스크(M_EL)의 단부(m1)는 비표시 영역(NDA)에 배치될 수 있다. 이에 따라 도 10에서는 도시하지 않았지만, 중간층 마스크(M_EL)의 단부(m1)와 중간층(EL)의 단부 사이에는 중간층(EL)과 동일 물질로 이루어진 더미 유기층(도시하지 않음)이 배치될 수도 있다.
이어서, 도 11을 참조하면, 중간층(EL) 상에 캐소드 전극(CA)을 형성하는 단계가 진행될 수 있다.
일 실시예에서 캐소드 전극(CA)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다.
일 실시예에서 소스부(S)와 기판(500) 사이에는 캐소드 마스크(M_CA)가 배치될 수 잇다.
캐소드 마스크(M_CA)가 배치된 채로 소스부(S)가 증착 물질을 제공하면 기판(500) 상에는 캐소드 전극(CA)이 형성될 수 있다.
캐소드 마스크(M_CA)의 단부(m2)는 비표시 영역(NDA)에 배치될 수 있다.
일 실시예에서 캐소드 전극(CA)의 단부(e1)는 캐소드 마스크(M_CA)의 단부(m2)에 비해 외측에 배치될 수 있다. 이는 캐소드 마스크(M_CA)와 기판(500)이 이격됨으로써 증착 물질이 옆으로 퍼지는 현상에 기인할 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 캐소드 전극(CA)의 단부(e1)는 캐소드 마스크(M_CA)의 단부(m2)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서 도 12를 참조하면, 캐소드 전극(CA) 상에 캡핑층(CPL)을 형성하는 단계가 진행될 수 있다.
일 실시예에서 캡핑층(CPL)은 화학기상증착(CVD)에 의해 형성될 수 있다.
일 실시예에서 소스부(S)와 기판(500) 사이에는 캡핑층 마스크(M_CPL)가 배치될 수 있다.
캡핑층 마스크(M_CPL)가 배치된 채로 소스부(S)가 증착 물질을 제공하면, 기판(500) 상에는 캡핑층(CPL)이 형성될 수 있다.
캡핑층 마스크(M_CPL)의 단부(m3)는 비표시 영역(NDA)에 배치될 수 있다.
일 실시예에서 캡핑층(CPL)의 단부(e2)는 캡핑층 마스크(M_CPL)의 단부(m3)에 비해 외측에 배치될 수 있다. 이는 앞서 설명한 바와 같이 증착 공정에서 마스크와 기판(500) 간의 공차에 기인한 것일 수 있다.
다만, 다른 실시예에서는 캡핑층(CPL)의 단부(e2)는 캡핑층 마스크(M_CPL)의 단부(m3)는 서로 일치되어 정렬될 수도 있다.
이어서, 도 13을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 캡핑층(CPL) 상에 보호층(BL)을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서 보호층(BL)은 화학기상증착(CVD) 방식에 의해 형성될 수 있다.
도 13을 참조하면, 보호층 마스크(M_BL)는 기판(500)과 소스부(S) 사이에 배치될 수 있다.
보호층 마스크(M_BL)가 배치된 채로 소스부(S)가 증착 물질을 제공하면, 기판(500) 상에는 보호층(BL)이 형성될 수 있다.
보호층 마스크(M_BL)의 단부(m4)는 비표시 영역(NDA)에 배치될 수 있다.
일 실시예에서 보호층(BL)은 중간층(EL)을 완전하게 덮도록 배치될 수 있다.
일 실시예에서 보호층 마스크(M_BL)의 단부(m4)는 보호층(BL)의 단부(e3)에 비해 내측에 배치될 수 있다. 이는 증착 공정에서 보호층 마스크(M_BL)와 기판(500) 사이의 공차에 기인할 수 있다.
다만, 이에 제한되는 것은 아니고, 다른 실시예에서 보호층 마스크(M_BL)의 단부(m4)와 보호층(BL)의 단부(e3)는 서로 일치되어 정렬될 수 있다.
이어서, 도 14를 참조하면, 캡핑층(CPL) 상에 봉지막(300)을 형성하는 단계가 진행될 수 있다.
일반적으로, 캡핑층(CPL) 형성 단계 이후 캡핑층(CPL)을 부분적으로 제거하는 애싱(ashing) 공정을 거치는 데 본 발명의 몇몇 실시예에 따른 표시 장치의 제조 방법은 이와 같은 공정을 생략할 수 있다. 즉, 캡핑층(CPL)이 캐소드 전극(CA)의 일부를 노출하게 함으로써 충분한 접촉면적을 확보할 수 있어, 애싱공정을 생략할 수 있게 된다. 따라서, 애싱 공정에서 발생할 수 있는 부식 등의 현상을 방지할 수 있다.
봉지막(300)은 제1 무기막(301), 제1 유기막(303) 및 제2 무기막(302)을 포함할 수 있다. 제1 무기막(301), 제1 유기막(303) 및 제2 무기막(302)은 앞서 본 발명의 몇몇 실시예에 따른 표시 장치에서 설명한 것과 실질적으로 동일할 수 있다.
일 실시예에서 제1 무기막(301)과 제2 무기막(302)은 화학기상증착(CVD)에 의해 형성될 수 있다.
제1 무기막(301)은 기판(500) 상에 전면적으로 형성되며, 이에 따라 제1 무기막(301)은 캐소드 전극(CA), 캡핑층(CPL) 및 층간 절연막(ILD)과 직접적으로 접할 수 있다. 이는 앞서 본 발명의 몇몇 실시예에 따른 표시 장치에서 설명한 것과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략하기로 한다.
이어서, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 봉지막(300) 상에 터치층(TL)을 형성하는 단계를 더 포함할 수 있다. 터치층(TL)은 앞서 본 발명의 일 실시예에 따른 표시 장치에서 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 15는 기판(500) 상에 배치되는 보호층 마스크(M_BL), 캡핑층 마스크(M_CPL), 캐소드 마스크(M_CA) 및 중간층 마스크(M_EL)의 상대적인 관계를 도시한다.
일 실시예에서 보호층 마스크(M_BL)의 단부(m4)와 중간층 마스크(M_EL)의 단부(m1)는 서로 일치할 수 있다. 이 경우, 보호층(BL)은 중간층(EL)을 완전하게 덮을 수 있다.
캡핑층 마스크(M_ CPL)의 단부(m3)와 캐소드 마스크(M_CA) 단부(m2)는 보호층 마스크(M_BL)의 단부(m4)보다 외측에 배치될 수 있다.
캐소드 마스크(M_CA) 단부(m2)는 캡핑층 마스크(M_CPL)의 단부(m3)에 비해 상대적으로 외측에 배치될 수 있다. 이에 따라, 캐소드 전극(CA)의 단부(e1)는 캡핑층(CPL)의 단부(e2)에 비해 상대적으로 외측에 배치될 수 있다. 다시 말하면, 캡핑층(CPL)이 캐소드 전극(CA)을 적어도 부분적으로 노출시킬 수 있다.
도 15의 관계를 갖는 마스크를 사용하는 경우, 도 3의 실시예에서 설명한 표시 장치를 구현할 수 있다.
도 16은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 16을 참조하면, 다른 실시예에서 캐소드 마스크(M_CA) 단부(m2)와 캡핑층 마스크(M_ CPL)의 단부(m3)는 서로 일치할 수 있다. 이 경우, 캐소드 전극(CA)의 단부(e1)와 캡핑층(CPL)의 단부(e2)는 서로 정렬될 수 있다.
즉, 도 16의 관계를 갖는 마스크를 사용할 경우, 도 5의 실시예에 따른 표시 장치를 구현할 수 있다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 17을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 캐소드 마스크(M_CA)의 단부(m2)와 캡핑층 마스크(M_ CPL)의 단부(m3)가 서로 일치하되, 캐소드 마스크(M_CA)의 두께가 캡핑층 마스크(M_ CPL)의 두께보다 작은 것이 도 16의 실시예와 다른 점이다.
일 실시예에서 캐소드 마스크(M_CA)는 제1 두께(t1)를 갖고, 캡핑층 마스크(M_ CPL)는 제2 두께(t2)를 가질 수 있다. 제1 두께(t1)는 제2 두께(t2)에 비해 작을 수 있다.
캐소드 마스크(M_ CA)의 두께가 얇은 경우, 증착 물질이 옆으로 퍼지는 경향성이 상대적으로 강해질 수 있으며, 이에 따라, 캐소드 전극(CA)의 단부(e1)는 캡핑층(CPL)의 단부(e2)에 비해 상대적으로 외측에 배치될 수 있다. 다시 말하면, 캡핑층(CPL)이 캐소드 전극(CA)을 적어도 부분적으로 노출시킬 수 있다.
즉, 도 17의 관계에 있는 마스크를 사용할 경우, 도 3의 실시예에 따른 표시 장치를 구현할 수 있다.
도 18은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 18을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 보호층 마스크(M_BL)의 단부(m4)와 중간층 마스크(M_EL)의 단부(m1) 및 캡핑층 마스크(M_ CPL)의 단부(m3)가 서로 일치하는 점이 도 15의 실시예와 다른 점이다.
보호층 마스크(M_BL)의 단부(m4)와 캡핑층 마스크(M_CPL)의 단부(m3)가 서로 일치하는 경우, 보호층(BL)의 단부(e3)와 캡핑층(CPL)의 단부(e2)는 서로 정렬될 수 있다.
즉, 도 18의 관계를 갖는 마스크를 사용하는 경우, 도 6의 실시예에 따른 표시 장치를 구현할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.
DA: 표시 영역
NDA: 비표시 영역
500: 기판
GI: 게이트 절연막
700: 반도체 패턴층
AN: 애노드 전극
CA: 캐소드 전극
PDL: 화소 정의막
100: 버퍼층
ILD: 층간 절연막
600: 패시베이션막
CPL: 캡핑층
BL: 보호층
300: 봉지막
301: 제1 무기막
302: 제2 무기막
303: 제1 유기막
EL: 중간층
TL: 터치층

Claims (20)

  1. 표시 영역 및 상기 표시 영역 외측에 배치되는 비표시 영역이 정의되는 기판;
    상기 기판 상에 배치되는 층간 절연막;
    상기 층간 절연막 상에 배치되는 패시베이션막;
    상기 패시베이션막 상에 배치되는 애노드 전극;
    상기 애노드 전극 상에 배치되는 중간층;
    상기 중간층 상에 배치되는 캐소드 전극;
    상기 캐소드 전극 상에 배치되는 캡핑층; 및 상기 캡핑층 상에 배치되는 봉지막을 포함하되, 상기 봉지막은 상기 비표시 영역에서 상기 층간 절연막, 상기 캐소드 전극 및 상기 캡핑층과 직접적으로 접촉하는 표시 장치.
  2. 제1항에 있어서,
    상기 캐소드 전극의 단부는 상기 캡핑층의 단보보다 외측에 배치되는 표시 장치.
  3. 제1항에 있어서,
    상기 캡핑층 상에 배치되며, 상기 중간층과 중첩되는 보호층을 더 포함하는 표시 장치.
  4. 제3항에 있어서,
    상기 캡핑층의 단부는 상기 보호층의 단부와 정렬되는 표시 장치.
  5. 제1항에 있어서,
    상기 봉지막은 제1 무기막, 상기 제1 무기막 상에 배치되는 제1 유기막 및 상기 제1 유기막 상에 배치되는 제2 무기막을 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 제1 무기막은 상기 캐소드 전극, 상기 캡핑층 및 상기 층간 절연막과 직접 접촉하는 표시 장치.
  7. 제6항에 있어서,
    상기 제1 무기막과 상기 층간 절연막의 접촉 폭은 50㎛ 내지 300㎛인 표시 장치.
  8. 제6항에 있어서,
    상기 제2 무기막은 상기 제1 무기막 및 상기 층간 절연막과 직접 접촉하는 표시 장치.
  9. 제1항에 있어서,
    상기 봉지막 상에 배치되는 터치층을 더 포함하는 표시 장치.
  10. 제1항에 있어서,
    상기 캡핑층의 단부와 상기 캐소드 전극의 단부는 서로 정렬되는 표시 장치.
  11. 제1항에 있어서,
    상기 기판 상에 배치되는 구동 전압선 및 연결 전극을 더 포함하는 표시 장치.
  12. 제1항에 있어서,
    상기 비표시 영역에 서로 이격되어 배치되는 제1댐 및 제2댐을 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 캐소드 전극의 단부는 상기 제1댐 내측에 배치되는 표시 장치.
  14. 제12항에 있어서,
    상기 제2댐은 제1층과 상기 제1층 상에 배치되는 제2층을 포함하는 표시 장치.
  15. 층간 절연막, 패시베이션막 및 애노드 전극이 구비되며, 표시 영역과 비표시 영역이 정의된 기판을 준비하는 단계;
    상기 애노드 전극 상에 중간층을 형성하는 단계;
    상기 중간층 상에 캐소드 전극을 형성하는 단계;
    상기 캐소드 전극 상에 캡핑층을 형성하는 단계; 및
    상기 캡핑층 상에 봉지막을 형성하는 단계를 포함하되, 상기 봉지막은 상기 비표시 영역에서 상기 캡핑층 및 상기 캐소드 전극과 직접 접촉하는 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 애노드 전극 상에 중간층을 형성하는 단계;는 상기 기판 상에 중간층 마스크를 배치하는 단계를 포함하고, 상기 중간층 상에 캐소드 전극을 형성하는 단계;는 상기 기판 상에 캐소드 마스크를 배치하는 단계를 포함하고, 상기 캐소드 전극 상에 캡핑층을 형성하는 단계는 상기 기판 상에 캡핑층 마스크를 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 캡핑층 마스크의 단부는 상기 캐소드 마스크의 단부보다 내측에 배치되는 표시 장치의 제조 방법.
  18. 제16항에 있어서,
    상기 캡핑층 마스크의 단부는 상기 캐소드 마스크의 단부와 일치하는 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 캡핑층 마스크의 두께는 상기 캐소드 마스크의 두께보다 두꺼운 표시 장치의 제조 방법.
  20. 제16항에 있어서,
    상기 캡핑층 상에 보호층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020170018293A 2017-02-09 2017-02-09 표시 장치 및 표시 장치의 제조방법 Active KR102657718B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170018293A KR102657718B1 (ko) 2017-02-09 2017-02-09 표시 장치 및 표시 장치의 제조방법
US15/627,388 US10135026B2 (en) 2017-02-09 2017-06-19 Display device and method of manufacturing the same
CN201711136600.0A CN108417597B (zh) 2017-02-09 2017-11-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170018293A KR102657718B1 (ko) 2017-02-09 2017-02-09 표시 장치 및 표시 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20180093161A KR20180093161A (ko) 2018-08-21
KR102657718B1 true KR102657718B1 (ko) 2024-04-16

Family

ID=63038011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018293A Active KR102657718B1 (ko) 2017-02-09 2017-02-09 표시 장치 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US10135026B2 (ko)
KR (1) KR102657718B1 (ko)
CN (1) CN108417597B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102408164B1 (ko) * 2017-10-31 2022-06-10 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
US10629850B2 (en) * 2017-11-21 2020-04-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible OLED display panel and encapsulation method thereof
KR102625708B1 (ko) * 2018-08-27 2024-01-16 삼성디스플레이 주식회사 표시 장치
KR102723029B1 (ko) * 2018-10-01 2024-10-29 삼성디스플레이 주식회사 표시모듈
US11271185B2 (en) * 2019-02-27 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display structure having a dam and gap
CN110165071B (zh) * 2019-04-08 2021-08-13 合肥视涯技术有限公司 一种有机发光显示面板及有机发光显示装置
KR102800614B1 (ko) * 2019-08-26 2025-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111900260A (zh) * 2020-07-15 2020-11-06 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR20220014424A (ko) * 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20230067762A (ko) * 2021-11-08 2023-05-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600254B2 (ja) 2005-11-22 2010-12-15 セイコーエプソン株式会社 発光装置および電子機器
KR101015848B1 (ko) 2009-02-09 2011-02-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR102048926B1 (ko) * 2012-11-19 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102129035B1 (ko) * 2013-08-01 2020-07-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102139355B1 (ko) * 2013-12-31 2020-07-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101667800B1 (ko) * 2014-08-29 2016-10-20 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
US10283574B2 (en) * 2016-03-25 2019-05-07 Samsung Display Co., Ltd. Display apparatus with bending area capable of minimizing manufacturing defects
KR101789238B1 (ko) * 2016-10-13 2017-11-21 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN108417597B (zh) 2023-07-14
US10135026B2 (en) 2018-11-20
CN108417597A (zh) 2018-08-17
US20180226610A1 (en) 2018-08-09
KR20180093161A (ko) 2018-08-21

Similar Documents

Publication Publication Date Title
KR102657718B1 (ko) 표시 장치 및 표시 장치의 제조방법
KR102643633B1 (ko) 유기 발광 표시 장치
US11233102B2 (en) Organic light-emitting display apparatus having protected emission layer
US11476297B2 (en) Display apparatus
US11665921B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102628849B1 (ko) 유기발광 디스플레이 장치
KR101147428B1 (ko) 유기 발광 표시 장치
US9881987B2 (en) Organic light emitting diode display device and method for manufacturing the same
US9263676B2 (en) Organic light-emitting display system and method of manufacturing the same
US9245934B2 (en) Organic light-emitting display apparatus having bi-directional light emission and method of manufacturing the same
KR102158771B1 (ko) 유기 발광 표시 장치
KR100989133B1 (ko) 유기 발광 표시 장치
US20150028298A1 (en) Organic light-emitting display apparatus and manufacturing method thereof
KR20150016784A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20150039490A (ko) 유기발광 디스플레이 장치 및 그 제조방법
US20210005700A1 (en) Display apparatus
KR100719599B1 (ko) 평판 디스플레이 장치
KR20110048688A (ko) 유기전계발광표시장치와 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170209

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211213

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170209

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240208

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240411

End annual number: 3

Start annual number: 1

PG1601 Publication of registration