[go: up one dir, main page]

KR102653215B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR102653215B1
KR102653215B1 KR1020180120591A KR20180120591A KR102653215B1 KR 102653215 B1 KR102653215 B1 KR 102653215B1 KR 1020180120591 A KR1020180120591 A KR 1020180120591A KR 20180120591 A KR20180120591 A KR 20180120591A KR 102653215 B1 KR102653215 B1 KR 102653215B1
Authority
KR
South Korea
Prior art keywords
protective layer
electrodes
internal electrodes
electrode
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180120591A
Other languages
English (en)
Other versions
KR20190121200A (ko
Inventor
김도연
김제중
정도영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180120591A priority Critical patent/KR102653215B1/ko
Priority to US16/200,643 priority patent/US10755856B2/en
Priority to CN201910192650.3A priority patent/CN111029143B/zh
Publication of KR20190121200A publication Critical patent/KR20190121200A/ko
Priority to US16/933,068 priority patent/US11114241B2/en
Application granted granted Critical
Publication of KR102653215B1 publication Critical patent/KR102653215B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/242—Terminals the capacitive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 각각 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 세라믹 바디의 제1 및 제2 외측에 배치된 제1 및 제2 외부전극; 을 포함하고, 세라믹 바디는 제1 및 제2 내부전극의 상부와 하부 중 적어도 하나에 배치되고 보호층 더미전극을 포함하는 보호층을 더 포함하고, 보호층 더미전극은 제1 및 제2 내부전극 각각의 두께의 1배 초과 1.2배 이하의 두께를 가질 수 있다.

Description

적층 세라믹 전자부품 {Multilayer ceramic electronic component}
본 발명은 적층 세라믹 전자부품에 관한 것이다.
적층 세라믹 전자부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 IT부품으로서 널리 사용되고 있으며, 고신뢰성, 고강도 특성을 가져서 전장부품으로서도 널리 사용되고 있다.
최근 적층 세라믹 전자부품이 전장부품에 많이 사용됨에 따라, 적층 세라믹 전자부품의 휨강도 및 인장강도는 더욱 중요해지고 있다.
일본 공개특허공보 특개2006-237078
본 발명은 휨강도 및/또는 인장강도가 개선된 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치된 제1 및 제2 외부전극; 을 포함하고, 상기 세라믹 바디는 상기 제1 및 제2 내부전극의 상부와 하부 중 적어도 하나에 배치되고 보호층 더미전극을 포함하는 보호층을 더 포함하고, 상기 보호층 더미전극은 상기 제1 및 제2 내부전극 각각의 두께의 1배 초과 1.2배 이하의 두께를 가진다.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치된 제1 및 제2 외부전극; 을 포함하고, 상기 세라믹 바디는 상기 제1 및 제2 내부전극의 상부와 하부 중 적어도 하나에 배치된 복수의 보호층 더미전극을 포함하는 보호층을 더 포함하고, 상기 복수의 보호층 더미전극의 두께방향 단위 길이 당 적층수는 상기 제1 및 제2 내부전극의 두께방향 단위 길이 당 적층수보다 크고, 상기 복수의 보호층 더미전극 각각은 상기 제1 및 제2 내부전극 각각의 두께의 0배 초과 0.6배 이하의 두께를 가진다.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 실질적인 부피 증가 없이도 더욱 개선된 휨강도 및/또는 인장강도를 가질 수 있으며, 디라미네이션(delamination) 발생을 억제할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품과 그 실장을 나타낸 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 내부전극의 형태를 예시한 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 두꺼운 보호층 더미전극을 나타낸 측면도이다.
도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 얇은 보호층 더미전극을 나타낸 측면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 실시형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 캐패시터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품과 그 실장을 나타낸 사시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 세라믹 바디(110), 제1 및 제2 외부전극(131, 132)를 포함할 수 있으며, 기판(210) 상의 제1 및 제2 전극패드(221, 222) 상에 실장(200)될 수 있다.
세라믹 바디(110)는 길이 방향(L)의 양 측면, 폭 방향(W)의 양 측면 및 두께 방향(T)의 양 측면을 갖는 육면체로 형성될 수 있다. 이러한 세라믹 바디(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성하여 형성되며, 이러한 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수(1개 이상)가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
세라믹 바디(110)에 배치된 복수의 유전체층은 소결된 상태로서, 인접하는 유전체층 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
예를 들어, 세라믹 바디(110)는 육면체에서 8개 코너가 둥근 형태를 가질 수 있다. 이에 따라, 세라믹 바디(110)의 내구성, 신뢰성은 향상될 수 있으며, 상기 코너에서의 제1 및 제2 외부전극(131, 132)의 구조적 신뢰성을 향상시킬 수 있다.
유전체층은 그 두께를 적층 세라믹 전자부품(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 세라믹 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
유전체층 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다. 이에 따라, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 IT부품과 같이 소형화와 고용량을 크게 요구하는 부품으로서 사용될 수 있다.
예를 들어, 유전체층은 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되지 않는다.
제1 및 제2 외부전극(131, 132)은 각각 제1 및 제2 내부전극에 연결되도록 세라믹 바디(110)의 제1 및 제2 외측(예: 길이방향 일측 및 타측)에 배치될 수 있으며, 제1 및 제2 내부전극과 기판 사이를 전기적으로 연결시키도록 구성될 수 있다.
예를 들어, 제1 및 제2 외부전극(131, 132)은 구리(Cu), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 단독 또는 이들의 합금으로 구현될 수도 있다.
예를 들어, 제1 및 제2 외부전극(131, 132)은, Cu 또는 Ni을 포함하는 제1 및 제2 전극층과, 제1 및 제2 전극층 상에 배치되고 Ni 또는 Sn을 포함하는 제1 및 제2 도금층을 포함할 수 있다.
제1 및 제2 전극층은 금속 성분이 포함된 페이스트에 딥핑(dipping)하는 방법이나 세라믹 바디(110)의 두께 방향(T)의 적어도 일면 상에 도전성 금속을 포함하는 도전성 페이스트를 인쇄하는 방법으로 형성될 수 있으며, 시트(Sheet) 전사, 패드(Pad) 전사 방식에 의해 형성될 수도 있다.
제1 및 제2 도금층은 스퍼터 또는 전해 도금(Electric Deposition)에 따라 형성될 수 있으나, 이에 한정되지 않는다.
제1 및 제2 외부전극(131, 132)은 제1 및 제2 솔더(230)를 통해 제1 및 제2 전극패드(221, 222)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 솔더(230)는 리플로우(reflow) 과정에 따라 제1 및 제2 외부전극(131, 132)에 더욱 긴밀히 결합될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 내부전극의 형태를 나타낸 사시도이다.
도 2를 참조하면, 세라믹 바디(110)는 제1 및 제2 내부전극(121, 122)을 포함하고, 제1 및 제2 내부전극(121, 122)의 사이에 배치된 유전체층을 포함한다.
제1 및 제2 내부전극(121, 122)은 서로 다른 극성을 갖도록 유전체층을 사이에 두고 제1 및 제2 외측(예: 길이방향 일측 및 타측)으로 교대로 노출되도록 적층된다.
상기 제1 내부전극(121)과 제2 내부전극(122)은 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층의 적층 방향을 따라 세라믹 바디(110)의 길이 방향(L)의 일 측면과 타 측면으로 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부전극(121, 122)은 세라믹 바디(110)의 길이 방향 양 측면으로 번갈아 노출되는 부분을 통해 세라믹 바디(110)의 길이 방향(L)의 양 측면에 형성된 제1 및 제2 외부전극(131, 132)과 각각 전기적으로 연결될 수 있다.
예를 들어, 제1 및 제2 내부전극(121, 122)은 입자 평균 크기가 0.1 내지 0.2 ㎛이고 40 내지 50 중량%의 도전성 금속 분말을 포함하는 내부전극용 도전성 페이스트에 의해 형성될 수 있으나, 이에 한정되지 않는다.
상기 세라믹 시트 상에 상기 내부전극용 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부전극 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 상기 내부 전극 패턴이 인쇄된 세라믹 시트를 200 내지 300층 적층하고, 압착, 소성하여 세라믹 바디(110)를 제작할 수 있다.
따라서, 제1 및 제2 외부 전극에 전압을 인가하면 서로 대향하는 제1 및 제2 내부전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 전자부품(100)의 정전 용량은 제1 및 제2 내부전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
즉, 제1 및 제2 내부전극(121, 122)의 서로 중첩되는 영역의 면적이 극대화될 경우 동일 사이즈의 캐패시터라도 정전 용량은 극대화될 수 있다.
이러한 제1 및 제2 내부전극(121, 122)의 폭은 용도에 따라 결정될 수 있는데, 예를 들어 0.4㎛ 이하일 수 있다. 또한, 제1 및 제2 내부전극(121, 122)의 층수는 400층 이상일 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 IT부품과 같이 소형화와 고용량을 크게 요구하는 부품으로서 사용될 수 있다.
유전체층의 두께는 제1 및 제2 내부전극(121, 122) 사이의 간격에 대응되므로, 적층 세라믹 전자부품(100)의 정전 용량은 유전체층의 두께가 짧을수록 클 수 있다.
제1 및 제2 내부전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
세라믹 바디(110)의 내전압 특성은 제1 및 제2 내부전극(121, 122)의 간격이 길수록 향상될 수 있다.
만약 적층 세라믹 전자부품(100)이 전장부품과 같이 높은 내전압 특성이 요구될 경우, 적층 세라믹 전자부품(100)은 유전체층(111)의 평균두께가 제1 및 제2 내부전극(121, 122)의 평균두께의 2배를 초과하도록 설계될 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 높은 내전압 특성을 가져서 전장부품으로 사용될 수 있다.
또한, 세라믹 바디(110)의 내구성(예: 휨강도)은 세라믹 바디(110)의 폭이 두께의 0.5배를 초과할 경우에 높은 신뢰도를 가질 수 있다.
도 3은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 두꺼운 더미전극을 나타낸 측면도이다.
도 3을 참조하면, 제1 및 제2 내부전극(121, 122)의 길이는 Li이고, 세라믹 바디(110)의 길이는 Li+Lm이고, 제1 및 제2 내부전극(121, 122)의 오버랩 영역의 길이는 Lo이다.
세라믹 바디(110)는 제1 및 제2 내부전극(121, 122)의 상부와 하부 중 적어도 하나에 배치된 보호층을 더 포함한다. 이에 따라, 세라믹 바디(110)는 외부충격(휨, 인장 등)에 대한 내구성을 향상시킬 수 있다.
상기 보호층은 상부와 하부 중 하나에만 배치될 경우 (Lb+Lc)의 두께를 가지고, 상부와 하부 모두에 배치될 경우 2*(Lb+Lc)의 두께를 가진다. 세라믹 바디(110)의 두께는 2*(Lb+Lc)+La이다.
상기 보호층은 제1 및 제2 내부전극(121, 122)의 상부에 배치된 상부 보호층 더미전극(125)과, 제1 및 제2 내부전극(121, 122)의 하부에 배치된 하부 보호층 더미전극(126) 중 적어도 하나를 포함한다.
상부 및 하부 보호층 더미전극(125, 126)은 제1 및 제2 내부전극(121, 122)과 동일한 재료를 포함하고 제1 및 제2 내부전극(121, 122)과 유사한 형태를 가지고 동일한 공정으로 적층될 수 있으나, 이에 한정되지 않는다.
일반적인 세라믹은 취성재료이므로 강한 인장응력이 가해질 경우 크랙(crack)을 유발하거나 파괴될 수 있다.
상부 및 하부 보호층 더미전극(125, 126)에 포함된 도전성 재료는 일반적인 세라믹보다 더욱 강한 강도를 가지므로, 상부 및/또는 하부 보호층 더미전극(125, 126)이 포함된 보호층은 외부충격(휨, 인장 등)에 대한 내구성을 더욱 향상시킬 수 있다.
상부 및 하부 보호층 더미전극(125, 126)은 제1 및 제2 내부전극(121, 122)과 달리 적층 세라믹 전자부품의 캐패시턴스에 별다른 기여를 하지 않고 세라믹 바디(110)의 내구성을 강화하거나 디라미네이션(delamination)을 억제하는데 중점을 두어 설계될 수 있다.
따라서, 상부 및 하부 보호층 더미전극(125, 126)의 두께는 제1 및 제2 내부전극(121, 122)에 비해 보다 자유롭게 설계될 수 있다.
상부 및/또는 하부 보호층 더미전극(125, 126)은 두꺼운 두께를 가질수록 외부충격(휨, 인장 등)에 대해 더욱 강한 강도를 가질 수 있다.
그러나, 상부 및/또는 하부 보호층 더미전극(125, 126)의 두께가 너무 두꺼울 경우, 상부 및/또는 하부 보호층 더미전극(125, 126)과 유전체층(111), 제1 및 제2 내부전극(121, 122) 사이의 단차는 더욱 커질 수 있다. 상기 단차가 한계치를 넘을 경우, 세라믹 바디(110) 내에서의 디라미네이션이 유발될 수 있다.
하기의 표 1은 T11 대비 T21 및 T22의 비율(두께비)에 따른 휨강도 측정결과 및 디라미네이션 측정결과를 나타낸다. 여기서, 제1 및 제2 내부전극(121, 122)의 총 적층수는 94개이며, 세라믹 바디(110)의 두께는 모든 케이스에서 동일하다.
두께비 더미전극
적층수(상/하)		 6mm 휨 응력에 따른 크랙 발생 빈도 디라미네이션
폭방향 두께방향 합계
0.8 54/54 3/30 1/30 4/60 OK
1.0 53/53 3/30 2/30 5/60 OK
1.2 52/52 2/30 0/30 2/60 OK
1.4 48/48 1/30 0/30 1/60 NG
표 1을 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 제1 및 제2 내부전극(121, 122) 각각의 두께(T11)의 1배 초과 1.2배 이하의 두께(T21, T22)를 가지는 상부 및/또는 하부 보호층 더미전극(125, 126)을 포함함으로써, 외부충격(휨, 인장 등)에 대해 강한 강도를 가지면서 세라믹 바디(110) 내에서의 디라미네이션을 억제할 수 있다.
세라믹 바디(110)의 실질적 사이즈 증가가 없도록, 상부 및/또는 하부 보호층 더미전극(125, 126)의 적층수는 두께가 두꺼울수록 작아질 수 있다.
즉, 상부 및/또는 하부 보호층 더미전극(125, 126)의 두께방향 단위 길이 당 적층수는 제1 및 제2 내부전극(121, 122)의 두께방향 단위 길이 당 적층수보다 작을 수 있다.
한편, 도 3을 참조하면, 세라믹 바디(110)는 각각 제1 및 제2 내부전극(121, 122)으로부터 길이방향으로 이격되어 배치된 제1 및 제2 더미전극(123, 124)을 더 포함할 수 있다. 제1 및 제2 내부전극(121, 122)과 제1 및 제2 더미전극(123, 124) 간의 길이방향 이격거리는 Lg이고, 제1 및 제2 더미전극(123, 124)의 길이는 Ld이며, 제1 및 제2 외부전극(131, 132)의 길이방향 연장길이(Le)보다 길 수 있다.
상부 및/또는 하부 보호층 더미전극(125, 126)의 적어도 일부분은 두께방향으로 볼 때 제1 및 제2 더미전극(123, 124)을 오버랩할 수 있다.
이에 따라, 제1 및 제2 내부전극(121, 122)의 단차에 따른 디라미네이션은 억제될 수 있다.
상부 보호층 더미전극(125)은 제2 외부전극(132)에 연결되고 제1 내부전극(121)과 제1 더미전극(123)의 사이공간을 오버랩할 수 있다.
하부 보호층 더미전극(126)은 제1 외부전극(131)에 연결되고 제2 내부전극(122)과 제2 더미전극(124)의 사이공간을 오버랩할 수 있다.
이에 따라, 세라믹 바디(110)에서 길이방향 기준으로 도전성 재료의 분포는 더욱 균형적일 수 있으므로, 세라믹 바디(110)는 외부충격(휨, 인장 등)에 대해 더욱 안정적인 강도를 가질 수 있다.
상부 및/또는 하부 보호층 더미전극(125, 126)은 제1 및 제2 더미전극(123, 124) 각각의 두께(T12)의 1배 초과 1.2배 이하의 두께(T21, T22)를 가질 수 있다.
이에 따라, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 외부충격(휨, 인장 등)에 대해 강한 강도를 가지면서 세라믹 바디(110) 내에서의 디라미네이션을 억제할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 얇은 더미전극을 나타낸 측면도이다.
도 4를 참조하면, 상부 및/또는 하부 보호층 더미전극(125, 126)은 제1 및 제2 내부전극(121, 122)의 두께(T11)보다 작은 두께(T23, T24)를 가질 수 있다.
따라서, 상부 및/또는 하부 보호층 더미전극(125, 126)의 두께방향 단위 길이 당 적층수는 제1 및 제2 내부전극(121, 122)의 두께방향 단위 길이 당 적층수보다 많아질 수 있다.
이에 따라, 상부 및/또는 하부 보호층 더미전극(125, 126)은 외부충격(휨, 인장 등)에 대해 더욱 강한 강도를 가질 수 있다.
하기의 표 2는 T11 대비 T23 및 T24의 비율(두께비)에 따른 휨강도 측정결과 및 디라미네이션 측정결과를 나타낸다. 여기서, 제1 및 제2 내부전극(121, 122)의 총 적층수는 94개이며, 세라믹 바디(110)의 두께는 모든 케이스에서 동일하다.
두께비 더미전극
적층수(상/하)		 6mm 휨 응력에 따른 크랙 발생 빈도 디라미네이션
폭방향 두께방향 합계
0.4 60/60 0/30 0/30 0/60 OK
0.6 57/57 0/30 0/30 0/60 OK
0.8 54/54 3/30 1/30 4/60 OK
1.0 53/53 3/30 2/30 5/60 OK
표 2를 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 제1 및 제2 내부전극(121, 122) 각각의 두께(T11)의 0배 초과 0.6배 이하의 두께(T23, T24)를 가지는 상부 및/또는 하부 보호층 더미전극(125, 126)을 포함함으로써, 외부충격(휨, 인장 등)에 대해 강한 강도를 가지면서 세라믹 바디(110) 내에서의 디라미네이션을 억제할 수 있다.
복수의 상부 또는 하부 보호층 더미전극(125, 126)의 최상위 층부터 최하위층까지의 부피비율(예: (Lb-T23*(더미전극 적층수))/Lb)은 제1 및 제2 내부전극(121, 122) 중 최상위층부터 최하위층까지의 제1 및 제2 내부전극의 부피비율(예: (La-T11*(내부전극 적층수))/La)보다 클 수 있다.
이에 따라, 보호층의 도전성 재료 비율은 제1 및 제2 내부전극(121, 122)이 배치된 영역의 도전성 재료 비율보다 높으므로, 상대적으로 강한 강도를 가질 수 있다.
예를 들어, 상부 및/또는 하부 보호층 더미전극(125, 126)은 제1 및 제2 내부전극(121, 122) 각각의 두께(T11)의 0.4배 이상 0.6배 이하의 두께(T23, T24)를 가질 경우에 상부 및/또는 하부 보호층 더미전극(125, 126)의 과도한 적층수 증가 없이도 강한 강도를 가질 수 있다.
여기서, 상부 및/또는 하부 보호층 더미전극(125, 126)은 제1 및 제2 더미전극(123, 124) 각각의 두께(T12)의 0.4배 이상 0.6배 이하의 두께(T23, T24)를 가질 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 바디
111 : 유전체층
121, 122 : 제 1 및 제 2 내부전극
123, 124 : 제 1 및 제 2 더미전극
125: 상부 보호층 더미전극
126: 하부 보호층 더미전극
131, 132 : 제 1 및 제 2 외부전극
210 : 기판
221, 222 : 제1 및 제2 전극패드
230 : 솔더

Claims (10)

  1. 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및
    각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치된 제1 및 제2 외부전극; 을 포함하고,
    상기 세라믹 바디는, 상기 제1 및 제2 내부전극의 상부와 하부 중 적어도 하나에 배치되고 보호층 더미전극을 포함하는 보호층을 더 포함하고,
    상기 보호층 더미전극은 상기 제1 및 제2 내부전극의 상부에 배치된 상부 보호층 더미전극과, 상기 제1 및 제2 내부전극의 하부에 배치된 하부 보호층 더미전극을 포함하고,
    상기 상부 보호층 더미전극의 일부는 상기 제1 외부전극에 연결되고, 상기 상부 보호층 더미전극의 다른 일부는 상기 제2 외부전극에 연결되고, 상기 상부 보호층 더미전극의 일부와 다른 일부는 서로 이격되고,
    상기 하부 보호층 더미전극의 일부는 상기 제1 외부전극에 연결되고, 상기 하부 보호층 더미전극의 다른 일부는 상기 제2 외부전극에 연결되고, 상기 하부 보호층 더미전극의 일부와 다른 일부는 서로 이격되고,
    상기 상부 보호층 더미전극의 일부와 다른 일부의 사이 공간과, 상기 하부 보호층 더미전극의 일부와 다른 일부의 사이 공간은 서로 두께방향으로 오버랩되지 않고,
    상기 보호층 더미전극은 상기 제1 및 제2 내부전극 각각의 두께의 1배 초과 1.2배 이하의 두께를 가지는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 보호층 더미전극의 적층수는 복수이고,
    상기 보호층 더미전극의 두께방향 단위 길이 당 적층수는 상기 제1 및 제2 내부전극의 두께방향 단위 길이 당 적층수보다 작은 적층 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 세라믹 바디는 각각 상기 제1 및 제2 내부전극으로부터 길이방향으로 이격되어 배치된 제1 및 제2 더미전극을 더 포함하고,
    상기 보호층 더미전극의 적어도 일부분은 두께방향으로 볼 때 상기 제1 및 제2 더미전극을 오버랩하는 적층 세라믹 전자부품.
  4. 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및
    각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치된 제1 및 제2 외부전극; 을 포함하고,
    상기 세라믹 바디는, 상기 제1 및 제2 내부전극의 상부와 하부 중 적어도 하나에 배치되고 보호층 더미전극을 포함하는 보호층을 더 포함하고,
    상기 보호층 더미전극의 적층수는 복수이고,
    상기 보호층 더미전극의 두께방향 단위 길이 당 적층수는 상기 제1 및 제2 내부전극의 두께방향 단위 길이 당 적층수보다 작고,
    상기 세라믹 바디는 각각 상기 제1 및 제2 내부전극으로부터 길이방향으로 이격되어 배치된 제1 및 제2 더미전극을 더 포함하고,
    상기 보호층 더미전극의 적어도 일부분은 두께방향으로 볼 때 상기 제1 및 제2 더미전극을 오버랩하고,
    상기 보호층 더미전극은 상기 제1 및 제2 내부전극의 상부에 배치된 상부 보호층 더미전극과, 상기 제1 및 제2 내부전극의 하부에 배치된 하부 보호층 더미전극을 포함하고,
    상기 상부 및 하부 보호층 더미전극 중 하나는 상기 제2 외부전극에 연결되고 상기 제1 내부전극과 상기 제1 더미전극의 사이공간을 오버랩하고,
    상기 상부 및 하부 보호층 더미전극 중 다른 하나는 상기 제1 외부전극에 연결되고 상기 제2 내부전극과 상기 제2 더미전극의 사이공간을 오버랩하고,
    상기 보호층 더미전극은 상기 제1 및 제2 내부전극 각각의 두께의 1배 초과 1.2배 이하의 두께를 가지는 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 보호층 더미전극은 상기 제1 및 제2 더미전극 각각의 두께의 1배 초과 1.2배 이하의 두께를 가지는 적층 세라믹 전자부품.
  6. 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및
    각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치된 제1 및 제2 외부전극; 을 포함하고,
    상기 세라믹 바디는 상기 제1 및 제2 내부전극의 상부와 하부 중 적어도 하나에 배치된 복수의 보호층 더미전극을 포함하는 보호층을 더 포함하고,
    상기 복수의 보호층 더미전극의 두께방향 단위 길이 당 적층수는 상기 제1 및 제2 내부전극의 두께방향 단위 길이 당 적층수보다 크고,
    상기 복수의 보호층 더미전극 각각은 상기 제1 및 제2 내부전극 각각의 두께의 0배 초과 0.6배 이하의 두께를 가지는 적층 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 세라믹 바디는 각각 상기 제1 및 제2 외부전극으로부터 길이방향으로 이격되어 배치된 제1 및 제2 더미전극을 더 포함하고,
    상기 복수의 보호층 더미전극의 적어도 일부분은 두께방향으로 볼 때 상기 제1 및 제2 더미전극을 오버랩하는 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 복수의 보호층 더미전극은 상기 제1 및 제2 내부전극의 상부에 배치된 복수의 상부 보호층 더미전극과, 상기 제1 및 제2 내부전극의 하부에 배치된 복수의 하부 보호층 더미전극을 포함하고,
    상기 복수의 상부 및 하부 보호층 더미전극 중 하나는 상기 제2 외부전극에 연결되고 상기 제1 내부전극과 상기 제1 더미전극의 사이공간을 오버랩하고,
    상기 복수의 상부 및 하부 보호층 더미전극 중 다른 하나는 상기 제1 외부전극에 연결되고 상기 제2 내부전극과 상기 제2 더미전극의 사이공간을 오버랩하는 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    상기 복수의 상부 또는 하부 보호층 더미전극의 최상위 층부터 최하위층까지의 부피비율은 상기 제1 및 제2 내부전극 중 최상위층부터 최하위층까지의 상기 제1 및 제2 내부전극의 부피비율보다 큰 적층 세라믹 전자부품.
  10. 제9항에 있어서,
    상기 복수의 보호층 더미전극 각각은 상기 제1 및 제2 내부전극 각각의 두께의 0.4배 이상 0.6배 이하의 두께를 가지고, 상기 제1 및 제2 더미전극 각각의 두께의 0.4배 이상 0.6배 이하의 두께를 가지는 적층 세라믹 전자부품.
KR1020180120591A 2018-10-10 2018-10-10 적층 세라믹 전자부품 Active KR102653215B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180120591A KR102653215B1 (ko) 2018-10-10 2018-10-10 적층 세라믹 전자부품
US16/200,643 US10755856B2 (en) 2018-10-10 2018-11-26 Multilayer ceramic electronic component
CN201910192650.3A CN111029143B (zh) 2018-10-10 2019-03-14 多层陶瓷电子组件
US16/933,068 US11114241B2 (en) 2018-10-10 2020-07-20 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180120591A KR102653215B1 (ko) 2018-10-10 2018-10-10 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20190121200A KR20190121200A (ko) 2019-10-25
KR102653215B1 true KR102653215B1 (ko) 2024-04-01

Family

ID=68421257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180120591A Active KR102653215B1 (ko) 2018-10-10 2018-10-10 적층 세라믹 전자부품

Country Status (3)

Country Link
US (2) US10755856B2 (ko)
KR (1) KR102653215B1 (ko)
CN (1) CN111029143B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
CN113228316B (zh) * 2018-12-27 2025-01-10 电化株式会社 荧光体基板、发光基板以及照明装置
WO2020137762A1 (ja) 2018-12-27 2020-07-02 デンカ株式会社 蛍光体基板、発光基板及び照明装置
EP3905345B1 (en) 2018-12-27 2024-01-24 Denka Company Limited Light-emitting substrate, and lighting device
KR20210105892A (ko) 2018-12-27 2021-08-27 덴카 주식회사 형광체 기판, 발광 기판 및 조명 장치
WO2020137760A1 (ja) 2018-12-27 2020-07-02 デンカ株式会社 蛍光体基板、発光基板及び照明装置
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20220084657A (ko) 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033236A (ja) 2000-07-13 2002-01-31 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2015115518A (ja) * 2013-12-13 2015-06-22 Tdk株式会社 積層セラミック電子部品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237078A (ja) 2005-02-22 2006-09-07 Kyocera Corp 積層電子部品及び積層セラミックコンデンサ
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
TWI423282B (zh) * 2005-12-22 2014-01-11 Ngk Spark Plug Co 電容器與配線板及其製造方法
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
JP4905498B2 (ja) * 2009-04-22 2012-03-28 株式会社村田製作所 積層型セラミック電子部品
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
KR20130104338A (ko) * 2012-03-13 2013-09-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR102067173B1 (ko) * 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101412940B1 (ko) * 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101565651B1 (ko) * 2013-10-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102097328B1 (ko) * 2014-02-17 2020-04-06 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102089694B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품
JP2016021437A (ja) * 2014-07-11 2016-02-04 太陽誘電株式会社 積層コンデンサ及びその製造方法
KR101598297B1 (ko) * 2014-10-06 2016-02-26 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102149791B1 (ko) * 2015-02-13 2020-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101933416B1 (ko) * 2016-12-22 2019-04-05 삼성전기 주식회사 커패시터 부품
KR102499465B1 (ko) * 2017-12-06 2023-02-14 삼성전기주식회사 적층형 커패시터
KR102122927B1 (ko) * 2018-08-01 2020-06-15 삼성전기주식회사 적층형 커패시터
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033236A (ja) 2000-07-13 2002-01-31 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2015115518A (ja) * 2013-12-13 2015-06-22 Tdk株式会社 積層セラミック電子部品

Also Published As

Publication number Publication date
US20200350122A1 (en) 2020-11-05
CN111029143A (zh) 2020-04-17
US11114241B2 (en) 2021-09-07
US20200118748A1 (en) 2020-04-16
US10755856B2 (en) 2020-08-25
CN111029143B (zh) 2023-02-03
KR20190121200A (ko) 2019-10-25

Similar Documents

Publication Publication Date Title
KR102653215B1 (ko) 적층 세라믹 전자부품
KR102129920B1 (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR102586070B1 (ko) 적층 세라믹 전자부품
KR20150018650A (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR102584974B1 (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저
CN111199831B (zh) 多层陶瓷电子组件
KR102409107B1 (ko) 적층 세라믹 전자부품
KR102029597B1 (ko) 적층 세라믹 전자부품
KR102691312B1 (ko) 적층 세라믹 전자부품
KR102048155B1 (ko) 적층 세라믹 전자부품
KR102150550B1 (ko) 적층 세라믹 전자부품 집합체
KR20190116116A (ko) 적층 세라믹 전자부품
KR102442833B1 (ko) 적층 세라믹 전자부품
KR102121578B1 (ko) 적층 세라믹 전자부품
KR102527705B1 (ko) 적층 세라믹 전자부품
KR102191250B1 (ko) 적층 세라믹 전자부품
KR102500107B1 (ko) 적층 세라믹 전자부품
KR20200040540A (ko) 적층 세라믹 전자부품
KR20200080208A (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181010

G15R Request for early publication
PG1501 Laying open of application

Comment text: Request for Early Opening

Patent event code: PG15011R01I

Patent event date: 20191007

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210927

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181010

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230126

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230712

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240122

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240327

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration